DE4445311C2 - Zeitsignal-Erzeugungsschaltung - Google Patents

Zeitsignal-Erzeugungsschaltung

Info

Publication number
DE4445311C2
DE4445311C2 DE4445311A DE4445311A DE4445311C2 DE 4445311 C2 DE4445311 C2 DE 4445311C2 DE 4445311 A DE4445311 A DE 4445311A DE 4445311 A DE4445311 A DE 4445311A DE 4445311 C2 DE4445311 C2 DE 4445311C2
Authority
DE
Germany
Prior art keywords
delay
time
circuit
signal
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4445311A
Other languages
English (en)
Other versions
DE4445311A1 (de
Inventor
Toshiyuki Okayasu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE4445311A1 publication Critical patent/DE4445311A1/de
Application granted granted Critical
Publication of DE4445311C2 publication Critical patent/DE4445311C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922Timing generation or clock distribution
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Description

Die Erfindung betrifft eine Zeitsignal-Erzeugungsschal­ tung, die ein Zeitsignal mit hoher Auflösung erzeugt, z. B. zur Verwendung in einer elektrischen Vorrichtung wie in einem IC-Prüfsystem. Die Auflösung und Genauigkeit des Zeitsignals der Erfindung wird nicht durch Temperatur- oder Speisespan­ nungsänderungen beeinflußt.
Mit zunehmender Geschwindigkeit elektronischer Schaltun­ gen besteht ein starker Bedarf an der Erzeugung eines Zeitsi­ gnals mit hoher Auflösung und hoher Genauigkeit. Fig. 6 zeigt einen herkömmlichen Aufbau einer Zeitsignal-Erzeugungsschal­ tung, die einen synchronen Abwärtszähler 10 nutzt. Bei diesem Beispiel werden Verzögerungsdaten im synchronen Abwärtszähler 10 durch ein Signal LOAD eingestellt, und es erfolgt ein syn­ chrones Abwärtszählen der Verzögerungsdaten durch ein Taktsi­ gnal (CLK). Erreicht der Abwärtszähler 10 "0", wird an seiner Ausgabe ein Signal "alles null" erzeugt, bei dem es sich um ein Zeitsignal als Anzeige der Verzögerungszeit eines ganz­ zahligen Vielfachen der Taktsignalperiode handelt.
Bei diesem herkömmlichen Beispiel wird ein genaues Zeit­ signal unter Verwendung eines Taktsignals erhalten, das durch einen hochstabilen Quarzoszillator erzeugt wird. Da jedoch der synchrone Abwärtszähler 10 in seiner Geschwindigkeit be­ grenzt ist, ist es praktisch unmöglich, ein Signal mit höhe­ rer Auflösung zu erzeugen, z. B. ein Zeitsignal mit einer Wiederholfrequenz von höchstens 10 Nanosekunden unter Verwen­ dung einer Taktsignalperiode von höchstens 10 Nanosekunden.
Fig. 7 zeigt ein weiteres Beispiel für eine herkömmliche Schaltung, die ein Zeitsignal erzeugt, dessen Verzögerungs­ zeit kleiner als eine Taktsignalperiode ist. Bei diesem Bei­ spiel ist der Ausgang des synchronen Abwärtszählers 10 mit Eingangsanschlüssen A einer Reihe von Selektoren 21 bis 23 verbunden. Die anderen Eingangsanschlüsse B der Selektoren 21 bis 23 sind mit dem Ausgang des Zählers 10 über Puffer 31₁ bis 31₇ auf eine in Fig. 7 gezeigte Weise verbunden.
Genauer gesagt wird dem Eingangsanschluß A des Selektors 21 direkt die Ausgabe des Zählers 10 zugeführt, während dem Eingangsanschluß B die Ausgabe des Zählers 10 über den Puffer 31₁ zugeführt wird. Dem Eingangsanschluß A des Selektors 22 wird direkt die Ausgabe des Selektors 21 zugeführt, während dem Eingangsanschluß B die Ausgabe des Selektors 21 über die Puffer 31₂ und 31₃ zugeführt wird. Ähnlich wird dem Eingangs­ anschluß A des Selektors 23 direkt die Ausgabe des Selektors 22 zugeführt, während dem Eingangsanschluß B die Ausgabe des Selektors 22 über die Puffer 31₄ bis 31₇ zugeführt wird. Die Puffer 31₁ bis 31₇ haben jeweils eine Verzögerungszeit, die kleiner als die Taktsignalperiode ist. Die Verzögerungsdaten werden dem synchronen Abwärtszähler 10 bzw. den Selektoren 21 bis 23 zugeführt. Die Ausgabe des Selektors der letzten Stufe, in diesem Beispiel des Selektors 23, wird als Zeitsi­ gnal verwendet.
Bei dieser Anordnung wird ein Signal "alles null", bei dem es sich um ein Ausgabesignal vom Abwärtszähler 10 han­ delt, am Eingangsanschluß A des Selektors 21 und gleichzeitig am Eingangsanschluß B über den Puffer 31₁ eingegeben. Indem entweder der Anschluß A oder der Anschluß B des Selektors 21 durch die Verzögerungsdaten ausgewählt wird, lassen sich Zeitsignale an einem Ausgangsanschluß Y erzeugen, deren Zeit­ differenz einer Laufzeitverzögerung des Puffers 31₁ ent­ spricht.
Ein Ausgabesignal vom Selektor 21 wird am Anschluß A des Selektors 22 und gleichzeitig am Anschluß B über zwei Stufen der Puffer 31₂ und 31₃ eingegeben. Indem entweder der An­ schluß A oder der Anschluß B des Selektors 22 durch die Ver­ zögerungsdaten ausgewählt wird, lassen sich Zeitsignale an einem Ausgangsanschluß Y erzeugen, deren Zeitdifferenz einer Summe der Verzögerungszeiten der Puffers 31₂ und 31₃ ent­ spricht.
Ähnlich wird eine Ausgabe des Selektors 22 zum Eingangs­ anschluß A des Selektors 23 und gleichzeitig zum Anschluß B des Selektors 23 über vier Stufen der Puffer 31₄ bis 31₇ ge­ führt. Indem entweder der Anschluß A oder der Anschluß B des Selektors 23 durch die Verzögerungsdaten ausgewählt wird, lassen sich Zeitsignale an einem Ausgangsanschluß Y erzeugen, deren Zeitdifferenz einer Summe der Verzögerungszeiten der Puffer 31₄ bis 31₇ entspricht.
Eine höhere Anzahl von Verzögerungszeiten ist verfügbar, wenn weitere Puffer auf die vorstehend beschriebene Weise verbunden und ausgewählt werden, z. B. acht oder sechzehn Pufferstufen. Damit läßt sich ein Zeitsignal erzeugen, wobei jeder Verzögerungszeitschritt ein Abschnitt einer Taktsignal­ periode ist.
Da bei diesem herkömmlichen Verfahren die Einheit der Verzögerungszeit auf eine Laufzeitverzögerung Tpd jedes Puf­ fers 31 eingestellt ist, ergeben sich einige Nachteile. So kommt es zum Einfügen eines Zeitsignalfehlers aufgrund von Änderungen der Laufzeitverzögerung Tpd der Puffer 31, die durch eine Änderung der Speisespannung der Puffer 31 oder ei­ ne Temperaturänderung in der Umgebung der Puffer 31 verur­ sacht werden.
Ferner kommt es zum Einfügen eines Zeitsignalfehlers aufgrund von Abweichungen der Laufzeitverzögerungen der Halb­ leiter-IC, die durch Abweichungen im IC-Herstellungsverfahren verursacht sind. Überdies ändern die in einem synchronen Ab­ wärtszähler 10 eingestellten Verzögerungsdaten die Signalan­ zahl oder die Anzahl von Signalen, die die Puffer 31 durch­ laufen, was die Eigenwärmeerzeugung der Puffer 31 ändert. Ein Zeitsignalfehler kommt ferner durch die Temperaturänderung infolge dieser Eigenwärmeerzeugung zustande. Dieser Nachteil tritt besonders bei CMOS-Schaltungen hervor, bei denen der Unterschied im elektrischen Stromverbrauch in Ruhe und im Be­ trieb groß ist.
Die vorgenannte Änderung der Laufzeitverzögerung Tpd be­ wirkt gemäß Fig. 8 diskontinuierliche Punkte in jeder Taktsi­ gnalperiode. Wird beispielsweise das Taktsignal CLK gemäß Fig. 8 durch m Puffer 31 geteilt und ist die Laufzeitverzöge­ rung Tpd größer als der Wert 1/m der Taktsignalperiode, wer­ den diskontinuierliche Punkte in das Zeitsignal eingefügt, was durch die Vollinie in Fig. 8 dargestellt ist. Ist ferner die Laufzeitverzögerung Tpd kleiner als 1/m der Taktsignalpe­ riode, werden diskontinuierliche Punkte gemäß der punktierten Linie von Fig. 8 eingefügt.
Abgesehen von der durch die Puffer 31 verursachten Ver­ zögerungszeit liegt auch eine zu einem Zeitsignal gehörige Verzögerungszeit vor, die durch die mehreren Selektoren ver­ ursacht wird. Obwohl diese Verzögerung in den Selektoren nicht direkt die variablen Verzögerungszeiten in den Puffern 31 beeinflußt, so beeinflußt sie das Zeitsignal, da die Se­ lektoren im Zeitsignalpfad in Reihe verbunden sind, und ver­ ursacht damit aus den gleichen vorgenannten Gründen zusätzli­ che Zeitfehler im Zeitsignal.
Wie vorstehend beschrieben wurde, ist beim herkömmlichen Verfahren zur Einstellung von Verzögerungsdaten zum Erzeugen eines Zeitsignals mit einem Verzögerungszeitinkrement, das kleiner als ein Taktsignalzyklus ist, die Genauigkeit eines solchen Zeitsignals begrenzt. Grund dafür ist, daß das Zeit­ signal zwangsläufig Fehler aufweist, die verursacht werden durch Temperatur- und Speisespannungsänderungen im IC, zu dem eine Zeitsignal-Erzeugungsschaltung gehört, durch Ungleichmä­ ßigkeit der IC-Kennlinien, durch die Temperaturänderungen in­ folge der geänderten Eigenwärmeerzeugung der Puffer sowie die Zeitverzögerung und deren Änderung, die in mehreren Selektor­ schaltungen verursacht wird. Somit kann beim herkömmlichen Verfahren kein Zeitsignal mit hoher Auflösung und Genauigkeit erzeugt werden.
Die DE 39 24 593 A1 beschreibt eine digitale Verzögerungs­ schaltung, die in einen IC integriert werden kann. Sie weist einen Bezugstaktgeber und zwei oder mehr Felder von steuer­ baren Verzögerungsgliedern auf. Der Bezugstakt bzw. das Be­ zugssignal wird durch ein Feld bzw. eine Stufe von Verzöge­ rungsgliedern hindurchgeführt und das dadurch verzögerte Taktsignal wird mit einem unverzögerten Taktsignal in einem Phasendetektor verglichen, dessen Ausgang eine Steuerspan­ nung bildet. Die Steuerspannung wird an die Steuereingänge von allen Verzögerungsgliedern angelegt. Dadurch ist die Verzögerungszeit von allen Verzögerungsgliedern in gleicher Weise veränderbar.
Daher besteht eine Aufgabe der Erfindung darin, einen verbesserten Zeitsignalerzeuger vorzusehen, der ein Zeitsi­ gnal mit hoher Auflösung und Genauigkeit erzeugen kann, das nicht durch die Änderungen der Temperatur und Speisespannung oder der Eigenwärmeerzeugung der Schaltungskomponenten beein­ flußt wird.
Zur Lösung der vorstehend beschriebenen Aufgabe weist ein Zeitsignalerzeuger der Erfindung auf: eine variable Ver­ zögerungsschaltung mit mehreren (m) variablen Verzögerungs­ gliedern, die in Reihe miteinander verbunden sind und ein Taktsignal empfangen, eine Phasenverriegelungsschleifen-Schaltung (PLL-Schaltung) mit einem Phasenkomparator, der eine Ausgabe der variablen Verzögerungsglieder und das Taktsignal vergleicht, und eine Rückkopplungsschaltung, die bewirkt, daß eine Ausga­ be des Phasenkomparators zu den mehreren variablen Verzöge­ rungsgliedern zurückkehrt, um deren Laufzeitverzögerungen zu steuern. Die so gebildete variable Verzögerungsschaltung stellt m Stufen variabler Verzögerungselemente mit einem Ver­ zögerungszeitinkrement von 1/m der Taktsignalperiode her.
Außerdem weist der Zeitsignalerzeuger eine Zeitsignal- Selektorschaltung auf, zu der eine synchrone Verzögerungs­ schaltung, ein Decodierer und eine Selektorschaltung gehört. Auf der Grundlage von der synchronen Verzögerungsschaltung zugeführten Verzögerungsdaten bestimmt die synchrone Verzöge­ rungsschaltung eine Verzögerungszeit, die ein ganzzahliges Vielfaches der Taktsignalperiode ist. Die Verzögerungsdaten zeigen eine Gesamtverzögerungszeit des zu erzeugenden Zeitsi­ gnals an. Die höherwertigen Bits der Verzögerungsdaten dienen zur Bestimmung des ganz zahligen Vielfachen des Takts durch die synchrone Verzögerungsschaltung. Die niederwertigen Bits der Verzögerungsdaten dienen zur Bestimmung des ganz zahligen Vielfachen von 1/m der Taktperiode.
Eine Kombination aus einem Ausgabesignal der synchronen Verzögerungsschaltung und einem Auswahlsignal vom Decodierer wählt eine der Ausgaben der in Stufen der vorstehend beschrie­ benen variablen Verzögerungsglieder aus. Der Decodierer deco­ diert die niederwertigen Bits der Verzögerungsdaten. Die aus­ gewählte Ausgabe des variablen Verzögerungsglieds wird von der Selektorschaltung ausgegeben, wobei die Zeit durch die Ausgabe der synchronen Verzögerungsschaltung so bestimmt wird, daß das Zeitsignal dem ganz zahligen Vielfachen der Taktsignalperiode und dem ganz zahligen Vielfachen des kleinen Schritts von 1/m der Taktsignalperiode entspricht.
Da bei diesem Aufbau der Erfindung die synchrone Verzö­ gerungsschaltung unabhängig von der Zeitsignal-Selektorschal­ tung ist, kann nur eine phasenverriegelte Schleifenschal­ tung m Stufen von Verzögerungssignalen mit einer kurzen Ver­ zögerung von 1/m der Taktsignalperiode zu mehreren der Zeit­ signal-Selektorschaltungen führen.
Da unter Verwendung des vorstehend beschriebenen Verfah­ rens die m Stufen variabler Verzögerungsglieder konstant ar­ beiten und mit der Taktsignalperiode mit hoher Genauigkeit synchronisiert werden, ist die Eigenwärmeerzeugung der varia­ blen Verzögerungsglieder stets konstant und stabil. Ferner ist die Ausgabe der variablen Verzögerungsglieder mit dem Taktsignal phasenverriegelt, und die Verzögerungszeit in den jeweiligen Verzögerungsgliedern wird so gesteuert, daß sie auch bei Änderungen von Lufttemperatur oder Speisespan­ nung konstant ist. Da ferner die variablen Verzögerungsglie­ der durch Halbleiterelemente gebildet sind, die auf einem IC- Chip im gleichen Herstellungsverfahren in der Nachbarschaft angeordnet werden, sind die Kennlinien und somit die Signal­ laufzeiten in den jeweiligen Verzögerungsgliedern identisch und sehr genau, wobei die Auflösung 1/m der Taktsignalperiode beträgt.
Mit der erfindungsgemäßen Zeitsignal-Erzeugungsschaltung ist es möglich, Zeitsignale mit Zeiteinheiten zu erzeugen, die kleiner sind als eine Periode eines Taktsignals, wobei die Zeiteinheiten in Echtzeit kalibriert werden. Darüber hinaus ist es möglich, Zeitsignale zu erzeugen, die ein Zeitinter­ vall aufweisen, das größer ist als eine Taktperiode, während Zeiteinheiten kleiner sind als eine Taktperiode. Die erfin­ dungsgemäße Zeitsignal-Erzeugungsschaltung ermöglicht, Zeit­ signale zu erzeugen, durch freies Auswählen einer Kombina­ tion von ersten Verzögerungszeiten, die einem ganzen Vielfa­ chen einer Taktperiode entsprechen, und einer zweiten Verzö­ gerungszeit, die Zeiteinheiten entspricht, die kleiner sind als die Taktperiode.
Fig. 1 ist ein Blockschaltbild einer Ausführungsform einer erfindungsgemäßen Zeitsignal-Erzeugungsschaltung;
Fig. 2 ist eine Impulsübersicht zur Darstellung der Zeit­ beziehung der Erfindung im Betrieb, wobei die Anzahl von Ver­ zögerungsinkrementen m auf 4 eingestellt ist;
Fig. 3a und 3b sind Schaltbilder von Beispielen für va­ riable Verzögerungsglieder, deren Laufzeitverzögerung durch eine Speisespannung gesteuert wird;
Fig. 4 ist ein Schaltbild eines Beispiels für einen Treiber, der im variablen Verzögerungsglied der Erfindung verwendet werden kann;
Fig. 5 ist ein Blockschaltbild einer weiteren Ausfüh­ rungsform des erfindungsgemäßen Zeitsignalerzeugers zum gleichzeitigen Erzeugen mehrerer Zeitsignale;
Fig. 6 ist ein Blockschaltbild einer herkömmlichen Zeit­ signal-Erzeugungsschaltung unter Verwendung eines synchronen Abwärtszählers;
Fig. 7 ist ein Blockschaltbild des herkömmlichen Schal­ tungsaufbaus zum Erzeugen eines Zeitsignals mit einer Verzö­ gerungszeit, die kleiner als die Taktsignalperiode ist; und
Fig. 8 ist eine grafische Darstellung einer Beziehung zwischen dem zu erzeugenden Zeitsignal und den tatsächlichen Verzögerungszeiten in der herkömmlichen Schaltung von Fig. 7.
Fig. 1 zeigt eine Ausführungsform der Zeitsignal-Erzeu­ gungsschaltung der Erfindung. Die Zeitsignal-Erzeugungsschal­ tung weist eine variable Verzögerungsschaltung 120, einen Phasenkomparator 140, eine Rückkopplungsschaltung 150, eine Selektorschaltung 130, eine synchrone Verzögerungsschaltung 110 und einen Decodierer 160 auf. Ein Taktsignal CLK wird zur synchronen Verzögerungsschaltung 110 und zum Phasenkomparator 140 geführt. Verzögerungsdaten werden der synchronen Verzöge­ rungsschaltung 110 und dem Decodierer 160 zugeführt. Die syn­ chrone Verzögerungsschaltung 110, der Decodierer 160 und der Selektor 130 bilden eine Zeitsignal-Selektorschaltung 200 zum Erzeugen eines Zeitsignalkanals. Ein Aufbau zum Erzeugen von Zeitsignalen auf mehreren Kanälen wird später anhand von Fig. 5 beschrieben.
Die variable Verzögerungsschaltung 120 hat m Stufen va­ riabler Verzögerungsglieder 52₁ bis 52 m, die in Reihe verbun­ den sind, um m Inkremente einer kleinen Verzögerungszeit zu erzeugen. Die Zahl in ist ein Zeitwert, der eine Taktsignalpe­ riode in m Bruchteile teilt. Jedes variable Verzögerungsglied 52₁ bis 52 m hat eine identische Verzögerungszeit, d. h., eine Signallaufzeit, und jede Ausgabe wird herausgeführt, um die variable Verzögerungszeit in Abhängigkeit von den Verzöge­ rungsdaten zu bilden, die der Zeitsignal-Erzeugungsschaltung von Fig. 1 zugeführt werden. Folglich ist die variable Verzö­ gerungszeit eine Verzögerungszeit oder eine Summe der Verzö­ gerungszeiten gemäß den m Stufen variabler Verzögerungsglie­ der 52₁ bis 52 m.
Der Gesamtbetrag der variablen Verzögerungszeit in den variablen Verzögerungsgliedern 52₁ bis 52 m wird durch die Rückkopplungsschleifenschaltung so gesteuert, daß die gesamte variable Verzögerungszeit gleich der Zeit einer Taktsignalpe­ riode ist. Dabei sind die Verzögerungszeiten der jeweiligen variablen Verzögerungsglieder identisch, da alle variablen Verzögerungsglieder einen identischen Aufbau haben, im we­ sentlichen in enger Nachbarschaft auf einem IC-Chip ausgebil­ det sind und durch die Rückkopplungsschaltung auf genau die gleiche Weise gesteuert werden.
Der Phasenkomparator 140 ist eine Schaltung, die einen elektrischen Strom oder eine Spannung proportional zu einer Phasendifferenz zwischen Signalen ausgibt, die zu zwei Ein­ gangsanschlüssen e1, e2 des Phasenkomparators 140 geführt werden. Der Phasenkomparator 140 kann eine Ladungspumpe auf­ weisen. Dem Phasenkomparator in Fig. 1 wird das Taktsignal CLK am Anschluß e2 und die Summe der durch die variablen Ver­ zögerungsglieder 52₁ bis 52 m erzeugten variablen Verzöge­ rungszeiten von der letzten Stufe des variablen Verzögerungs­ glieds 52 m zugeführt. Somit wird die Gesamtverzögerungszeit der variablen Verzögerungsglieder 52₁ bis 52 m so gesteuert, daß sie gleich einer Periode des Taktsignals CLK ist.
Die Rückkopplungsschaltung 150 empfängt das elektrische Signal vom Phasenkomparator 140 als Anzeige der Zeitdifferenz zwischen der Gesamtverzögerungszeit von den variablen Verzö­ gerungsgliedern 52₁ bis 52 m und der Taktsignalperiode. Die Rückkopplungsschaltung bestimmt die Frequenzkennlinie einer negativen Rückkopplungsschleife auf die bekannte Weise. Daher kann die Rückkopplungsschaltung ein Schleifenfilter, z. B. ein Tiefpaßfilter, aufweisen.
Die Selektorschaltung 130 weist UND-Gatter 54₁ bis 54 m auf, die z. B. drei Eingänge haben, von denen einer mit einem entsprechenden Ausgang der jeweiligen variablen Verzögerungs­ glieder 52₁ bis 52 m verbunden ist. Dem jeweiligen weiteren Eingang der UND-Gatter 54₁ bis 54 m wird ein Auswahlsignal vom Decodierer 160 als Anzeige der niederwertigen Bits der Verzö­ gerungsdaten zugeführt. Dem jeweiligen verbleibenden Eingang der UND-Gatter 54₁ bis 54 m wird ein Ausgabesignal von der synchronen Verzögerungsschaltung 110 zugeführt. In einer be­ vorzugten Ausführungsform wird zusätzlich eine Verzögerungs­ schaltung 131 verwendet, um die Zeitdifferenz zwischen dem Ausgabesignal von der synchronen Verzögerungsschaltung 110 und der Summe der Verzögerungszeiten von den variablen Verzö­ gerungsgliedern einzustellen. Ausgänge der UND-Gatter 54₁ bis 54 m sind mit einem ODER-Gatter 56 verbunden, das an seinem Ausgang ein Zeitsignal erzeugt.
Die synchrone Verzögerungsschaltung 110 ist z. B. ein synchroner Zähler, in dem ein bestimmter Wert auf der Grund­ lage der höherwertigen Bits der Verzögerungsdaten voreinge­ stellt ist und der vom voreingestellten Wert eine Abwärtszäh­ lung durch das Taktsignal CLK durchführt, um ein Signal "alles null" an seinem Ausgang zu erzeugen, wenn der Inhalt der synchronen Verzögerungsschaltung 110 null wird. Daher ist die Ausgabe der synchronen Verzögerungsschaltung ein ganzzah­ liges Vielfaches der Taktsignalperiode und wird zu den jewei­ ligen Eingangsanschlüssen der UND-Gatter 54₁ bis 54 m geführt. Folglich bestimmt die Kombination der Ausgabe der synchronen Verzögerungsschaltung 110 und des Auswahlsignals vom Decodie­ rer 160, welches der UND-Gatter 54₁ bis 54 m offen sein soll­ te, um die variable Verzögerungszeit der entsprechenden va­ riablen Verzögerungsglieder 52 auszuwählen.
Wie vorstehend beschrieben wurde, erzeugt der Decodierer 160 das Auswahlsignal auf der Grundlage der niederwertigen Bits der Verzögerungsdaten und führt das Auswahlsignal zu den UND-Gattern 54₁ bis 54 m. Das Auswahlsignal bestimmt, welches der UND-Gatter 54 aktiv sein sollte, um die Verzögerungszeit weiterzugeben. Folglich wählt das Auswahlsignal vom Decodie­ rer eines von m Inkrementen der Verzögerungszeit von den va­ riablen Verzögerungsgliedern 52₁ bis 52 m in der variablen Verzögerungsschaltung 120 aus.
Gemäß der vorstehenden Beschreibung wird die Erzeugung der großen Verzögerungszeit, die ein ganzzahliges Vielfaches der Taktsignalperiode ist, durch die synchrone Verzögerungs­ schaltung 110 dadurch erreicht, daß eine vorstehend erwähnte herkömmliche Einrichtung verwendet wird. Zur Erzeugung der feinen Verzögerungszeit mit einer Auflösung von 1/m der Takt­ signalperiode steuert die Rückkopplungsschaltung 150 gleich­ falls die Verzögerungszeiten der variablen Verzögerungsglie­ der 52₁ bis 52 m in der variablen Verzögerungsschaltung 120, so daß die Verzögerungszeit eines variablen Verzögerungs­ glieds 52 gleich 1/m der Taktsignalperiode ist. Somit ist die Gesamtverzögerungszeit der variablen Verzögerungsglieder 52₁ bis 52 m gleich einer Taktsignalperiode.
Die Ausgaben der jeweiligen variablen Verzögerungsglie­ der 52₁ bis 52 m in der variablen Verzögerungsschaltung 120 sind identisch und gleich 1/m der Taktsignalperiode, da die variablen Verzögerungsglieder 52₁ bis 52 m den gleichen Aufbau haben, in enger Nachbarschaft auf dem IC-Chip ausgebildet sind und auf die gleiche Weise durch die Rückkopplungsschlei­ fe gesteuert werden. Die Selektorschaltung 130 wählt eine der Ausgaben der m Stufen der variablen Verzögerungsglieder 52₁ bis 52 m auf der Grundlage des Auswahlsignals vom Decodierer 160 aus, um die kleine Verzögerungszeit des Zeitsignals zu bestimmen. Außerdem wird die Selektorschaltung 130 durch die Ausgabe der synchronen Verzögerungsschaltung 110 gesteuert, um die große Verzögerungszeit des Zeitsignals zu bestimmen, die das ganzzahlige Vielfache der Taktsignalperiode ist.
Fig. 2 ist eine Impulsübersicht zur Darstellung des Be­ triebs der Zeitsignal-Erzeugungsschaltung der Erfindung, bei der die Anzahl von Inkrementen der feinen Verzögerungszeit auf m = 4 eingestellt ist. Die synchrone Verzögerungsschal­ tung 110 berechnet das Taktsignal CLK (Fig. 2A) n-mal, wobei n in den höherwertigen Bits der Verzögerungsdaten angezeigt ist. Die synchrone Verzögerungsschaltung 110 erzeugt ein Aus­ gabesignal gemäß Fig. 2B synchron zum n-ten Taktsignal.
Während der Periode dieses Ausgabesignals (schraffierte Periode in Fig. 2B) wird die Selektorschaltung 130 durch die­ ses Ausgabesignal aktiviert, um ein Signal aus m Phasen des Taktsignals CLK (Φ1, Φ2, Φ3 und Φ4 in Fig. 2C bis 2D) durch das Auswahlsignal vom Decodierer 160 auf der Grundlage der niederwertigen Bits der Verzögerungsdaten auszuwählen. Im Beispiel wird das Verzögerungszeitinkrement Φ2 durch das Aus­ wahlsignal zum Zeitpunkt des Ausgabesignals der synchronen Verzögerungsschaltung 110 ausgewählt (schraffierter Impuls in Fig. 2D). Anschließend erzeugt die Selektorschaltung 130 ein Zeitsignal am Ausgang des ODER-Gatters 56.
Dabei kann die Verzögerungszeit von den letzten Stufen der variablen Verzögerungsglieder 52₁ bis 52 m in ihrer Im­ pulsdauer begrenzt werden, da sie in der letzten Hälfte des Ausgabesignals von der synchronen Verzögerungsschaltung 110 erzeugt wird. Somit dient in der bevorzugten Ausführungsform die Verzögerungsschaltung 131 zur Verzögerung des Ausgabesi­ gnals von der synchronen Verzögerungsschaltung 110, um die Zeit anhand der ausgewählten Verzögerungszeit von den varia­ blen Verzögerungsgliedern 52₁ bis 52 m so einzustellen, daß die von der ausgewählten Verzögerungszeit Φ2 abgeleitete Zeitsignalausgabe in ihrer Impulsdauer nicht verkürzt wird. Obwohl nicht dargestellt, läßt sich eine ähnliche Zeitein­ stellung in die Selektorschaltung 130 einfügen, um die Zeit des Auswahlsignals vom Decodierer 160 auf die Selektorschal­ tung 130 einzustellen.
Fig. 3 zeigt Beispiele für variable Verzögerungsglieder, deren Laufzeitverzögerung durch Ändern einer Speisespannung zu den variablen Verzögerungsgliedern gesteuert werden kann. Fig. 3a zeigt eine gewöhnliche Art von CMOS-Inverter oder -Puffer. Eine Laufzeitverzögerung Tpd läßt sich durch Ändern einer oder beider Speisespannungen VDD, VSS steuern. Fig. 3b zeigt eine weitere Art von Schaltungskonfiguration, die als variables Verzögerungsglied verwendet werden kann. Die Lauf­ zeitverzögerung Tpd läßt sich durch Ändern des Durchlaßwider­ stands von MOS-Transistoren Q3 und Q4 über Änderung der Ein­ gabespannungen VCN und VCP an den Transistoren Q3 und Q4 steuern. Somit wird im Beispiel von Fig. 3b die Verzögerungs­ zeit durch die Eingabespannungen der Transistoren und nicht durch die Speisespannung für die Verzögerungsglieder gesteu­ ert.
Für beide Schaltungen von Fig. 3a und 3b gilt, daß die Verzögerungszeit durch Ändern von zwei Werten gesteuert wird. Eine Verzögerungszeit kann jedoch auch gesteuert werden, in­ dem nur ein Spannungswert geändert wird, während der andere Spannungswert invariabel bleibt. Fig. 4 zeigt ein weiteres Beispiel für einen Treiber zum Steuern der Verzögerungszeit durch Ändern der beiden Spannungen für die Verzögerungsglie­ der.
Fig. 5 zeigt eine Schaltungskonfiguration zum Erzeugen mehrerer Zeitsignale, die jeweils eine anhand von Fig. 1 be­ schriebene Verzögerungszeit mit hoher Auflösung und Genauig­ keit haben. Im Beispiel von Fig. 5 bilden die variable Verzö­ gerungsschaltung 120 mit den variablen Verzögerungsgliedern 52₁ bis 52 m, der Phasenkomparator 140 und die Rückkopplungs­ schaltung 150 die phasenverriegelte Schaltung auf die gleiche Weise wie in Fig. 1. Die variable Verzögerungsschal­ tung 120 wird durch die phasenverriegelte Schaltung mit dem Takt CLK synchronisiert. Somit ist die Gesamtverzöge­ rungszeit der variablen Verzögerungsglieder 52₁ bis 52 m mit einer Periode des Taktsignals CLK synchronisiert.
Vorgesehen sind mehrere Zeitsignal-Auswahlschaltungen 200₁ und 200₂, um mehrere Zeitsignale zu erzeugen. Die Zeit­ signal-Auswahlschaltungen 200₁ und 200₂ haben die gleiche Schaltungskonfiguration wie die anhand von Fig. 1 diskutier­ te. Bei den Schaltungskomponenten in der Auswahlschaltung 200₁ handelt es sich also um eine synchrone Verzögerungs­ schaltung 110₁ und eine Selektorschaltung 130₁. In der Selek­ torschaltung 130₁ sind mehrere UND-Gatter 54₁ bis 54 m und ein ODER-Gatter 56 vorgesehen. Zu den Schaltungskomponenten der Zeitsignal-Auswahlschaltung 200₂ gehören eine synchrone Ver­ zögerungsschaltung 110₂ und eine Selektorschaltung 130₂. Die Selektorschaltung 130₂ weist mehrere UND-Gatter 55₁ bis 55 m und ein ODER-Gatter 57 auf.
Bei dieser Anordnung können die Selektorschaltungen 130₁ und 130₂ einen großen Verzögerungszeitwert auswählen, der durch die synchronen Verzögerungsschaltungen 110₁ bzw. 110₂ bestimmt wird. Außerdem empfangen die jeweiligen UND-Gatter 54₁ bis 54 m und 55₁ bis 55 m die entsprechenden kleinen Verzö­ gerungszeiten von den jeweiligen Ausgängen der variablen Ver­ zögerungsglieder 52₁ bis 52 m. Somit kann jede der Selektor­ schaltungen 130₁ und 130₂ ein Zeitsignal mit einer großen Verzögerungszeit als ganzzahliges Vielfaches der Taktsignal­ periode in Kombination mit einer kleinen Verzögerungszeit als ganzzahliges Vielfaches von 1/m der Taktsignalperiode erzeu­ gen.
Im Beispiel von Fig. 5 wird die Ausgabe der Rückkopp­ lungsschaltung 150 jeweils auch zur Selektorschaltung 130₁ und 130₂ geführt, um deren Laufzeitverzögerungen zu steuern. Gemäß der Beschreibung anhand von Fig. 1 bis 3 steuert das Ausgabesignal von der Rückkopplungsschaltung 150 die Speise­ spannungen der Schaltungskomponenten, z. B. CMOS, der varia­ blen Verzögerungsglieder 52₁ bis 52 m. Vorzugsweise steuert wie in Fig. 5 die Rückkopplungsschaltung 150 nicht nur die Spannungen der variablen Verzögerungsglieder 52₁ bis 52 m, sondern auch die Spannungen in anderen Schaltungskomponenten, wie den UND-Gattern 54₁ bis 54 m, dem ODER-Gatter 56, den UND- Gattern 55₁ bis 55 m und dem ODER-Gatter 57, da die Signal­ laufzeiten in diesen Schaltungskomponenten ebenfalls durch die Temperatur und die Speisespannungen beeinflußt werden.
Da die Selektorschaltungen 130₁, 130₂ und die variablen Verzögerungsglieder 52₁ bis 52 m aus dem gleichen Halbleiter­ material, z. B. CMOE, und in enger Nachbarschaft ausgebildet sind und somit im wesentlichen die gleichen Temperatur- und Spannungskennlinien haben, kompensiert die Spannungssteuerung von Fig. 5 wirksam die Schwankung der Laufzeitverzögerung in diesen Selektorschaltungen 130₁ und 130₂.
Mit dem vorstehend beschriebenen Aufbau kann ein Zeitsi­ gnal mit hoher Genauigkeit und Auflösung erzeugt werden, des­ sen jeweilige Inkremente kleiner als eine Periode CLK sind, wobei das Zeitsignal nicht durch die Temperaturänderung oder die Unterschiede von Kennlinien der Schaltungskomponenten be­ einflußt wird, die durch Unterschiede in der Herstellung oder Änderungen der Eigenwärmeabstrahlung verursacht sind. Somit ist der Zeitsignalerzeuger der Erfindung äußerst vorteilhaft für das Prüfsystem für integrierte Schaltungen.

Claims (7)

1. Zeitsignal-Erzeugungsschaltung mit:
mehreren variablen Verzögerungsgliedern (52₁ bis 52 m), die in Reihe miteinander verbunden sind, wobei jedes va­ riable Verzögerungsglied eine Laufzeitverzögerung hat, die wesentlich kleiner als eine Periode eines Takt­ signals ist; und einem Phasenkomparator (140), der eine Gesamtverzögerungszeit der variablen Verzögerungsglie­ der, die von der letzten Stufe der variablen Verzöge­ rungsglieder abgeleitet ist, mit dem Taktsignal ver­ gleicht und ein Spannungssignal als Anzeige der Phasen­ differenz zwischen der Gesamtverzögerungszeit und dem Taktsignal erzeugt;
gekennzeichnet durch
eine Rückkopplungsschaltung (150), die das Spannungs­ signal von dem Phasenkomparator (140) zu den variablen Verzögerungsgliedern 52₁ bis 52 m zurückführt, um eine phasenverriegelte Schleife zu bilden, so daß die Gesamt­ verzögerungszeit der variablen Verzögerungsglieder so geregelt wird, daß sie gleich der einen Periode des Taktsignals ist;
eine synchrone Verzögerungsschaltung (110), der das Taktsignal zugeführt wird, zum Erzeugen einer ersten Verzögerungszeit, die proportional zu der und größer als die Periode des Taktsignals ist; und
eine Selektorschaltung (130), der die erste Verzöge­ rungszeit von der synchronen Verzögerungsschaltung und eine zweite Verzögerungszeit, die kleiner als eine Peri­ ode des Taktsignals ist und die gleich einer der oder gleich einer Summe von zwei oder mehreren der Verzöge­ rungszeiten von den variablen Verzögerungsgliedern ist, zugeführt werden, zum Auswählen einer Kombination aus der ersten Verzögerungszeit von der synchronen Verzöge­ rungsschaltung und der zweiten Verzögerungszeit von einem der variablen Verzögerungsglieder.
2. Zeitsignal-Erzeugungsschaltung nach Anspruch 1, ferner mit:
mehreren der synchronen Verzögerungsschaltungen und meh­ reren der Selektorschaltungen zum Erzeugen von mehreren Zeitsignalen mit den zweiten Verzögerungszeiten, die durch die variablen Verzögerungsglieder gleichzeitig ge­ bildet werden.
3. Zeitsignal-Erzeugungsschaltung nach Anspruch 1 oder 2, wobei die synchrone Verzögerungsschaltung die erste Ver­ zögerungszeit bildet, die ein ganzzahliges Vielfaches der einen Periode des Taktsignals ist, und die variablen Verzögerungsglieder die zweite Verzögerungszeit bilden, die ein ganzzahliges Vielfaches von 1/m der Periode des Taktsignals ist, wobei m die Anzahl der in Reihe mitein­ ander verbundenen variablen Verzögerungsglieder ist.
4. Zeitsignal-Erzeugungsschaltung nach einem der Ansprüche 1 bis 3, wobei die Selektorschaltung durch Verzögerungs­ daten gesteuert wird, die der synchronen Verzögerungs­ schaltung und einem Decodierer zugeführt werden, die synchrone Verzögerungsschaltung höherwertige Stellen der Verzögerungsdaten nutzt, um die erste Verzögerungszeit zu bilden, und der Decodierer niederwertige Stellen der Verzögerungsdaten zum Bilden eines Auswahlsignals nutzt, um die zweite Verzögerungszeit auszuwählen.
5. Zeitsignal-Erzeugungsschaltung nach einem der Ansprüche 1 bis 4, wobei ein Verzögerungselement ferner zwischen der synchronen Verzögerungsschaltung und der Selektor­ schaltung vorgesehen ist, um die Zeiteinstellung zwi­ schen der ersten Verzögerungszeit und der zweiten Verzö­ gerungszeit vorzunehmen.
6. Zeitsignal-Erzeugungsschaltung nach einem der Ansprüche 1 bis 5, wobei die variablen Verzögerungsglieder in enger Nachbarschaft auf einem Halbleiter-Chip ausgebil­ det sind, wobei diese den gleichen Umgebungsbedingungen ausgesetzt sind, um jeweils die gleiche Laufzeitverzöge­ rung zu haben, und die Laufzeitverzögerung durch Ände­ rung einer Speisespannung steuerbar ist, die den Verzö­ gerungsgliedern zugeführt wird.
7. Zeitsignal-Erzeugungsschaltung nach einem der Ansprüche 2 bis 6, wobei den mehreren Selektorschaltungen das Spannungssignal von der Rückkopplungsschaltung zugeführt wird, um die Signallaufzeitverzögerungen in den Selek­ torschaltungen zu steuern, wobei das Spannungssignal in der phasenverriegelten Schleife verwendet wird, um gleichzeitig die Gesamtverzögerungszeit zu regeln.
DE4445311A 1994-06-02 1994-12-19 Zeitsignal-Erzeugungsschaltung Expired - Fee Related DE4445311C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14395094 1994-06-02

Publications (2)

Publication Number Publication Date
DE4445311A1 DE4445311A1 (de) 1995-12-07
DE4445311C2 true DE4445311C2 (de) 1997-09-18

Family

ID=15350826

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4445311A Expired - Fee Related DE4445311C2 (de) 1994-06-02 1994-12-19 Zeitsignal-Erzeugungsschaltung

Country Status (3)

Country Link
US (1) US5491673A (de)
KR (1) KR100218125B1 (de)
DE (1) DE4445311C2 (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6032282A (en) * 1994-09-19 2000-02-29 Advantest Corp. Timing edge forming circuit for IC test system
JP3499051B2 (ja) * 1995-06-22 2004-02-23 株式会社アドバンテスト タイミング信号発生回路
JPH0946197A (ja) * 1995-07-28 1997-02-14 Ando Electric Co Ltd 可変遅延回路
US5731735A (en) * 1995-08-25 1998-03-24 Advantest Corporation Power supply circuit for driving an integrated circuit, wherein the power supply is adjusted based on temperature so that a delay variation within the IC according to temperature may be cancelled
JP3561792B2 (ja) * 1995-09-06 2004-09-02 株式会社ルネサステクノロジ クロック発生回路
US5805003A (en) * 1995-11-02 1998-09-08 Cypress Semiconductor Corp. Clock frequency synthesis using delay-locked loop
JPH09307407A (ja) * 1996-05-09 1997-11-28 Internatl Business Mach Corp <Ibm> クロック発振器、クロック・ジェネレータ回路、クロック・パルスの発振方法
JPH10290147A (ja) * 1997-04-14 1998-10-27 Mitsubishi Electric Corp 遅延量可変回路
US6073259A (en) * 1997-08-05 2000-06-06 Teradyne, Inc. Low cost CMOS tester with high channel density
US5854797A (en) * 1997-08-05 1998-12-29 Teradyne, Inc. Tester with fast refire recovery time
US5952853A (en) * 1997-12-23 1999-09-14 Hewlett-Packard Company Method for extending the output range of pulse-width based phase detectors
US5990713A (en) * 1998-02-05 1999-11-23 Harris Corporation Adjustable phase clock circuit using the same and related methods
TW440767B (en) * 1998-06-02 2001-06-16 Fujitsu Ltd Method of and apparatus for correctly transmitting signals at high speed without waveform distortion
WO2001013136A1 (fr) * 1999-08-16 2001-02-22 Advantest Corporation Procede de correcteur de synchronisation pour testeur de circuit integre et testeur de circuit integre a fonctions correctrices utilisant ledit procede
JP4310036B2 (ja) 2000-09-07 2009-08-05 株式会社アドバンテスト タイミング信号発生回路、及び、それを備えた半導体検査装置
CN1527948A (zh) * 2001-03-20 2004-09-08 尼佩泰斯特公司 测试系统使用的低抖动时钟
JP3619466B2 (ja) * 2001-03-27 2005-02-09 松下電器産業株式会社 半導体装置
US20060095221A1 (en) * 2004-11-03 2006-05-04 Teradyne, Inc. Method and apparatus for controlling variable delays in electronic circuitry
US7227395B1 (en) * 2005-02-09 2007-06-05 Altera Corporation High-performance memory interface circuit architecture
JP4849996B2 (ja) * 2006-08-23 2012-01-11 株式会社アドバンテスト 遅延回路、試験装置、プログラム、半導体チップ、イニシャライズ方法、および、イニシャライズ回路
TWI336201B (en) * 2007-06-15 2011-01-11 Holtek Semiconductor Inc Circuit and method for regulating image clock
WO2010026765A1 (ja) * 2008-09-05 2010-03-11 株式会社アドバンテスト 試験装置、及び試験方法
US8044742B2 (en) 2009-03-11 2011-10-25 Qualcomm Incorporated Wideband phase modulator
US8588720B2 (en) * 2009-12-15 2013-11-19 Qualcomm Incorproated Signal decimation techniques
US20120139592A1 (en) * 2010-12-07 2012-06-07 Qualcomm Incorporated Method and Apparatus for Frequency Synthesizing
US9000858B2 (en) 2012-04-25 2015-04-07 Qualcomm Incorporated Ultra-wide band frequency modulator
TWI461717B (zh) * 2012-11-05 2014-11-21 Realtek Semiconductor Corp 掃描時脈產生器以及掃描時脈產生方法
TWI609190B (zh) 2016-08-05 2017-12-21 國立成功大學 可將測試資料儲存於掃描鏈的積體電路自動測試架構及其方法
CN111611768B (zh) * 2020-05-21 2023-04-25 北京百度网讯科技有限公司 用于监控时钟信号的方法和装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4516861A (en) * 1983-10-07 1985-05-14 Sperry Corporation High resolution and high accuracy time interval generator
US4788670A (en) * 1987-08-18 1988-11-29 Siemens Aktiengesellschaft Clock voltage supply
US4899071A (en) * 1988-08-02 1990-02-06 Standard Microsystems Corporation Active delay line circuit
US4982387A (en) * 1989-08-28 1991-01-01 Tektronix, Inc. Digital time base with differential period delay

Also Published As

Publication number Publication date
DE4445311A1 (de) 1995-12-07
US5491673A (en) 1996-02-13
KR100218125B1 (ko) 1999-09-01
KR960001772A (ko) 1996-01-25

Similar Documents

Publication Publication Date Title
DE4445311C2 (de) Zeitsignal-Erzeugungsschaltung
DE10024640B4 (de) Verzögerungssignal-Erzeugungsvorrichtung und Halbleiterprüfvorrichtung
DE19736898C2 (de) Multiphasen-Taktgenerator
DE69815686T2 (de) Zeitgeber mit kurzer erholungszeit zwischen den pulsen
DE19917320C2 (de) Taktgenerator für ein Halbleiter-Prüfsystem
DE3924593A1 (de) Verzoegerungseinrichtung
DE10312261B4 (de) Verzögerungsregelschleife, die einen variablen Spannungsregler aufweist
DE19934226A1 (de) Analog-Digital-Hybrid-DLL
DE19531962A1 (de) Taktsignalverteilerschaltung
DE112004002222T5 (de) Taktwiedergewinnungsschaltung und Kommunikationsvorrichtung
DE102005024648A1 (de) Elektrische Schaltung zum Messen von Zeiten und Verfahren zum Messen von Zeiten
DE102005049219A1 (de) Phasendifferenz-Erfassungsvorrichtung
DE19934795B4 (de) Integrationsverfahren und Integrationsschaltung, die ein verbessertes Signal-Rausch-Verhältnis bieten, und spannungsgesteuerter Oszillator und Frequenz-Spannungswandler, der eine Integrationsschaltung verwendet
DE19928271A1 (de) Schaltung und Verfahren zur Erzeugung eines lokalen bzw. internen Taktsignals und diesbezügliches Halbleiterspeicherbauelement
DE4004195C2 (de) Schaltungsanordnung zur Erzeugung eines mit einem Referenzsignal verkoppelten Signals
DE69821461T2 (de) Logische Schaltung mit eigener Takterzeugung und zugehöriges Verfahren
DE10130123B4 (de) Verzögerungsregelkreis zur Erzeugung komplementärer Taktsignale
EP0057351B1 (de) Schaltung zum Angleichen der Signalverzögerungszeiten von miteinander verbundenen Halbleiterschaltungen
DE19811591C2 (de) Taktsignal modellierende Schaltung mit negativer Verzögerung
EP0303916A2 (de) Taktstromversorgung
DE19837439A1 (de) Verfahren und Vorrichtung zum Erzeugen von Ansteuersignalen für eine Leistungsendstufe und Leistungsendstufe
DE19725587C2 (de) Frequenzmultiplizierer zum Steuern der Impulsbreite
DE19680542C2 (de) Logiksignal-Auswahlschaltung
DE112018005269T5 (de) Differenzladungspumpe
EP0515438A1 (de) Verfahren zum umsetzen einer analogen spannung in einen digitalwert.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110701