DE19928271A1 - Schaltung und Verfahren zur Erzeugung eines lokalen bzw. internen Taktsignals und diesbezügliches Halbleiterspeicherbauelement - Google Patents
Schaltung und Verfahren zur Erzeugung eines lokalen bzw. internen Taktsignals und diesbezügliches HalbleiterspeicherbauelementInfo
- Publication number
- DE19928271A1 DE19928271A1 DE19928271A DE19928271A DE19928271A1 DE 19928271 A1 DE19928271 A1 DE 19928271A1 DE 19928271 A DE19928271 A DE 19928271A DE 19928271 A DE19928271 A DE 19928271A DE 19928271 A1 DE19928271 A1 DE 19928271A1
- Authority
- DE
- Germany
- Prior art keywords
- clock signal
- internal
- circuit
- local
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Dram (AREA)
Abstract
Die Erfindung bezieht sich auf eine Schaltung und ein Verfahren zur Erzeugung eines lokalen Taktsignals, eine Schaltung und ein Verfahren zur Erzeugung eines internen Taktsignals und auf ein diesbezügliches Halbleiterspeicherbauelement. DOLLAR A Zur Erzeugung des lokalen Taktsignals sind erfindungsgemäß eine Mehrzahl von Phasenmischern vorgesehen, die Signale von zwei Punkten auf einer Taktsignalleitung empfangen und die empfangenen Signale zur Bildung des lokalen Taktsignals mischen. Zur Erzeugung des internen Taktsignals ist eine Verzögerungsregelkreis-Schaltung vorgesehen, die ein externes Taktsignal sowie ein von einer Rückkopplungsschaltung erzeugtes Rückkopplungstaktsignal empfängt. Dabei erzeugt die Rückkopplungsschaltung ein lokales Blindtaktsignal derselben Phase wie ein lokales Taktsignal, verzögert dieses Signal um die Verzögerungszeit eines internen Schaltkreises und erzeugt so das Rückkopplungstaktsignal. DOLLAR A Verwendung für Halbleiterspeicherbauelemente hoher Betriebsgeschwindigkeit.
Description
Die Erfindung bezieht sich auf eine Schaltung und ein Verfah
ren zur Erzeugung eines lokalen Taktsignals, eine Schaltung
und ein Verfahren zur Erzeugung eines internen Taktsignals
und auf ein diesbezügliches Halbleiterspeicherbauelement.
In Halbleiterspeicherbauelementen hoher Betriebsgeschwindig
keit werden Daten in Synchronisation mit einem externen Takt
signal ein- und ausgegeben. Spezieller wird in einem solchen
Halbleiterspeicherbauelement hoher Betriebsgeschwindigkeit
ein mit der Phase eines externen Taktsignals synchronisiertes
internes Taktsignal von einer internen Taktsignalerzeugungs
schaltung erzeugt, die im allgemeinen eine Verzögerungsregel
kreis(DLL)-Schaltung benutzt. Das interne Taktsignal wird da
bei über eine Taktleitung bis zu internen Schaltkreisen über
tragen, d. h. einer Mehrzahl von Eingabe- und Ausgabe-
Schaltkreisen, die in der Nähe von Eingabe- und Ausgabe-
Kontaktstellen angeordnet sind. Jedes der übertragenen Takt
signale, d. h. jedes der lokalen Taktsignale, treibt einen zu
gehörigen Eingabe- und Ausgabe-Schaltkreis.
In herkömmlichen Halbleiterspeicherbauelementen hoher Be
triebsgeschwindigkeit besitzt jedoch ein Taktnetzwerk eine
Taktbaumstruktur, die das interne Taktsignal vom Ausgangsan
schluß der internen Taktsignalerzeugungsschaltung zu einer
Mehrzahl von Eingabe/Ausgabe-Schaltkreisen überträgt. Ein
Taktbaum weist in Abhängigkeit von seiner Länge unterschied
liche Lasten auf, d. h. unterschiedliche parasitäre Widerstän
de und Kondensatoren, so daß die Verzögerungszeit je nach
Länge des Taktbaumes unterschiedlich ist. Dementsprechend
kann es passieren, daß zwischen den über den Taktbaum bis zu
den Eingabe/Ausgabe-Schaltkreisen übertragenen, lokalen Takt
signalen eine Phasendifferenz erzeugt wird, so daß sich die
Leistungsfähigkeit des Halbleiterspeicherbauelements hoher
Betriebsgeschwindigkeit bezüglich Eingabe und Ausgabe von
Daten verschlechtern kann.
Des weiteren weist eine in einem Halbleiterspeicherbauelement
hoher Betriebsgeschwindigkeit verwendete, herkömmliche inter
ne Taktsignalerzeugungsschaltung, d. h. eine herkömmliche DLL-
Schaltung, eine Verzögerungsüberwachungsschaltung auf, die
eine zweite Verzögerungszeit gleich groß macht wie eine von
internen Schaltkreisen, d. h. einem Taktsignalpuffer, einer
Taktsignalleitung und einem Eingabe/Ausgabe-Schaltkreis, er
zeugte erste Verzögerungszeit. Die herkömmliche DLL-Schaltung
generiert ein internes Taktsignal unter Verwendung der Pha
sendifferenz zwischen einem Rückkopplungstaktsignal als das
Ausgangssignal der Verzögerungsüberwachungsschaltung und ei
nem externen Taktsignal. Jedoch weist die Verzögerungsüberwa
chungsschaltung in der herkömmlichen DLL-Schaltung ein kom
plexes Design und ein ausgedehntes Layout auf und hat einen
hohen Stromverbrauch. Außerdem kann die zweite Verzögerungs
zeit, welche die Verzögerungszeit der Verzögerungsüberwa
chungsschaltung ist, von der durch das Taktnetzwerk und den
Eingabe/Ausgabe-Schaltkreis erzeugten ersten Verzögerungszeit
merklich verschieden werden, wenn sich Temperatur, zugeführte
Spannung, Rauschen und/oder der Herstellungsprozeß ändern.
Dies kann die Leistungsfähigkeit des Halbleiterspeicherbau
elementes hoher Betriebsgeschwindigkeit beeinträchtigen.
Der Erfindung liegt daher als technisches Problem die Bereit
stellung einer Schaltung und eines Verfahrens zur Erzeugung
eines lokalen Taktsignals, einer Schaltung und eines Verfah
rens zur Erzeugung eines internen Taktsignals und eines dies
bezüglichen Halbleiterspeicherbauelementes zugrunde, bei de
nen eine Mehrzahl von lokalen Taktsignalen ohne Phasendiffe
renz zu einem internen Taktsignal erzeugt werden kann
und/oder mit einer einfach ausgelegten Schaltung stabil ein
internes Taktsignal unabhängig vom Herstellungsprozeß, der
Temperatur, der zugeführten Spannung, von Rauschen etc. er
zeugt werden kann.
Die Erfindung löst dieses Problem durch die Bereitstellung
einer lokalen Taktsignalerzeugungsschaltung mit den Merkmalen
des Anspruchs 1, einer internen Taktsignalerzeugungsschaltung
mit den Merkmalen des Anspruchs 7, eines Halbleiterspeicher
bauelementes mit den Merkmalen des Anspruchs 13, eines Ver
fahrens zur Erzeugung eines lokalen Taktsignals mit den Merk
malen des Anspruchs 21 und eines Verfahrens zur Erzeugung ei
nes internen Taktsignals mit den Merkmalen des Anspruchs 23.
Vorteilhafte Weiterbildungen der Erfindung sind in den Un
teransprüchen angegeben.
Vorteilhafte Ausführungsformen der Erfindung sind in den
Zeichnungen dargestellt und werden nachfolgend beschrieben.
Hierbei zeigen:
Fig. 1 ein Blockschaltbild eines ersten erfindungsgemäßen
Halbleiterspeicherbauelementes,
Fig. 2 ein Blockschaltbild eines zweiten erfindungsgemäßen
Halbleiterspeicherbauelementes,
Fig. 3 ein detaillierteres Schaltbild zur Veranschauli
chung der Eigenschaften einer in den Fig. 1 und 2
gezeigten Taktleitung und
Fig. 4 Signalverlaufsdiagramme zur Veranschaulichung der
Resultate einer Simulation der in Fig. 3 gezeigten
Schaltung.
In den Figuren sind beispielhafte, nicht beschränkende Aus
führungsformen der Erfindung dargestellt, wobei funktionell
gleiche Elemente jeweils mit gleichen Bezugszeichen versehen
sind.
Ein erstes erfindungsgemäßen Halbleiterspeicherbauelement ist
im Blockschaltbild von Fig. 1 dargestellt. Dieses Halbleiter
speicherbauelement beinhaltet eine erfindungsgemäße lokale
Taktsignalerzeugungsschaltung, d. h. eine Schaltung zur Erzeu
gung eines lokalen Taktsignals, und eine erfindungsgemäße in
terne Taktsignalerzeugungsschaltung, d. h. eine Schaltung zur
Erzeugung eines internen Taktsignals.
Wie aus Fig. 1 ersichtlich, enthält das Halbleiterspeicher
bauelement die interne Taktsignalerzeugungsschaltung 100, die
eine Verzögerungsregelkreis(DLL)-Schaltung 111 und eine Rück
kopplungsschaltung 112 aufweist, eine Taktsignalleitung 130,
die lokale Taktsignalerzeugungsschaltung 110 und interne
Schaltkreise. Dabei umfassen die internen Schaltkreise eine
Mehrzahl von Eingabe/Ausgabe-Schaltkreisen 120 bis 128, eine
Mehrzahl von Eingabe/Ausgabe-Kontaktstellen DQ0 bis DQ8 sowie
eine Taktsignal-Kontaktstelle CLK.
Die Taktleitung 130 überträgt ein von der internen Taktsi
gnalerzeugungsschaltung 100 erzeugtes internes Taktsignal
ICLK und weist eine Ringpfadstruktur mit einer Vorwärtstakt
signalleitung 131, die vom Ausgangsanschluß der internen
Taktsignalerzeugungsschaltung 100 in die Nachbarschaft des am
weitesten entfernten Eingabe/Ausgabe-Schaltkreises 128 führt,
und eine Rückwärtstaktleitung 132 auf, die von der Nachbar
schaft des am weitesten entfernten Eingabe/Ausgabe-Schalt
kreises 128 zur Nachbarschaft der internen Taktsignalerzeu
gungsschaltung 100 führt.
Die lokale Taktsignalerzeugungsschaltung 110 arbeitet gemäß
eines erfindungsgemäßen lokalen Taktsignalerzeugungsverfah
rens, d. h. Verfahrens zur Erzeugung eines lokalen Taktsigna
les, erzeugt dabei lokale Taktsignale LCLK0 bis LCLK8 zum Be
trieb der Eingabe/Ausgabe-Schaltkreise 120 bis 128 und weist
eine Mehrzahl von ersten Phasenmischern 110a bis 110i auf.
Die ersten Phasenmischer 110a bis 110i empfangen jeweils Sig
nale von zwei Punkten der Taktsignalleitung 130, d. h. von ei
nem Punkt der Vorwärtstaktsignalleitung 131 und von einem
Punkt der Rückwärtstaktsignalleitung 132, mischen die empfan
genen Signale und erzeugen lokale Taktsignale LCLK0 bis
LCLK8, von denen jedes eine Phase aufweist, die zwischen den
Phasen der zwei Punkte der Taktsignalleitung liegt. Im Ideal
fall, in welchem die Verzögerungszeiten der Vorwärts- und der
Rückwärtstaktleitung 131, 132 sich linear in Abhängigkeit von
der Entfernung vom Ausgangsanschluß der internen Taktsig
nalerzeugungsschaltung 100 ändern, gibt es folglich keine
Phasendifferenz zwischen den lokalen Taktsignalen LCLK0 bis
LCLK8.
Die ersten Phasenmischer 110a bis 110i beinhalten hierbei je
weils einen ersten Inverter 11 zum Invertieren des von einem
Punkt der Vorwärtstaktsignalleitung 131 kommenden Signals,
einen zweiten Inverter 12 zum Invertieren des Signals von ei
nem Punkt der Rückwärtstaktsignalleitung 132 und einen drit
ten Inverter 13 zum Invertieren eines vom verbundenen Knoten
der Ausgangsanschlüsse des ersten und zweiten Inverters 11,
12 abgegebenen Signals, d. h. eines gemischten Signals, und
zum Abgeben des invertierten Signals als das jeweilige lokale
Taktsignal LCLK0 bis LCLK8. Es versteht sich, daß in einigen
Fällen die ersten Phasenmischer 110a bis 110i aus anderen Lo
gikgattern bestehen können.
Jeder der Eingabe/Ausgabe-Schaltkreise 120 bis 128 empfängt
Daten über einen zugehörigen der Eingabe/Ausgabe-Kontakt
stellen DQ0 bis DQ8 oder gibt die Daten an die zugehörige
Eingabe/Ausgabe-Kontaktstelle aus, und zwar in Reaktion auf
ein zugehöriges der lokalen Taktsignale LCLK0 bis LCLK8. Die
Eingabe/Ausgabe-Schaltkreise 120 bis 128 sind über einen Da
tenpfad und vorbestimmte interne Schaltkreise, die in den
Zeichnungen nicht dargestellt sind, an ein Speicherzellenfeld
angeschlossen.
Die lokalen Taktsignale LCLK0 bis LCLK8 werden durch das oben
beschriebene Verfahren erzeugt und können auch in anderen in
ternen Schaltkreisen verwendet werden, z. B. einem Schiebe
schaltkreis zum Verschieben einer kleinen Anzahl von Daten zu
einer Vielzahl von Daten oder einer Vielzahl von Daten zu ei
ner kleinen Anzahl von Daten, um Daten in eine Speicherzelle
einzugeben oder aus dieser auszugeben, und einem Schnittstel
len-Logikschaltkreis zum Empfangen eines externen Signals für
die Steuerung eines vorgegebenen internen Schaltkreises.
Die interne Taktsignalerzeugungsschaltung 100 arbeitet nach
einem erfindungsgemäßen internen Taktsignalerzeugungsverfah
ren, d. h. einem Verfahren zur Erzeugung eines internen Takt
signals, und weist die DLL-Schaltung 111 und die Rückkopp
lungsschaltung 112 auf.
Die Rückkopplungsschaltung 112 erzeugt ein lokales Dummy-
d. h. Blindtaktsignal DLCLK, das dieselbe Phase wie die Phasen
der lokalen Taktsignale LCLK0 bis LCLK8 hat, verzögert das
lokale Blindtaktsignal DLCLK um dieselbe Zeitdauer wie die
Verzögerungszeit der Eingabe/Ausgabe-Schaltkreise 120 bis 128
und erzeugt ein Rückkopplungstaktsignal FCLK. Des weiteren
enthält die Rückkopplungsschaltung 112 im einzelnen einen
zweiten Phasenmischer 112a desselben Aufbaus wie die ersten
Phasenmischer 110a bis 110c, einen Eingabe/Ausgabe-Blind
schaltkreis 112b, der dieselbe Verzögerungszeit aufweist wie
die Eingabe/Ausgabe-Schaltkreise 120 bis 128, und eine Blind
kontaktstelle DUM. Der zweite Phasenmischer 112a empfängt
Signale von zwei Punkten der Taktleitung 130 nahe der inter
nen Taktsignalerzeugungsschaltung 110, d. h. ein Signal von
einem Punkt der Vorwärtstaktleitung 131 und ein Signal von
einem Punkt der Rückwärtstaktleitung 132, mischt die empfan
genen Signale und erzeugt das lokale Blindtaktsignal DLCLK
mit einer Phase, die zwischen den Phasen der Signale der zwei
Punkte der Taktleitung liegt. Der Eingabe/Ausgabe-Blind
schaltkreis 112b verzögert das lokale Blindtaktsignal DLCLK
um dieselbe Zeit wie die Verzögerungszeit der Eingabe/Aus
gabe-Schaltkreise 120 bis 128 und gibt das Rückkopplungstakt
signal FCLK ab. Dabei bezeichnet die Verzögerungszeit der
Eingabe/Ausgabe-Schaltkreise 120 bis 128 die Zeitdifferenz
zwischen einem Zeitpunkt, zu dem die Eingabe/Ausgabe-
Schaltkreise 120 bis 128 durch die lokalen Taktsignale LCLK0
bis LCLK8 leitend geschaltet werden, und einem Zeitpunkt, zu
dem die Spannung an einem an die Eingabe/Ausgabe-Kontakt
stellen DQ0 bis DQ8 angeschlossenen externen Datenbus durch
Ausgabedaten geändert wird. Dementsprechend wird die Phasen
differenz zwischen dem Rückkopplungstaktsignal FCLK und den
über die Eingabe/Ausgabe-Schaltkreise 120 bis 128 ausgegebe
nen Signalen im Idealfall null, selbst wenn sich der Herstel
lungsprozeß, die Temperatur, die Speisespannung und Rauschen
verändern.
Die DLL-Schaltung 111 empfängt das Rückkopplungstaktsignal
FCLK und ein von außen dem Halbleiterspeicherbauelement über
die Takt-Kontaktstelle CLK zugeführtes externes Taktsignal
ECLK, erzeugt das interne Taktsignal ICLK und gibt das inter
ne Taktsignal ICLK auf der Taktleitung 130 ab. Des weiteren
beinhaltet die DLL-Schaltung 111 im einzelnen einen Phasende
tektor 111a, eine Verzögerungsleitung 111b, einen Taktsignal
puffer 111c und eine Verzögerungssteuerschaltung 111d. Der
Phasendetektor 111a vergleicht die Phase des externen Taktsi
gnals ECLK mit der Phase des Rückkopplungstaktsignals FCLK
und detektiert die Phasendifferenz zwischen den beiden Pha
sen. Die Verzögerungssteuerschaltung 111d steuert die Verzö
gerungszeit der Verzögerungsleitung 111b in Abhängigkeit vom
Ausgangssignal Pd des Phasendetektors 111a. Die Verzögerungs
zeit auf der Verzögerungsleitung 111b wird in Abhängigkeit
vom Ausgangssignal CNT der Verzögerungssteuerschaltung 111d
bestimmt, und die Verzögerungsleitung 111b verzögert das ex
terne Taktsignal ECLK um die Verzögerungszeit. Der Taktsig
nalpuffer 111c ist zwischen den Ausgangsanschluß der Verzöge
rungsleitung 111b und die Taktleitung 130 eingeschleift und
puffert das Ausgangssignal der Verzögerungsleitung 111b und
gibt das interne Taktsignal ICLK auf der Taktleitung 130 ab.
Die Rückkopplungsschaltung 112 beinhaltet den zweiten Phasen
mischer 112a desselben Aufbaus wie die ersten Phasenmischer
110a bis 110i und die Eingabe/Ausgabe-Blindschaltung 112b mit
derselben Verzögerungszeit wie die Eingabe/Ausgabe-Schalt
kreise 120 bis 128. Dementsprechend ergibt sich eine allen
falls geringe Phasendifferenz zwischen dem Rückkopplungstakt
signal FCLK und den über die Eingabe/Ausgabe-Schaltkreise 120
bis 128 abgegebenen Signalen, wenn sich der Herstellungspro
zeß, die Temperatur, die zugeführte Spannung und Rauschen än
dern. Die interne Taktsignalerzeugungsschaltung 100 arbeitet
daher stabil. Außerdem ist die interne Taktsignalerzeugungs
schaltung 100 einfach aufgebaut, verbraucht wenig Strom und
besitzt eine kleine Layoutfläche.
Zwar beschreibt das erste Ausführungsbeispiel lediglich den
Ausgabebetrieb der Eingabe/Ausgabe-Schaltkreise 120 bis 128,
es ist jedoch klar, daß das erste Ausführungsbeispiel auch
auf den Eingabebetrieb der Eingabe/Ausgabe-Schaltungen 120
bis 128 anwendbar ist.
Fig. 2 veranschaulicht ein Halbleiterspeicherbauelement der
vorliegenden Erfindung mit einer erfindungsgemäßen lokalen
Taktsignalerzeugungsschaltung. Das dort gezeigte Halbleiter
speicherbauelement beinhaltet eine interne Taktsignalerzeu
gungsschaltung 200, eine Taktleitung 130, eine lokale Taktsi
gnalerzeugungsschaltung 110 und interne Schaltkreise. Hierbei
umfassen die internen Schaltkreise eine Mehrzahl von Einga
be/Ausgabe-Schaltungkreisen 120 bis 128, eine Mehrzahl von
Eingabe/Ausgabe-Kontaktstellen DQ0 bis DQ8 und eine Takt-
Kontaktstelle CLK.
Die Taktleitung 130, die lokale Taktsignalerzeugungsschaltung
110, die Eingabe/Ausgabe-Schaltkreise 120 bis 128, die Einga
be/Ausgabe-Kontaktstellen DQ0 bis DQ8 und die Takt-Kontak
tstelle CLK entsprechen denjenigen von Fig. 1, so daß inso
weit auf deren obige Beschreibung verwiesen werden kann. Die
von der lokalen Taktsignalerzeugungsschaltung 110 erzeugten
lokalen Taktsignale LCLK0 bis LCLK8 können in anderen inter
nen Schaltkreisen verwendet werden, ähnlich wie oben zum er
sten Ausführungsbeispiel beschrieben. Bei den anderen inter
nen Schaltkreisen kann es sich beispielsweise um eine Schie
beschaltung zum Verschieben einer kleinen Anzahl von Daten zu
einer Vielzahl von Daten oder zum Verschieben einer Vielzahl
von Daten zu einer kleinen Anzahl von Daten, um Daten in eine
Speicherzelle einzugeben oder aus dieser auszugeben, oder um
eine Schnittstellen-Logikschaltung zum Empfangen eines exter
nen Signals und zum Steuern vorgegebener interner Schaltkrei
se handeln.
Die interne Taktsignalerzeugungsschaltung 200 besitzt densel
ben Aufbau wie eine herkömmliche DLL-Schaltung und umfaßt ei
nen Phasendetektor 201, eine Verzögerungsleitung 202, eine
Verzögerungsüberwachungsschaltung 203, einen Taktsignalpuffer
204 und eine Verzögerungssteuerschaltung 205.
Der Phasendetektor 201 vergleicht die Phase des externen
Taktsignals ECLK mit der Phase des Ausgangssignals FCLK der
Verzögerungsüberwachungsschaltung 203, d. h. eines Rückkopp
lungstaktsignals, und detektiert die Phasendifferenz zwischen
den beiden Signalen. Die Verzögerungssteuerschaltung 205
steuert die Verzögerungszeit der Verzögerungsleitung 202 in
Abhängigkeit vom Ausgangssignal PD des Phasendetektors 201.
Die Verzögerungszeit der Verzögerungsleitung 202 wird in Re
aktion auf das Ausgangssignal CNT der Verzögerungssteuer
schaltung 205 bestimmt, und die Verzögerungsleitung 202 ver
zögert das externe Taktsignal ECLK um die Verzögerungszeit.
Die Verzögerungsüberwachungsschaltung 203 überwacht die Ver
zögerungszeit des Ausgangssignals der Verzögerungsleitung 202
und erzeugt das Rückkopplungstaktsignal FCLK. Mit anderen
Worten stellt die Verzögerungsüberwachungsschaltung 203 eine
zweite Verzögerungszeit bereit, die gleich groß wie eine vom
Taktsignalpuffer 204, der Taktleitung 130, der lokalen Takt
signalerzeugungsschaltung 110 und den Eingabe/Ausgabe-Schalt
kreisen 120 bis 128 generierte erste Verzögerungszeit ist,
verzögert das Ausgangssignal der Verzögerungsleitung 202 um
die zweite Verzögerungszeit und gibt das verzögerte Signal
als das Rückkopplungstaktsignal FCLK ab. Der Taktsignalpuffer
204 ist zwischen den Ausgangsanschluß der Verzögerungsleitung
202 und die Taktleitung 130 eingeschleift und puffert das
Ausgangssignal der Verzögerungsleitung 202 und gibt das in
terne Taktsignal ICLK an die Taktleitung 130 ab.
Auch bei dem zweiten erfindungsgemäßen Halbleiterspeicherbau
element gibt es im Idealfall, in welchem die Verzögerungszei
ten der Vorwärts- und Rückwärtstaktleitungen 131, 132 in Ab
hängigkeit von der Entfernung vom Ausgangsanschluß der inter
nen Taktsignalerzeugungsschaltung 200 linear anwachsen oder
sich verringern, keine Phasendifferenz zwischen den lokalen
Taktsignalen LCLK0 bis LCLK8.
Fig. 3 veranschaulicht in einem detaillierteren Schaltbild
die Eigenschaften der in Fig. 1 dargestellten Taktsignallei
tung. Hierbei bezeichnen das Bezugszeichen 300 den Taktsig
nalpuffer 111c von Fig. 1 bzw. den Taktsignalpuffer 204 von
Fig. 2, während das Bezugszeichen 131 die Vorwärtstaktleitung
von Fig. 1 und das Bezugszeichen 132 die Rückwärtstaktleitung
von Fig. 1 bezeichnen. Die Bezugszeichen 110a bis 110i be
zeichnen die ersten Phasenmischer von Fig. 1, während das Be
zugszeichen 112a den zweiten Phasenmischer von Fig. 1 be
zeichnet.
Wie schon oben beschrieben, erhöht oder verringert sich die
durch die Last L, d. h. einen parasitären Widerstand und eine
parasitäre Kapazität, erzeugte Verzögerungszeit der Vorwärts-
und der Rückwärtstaktleitung 131, 132 im Idealfall linear in
Abhängigkeit von der Entfernung vom Ausgangsanschluß des
Taktsignalpuffers 300. In der Praxis ist es jedoch möglich,
daß die Verzögerungszeit nicht linear anwächst oder sich ver
ringert, wenn der Taktsignalpuffer 300 eine geringe Treiber
kapazität besitzt und die Vorwärts- und die Rückwärtstakt
leitung 131, 132 jeweils eine Last L haben. Dieses Problem
wird durch die Zwischenfügung eines zweiten Taktsignalpuffers
310 an einer Kontaktposition zwischen der Vorwärts- und der
Rückwärtstaktleitung 131, 132 gelöst.
Fig. 4 zeigt graphisch Signalverläufe, welche die Ergebnisse
einer für die Schaltung von Fig. 3 durchgeführten Simulation
wiedergeben. Hierbei bezeichnet das Bezugszeichen 40 das Ein
gangssignal des Taktsignalpuffers 300 von Fig. 3, während die
Bezugszeichen 41 bis 50 die Signale an den Punkten 41 bis 50
der Vorwärtstaktleitung 131 von Fig. 3 bezeichnen. Analog be
zeichnen die Bezugszeichen 51 bis 60 die Signale an den Punk
ten 51 bis 60 der Rückwärtstaktleitung 132 von Fig. 3, und
das Bezugszeichen FCLK bezeichnet das Ausgangssignal des
zweiten Phasenmischers 112a von Fig. 3, d. h. ein Rückkopp
lungstaktsignal, während die Bezugszeichen LCLK0 bis LCLK8
die Ausgangssignale der ersten Phasenmischer 110a bis 110i
von Fig. 3 bezeichnen, d. h. ein lokales Taktsignal.
Wie aus Fig. 4 ersichtlich, gibt es eine vorbestimmte Phasen
differenz zwischen Signalen von den Punkten 41 bis 50 auf der
Vorwärtstaktleitung 131, und ebenso existiert eine vorbe
stimmte Phasendifferenz zwischen den Signalen an den Punkten
51 bis 60 auf der Rückwärtstaktleitung 132. Es ist jedoch er
kennbar, daß nur eine geringfügige Phasendifferenz zwischen
dem Rückkopplungstaktsignal FCLK und jedem der lokalen Takt
signale LCLK0 bis LCLK8 vorliegt.
Wie aus der obigen Beschreibung deutlich wird, kann durch die
erfindungsgemäße Schaltung und das erfindungsgemäße Verfahren
zur Erzeugung eines lokalen Taktsignals eine Mehrzahl lokaler
Taktsignale aus einem internen Taktsignal ohne Phasendiffe
renz erzeugt werden. Demgemäß wird in einem die lokale Takt
signalerzeugungsschaltung aufweisenden Halbleiterspeicherbau
element die Mehrzahl von lokalen Taktsignalen ohne Phasendif
ferenz internen Schaltkreisen zur Verfügung gestellt, d. h.
Eingabe/Ausgabe-Schaltkreisen, einem Schiebeschaltkreis, ei
nem Schnittstellen-Logikschaltkreis etc., so daß das Halblei
terspeicherbauelement stabil arbeitet und ein verbessertes
Eingabe/Ausgabe-Leistungsvermögen aufweist. Außerdem besteht
bei einer erfindungsgemäßen Schaltung und einem erfindungsge
mäßen Verfahren zur internen Taktsignalerzeugung eine allen
falls geringe Phasendifferenz zwischen einem in einem Phasen
detektor verwendeten Rückkopplungstaktsignal und jedem der
über interne Schaltkreise, d. h. die Eingabe/Ausgabe-Schalt
kreise, abgegebenen Signalen, selbst wenn sich der Herstel
lungsprozeß, die Temperatur, die Speisespannung und Rauschen
ändern. Daher kann ein internes Taktsignal, das dieselbe Pha
se wie ein externes Taktsignal hät, stabil generiert werden.
Außerdem ist die interne Taktsignalerzeugungsschaltung ein
fach aufgebaut, hat einen niedrigen Stromverbrauch und be
sitzt eine kleine Layoutfläche.
Claims (25)
1. Schaltung zur Erzeugung eines lokalen Taktsignals für
ein Halbleiterspeicherbauelement mit
- - einer internen Taktsignalerzeugungsschaltung (100) zur Erzeugung eines internen Taktsignals (ICLK), das mit einem von außerhalb des Halbleiterspeicherbauelementes eingegebenen externen Taktsignal (ECLK) synchronisiert ist,
- - einer Taktsignalleitung (130) zum Übertragen des inter nen Taktsignals und
- - einer Mehrzahl von in Reaktion auf ein zugehöriges lo kales Taktsignal arbeitenden internen Schaltkreisen (120 bis 128),
- - die lokale Taktsignalerzeugungsschaltung (110) eine Mehrzahl von Phasenmischern (110a bis 110i) enthält, die Sig nale von zwei Punkten auf der Taktsignalleitung (130) empfan gen, die empfangenen Signale mischen und das lokale Taktsi gnal (LCLK0 bis LVLK8) erzeugen.
2. Lokale Taktsignalerzeugungsschaltung nach Anspruch 1,
weiter dadurch gekennzeichnet, daß der jeweilige Phasenmi
scher folgende Elemente enthält:
- - einen ersten Inverter (11) zum Invertieren eines der zwei Signale von den beiden Punkten auf der Taktsignallei tung,
- - einen zweiten Inverter (12) zum Invertieren des anderen der beiden Signale von den zwei Punkten auf der Taktsignal leitung und
- - einen dritten Inverter (13) zum Invertieren eines von einem Verbindungsknoten der Ausgangsanschlüsse des ersten und zweiten Inverters abgegebenen Signals und zum Abgeben des in vertierten Signals als das lokale Taktsignal.
3. Lokale Taktsignalerzeugungsschaltung nach Anspruch 1
oder 2, weiter dadurch gekennzeichnet, daß die Taktsignallei
tung folgende Elemente enthält:
- - eine Vorwärtstaktsignalleitung (131), die vom Ausgangs anschluß der internen Taktsignalerzeugungsschaltung zur Nach barschaft des am weitesten entfernten der internen Schalt kreise führt, und
- - eine Rückwärtstaktsignalleitung (132), die von der Nachbarschaft des am weitesten entfernten internen Schalt kreises zur Nachbarschaft der internen Taktsignalerzeugungs schaltung führt.
4. Lokale Taktsignalerzeugungsschaltung nach einem der An
sprüche 1 bis 3, weiter dadurch gekennzeichnet, daß die in
terne Taktsignalerzeugungsschaltung eine Verzögerungsregel
kreis(DLL)-Schaltung (111) aufweist.
5. Lokale Taktsignalerzeugungsschaltung nach Anspruch 4,
weiter dadurch gekennzeichnet, daß die DLL-Schaltung folgende
Elemente enthält:
- - eine Verzögerungsleitung (202) zum Verzögern des exter nen Taktsignals und Ausgeben des internen Taktsignals auf der Taktsignalleitung,
- - eine Verzögerungsüberwachungsschaltung (203) zum Über wachen der durch die Taktsignalleitung, die lokale Taktsig nalerzeugungsschaltung und den internen Schaltkreis generier ten Gesamtverzögerungszeit, zum Verzögern des internen Takt signals um die Gesamtverzögerungszeit und zum Erzeugen eines Rückkopplungstaktsignals,
- - einen Phasendetektor (201) zum Vergleichen der Phase des externen Taktsignals mit der Phase des Rückkopplungstakt signals und zum Detektieren der Phasendifferenz zwischen den beiden Signalen und
- - eine Verzögerungssteuerschaltung (205) zur Steuerung der Verzögerungszeit der Verzögerungsleitung in Abhängigkeit vom Ausgangssignal des Phasendetektors.
6. Lokale Taktsignalerzeugungsschaltung nach einem der An
sprüche 1 bis 5, weiter dadurch gekennzeichnet, daß der je
weilige interne Schaltkreis eine Eingabe/Ausgabe-Kontakt
stelle (DQ0 bis DQ8) und einen Eingabe/Ausgabe-Schaltkreis
(120 bis 128) zum Empfangen von Daten über die Eingabe/Aus
gabe-Kontaktstelle oder zum Ausgeben von Daten an die Einga
be/Ausgabe-Kontaktstelle in Abhängigkeit vom zugehörigen lo
kalen Taktsignal aufweist.
7. Schaltung zur Erzeugung eines internen Taktsignals für
ein Halbleiterspeicherbauelement mit
- - einem internen Schaltkreis, der in Abhängigkeit von ei nem durch ein internes Taktsignal erzeugten lokalen Taktsig nal arbeitet,
- - eine Rückkopplungsschaltung (112) zur Erzeugung eines lokalen Blindtaktsignals mit derselben Phase wie das lokale Taktsignal, zum Verzögern des lokalen Blindtaktsignals um die Verzögerungszeit des internen Schaltkreises und zum Erzeugen eines Rückkopplungstaktsignals und
- - eine Verzögerungsregelkreis(DLL)-Schaltung (111) zum Empfangen des Rückkopplungstaktsignals und, eines von außer halb des Halbleiterspeicherbauelementes eingegebenen, exter nen Taktsignals und zum Erzeugen des internen Taktsignals.
8. Interne Taktsignalerzeugungsschaltung nach Anspruch 7,
weiter dadurch gekennzeichnet, daß die Rückkopplungsschaltung
folgende Elemente aufweist:
- - einen Phasenmischer (112a) zum Empfangen der Signale von zwei Punkten einer das interne Taktsignal übertragenden Taktsignalleitung, zum Mischen der empfangenen Signale und zum Erzeugen des lokalen Blindtaktsignals und
- - einen internen Blindschaltkreis (112b) zum Verzögern des lokalen Blindtaktsignals um die Verzögerungszeit des in ternen Schaltkreises und zum Ausgeben des Rückkopplungstakt signals.
9. Interne Taktsignalerzeugungsschaltung nach Anspruch 8,
weiter dadurch gekennzeichnet, daß der Phasenmischer folgende
Elemente enthält:
- - einen ersten Inverter (11) zum Invertieren eines der Signale von den beiden Punkten auf der Taktsignalleitung,
- - einen zweiten Inverter (12) zum Invertieren des anderen der beiden Signale von den zwei Punkten auf der Taktsignal leitung und
- - einen dritten Inverter (13) zum Invertieren eines von einem Verbindungsknoten der Ausgangsanschlüsse des ersten und zweiten Inverters abgegebenen Signals und zum Ausgeben des invertierten Signals als das lokale Blindtaktsignal.
10. Interne Taktsignalerzeugungsschaltung nach einem der
Ansprüche 7 bis 9, weiter dadurch gekennzeichnet, daß der je
weilige interne Schaltkreis eine Eingabe/Ausgabe-Kontakt
stelle (DQ0 bis DQ8) und einen Eingabe/Ausgabe-Schaltkreis
(120 bis 128) zum Empfangen von über die Eingabe/Ausgabe-
Kontaktstelle empfangenen Daten oder zum Ausgeben von Daten
auf die Eingabe/Ausgabe-Kontaktstelle in Abhängigkeit vom lo
kalen Taktsignal aufweist.
11. Interne Taktsignalerzeugungsschaltung nach einem der
Ansprüche 7 bis 10, weiter dadurch gekennzeichnet, daß die
DLL-Schaltung folgende Elemente enthält:
- - einen Phasendetektor (lila) zum Vergleichen der Phase des externen Taktsignals mit der Phase des Rückkopplungstakt signals und zum Detektieren der Phasendifferenz zwischen den beiden Signalen,
- - eine Verzögerungsleitung (111b) zum Verzögern des ex ternen Taktsignals und zum Ausgeben des internen Taktsignals und
- - eine Verzögerungssteuerschaltung (111d) zum Steuern der Verzögerungszeit der Verzögerungsleitung in Abhängigkeit vom Ausgangssignal des Phasendetektors.
12. Interne Taktsignalerzeugungsschaltung nach Anspruch 11,
weiter dadurch gekennzeichnet, daß die DLL-Schaltung deswei
teren einen Taktsignalpuffer (111c) zum Puffern des internen
Taktsignals aufweist.
13. Halbleiterspeicherbauelement, gekennzeichnet durch fol
gende Elemente:
- - eine Taktsignalleitung (130) zum Übertragen eines in ternen Taktsignals,
- - eine lokale Taktsignalerzeugungsschaltung (110) mit ei ner Mehrzahl von ersten Phasenmischern, von denen jeder Sig nale von zwei Punkten auf der Taktsignalleitung empfängt, die empfangenen Signale mischt und ein lokales Taktsignal er zeugt,
- - eine Mehrzahl von internen Schaltkreisen (120 bis 128), die in Abhängigkeit von einem zugehörigen der lokalen Takt signale arbeiten,
- - eine Rückkopplungsschaltung (112) zur Erzeugung eines lokalen Blindtaktsignals mit derselben Phase wie die lokalen Taktsignale, zum Verzögern des lokalen Blindtaktsignals um die Verzögerungszeit der internen Schaltkreise und zum Erzeu gen eines Rückkopplungstaktsignals und
- - eine Verzögerungsregelkreis(DLL)-Schaltung (111) zum Empfangen des Rückkopplungstaktsignals und eines von außer halb des Halbleiterspeicherbauelementes eingegebenen, exter nen Taktsignals und zum Erzeugen des internen Taktsignals.
14. Halbleiterspeicherbauelement nach Anspruch 13, weiter
dadurch gekennzeichnet, daß die Taktsignalleitung folgende
Elemente enthält:
- - eine Vorwärtstaktsignalleitung (131), die vom Ausgangs anschluß der internen Taktsignalerzeugungsschaltung zur Nach barschaft des am weitesten entfernten der internen Schalt kreise führt und
- - eine Rückwärtstaktsignalleitung (132), die von der Nachbarschaft des am weitesten entfernten internen Schalt kreises zur Nachbarschaft der internen Taktsignalerzeugungs schaltung führt.
15. Halbleiterspeicherbauelement nach Anspruch 13 oder 14,
weiter dadurch gekennzeichnet, daß die ersten Phasenmischer
jeweils folgende Elemente enthalten:
- - einen ersten Inverter (11) zum Invertieren eines der Signale von den zwei Punkten auf der Taktsignalleitung,
- - einen zweiten Inverter (12) zum Invertieren des anderen der beiden Signale von den zwei Punkten auf der Taktsignal leitung und
- - einen dritten Inverter (13) zum Invertieren eines von einem Verbindungsknoten der Ausgangsanschlüsse des ersten und zweiten Inverters abgegebenen Signals und zum Ausgeben des invertierten Signals als das lokale Taktsignal.
16. Halbleiterspeicherbauelement nach einem der Ansprüche
13 bis 15, weiter dadurch gekennzeichnet, daß die internen
Schaltkreise jeweils eine Eingabe/Ausgabe-Kontaktstelle und
einen Eingabe/Ausgabe-Schaltkreis zum Empfangen von Daten
über die Eingabe/Ausgabe-Kontaktstelle oder zum Ausgeben von
Daten an die Eingabe/Ausgabe-Kontaktstelle in Abhängigkeit
vom zugehörigen lokalen Taktsignal aufweisen.
17. Halbleiterspeicherbauelement nach einem der Ansprüche
13 bis 16, weiter dadurch gekennzeichnet, daß die Rückkopp
lungsschaltung folgende Elemente enthält:
- - einen zweiten Phasenmischer (112a) zum Empfangen der Signale von zwei verschiedenen Punkten auf der Taktsignallei tung, zum Mischen der empfangenen Signale und zum Erzeugen des lokalen Blindtaktsignals und
- - einen internen Blindschaltkreis (112b) zum Verzögern des lokalen Blindtaktsignals um die Verzögerungszeit der in ternen Schaltkreise und zum Ausgeben des Rückkopplungstakt signals.
18. Halbleiterspeicherbauelement nach Anspruch 17, weiter
dadurch gekennzeichnet, daß der zweite Phasenmischer folgende
Elemente enthält:
- - einen ersten Inverter (11) zum Invertieren eines der Signale von den zwei verschiedenen Punkten auf der Taktlei tung,
- - einen zweiten Inverter (12) zum Invertieren des anderen der beiden Signale von den zwei verschiedenen Punkten auf der Taktleitung und
- - einen dritten Inverter (13) zum Invertieren eines von einem Verbindungsknoten der Ausgangsanschlüsse des ersten und zweiten Inverters abgegebenen Signals und zum Ausgeben des invertierten Signals als das lokale Blindtaktsignal.
19. Halbleiterspeicherbauelement nach einem der Ansprüche
13 bis 18, weiter dadurch gekennzeichnet, daß die DLL-
Schaltung folgende Elemente enthält:
- - einen Phasendetektor (111a) zum Vergleichen der Phase des externen Taktsignals mit der Phase des Rückkopplungstakt signals und zum Detektieren der Phasendifferenz zwischen den beiden Signalen,
- - eine Verzögerungsleitung (111b) zum Verzögern des ex ternen Taktsignals und zum Ausgeben des internen Taktsignals auf die Taktsignalleitung und
- - eine Verzögerungssteuerschaltung (111d) zur Steuerung der Verzögerungszeit der Verzögerungsleitung in Abhängigkeit vom Ausgangssignal des Phasendetektors.
20. Halbleiterspeicherbauelement nach Anspruch 19, weiter
dadurch gekennzeichnet, daß die DLL-Schaltung des weiteren
einen Taktsignalpuffer (111c) beinhaltet, der zwischen den
Ausgangsanschluß der Verzögerungsleitung und die Taktsignal
leitung eingeschleift ist, das interne Taktsignal puffert und
die gepufferten Signale auf die Taktsignalleitung ausgibt.
21. Verfahren zur Erzeugung eines lokalen Taktsignals für
ein Halbleiterspeicherbauelement mit einer Taktsignalleitung
zur Übertragung eines internen Taktsignals und einer Mehrheit
von internen Schaltkreisen, die in Abhängigkeit von einem zu
gehörigen lokalen Taktsignal arbeiten,
dadurch gekennzeichnet, daß
es einen Schritt zur Erzeugung eines lokalen Taktsignals auf
weist, der das Empfangen der Signale von zwei Punkten der
Taktsignalleitung, das Mischen der empfangenen Signale und
das Erzeugen des zugehörigen lokalen Taktsignals beinhaltet.
22. Verfahren zur Erzeugung eines lokalen Taktsignals nach
Anspruch 21, weiter dadurch gekennzeichnet, daß der Schritt
zur Erzeugung des lokalen Taktsignals folgende Teilschritte
enthält:
- - Invertieren eines der Signale von den beiden Punkten auf der Taktsignalleitung,
- - Invertieren des anderen der beiden Signale von den zwei Punkten auf der Taktsignalleitung und
- - Mischen der beiden invertierten Signale, Invertieren des gemischten Signals und Ausgeben des invertierten Signals als das lokale Taktsignal.
23. Verfahren zur Erzeugung eines internen Taktsignals für
ein Halbleiterspeicherbauelement mit einer Taktsignalleitung
zur Übertragung eines internen Taktsignals und mit einer
Mehrzahl von internen Schaltkreisen, die in Abhängigkeit von
einem zugehörigen lokalen Taktsignal arbeiten,
gekennzeichnet durch folgende Schritte:
- - Empfangen des Signals von zwei Punkten auf der Taktsig nalleitung, Mischen der empfangenen Signale und Erzeugen des zugehörigen lokalen Taktsignals,
- - Erzeugen eines lokalen Blindtaktsignals mit derselben Phase wie das lokale Taktsignal,
- - Verzögern des lokalen Blindtaktsignals um die Verzöge rungszeit der internen Schaltkreise und Erzeugen eines Rück kopplungstaktsignals und
- - Erzeugen des internen Taktsignals unter Verwendung der Phasendifferenz zwischen dem Rückkopplungstaktsignal und ei nem von außerhalb des Halbleiterspeicherbauelementes eingege benen, externen Taktsignal.
24. Verfahren zur Erzeugung eines internen Taktsignals nach
Anspruch 23, weiter dadurch gekennzeichnet, daß der Schritt
zur Erzeugung des lokalen Blindtaktsignals den Teilschritt
des Empfangens des Signals von den zwei verschiedenen Punkten
auf der Taktleitung, des Mischens der empfangenen Signale und
des Erzeugens des lokalen Blindtaktsignals umfaßt.
25. Verfahren zur Erzeugung eines internen Taktsignals nach
Anspruch 23 oder 24, weiter dadurch gekennzeichnet, daß der
Schritt zur Erzeugung des internen Taktsignals folgende Teil
schritte enthält:
- - Vergleichen der Phase des externen Taktsignals mit der Phase des Rückkopplungstaktsignals und Detektieren der Pha sendifferenz zwischen den beiden Signalen,
- - Erzeugen eines Verzögerungssteuersignals in Abhängig keit von der detektierten Phasendifferenz und
- - Feststellen einer Verzögerungszeit in Abhängigkeit vom Verzögerungssteuersignal, Verzögern des externen Taktsignals um die Verzögerungszeit und Ausgeben des Verzögerungssignals als das interne Taktsignal.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980056203A KR100284741B1 (ko) | 1998-12-18 | 1998-12-18 | 로컬클럭 신호 발생회로 및 방법, 내부클럭신호 발생회로 및방법,이를 이용한 반도체 메모리 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19928271A1 true DE19928271A1 (de) | 2000-06-21 |
Family
ID=19563773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19928271A Withdrawn DE19928271A1 (de) | 1998-12-18 | 1999-06-21 | Schaltung und Verfahren zur Erzeugung eines lokalen bzw. internen Taktsignals und diesbezügliches Halbleiterspeicherbauelement |
Country Status (4)
Country | Link |
---|---|
US (1) | US6229368B1 (de) |
JP (1) | JP4545863B2 (de) |
KR (1) | KR100284741B1 (de) |
DE (1) | DE19928271A1 (de) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001291388A (ja) * | 2000-04-05 | 2001-10-19 | Nec Corp | Dll回路、それを使用する半導体装置及びタイミング生成方法 |
JP3498069B2 (ja) * | 2000-04-27 | 2004-02-16 | Necエレクトロニクス株式会社 | クロック制御回路および方法 |
KR100366629B1 (ko) | 2000-09-20 | 2003-01-09 | 삼성전자 주식회사 | 클럭신호들 간의 스큐를 줄이기 위한 레더형 클럭회로망 |
KR100399355B1 (ko) * | 2001-03-12 | 2003-09-26 | 삼성전자주식회사 | 로컬 모니터 회로를 포함하는 반도체 집적 회로 |
KR100424181B1 (ko) * | 2001-12-21 | 2004-03-24 | 주식회사 하이닉스반도체 | 제어된 타이밍을 갖는 출력 클록 신호를 생성하는 회로 및방법 |
US6608574B1 (en) * | 2002-03-29 | 2003-08-19 | Siemens Energy & Automation, Inc. | Device, system, and method for compensating for isolation and cable delays in an SSI encoder interface circuit |
KR100477809B1 (ko) | 2002-05-21 | 2005-03-21 | 주식회사 하이닉스반도체 | 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법 |
US6642761B1 (en) | 2002-05-30 | 2003-11-04 | Etron Technology, Inc. | Interface circuit of various clock period between a fast slope signal and a very slow slope, voltage controlled delay cell |
US6774691B2 (en) * | 2003-01-07 | 2004-08-10 | Infineon Technologies Ag | High resolution interleaved delay chain |
KR100532415B1 (ko) | 2003-01-10 | 2005-12-02 | 삼성전자주식회사 | 돌발지터 정보를 차단할 수 있는 동기루프 회로 및 이의돌발지터 정보 차단방법 |
KR100558554B1 (ko) * | 2004-01-07 | 2006-03-10 | 삼성전자주식회사 | 내부 클럭 발생 장치 |
US7382591B2 (en) * | 2005-05-20 | 2008-06-03 | Intel Corporation | Cascode protected negative voltage switching |
US7668524B2 (en) * | 2005-12-23 | 2010-02-23 | Intel Corporation | Clock deskewing method, apparatus, and system |
US20070201596A1 (en) * | 2006-02-28 | 2007-08-30 | Flowers John P | Clock synchronization using early clock |
US7369453B2 (en) * | 2006-02-28 | 2008-05-06 | Samsung Electronics Co., Ltd. | Multi-port memory device and method of controlling the same |
TWI353124B (en) * | 2006-03-30 | 2011-11-21 | Silicon Image Inc | Inter-port communication in a multi-port memory de |
US20070238434A1 (en) * | 2006-03-30 | 2007-10-11 | Nasser Kurd | Clock modulation circuits with time averaging |
TWI500267B (zh) * | 2009-07-16 | 2015-09-11 | Realtek Semiconductor Corp | 具有延遲功能之時脈電路及其相關方法 |
US10395702B1 (en) * | 2018-05-11 | 2019-08-27 | Micron Technology, Inc. | Memory device with a clocking mechanism |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1301261C (en) * | 1988-04-27 | 1992-05-19 | Wayne D. Grover | Method and apparatus for clock distribution and for distributed clock synchronization |
US4998262A (en) * | 1989-10-10 | 1991-03-05 | Hewlett-Packard Company | Generation of topology independent reference signals |
US5118975A (en) * | 1990-03-05 | 1992-06-02 | Thinking Machines Corporation | Digital clock buffer circuit providing controllable delay |
US5307381A (en) * | 1991-12-27 | 1994-04-26 | Intel Corporation | Skew-free clock signal distribution network in a microprocessor |
WO1993018463A1 (en) * | 1992-03-06 | 1993-09-16 | Rambus, Inc. | Method and circuitry for minimizing clock-data skew in a bus system |
JP3194314B2 (ja) * | 1993-04-28 | 2001-07-30 | ソニー株式会社 | 同期型回路 |
GB9411602D0 (en) * | 1994-06-09 | 1994-08-03 | Inmos Ltd | Pulse generation |
US5896055A (en) * | 1995-11-30 | 1999-04-20 | Matsushita Electronic Industrial Co., Ltd. | Clock distribution circuit with clock branch circuits connected to outgoing and return lines and outputting synchronized clock signals by summing time integrals of clock signals on the outgoing and return lines |
US6015977A (en) * | 1997-01-28 | 2000-01-18 | Micron Technology, Inc. | Integrated circuit memory cell having a small active area and method of forming same |
-
1998
- 1998-12-18 KR KR1019980056203A patent/KR100284741B1/ko not_active IP Right Cessation
-
1999
- 1999-06-21 DE DE19928271A patent/DE19928271A1/de not_active Withdrawn
- 1999-10-26 US US09/426,608 patent/US6229368B1/en not_active Expired - Lifetime
- 1999-12-17 JP JP35951599A patent/JP4545863B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4545863B2 (ja) | 2010-09-15 |
KR20000040542A (ko) | 2000-07-05 |
US6229368B1 (en) | 2001-05-08 |
JP2000194442A (ja) | 2000-07-14 |
KR100284741B1 (ko) | 2001-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19928271A1 (de) | Schaltung und Verfahren zur Erzeugung eines lokalen bzw. internen Taktsignals und diesbezügliches Halbleiterspeicherbauelement | |
DE10297345T5 (de) | Phasenregelkreisschaltung, Delay-Locked-Loop-Schaltung, Taktgenerator, Halbleitertestgerät und integrierter Halbleiterschaltkreis | |
DE19502035C2 (de) | Frequenzvervielfacherschaltung | |
DE60020451T2 (de) | Komparatorschaltung | |
DE4226047C2 (de) | Schaltkreis zur Erzeugung einer internen Spannungsversorgung mit einer Steuerschaltung zur Durchführung eines Belastungstests ("Burn-in-Test") | |
DE4445311A1 (de) | Zeitsignal-Erzeugungsschaltung | |
DE10043650A1 (de) | Takterzeugerschaltung und Halbleiterspeichervorrichtung | |
DE398605T1 (de) | Integrierter schaltungschip mit metallzwischenverbindungen. | |
DE10201890A1 (de) | Schaltung und Verfahren zur Kompensation eines Hochfrequenzsignalverlustes auf einer Übertragungsleitung | |
DE10242886A1 (de) | Interpolationsschaltung, DLL-Schaltung und integrierte Halbleiterschaltung | |
DE19531962A1 (de) | Taktsignalverteilerschaltung | |
DE10312261A1 (de) | Verzögerungsregelschleife, die einen variablen Spannungsregler aufweist | |
DE4481362B4 (de) | Temperaturkompensationsschaltung für IC-Baustein | |
DE19912967A1 (de) | Verzögerungsregelkreisschaltung und Steuerverfahren hierfür | |
DE102006014511A1 (de) | Interner Spannungsgenerator | |
DE19934795B4 (de) | Integrationsverfahren und Integrationsschaltung, die ein verbessertes Signal-Rausch-Verhältnis bieten, und spannungsgesteuerter Oszillator und Frequenz-Spannungswandler, der eine Integrationsschaltung verwendet | |
DE10149585C2 (de) | Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie Verfahren zum Betrieb einer Verzögerungseinrichtung | |
DE10154249C1 (de) | Analog/Digital-Wandler | |
DE10130123B4 (de) | Verzögerungsregelkreis zur Erzeugung komplementärer Taktsignale | |
DE3854625T2 (de) | Vorrichtung zur Erzeugung von Datensignalverzögerungen. | |
DE102006010284A1 (de) | Halbleitervorrichtung | |
DE19850476A1 (de) | Integrierte Schaltung | |
DE19811591C2 (de) | Taktsignal modellierende Schaltung mit negativer Verzögerung | |
EP1264401B1 (de) | Anordnung und verfahren zum einstellen der flankenzeiten eines oder mehrerer treiber sowie treiberschaltung | |
DE69211741T2 (de) | Prüfsignalausgangsschaltung für LSI |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8128 | New person/name/address of the agent |
Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PAR |
|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: G11C 7/22 AFI20051017BHDE |
|
8139 | Disposal/non-payment of the annual fee |