DE69815686T2

DE69815686T2 - Zeitgeber mit kurzer erholungszeit zwischen den pulsen

Info

Publication number: DE69815686T2
Application number: DE69815686T
Authority: DE
Inventors: J. Martin SCHWARTZ; F. Gerald MUETHING
Original assignee: Teradyne Inc
Current assignee: Teradyne Inc
Priority date: 1997-08-05
Filing date: 1998-07-22
Publication date: 2004-04-22
Anticipated expiration: 2018-07-23
Also published as: JP2001512837A; WO1999008124A1; US5854797A; JP4582907B2; CN1266495A; EP1000365B1; CN1200283C; EP1000365A1; KR20010022598A; DE69815686D1

Description

Die vorliegende Erfindung betrifft allgemein automatische Prüfgeräte für Halbleiter und insbesondere ein Halbleiterprüfgerät mit kleinen Abmessungen und niedrigen Kosten, das durch die Verwendung von Chips mit hoher Kanaldichte ermöglicht wird.
Während ihrer Herstellung werden die meisten Halbleiterbauelemente zumindest einmal unter Verwendung irgendeiner Art von automatisierter Prüfvorrichtung (allgemein "Prüfgerät" genannt) geprüft. Moderne Halbleiterchips haben zahlreiche Zuleitungen, und das Prüfgerät muß, um das Halbleiterbauelement vollständig zu prüfen, Signale für alle diese Zuleitungen gleichzeitig erzeugen und messen.
Moderne Prüfgeräte haben im allgemeinen eine "anschlußstiftbezogene" Architektur. Ein "Anschlußstift" ist eine Schaltungsanordnung im Prüfgerät, die ein Signal für den Prüfling erzeugt oder mißt. Ein "Anschlußstift" wird mitunter auch als "Kanal" bezeichnet. In einer anschlußstiftbezogenen Architektur kann jeder Kanal getrennt gesteuert werden, um ein anderes Signal zu erzeugen oder zu messen. Infolgedessen gibt es viele Kanäle in einem Prüfgerät. Die Kanäle werden durch einen Mustergenerator gesteuert. Die Hauptunktion des Mustergenerators besteht darin, Befehle an jeden Kanal zu senden, um ihn so zu programmieren, daß ein Prüfsignal für jede Periode des Betriebs des Prüfgeräts erzeugt oder gemessen wird.
Jeder Kanal enthält im allgemeinen mehrere Flankengeneratoren, einen Treiber/Komparator und eine bestimmte Formatschaltungsanordnung. Jeder Flankengenerator wird so programmiert, daß ein Flankensignal (oder einfacher eine "Flanke") zu einer bestimmten Zeit, bezogen auf den Anfang jeder Periode, erzeugt wird. Die Formatschaltungsanordnung empfängt digitale Befehle vom Mustergenerator, die anzeigen, welches Signal während einer Periode erzeugt oder gemessen werden muß. Auf der Grundlage dieser Information kombiniert der Formatierer die Flanken zu Ein/Aus-Befehlen für den Treiber/Komparator. Auf diese Weise mißt oder erzeugt der Treiber/Komparator das Signal mit dem richtigen Wert zur richtigen Zeit.
Jeder Flankengenerator besteht seinerseits aus zwei Hauptteilstücken. Er hat einen Zähler und einen Interpolator, die beide programmierbar sind. Der Zähler wird durch einen Systemtakt getaktet. Er ist so programmiert, daß er eine bestimmte Anzahl von Perioden des Systemtaktes zählt. Er wird zu Beginn einer Periode des Prüfgeräts ausgelöst, um das Zählen zu beginnen. Im allgemeinen ist die Periode des Systemtakts viel kleiner als die Periode des Prüfgeräts, so daß der Zeitablauf der Flanken in einer Periode des Prüfgeräts ziemlich genau gesteuert werden kann, indem einfach die Systemtakte gezählt werden.
Wenn die Zeit der Flanke jedoch lediglich durch Zählen von Systemtakten bestimmt wird, ist die Auflösung, mit der die Flanke erzeugt werden kann, die gleiche wie die Periode des Systemtakts. Zum Prüfen vieler Halbleiterbauelemente ist diese Auflösung nicht fein genug. Der Interpolator wird verwendet, um eine feinere Zeitauflösung zu ermöglichen.
Der Interpolator verzögert das Ausgangssignal des Zählers durch einen programmierbaren Betrag, der kleiner ist als eine Periode des Systemtakts. Daher ist die Auflösung, mit der Taktflanken erzeugt werden können, durch die Auflösung des Interpolators und nicht durch die Periode des Systemtakts begrenzt.
WO 97/05498 betrifft ein Prüfgerät zur Bereitstellung einer feinen Verzögerungsauflösung. Sie beschreibt, wie dies im allgemeinen erreicht wird durch Unterteilung der Verzögerung in zwei Teilstücke: die ganzzahlige Anzahl von Taktperioden plus einem bestimmten Bruchteil eines Taktsignals. Ein Zähler erzeugt nach der erforderlichen ganzzahligen Anzahl der Taktperioden einen Ausgangsimpuls. Der Bruchteil der Verzögerung wird erzeugt, indem dieser Impuls entweder in einer programmierbaren Verzögerungsleitung oder in einem Taktinterpolator verzögert wird. Es ist zwar erwünscht, daß für diesen Zweck CMOS-Technologie aufgrund ihrer niedrigen Kosten verwendet wird, aber die Verzögerung von CMOS-Schaltungen ändert sich als Funktion der Zeit, weshalb sie im allgemeinen unzuverlässig sind. Das Dokument schlägt daher eine Prüfsystemsteuerungseinrichtung mir einer Vielzahl von Zeitgebern vor, die mit billigen CMOS-Komponenten hergestellt werden, die mit frequenzgesteuerten Verzögerungskompensatoren implementiert sind, um die Verzögerung zu regulieren, wenn sich die Temperatur und demzufolge die Frequenz der Taktsignale ändert.
Verschiedene Halbleiter erfordern verschiedene Prüfmuster. Somit muß das automatische Prüfgerät in hohem Maße programmierbar sein. Die Werte, die in jedem Kanal erzeugt werden, müssen ebenso programmierbar sein wie die Zeiten, zu denen diese Signale erzeugt werden. Eine Begrenzung der Möglichkeit, wie ein Prüfsignal programmiert werden kann, wird als "Erholungszeit" bezeichnet. Die Hardware, die so programmiert ist, daß eine Taktflanke erzeugt wird, benötigt eine bestimmte Zeit zwischen einer Taktflanke und der nächsten. Es wäre erwünscht, daß die Erholungszeit so kurz wie möglich ist.
Unter Berücksichtigung des oben beschriebenen Hintergrundes ist es eine Aufgabe der Erfindung, einen Zeitgeber bereitzustellen, der eine schnelle Erholungsrate des Prüfgeräts ermöglicht.
Es ist ebenfalls eine Aufgabe, ein kleines und preiswertes Prüfgerät mit einer schnellen Erholungsrate zu ermöglichen.
Die vorstehenden und weitere Aufgaben werden gelöst mit einem Zeitgeber zur Verwendung in einem automatischen Prüfgerät mit einem Taktgeber (CLOCKP, CLOCKN), der einen periodischen Strom von Impulsen erzeugt, einem programmierbaren Zähler, der mit dem Taktgeber gekoppelt ist und der einen Endzahlausgang aufweist, wobei der programmierbare Zähler ein Endzahlsteuerungssignal erzeugt, wenn ein programmierter Zählwert erreicht ist, einer Vielzahl von Verzögerungsstufen (212) mit jeweils einem Ausgang und einem Eingang, wobei die Vielzahl von Verzögerungsstufen so miteinander verbunden sind, daß an den Ausgängen eine Vielzahl von Signalen gebildet werden, die periodische Impulse enthalten, wobei die periodischen Impulse jedes Signals relativ zu den periodischen Impulsen der Signale an den anderen Ausgängen verzögert sind, einer programmierbaren Wahlschaltungsanordnung, die mit den Ausgängen der Vielzahl von Verzögerungsstufen gekoppelt ist, wobei ein Ausgang mit einem der Ausgänge der Vielzahl von Verzögerungsstufen selektiv gekoppelt ist, einer programmierbaren Feinverzögerungsstufe, die mit dem Ausgang der programmierbaren Wahlschaltungsanordnung, die gekoppelt ist; wobei der Zeitgeber gekennzeichnet ist durch eine Verknüpfungsschaltung (230), die mit dem Ausgang der Feinverzögerungsstufe verbunden ist und die einen Steuerungssignaleingang und einen Taktflankenausgang aufweist, eine Steuerungssignalerzeugungsschaltung, die über einen Eingang mit dem Endzahlausgang des Zählers verbunden ist und über einen Ausgang mit dem Steuerungssignaleingang der Verknüpfungsschaltung gekoppelt ist, wobei die Steuerungssignalerzeugungsschaltung eine Vielzahl von Eingängen aufweist, die mit den Ausgängen von gewählten der Verzögerungsstufen gekoppelt sind, wobei die Steuerungssignalerzeugungsschaltung eine Einrichtung aufweist, die dazu dient, als Antwort auf den Endzahlausgangssignal des Zählers, einer Serie von pulsierenden Signalen zu erzeugen, die im Verhältnis zu der relativen Verzögerung der gewählten der Ausgänge der Verzögerungsstufen verzögert sind, wobei die Verknüpfungsschaltung auf die Steuerungssignalerzeugungsschaltung anspricht, um einen gewählten Impuls als Taktflankensignal von der Feinverzögerung zum Taktflankenausgang durchzulassen. Dieser Zeitgeber erzeugt ein periodisches Signal, das relativ zu einem Haupttakt um einen programmierbaren Betrag verzögert ist. Ein Gattersteuerungssignal wird erzeugt, das eine Flanke des periodischen Signals als Taktflanke wählt.
In einer bevorzugten Ausführungsform wird das Gattersteuerungssignal durch eine Schaltungsanordnung erzeugt, die eine Vielzahl von Einheiten enthält, von denen jede ein Steuerungssignal erzeugen kann. Eine Leitweglenkungsschaltungsanordnung schaltet zwischen den Einheiten in aufeinanderfolgenden Zyklen des Prüfgeräts um.
In einer Ausführungsform wird die Hinterflanke des Gattersteuerungssignals als Triggerimpuls verwendet, um die programmierbaren Werte zu ändern, die die Verzögerung des periodischen Signals steuern.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Die Erfindung wird mit Bezug auf die nachstehende ausführlichere Beschreibung und die beigefügten Zeichnungen besser verständlich. Die Zeichnungen zeigen folgendes:
1 ist eine Skizze, die die Architektur eines Halbleiterprüfgeräts zeigt;
2A ist eine vereinfachte schematische Darstellung eines Taktflankengenerators in einem Prüfsystem gemäß der Erfindung;
2B ist eine vereinfachte schematische Darstellung einer Steuerungsschaltungsanordnung, die in 2A gezeigt ist;
2C ist eine vereinfachte schematische Darstellung einer Feinverzögerungs- und Stromsteuerungsschaltungsanordnung in 2A;
2D ist eine vereinfachte schematische Darstellung einer Ausrichtungsverzögerungsschaltungsanordnung in 2A;
2E ist eine vereinfachte schematische Darstellung einer Verzögerungsstufenschaltungsanordnung in 2A;
3 ist ein Blockschaltbild, das Strom-, Masse- und Abschirmungsverbindungen mehrerer Zeitgeber auf einem einzigen integrierten Schaltungschip darstellt;
4 ist eine vereinfachte Darstellung, die eine Implementierung der Flankengeneratorabschirmung für mehrere Flankengeneratoren in einem Kanal darstellt.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
1 zeigt ein Prüfgerät 100 in einer vereinfachten Blockschaltbildform. Das Prüfgerät 100 wird durch eine Prüfsystemsteuerungseinrichtung 110 gesteuert. Die Prüfsystemsteuerungseinrichtung 110 erzeugt digitale Steuerungswerte für jeden Kanal des Prüfgeräts 100. Die digitalen Steuerungswerte geben beispielsweise an, wann jeder Kanal ein Prüfsignal erzeugen oder messen muß, den Wert, der erzeugt werden muß, und das Format für dieses Prüfsignal.
Steuerungsinformation wird für jeden Zyklus bereitgestellt, während dem das Prüfgerät arbeitet. Die Daten, die notwendig sind, um anzugeben, welche Signale jeder Kanal für jeden Zyklus während einer Prüfung erzeugen oder messen muß, werden häufig als Muster bezeichnet. Das Muster ist in einem Speicher 120 gespeichert.
Neben der Bereitstellung von digitalen Steuerungswerten stellt die Prüfsystemsteuerungseinrichtung 110 ein Taktsignal bereit, das den Beginn jedes Zyklus des Prüfgeräts identifiziert. Dieses Taktsignal wird mitunter als "T0" oder "Anfang der Periode" (BOP) bezeichnet. Andere Teile des Prüfgeräts, die zyklusbezogen arbeiten, werden durch das T0-Signal ausgelöst.
Die digitalen Steuerungswerte sowie das T0-Signal werden an eine Vielzahl von Kanälen 114 übergeben. Ein typisches Prüfgerät hat zwischen 64 und 1024 Kanäle. Die Anzahl der Kanäle ist jedoch erfindungsgemäß nicht wichtig. Jeder Kanal enthält im allgemeinen die gleiche Schaltungsanordnung.
In jedem Kanal 114 ist eine Vielzahl von Zeitgebern 116 vorhanden. Jeder Zeitgeber 116 erzeugt eine Taktflanke, die die Zeit eines Ereignisses im Prüfgerät 100 steuert. Die Ereignisse könnten beispielsweise folgende sein: der Anfang eines Prüfimpulses, der an einen Prüfling 112 angelegt wird, oder das Ende des Prüfimpulses. Eine Flanke könnte auch verwendet werden, um eine Messung eines von einem Prüfling 112 kommenden Signals auszulösen.
Die Zeit, zu der ein Taktsignal auftreten sollte, wird mit Bezug auf den Anfang des Zyklus vorgegeben. Die Taktdaten zeigen daher den Verzögerungsbetrag nach dem T0-Signal an, wenn die Taktflanke erzeugt werden soll. In einer bevorzugten Ausführungsform wird die Taktinformation durch mehrere Gruppen von Datenbits vorgegeben, wobei jede Gruppe von Bits Zeitperioden einer immer feineren Auflösung darstellt. Die höchstwertige Gruppe von Bits stellt eine Verzögerung als ganzzahlige Anzahl von Perioden eines Systemtakts dar. Der Verzögerungsbetrag, der durch die höchstwertige Gruppe von Bits vorgegeben ist, kann ohne weiteres durch Zählen einer ganzzahligen Anzahl von Impulsen des Systemtakts erzeugt werden. Die nächste höchstwertige Gruppe von Bits stellt eine Verzögerung in Intervallen dar, die einen Bruchteil des Systemtakts darstellen. Diese Bits werden mitunter als "Bruchteil" der Taktdaten bezeichnet. Diese Verzögerung muß durch einen Interpolator erzeugt werden.
Die Taktflanken von allen Zeitgebern 116 in einem einzelnen Kanal werden an einen Formatierer 118 weitergegeben. Neben dem Empfang von Taktflanken empfangt der Formatierer 118 auch andere Steuerungsinformation von der Prüfsystemsteuerungseinrichtung 110. Diese Steuerungsinformation könnte den Wert des Prüfsignals angeben, der während einer Periode zu erzeugen ist, z. B. eine logische 1 oder eine logische 0. Er könnte andere Dinge angeben wie etwa das Format des Signals, das an den Prüfling 112 angelegt wird. Beispielsweise werden mitunter folgende Formate verwendet: "Rückkehr zu Null", "mit Komplement umgeben", "Rückkehr zu Eins" und "keine Rückkehr zu Null". Die Formate könnten von einem Formatierer 118 festgelegt werden.
1 zeigt eine Prüfsystemarchitektur, die die Funktion von Zeitgebern 116 darstellt. Andere Architekturen sind möglich. Die spezifische Quelle der Steuerungsinformation für die Zeitgeber 116 und die spezifische Verwendung der Taktflanken, die sie erzeugen, ist erfindungsgemäß nicht kritisch.
Wenn wir nunmehr 2A betrachten, so ist dort die Schaltungsanordnung eines Zeitgebers 116 gemäß der Erfindung dargestellt. Digitale Taktdaten von der Prüfsystemsteuerungseinrichtung 110 werden an den Zeitgeber 116 angelegt. Der Zeitgeber 116 erzeugt dann eine Taktflanke, die vom Formatierer 118 (1) oder anderswo im Prüfgerät verwendet wird.
Eine digitale Verzögerungsleitung 210 ist dargestellt. Die Verzögerungsleitung ist vorzugsweise eine CMOS-Verzögerungsleitung und besonders bevorzugt eine Verzögerungsdifferenzleitung. Die Stufen der Verzögerungsleitung sind ausführlicher in Verbindung mit 2E unten dargestellt.
2A zeigt, daß 16 Verzögerungsstufen 212(1) ... 212(16) in der Verzögerungsleitung 210 hintereinander geschaltet sind. Das Eingangssignal der Verzögerungsleitung 210 wird von einem Systemtakt abgeleitet, der als Differenztakt in den Leitungen CLOCKP und CLOCKN dargestellt ist. Vor dem Anlegen an die Verzögerungsleitung 210 wird der Systemtakt in der Verzögerungsstufe 212(0) konditioniert. Es könnte mehr als eine Verzögerungsstufe zur Konditionierung verwendet werden. Die Verzögerungsstufe 212(0) gleicht den anderen Stufen in der Verzögerungsleitung 210. Auf diese Weise empfangt der Eingang jeder Verzögerungsstufe 212(1)...212(16) in der Verzögerungsleitung 210 ein Eingangssignal von der gleichen Art von Schaltungsanordnung. Alle Verzögerungsstufen 212...212(16) (1)empfangen daher Eingangssignale mit dem gleichen Spannungshub, der von Stufe zu Stufe zu weniger Verzögerungsschwankungen führt.
In einer bevorzugten Ausführungsform hat der Systemtakt eine Frequenz von 100 MHz. Die Frequenz des Systemtakts ist jedoch erfindungsgemäß nicht kritisch und könnte sogar variabel sein. Der Systemtakt ist vorzugsweise ein sehr stabiler Takt und wird zu allen Zeitgebern 116 im Prüfgerät 100 geführt.
Das Eingangs- und das Ausgangssignal der Verzögerungsleitung 210 wird über Differentialpufferverstärker 237(1) bzw. 237(2) zu einem Phasendetektor 214 geführt. Das Ausgangssignal des Phasendetektors 214 wird zu einer Steuerungsschaltung 216 geführt. Die Steuerungsschaltung 216 erzeugt Steuerungssignale, die zu einem Steuereingang VC in jeder Verzögerungsstufe 212 zurückgeführt werden. Das Steuerungssignal reguliert die Verzögerung in jeder Verzögerungsstufe 212. Die Verzögerungsleitung 210, der Phasendetektor 214 und die Steuerungsschaltung 216 implementieren das, was als verzögerte Regelschleife bekannt ist. Die Schleife ist "synchronisiert", wenn die Verzögerung in der Verzögerungsleitung 210 einer Periode des Systemtakts entspricht. In der Ausführungsform in 2A führt das dazu, daß jede Verzögerungsstufe den Systemtakt um ein sechzehntel einer Periode des Systemtakts verzögert.
Der Phasendetektor 214 ist so beschaffen, wie man es herkömmlich in einer verzögerten Regelschleife vorfindet. Die Steuerungsschaltung 216 gleicht einer Ladungspumpe, wie sie in einer herkömmlichen verzögerten Regelschleife verwendet wird. Sie ist jedoch modifiziert worden, wie nachstehend beschrieben wird, um Nebensprechen zwischen Interpolatoren zu reduzieren.
Das Ausgangssignal DO jeder Verzögerungsstufe 212 wird zu einem Differenzmultiplexierer 220 geführt. Der Multiplexierer 220 wählt das Ausgangssignal einer der Verzögerungsstufen 212, wie es durch bestimmte Bits der Taktdaten vorgegeben ist. In 2A stellen die Bits 4 bis 7 die werthohen Bits des Bruchteils der Taktdaten dar. Da die Ausgangssignale der Verzögerungsstufen 212 um ein Sechzehntel der Periode des Systemtakts verzögert sind, stellt der Ausgang des Multiplexierers 220 ein Taktsignal bereit, das um ein Vielfaches des einen Sechzehntels der Systemtaktperiode verzögert worden ist.
Um eine feinere Auflösung in der Verzögerung zu erreichen, wird das Ausgangssignal des Multiplexierers 220 an eine Feinverzögerungsschaltung 222 übergeben. Die Feinverzögerungsschaltung 222 wird durch die Bits 0 bis 3 der Taktdaten gesteuert. Die Bits 0 bis 3 stellen eine zusätzliche Verzögerung dar, die ein Mehrfaches von 1/256 einer Periode des Systemtakts ist. Der Betrieb der Feinverzögerungsschaltung 222 ist nachstehend ausführlicher in Verbindung mit 2C beschrieben.
Um eine größere Genauigkeit zu erreichen, wird eine Stromsteuerungsschaltung 224 in Verbindung mit der Feinverzögerungsschaltung 222 verwendet. Der Betrieb der Stromsteuerungsschaltung 224 ist nachstehend in Verbindung mit 2C beschrieben. Die Stromsteuerungsschaltung 224 empfängt ein Steuereingangssignal von einem Kalibrierregister 226. Wie dem Fachmann bekannt ist, wird ein Prüfgerät kalibriert, indem ein Prüfgerät so programmiert wird, daß es zu einer spezifischen Zeit ein Prüfsignal erzeugt. Die tatsächliche Zeit, zu der das Prüfsignal erzeugt wird, wird gemessen, um die Differenz zwischen der gewünschten Zeit und der tatsächlichen Zeit, zu der das Prüfgerät Signale erzeugt, zu bestimmen. Die Kalibrierwerte könnten aus dieser Information berechnet werden. Als Alternative werden die Kalibrierwerte verändert, bis das Prüfgerät tatsächlich ein Prüfsignal zu der gewünschten Zeit erzeugt, und die Kalibrierwerte, die das gewünschte Ergebnis bewirken, werden gespeichert. Der Inhalt des Kalibrierregisters 226 wird unter Verwendung eines Kalibriervorgangs bestimmt.
Das Ausgangssignal der Feinverzögerungsschaltung 222 ist ein Differenzsignal, das eine verzögerte Version des Taktsignals darstellt. Es ist um einen Bruchteil einer Periode des Systemtakts verzögert. Die Verzögerung ist ein bestimmtes Mehrfaches von 1/256 der Systemtaktperiode. Das Differenzsignal wird an einen Differenz/Eintaktsignal-Umsetzer 228 angelegt. Das Ausgangssignal des Differenz/Eintaktsignal-Umsetzers 228 wird an eine Gattersteuerschaltung 230 angelegt.
Das Eingangssignal der Gattersteuerschaltung 230 ist ein Taktsignal, d. h. eine Kette von Impulsen, die in periodischen Intervallen auftreten. Es ist lediglich um einen programmierten Betrag relativ zum Systemtakt verzögert worden. Um eine Taktflanke zu erzeugen, muß einer der Impulse gewählt werden. Die Gattersteuerschaltung 230 wählt den gewünschten Impuls, um die erforderliche Flanke zu erzeugen. Eine Ausrichtungsverzögerungsschaltung 234 stellt ein Steuerungssignal bereit, das festlegt, welcher der Impulse von der Gattersteuerschaltung 230 weitergegeben wird, um zur entsprechenden Zeit eine Taktflanke zu erzeugen.
Die Ausrichtungsverzögerungsschaltung 234 ist nachstehend ausführlicher in Verbindung mit 2D beschrieben. Es ist hier zunächst ausreichend festzustellen, daß der Zähler 236 die höchstwertigen Bits oder den ganzzahligen Teil der Taktdaten empfängt. Der Zähler 236 wird um den T0 oder Anfang des Zyklussignals zurückgesetzt und zählt dann die Impulse des Systemtakts, bis die gewünschte Anzahl von Perioden des Systemtakts vergangen ist. Wenn die erforderliche ganzzahlige Anzahl von Perioden des Systemtakts vergangen ist, erzeugt der Zähler 236 ein Endzahlsignal, das zur Ausrichtungsverzögerungsschaltung 234 gelangt. Die Ausrichtungsverzögerungsschaltung 234 empfängt als Eingangssignale auch die Bits 4 bis 7 der Taktdaten und die Ausgangssignale von den Verzögerungsstufen 212. Die Ausgangssignale der Verzögerungsstufen 212(1)...212(16) werden vom Differenz/Eintaktsignal-Umsetzer 238(1)...238(16) in Eintaktsignale umgesetzt. Mit dieser Information kann die Ausrichtungsverzögerungsschaltung 234 ein Steuerungssignal erzeugen, das es der Gattersteuerschaltung 230 ermöglicht, die gewünschten Impulse von der Impulskette, die durch die Feinverzögerungsschaltung 222 erzeugt wird, durchzulassen. Die Gattersteuerschaltungen, die einen gewählten Impuls von einer Impulskette durchlassen können, sind dem Fachmann bekannt und müssen hier nicht weiter beschrieben werden.
Wenn wir uns 2E zuwenden, so sind dort Einzelheiten einer repräsentativen Verzögerungsstufe der Verzögerngsstufen 212(0)...212(16) gezeigt. Die Anschlüsse mit den Bezeichnungen IN+ und IN– stellen ein einzelnes Differenzeingangssignal dar. Die Anschlüsse mir den Bezeichnungen OUT+ und OUT– stellen ein einzelnes Differenzausgangssignal dar. Um die Verzögerungsstufen 212(1)...212(16) zu bilden, sind die Anschlüsse IN+ und IN– mit den Anschlüssen OUT+ bzw. OUT– der vorherigen Stufe in der Kette von Verzögerungsstufen verbunden. Um die Stufe 212(0) zu bilden, sind die Anschlüsse IN+ und IN– mit dem Systemtakt verbunden, wie in 2A gezeigt. Um die Stufe 212(16) zu bilden, sind die Anschlüsse OUT+ und OUT– mit dem Differenz/Eintaktsignal-Umsetzer 237(2) verbunden, wie in 2A gezeigt.
Das Eingangssignal IN+ und IN– wird an ein Paar von Differenztransistoren 280 und 281 angelegt. Der Strom in der Verzögerungsstufe 212 wird von einem Steuerungssignal VC1 gesteuert, das von der Steuerungsschaltung 216 so abgeleitet wird, wie nachstehend in Verbindung mit 2B beschrieben.
Die Transistoren 283 und 284 wirken als Lasten für das Paar von Differenztransistoren 280 und 281. Die Transistoren 285 und 286, die mit den Lasttransistoren 283 und 284 parallelgeschaltet sind, werden durch ein Steuerungssignal VC2 gesteuert, das auch von der Steuerungsschaltung 216 abgeleitet wird, wie nachstehend in Verbindung mit 2B beschrieben wird.
Die Transistoren 285 und 286 haben die Kontrolle über den Spannungshub an den Anschlüssen OUT+ und OUT– durch, um sicherzustellen, daß das Ausgangssignal einen ausreichenden Hub hat, während die Verzögerung in der Verzögerungsstufe 212 durch das Steuerungssignal VC1 reguliert wird. Wenn das Steuerungssignal VC1 kleiner wird, nimmt der Strom in der Verzögerungszelle ab. Ohne die Transistoren 285 und 286 würde eine Stromabnahme den Spannungsabfall in den Transistoren 283 und 284 verringern. Die Verringerung der Spannung bewirkt an den Anschlüssen OUT+ und OUT– eine Ruhespannung, die näher an V_DD ist. Da die Spannung an OUT+ und OUT– niemals über V_DD steigen kann, reduziert eine Ruhespannung, die näher an V_DD ist, den Hub.
Während das Steuerungssignal VC1 kleiner wird, muß daher das Steuerungssignal VC2 größer werden, wodurch die Tendenz besteht, daß die Ruhespannung an OUT+ und OUT– ziemlich konstant gehalten wird. Der Hub in den Ausgangssignalen OUT+ und OUT– wird daher über einen großen Bereich von Werten für VC1 beibehalten.
Die Transistoren 288 und 289 in Verbindung mit dem Transistor 287 puffern die Signale an den Anschlüssen OUT+ und OUT–, so daß sie mir dem Multiplexierer 220 (2A) gekoppelt werden können. Die Drains der Transistoren 288 und 289 sind Strommodusverbindungen mir einem Eingang des Multiplexierers 220. Der Transistor 287 reguliert den Strom in diesen Transistoren als Antwort auf ein Steuerungssignal VC1, wodurch die Verzögerung in der Verzögerungsstufe 212 gesteuert wird.
Wenn wir nunmehr 2B betrachten, so sind dort Einzelheiten der Steuerungsschaltung 216 dargestellt. Die Steuerungsschaltung 216 weist eine Ladungspumpe 250 auf, wie sie in einer herkömmlichen bekannt ist. Der Ausgang der Ladungspumpe ist mit einem Kondensator 252 verbunden. In einer herkömmlichen verzögerten Regelschleife ist das andere Ende des Kondensators 252 mit Masse verbunden, um das zu bilden, was im wesentlichen als Tiefpaßfilter gilt.
In der Steuerungsschaltung 216 ist das andere Ende des Kondensators 252 mit V_DD, der Spannungsversorgung, verbunden. Der Source-Anschluß des Transistors 254 ist mit dem Kondensator 252 parallelgeschaltet. Ein "UP"-(Erhöhungs-)Signal vom Phasendetektor 214 gibt an, daß die Verzögerungsleitung 210 zu schnell läuft. Die Ladungspumpe 250 erhöht die Ausgangsspannung als Antwort auf das "UP"-Signal vom Phasendetektor 214, der den Spannungsabfall im Kondensator 252 reduziert. Die Gate-Source-Spannung des Transistors 254 verringert den Source-Strom des Transistors 254.
Ein "DOWN"-(Verringerungs-)Signal des Phasendetektors 214 hat die entgegengesetzte Wirkung auf den Source-Strom des Transistors 254. Der Source-Strom des Transistors 254 gibt an, ob die Verzögerung in der Verzögerungsleitung 210 erhöht oder veringert werden muß.
Der Transistor 256 ist mit dem Transistor 254 in Reihe geschaltet. Wenn der Source-Strom im Transistor 254 steigt, steigt der Drain-Source-Strom um den gleichen Betrag im Transistor 256. Wenn der Stromfluß im Transistor 256 steigt, steigt auch die Gate-Source-Spannung des Transistors 256. Die Gate-Source-Spannung des Transistors 256 ist proportional der Spannung über den Kondensator 252. Da die Spannung über den Kondensator 252 anzeigt, ob die Verzögerung in der Verzögerungsleitung 210 (2A) erhöht oder verringert werden muß, stellt die Gate-Source-Spannung des Transistors 256 ein Signal dar, das proportional der erforderlichen Veränderung der Verzögerung ist und als VC1 bezeichnet wird, die, wie oben beschrieben, ein Element des Signals VC ist, das die Verzögerung jeder der Verzögerungsstufen 212 steuert (2A).
Das zweite Element des Steuerungssignals VC ist das Signal VC2 und wird auch von der Schaltungsanordnung erzeugt, die in 2B gezeigt ist. Die Transistoren 257, 258 und 259 bilden gemeinsam einen Steuerungssignalspiegel, der aus dem Signal VC1 ein Signal VC2 entstehen läßt. Das Gate und der Drain des Transistors 257 sind mit VC1 verbunden. Dieser Punkt ist mit dem Gate des Transistors 258 verbunden, der sicherstellt, daß das Gate des Transistors 258 den Pegel des Signals VC1 verfolgt. Der Strom im Transistor 258 ist daher proportional dem Signal VC1. Wenn der Transistor 259 mit dem Transistor 258 in Reihe geschaltet ist, ist dessen Strom auch proportional zu VC1.
Das Gate und die Source des Transistors 259 sind miteinander verbunden. Wenn das Signal VC1 größer wird und der Strom im Transistor 259 zunimmt, nimmt daher auch die Spannung über den Transistor 259 zu, und die Source-Spannung, die mit VC2 bezeichnet ist, nimmt ab. Bei dieser Konfiguration fällt das Signal VC2 ab, wenn VC1 zunimmt, vorausgesetzt, es besteht die gewünschte Beziehung zwischen den Signalen, die das Steuerungssignal VC ausmachen.
Ein wichtiger Aspekt des Signals VC besteht darin, daß es, obwohl es auf die Spannung über den Kondensator 252 bezogen ist, in großem Maße unabhängig vom tatsächlichen Wert von V_DD ist. Wenn V_DD sich ändert, bleibt die Gate-Drain-Spannung des Transistors 254 gleich, und der Strom in den Transistoren 254 und 256 bleibt ebenfalls unverändert. Da der Stromfluß in den Transistoren den Pegel des Steuerungssignals VC bestimmt, ist das Steuerungssignal von den Schwankungen des Wertes V_DD getrennt.
Diese Ausführung sorgt für ein reduziertes Nebensprechen im Vergleich zum Stand der Technik. Eine Möglichkeit, daß Übergangssignale Nebensprechen verursachen, besteht darin, daß Schwankungen der V_DD entstehen. Wenn das Steuerungssignal der verzögerten Regelschleife gegen Änderungen des Wertes VD_D empfindlich ist, erzeugen die Schwankungen der V_DD unbeabsichtigte Änderungen des Steuerungssignals, was zu Taktungenauigkeiten führt. Die Taktungenauigkeiten sind besonders ungünstig, wenn beispielsweise Änderungen der V_DD tatsächlich als ein Steuerungssignal zur Regulierung der Verzögerung verwendet werden. Die Steuerungsschaltung 216 reduziert Nebensprechen dadurch, daß das Steuerungssignal VC von V_DD unabhängig gemacht wird.
Wenn wir 2C betrachten, so ist die Feinverzögerungsschaltung 222 ausführlicher dargestellt. Das Differenzausgangssignal des Multiplexierers 220 (2A) wird an einen Differentialpufferverstärker 260 angelegt. Das Ausgangssignal des Differentialpufferverstärkers 260 wird als das Eingangssignal des Differenz/Eintaktsignal-Umsetzers 228 angelegt.
Mit dem Ausgang des Differentialpufferverstärkers 260 ist auch eine Serie von Paaren von Kondensatoren schaltbar verbunden. Die schaltbar verbundenen Kondensatoren bilden eine variable Last, die verwendet werden kann, um die Schaltgeschwindigkeit des Differentialpufferverstärkers 260 zu steuern und dadurch die Verzögerung in der Feinverzögerungsschaltung 222 zu steuern.
Die Kondensatoren sind mit 1C, 2C, 4C und 8C bezeichnet. Die Kondensatoren sind entsprechend ihrem Bezugszeichen bemessen. Der Kondensator 2C ist zweimal so groß wie der Kondensator 1C. Der Kondensator 4C ist viermal so groß wie der Kondensator 1C. Der Kondensator 8C ist achtmal so groß wie der Kondensator 1C. In einer bevorzugten Ausführungsform wird die Bemessung der Kondensatoren dadurch erreicht, daß einfach mehrere Kondensatoren verwendet werden, um größere Kondensatoren zu bilden. Beispielsweise werden zwei Kondensatoren verwendet, um den Kondensator 2C zu bilden, und acht Kondensatoren werden verwendet, um den Kondensator 8C zu bilden.
Die Kondensatoren werden paarweise implementiert, wobei ein Kondensator jeder Größe mit jedem der invertierten und nichtinvertierten Ausgänge des Differentialpufterverstärkers 260 schaltbar verbunden ist. Diese Konfiguration stellt sicher, daß bei einem Signalübergang am Ausgang des Differentialpufferverstärkers 260 eine konstante kapazitive Last unabhängig davon vorhanden ist, ob der Ausgang von einem logischen Hochpegel zu einem logischen Tiefpegel oder von einem logischen Tiefpegel zu einem logischen Hochpegel übergeht.
Die Schalter, die mit x1, x2, x4 und x8 bezeichnet sind und die eine Verbindung zu jedem der Kondensatoren 1C, 2C, 4C und 8C herstellen, können einfach als Schalttransistoren implementiert sein. Die Größe der Schalttransistoren wird so verändert, daß sich der Widerstand des Schalters im umgekehrten Verhältnis zur Größe des Kondensators, mit dem er verbunden ist, ändert. Bei diesem Verhältnis zwischen Widerständen und Kondensatoren ist die RC-Zeitkonstante, die jedem Kondensator/Schalterpaar zugeordnet ist, die gleiche. Somit hängt die Änderung der Verzögerung, die entsteht, wenn ein Kondensator zum Ausgang des Differentialpufferverstärkers 260 umgeschaltet wird, nur von der Größe der Kondensatoren 1C, 2C, 4C oder 8C und nicht von der RC-Zeitkonstanten der Schaltung ab. Die Schalter X1, X2, X4 und X8 können dadurch implementiert werden, daß mehrere Schalttransistoren in Parallelschaltung fest verdrahtet sind. Zwei Transistoren werden verwendet, um den Schalter X2 zu bilden, und acht Transistoren werden verwendet, um den Schalter X8 zu bilden.
Die Größe der Widerstände x1, x2, x4 und x8 und der Kondensatoren C1, C2, C4 und C8 wird so gewählt, daß, wenn alle vier Paare von Kondensatoren zum Ausgang des Difterentialpufterverstärkers 260 geschaltet sind, die Verzögerung in der Feinverzögerungsschaltung 222 um ein sechzehntel einer Periode des Systemtakts zunimmt. Wenn nur die Kondensatoren 1C eingeschaltet sind, muß daher die Verzögerung um 1/256 der Systemtaktperiode zunehmen. Die Berechnung der Widerstands- und Kapazitätswerte muß nicht genau sein, wenn bekannte Kalibrier- und Softwarekonekturtechniken verwendet werden.
Die Schalter x1, x2, x4 und x8 werden durch die Bits 0 bis 3 der Taktdaten gesteuert. In der beschriebenen Ausführungsform geben diese Bits den Betrag der Feinverzögerung 222 an, der in Inkrementen von 1/256 der Systemtaktperiode hinzugefügt werden sollte. Bei den entsprechend bemessenen Kondensatoren wird dieses Ergebnis dadurch erreicht, daß das Bit 0 den Schalter zum Kondensator 1C steuert, das Bit 1 den Schalter zum Kondensator 2C steuert, das Bit 2 den Schalter zum Kondensator 4C steuert und das Bit 3 den Schalter zum Kondensator 8C steuert.
2C zeigt auch Einzelheiten der Stromsteuerungsschaltung 224. Die Stromsteuerungsschaltung 224 reguliert Schwankungen der Schaltgeschwindigkeit des Differentialpufferverstärkers 260 oder des Differenz/Eintaktsignal-Umsetzers 228. Die Geschwindigkeit dieser Schaltungen könnte sich infolge von Änderungen der Umgebungstemperatur oder Änderungen der Temperatur auf dem Chip ändern, die durch Verlustleistung in der integrierten Schaltung bewirkt werden, auf der die Feinverzögerungsschaltung 222 implementiert ist. Die Stromsteuerungsschaltung 224 wird insbesondere deshalb benötigt, weil die Feinverzögerungsstufe 224 nicht mit den Verzögerungsstufen 212 identisch ist (2B). Die Feinverzögerungsstufe 224 hat, da sie eine Feinverzögerungsregulierung durchführen soll, eine andere Verzögerungscharakteristik als die Verzögerungsstufen 212 (2B).
Die Stromsteuerungsschaltung 224 arbeitet mir dem Steuerungssignal VC1. Das Steuerungssignal VC1 wird auf der Grundlage der Ausbreitungsverzögerung in der Verzögerungsleitung 210 erzeugt (2A). Insbesondere beruht es auf Abweichungen der Verzögerung vom Sollwert. Wenn die Schaltungen auf dem Chip, die die Verzögerungsleitung 210 und die Feinverzögerungsschaltung 222 enthalten, eine Verzögerung aufweisen, die sich vom Sollwert unterscheidet, hat VC1 daher einen Wert, der proportional zur Differenz ist. Wenn die Verzögerung sich in den Schaltungen auf dem Chip ändert, ändert sich VC1 also auch. Eben diese Änderungen von VC1 als Antwort auf Änderungen der Verzögerung ermöglichen es, daß VC1 verwendet wird, um die Verzögerung in den Verzögerungsstufen 212(1)...212(16) so zu regulieren, daß die erforderliche Verzögerung in jeder Stufe erreicht wird.
Obwohl die Verzögerung in der Feinverzögerungsschaltung 222 nicht die gleiche ist wie die Verzögerung in irgendeiner der Verzögerungsstufen 212(1)...212(16), kann die Notwendigkeit für eine Verzögerungsregulierung der Feinverzögerungsschaltung 222 in einem Kalibrierprozeß mit dem erforderlichen Betrag der Regulierung der Verzögerungsstufen 212(1)...212(16) korreliert werden. Das Steuerungssignal VC kann also nicht verwendet werden, um die Verzögerung in der Feinverzögerungsschaltung 222 zu steuern, kann jedoch bei der Bestimmung eines geeigneten Steuerungssignals verwendet werden. Die Stromsteuerung 224 bestimmt das entsprechende Steuerungssignal aus dem Steuerungssignal VC auf der Grundlage eines Kalibrierwertes, der in einem Kalibrienegister 226 gespeichert ist.
Der Differentialpufferverstärker 260 und der Differenz/-Eintaktsignal-Umsetzer 228 werden unter Verwendung eines Differenztransistorpaares implementiert, das in einer Source-Schaltung geschaltet ist. Durch Steuerung des kombinierten Stromflusses von den Sources der Differenztransistorpaare kann die Schaltgeschwindigkeit und daher die Verzögerung des Differentialpufferverstärker 260 und des Differenz/Eintaktsignal-Umsetzers 228 reguliert werden. Die Stromsteuerung 224 ist mit dem gemeinsamen Source-Anschluß der Differenztransistorpaare verbunden und reguliert daher die Verzögerung der Feinverzögerungsschaltung 222.
Um den erforderlichen Strom bereitzustellen, wird das Steuerungssignal VC1 über eine Serie von Schaltern 264A...264D an die Gate-Anschlüsse der Transistoren 262B...262E angelegt. Wenn ein Schalter 264A...264D geschlossen ist, ändert sich der Drain-Source-Strom in dem zugeordneten Transistor 262B...262E jeweils als Antwort auf Änderungen des Steuerungssignals VC1. Der Transistor 262A ist mit VC1 ohne einen dazwischen liegenden Schalter verbunden und reagiert immer auf Änderungen von VC1.
Die Drains aller Transistoren 262A...262E sind miteinander verbunden und mit den gemeinsamen Sources des Differenztransistorpaares im Differentialpufferverstärker 260 verbunden. Der Gesamtstrom, der durch das Differenztransistorpaar fließt, entspricht dem Gesamtstromfluß in denjenigen der Transistoren 262A...262E, die mir dem Steuerungssignal VC1 über einen entsprechenden Schalter 264A...264D verbunden sind.
Der Stromfluß im Differenztransistorpaar des Differentialpufferverstärkers 260 und im Differenz/Eintaktsignal-Umsetzer 228 ist daher proportional zum Steuerungssignal VC1, aber die Proportionalitätskonstante kann durch selektives Schließen einiger oder aller Schalter 264A...264D reguliert werden. Da die Schalter durch den Wert im Kalibrienegister 226 gesteuert werden, steuert der Wert des Kalibrienegisters 226 also die Verstärkung des Korrekturfaktors für die Verzögerung in der Feinverzögerungsschaltung 222. Solange die Verzögerungen in der Verzögerungsleitung 210 (2A) und in der Feinverzögerungsschaltung 222 linear korreliert sind, was bei einer großen Annäherung der Schaltungen, die auf dem gleichen integrierten Schaltkreischip ausgebildet sind, der Fall ist, können somit Differenzen des Aufbaus, der Anordnung und anderer Faktoren der Schaltung verwendet werden, die möglicherweise verhindern könnten, daß ein einzelnes Steuerungssignal verwendet wird, um die Verzögerung in jedem zu steuern. Alle Fehler, die sich durch die Verwendung des gleichen Steuerungssignals zur Regulierung der Verzögerung in der Verzögerungsleitung 210 und in der Feinverzögerungsschaltung 222 einschleichen, können durch einen Kalibrierprozeß korrigiert werden, bei dem ein entsprechender Wert für das Kalibrienegister 226 bestimmt wird.
In der bevorzugten Ausführungsform sind die Transistoren 262B...262E so bemessen, daß verschiedene Stromverstärkungen möglich sind. Die Verstärkungen sind binär gewichtet, um den Bit-Positionen im Kalibrienegister 226 zu entsprechen. Wie in der Figur gezeigt, hat der Transistor 262C eine Verstärkung, die zweimal so groß ist wie die des Transistors 262B; 262D hat eine Verstärkung, die viermal so groß ist wie 262B, und 262E hat eine Verstärkung, die achtmal so groß ist wie 262B. Der Nettoeffekt dieser Wichtung besteht darin, daß das Steuerungssignal VC1 mit dem Wert im Kalibrienegister 226 effektiv multipliziert werden kann. Der Wert im Kalibrienegister 226 wird durch den Kalibriermeßprozeß gewählt, um die erforderliche Verzögerung in der Feinverzögerungsstufe 222 bereitzustellen.
Da der Transistor 262A so eingestellt ist, daß er immer eingeschaltet ist, fügt er dem Steuerstrom einen festen Offset-Strom hinzu, der in den Differentialverstärker 260 fließt. In einer bevorzugten Ausführungsform ist der Transistor 262A so bemessen, daß er eine Stromverstärkung aufweist, die annähernd dem Dreifachen des Transistors 262B entspricht. Die Feinverzögerungsstufe 222 und der Transistor 262A sind so ausgeführt, daß, wenn alle Schalter 264A...264D offen sind, die Verzögerung in der Feinverzögerungsstufe 222 geringfügig langsamer erfolgt als die erforderliche Verzögerung der Feinverzögerungsstufe 222. Eine Simulation oder ein Experiment könnte erforderlich sein, um die richtigen Abmessungen der Komponenten zu bestimmen. In einer bevorzugten Ausführungsform hat der Transistor 262B eine Verstärkung, die etwa ein Sechzehntel der Größe des Transistors 256 beträgt (2B).
Die Verzögerung im Differenz/Eintaktsignal-Verstärker 228 kann auch durch VC1 gesteuert werden. VC1 ist mit dem Gate des Transistors 262F verbunden, der dann den Strom im Verstärker 228 reguliert.
Wenn wir uns nun 2D zuwenden, so sind dort Einzelheiten der Ausrichtungsverzögerungsschaltung 234 gezeigt. Die Ausrichtungsverzögerungsschaltung 234 hat zwei identische Einheiten 270A und 270B. Die Einheiten 270A und 270B erzeugen ein Gattersteuerungssignal für aufeinanderfolgende Betriebszyklen des Prüfgeräts. Eine Leitweglenkungsschaltung 272 lenkt Steuerungsinformation zu den entsprechenden der Einheiten 270A oder 270B und erhält das Gattersteuerungssignal von der entsprechenden Einheit während jedes Zyklus des Prüfgeräts. Die Leitweglenkungsschaltung 272 ist also nur eine einfache Schaltfunktionsschaltung, die in jedem Zyklus des Prüfgeräts zwischen den Einheiten hin- und herschaltet.
Da die Einheiten 270A und 270B identisch sind, ist hier nur die Einheit 270A ausführlich beschrieben. Für jeden Zyklus, in dem die Einheit 270A die aktive Einheit ist, gibt sie ein Gattersteuerungssignal aus, das grob um den Impuls am Ausgang der Feinverzögerungsschaltung 222 (2A) zentriert ist und das die gewünschte Taktflanke darstellt. In der bevorzugten Ausführungsform hat der Systemtakt eine Periode von 10 ns. Das Gattersteuerungssignal hat eine Dauer von annähernd 5 ns. Auf diese Weise wird nur ein einzelner Taktimpuls gewählt, um die Ausgangssignalflanke des Zeitgebers 116 bereitzustellen.
Die Einheit 270A besteht aus einer Kette von Flipflops 274A...274K. Das Eingangssignal der Kette kommt von einem Zähler 236 (2A) und wird mittels der Leitweglenkungsschaltungsanordnung 272 dorthin geleitet. Erst wenn der Zähler 236 die erforderliche Verzögerung in einer ganzzahligen Anzahl von Perioden des Systemtaktes zählt, ist kein Ausgangssignal der Einheit 270A vorhanden.
Jedes der Flipflops 274A...274K wird von einem Ausgangssignal einer Verzögerungsstufe 212(1)...212(16) getaktet (2A). Da die Genauigkeit von Differenzsignalen in der Ausrichtungsverzögerungsschaltung 234 nicht erforderlich ist, werden diese Ausgangssignale von den Differenz/Eintaktsignal-Umsetzern 238(1)...238(16) in Eintaktsignale umgesetzt (2A). Es ist nicht notwendig, daß Ausgangssignale aller Verzögerungsstufen 212(1)...212(16) zu der Ausrichtungsverzögerungsschaltung 234 geleitet werden. Wie nachstehend beschrieben wird, wird nur das Ausgangssignal jeder zweiten Verzögerungsstufe 212(1)...212(16) von der Ausrichtungsverzögerungsschaltung 234 verwendet. Von den 16 möglichen Ausgangssignalen der Verzögerungsleitung 210 werden also nur 8 zur Ausrichtungsverzögerung 234 geleitet.
Der Takteingang des Flipflops 274A ist mit dem Signal von einer der Verzögerungsstufen 212(n) verbunden. Der Takteingang des Flipflops 274B ist mit dem Signal von der Verzögerungsstufe 212(n + 2) verbunden. Es werden Verbindungen in diesem Muster mit jedem nachfolgenden Flipflop hergestellt, bis die Verzögerung von der Stufe 212(16) einem der Flipflops zugeordnet ist. Das Muster legt sich dann um diese herum, wobei das nächste Flipflop mit dem Ausgang der Verzögerungsstufe 212(2) verbunden wird.
Der Wert n wird so gewählt, daß die Verzögerung vom Anfang der Verzögerungsleitung 210 (2A) bis zur Verzögerungsstufe 212(n) der Ausbreitungsverzögerung vom Zähler 236 bis zum Eingang des Flipflops 274A grob entspricht.
Da jede Verzögerungsstufe 212(1)...212(16) den Systemtakt um 1/16 der Periode des Systemtakts verzögert, was in dem Beispiel 0,625 ns entspricht, beträgt die Zeitdifferenz zwischen den Signalen, die benachbarte Flipflops in der Kette 274A...274K takten, 1,25 ns. Wenn ein Endzahlsignal vom Zähler 236 erzeugt wird, geht also das Ausgangssignal jedes Flipflops in der Kette 274A...274K zu einer Zeit auf Hochpegel, die in aufeinanderfolgenden Inkrementen von 1,25 ns zunimmt. In der bevorzugten Ausführungsform bleibt das Endzahlsignal vom Zähler 236 für 10 ns auf Hochpegel. Wenn der Zähler 236 so weit gezählt hat, daß die erforderliche Verzögerung bewirkt wird, wird also eine Serie von Impulsen von 10 ns, die um 1,25 ns beabstandet sind, von der Kette der Flipflops 274A...274K erzeugt. Zwei dieser Signale werden gewählt, um das entsprechende Gattersteuerungssignal zu bilden.
UND-Gatter 276(0)...276(7) kombinieren jeweils die Ausgänge von zwei Flipflops in der Kette 274A...274K. Die Flipflops, die durch jedes der UND-Gatter 276(0)...276(7) kombiniert werden, sind so gewählt, daß sie um vier Flipflops beabstandet sind. Die Eingangssignale der UND-Gatter 276(0) werden also von den Flipflops 274A und 274D abgeleitet. Die Eingangssignale der UND-Gatter 276(1) werden von den Flipflops 274B und 274E abgeleitet. Die Eingänge der verbleibenden UND-Gatter werden nach diesem Muster gewählt.
Da die Eingänge jedes der UND-Gatter 276(0)...276(7) um vier Flipflops beabstandet sind und die Verzögerung zwischen den Impulsen, die von jedem Flipflop erzeugt werden, 1,25 ns beträgt, beträgt die Verzögerung zwischen den beiden Eingangssignalen jedes der UND-Gatter 276(0)...276(7) 5 ns. Jeder Eingangsimpuls ist 10 ns breit. Bei einer relativen Verzögerung von 5 ns zwischen den Impulsen beträgt die Überschneidung der beiden Impulse annähernd 5 ns. Das Ausgangssignal jedes UND-Gatters 276(0)...276(7) ist also ein Impuls, der 5 ns breit ist. Jeder Impuls ist um 1,25 ns relativ zum vorhergehenden Impuls verzögert.
Das Ausgangssignal eines der UND-Gatter 276(0)...276(7) ist ein Impuls, der 5 ns breit ist, grob zentriert um den erforderlichen Impuls im Ausgangssignal der Feinverzögerungsschaltung 222 (2A). Welches der Ausgangssignale das entsprechende Gattersteuerungssignal ist, hängt davon ab, welche Verzögerungsstufe 212(1)...212(16) vom Multiplexierer 220 gewählt wurde. Wenn das Ausgangssignal der Verzögerungsstufe 212(1) oder 212(2) vom Multiplexierer 220 gewählt wird, dann ist das Ausgangssignal des UND-Gatters 276(0) das entsprechende Signal. Wenn das Ausgangssignal der Verzögerungsstufe 212(3) oder 212(4) gewählt wird, dann ist das Ausgangssignal des UND-Gatters 276(1) das entsprechende Signal. Die Liste setzt sich in diesem Muster fort, wobei das Ausgangssignal des UND-Gatters 276(7) das entsprechende Gattersteuerungssignal darstellt, wenn die Verzögerungsstufe 212(15) oder 212(16) gewählt ist.
Bei diesem Muster bestimmen die Taktbits, die die Wahl eines Ausgangssignals einer der Verzögerungsstufen 212(1)...212(16) steuern, auch, welches der UND-Gatter 276(0)...276(7) zu wählen ist. Der Multiplexierer 278 wählt das entsprechende Ausgangssignal der UND-Gatter 276(0)...276(7) auf der Grundlage der gleichen Taktbits. Da jedoch das Ausgangssignal eines UND-Gatters verwendet wird, um das entsprechende Gattersteuerungssignal für eine der beiden Verzögerungsstufen zu erzeugen, wird das wertniedrigere Bit, das verwendet wird, um den Multiplexierer 220 zu steuern, nicht benötigt, um den Multiplexierer 278 zu steuern. 2D zeigt also, daß die Taktbits 5 bis 7 an die Leitweglenkungsschaltung 272 angelegt und dann an den Multiplexierer 278 angelegt werden.
Das Ausgangssignal des Multiplexierers 278 wird an die Leitweglenkungsschaltung 272 übergeben. Die Leitweglenkungsschaltung 272 führt dieses Signal bis zu ihrem Ausgang, und es wird als das Gattersteuerungssignal zum Steuern der Gattersteuerschaltung 230 verwendet. Die Hinterflanke des Signals vom Multiplexierer 278 zeigt also an, daß die erforderliche Flanke erzeugt worden ist. Die Einheit 270A wird also nicht mehr für diesen Betriebszyklus des Prüfgeräts benötigt. Bei Erkennung der Hinterflanke schaltet die Leitweglenkungsschaltung auf die Einheit 270B als aktive Einheit um. Die Hinterflanke des Ausgangssignals des Multiplexierers 278 kann auch für andere Zwecke im Zeitgeber 116 verwendet werden. Beispielsweise müssen die Taktdatenbits 0 bis 7 konstant bleiben, bis diese Hinterflanke auftritt. Deshalb kann die Hinterflanke verwendet werden, um eine Änderung der Taktbits 0 bis 7 von einem Zyklus zum nächsten auszulösen.
Die beiden Einheiten 270A und 270B werden verwendet, um eine kürzere "Erholungszeit" zu ermöglichen. Die Erholungszeit zeigt die kleinste Zeitdifferenz an, die zwischen aufeinanderfolgenden Flanken, vom gleichen Zeitgeber 116 kommend, vorgegeben werden kann. In der bevorzugten Ausführungsform ist bei einem Systemtakt von 100 MHz die Erholungszeit kürzer als 10 ns oder kürzer als die Periode des Systemtakts. Eine kürzere Erholungszeit ist wichtig, um eine sehr flexible Programmierung des Prüfsignaltakts zu ermöglichen. Wenn die Erholungszeit länger als eine Periode des Systemtakts ist, kann es bestimmte Einstellungen für die Länge eines Zyklus des Prüfgeräts geben, bei denen ein Flankengenerator 116 nicht während jedes Zyklus des Prüfgeräts in der Lage sein könnte, wieder aktiv zu werden. Wenn die Zykluslänge des Prüfgeräts auf ihren kleinsten Wert festgelegt ist, dann würde dies in den hier gegebenen Beispielen einen Zyklus des Prüfgeräts von 10 ns ergeben. Wenn die Erholungszeit länger als 10 ns ist, d. h. wenn ein Flankengenerator in einem Zyklus eine Flanke erzeugt, ist er nicht in der Lage, im nächsten Zyklus eine Flanke zu erzeugen. Die Verkürzung der Reaktivierungsrate verbessert die Flexibilität des Prüfgerätes außerordentlich.
In der Ausführungsform in 2D erzeugt die Einheit 270A das Gattersteuerungssignal in einem Zyklus. Die Einheit 270B erzeugt das Gattersteuerungssignal im nächsten Zyklus. Die Erholungszeit wird also von der Zeitdifferenz bestimmt, die zwischen der Zeit, in der die Einheit 270A ein Gattersteuerungssignal erzeugen kann, und der Zeit, in der die Einheit 270B ein Gattersteuerungssignal erzeugen kann, vergehen muß. In der bevorzugten Ausführungsform sind die Gattersteuerungssignale, die von Einheiten 270A und 270B erzeugt werden, jeweils 5 ns breit und um die programmierte Taktflanke zentriert.
Die Erholungszeit könnte verkürzt werden, indem die Zeit zwischen der Erzeugung der Gattersteuerungssignale verringert wird. Es muß jedoch bemerkt werden, daß die Ausgangssignale der Verzögerungsstufen 212(1)...212(16) durch die Verwendung eines Rückkopplungssignals VC verzögerungsreguliert sind. Sie sind relativ unempfindlich gegen Schwankungen der Temperatur oder anderer Faktoren, die die Verzögerung in der Schaltungsanordnung des Zeitgebers ändern könnten. Es ist keine solche Verzögerungsregulierung in der Ausrichtungsverzögerungsschaltung 234 vorhanden. Infolgedessen könnten die relativen Zeitdifferenzen zwischen den Signalen aus der Feinverzögerungsschaltung 222 und der Ausrichtungsverzögerungsschaltung 234 unvorhersehbar um einen bestimmten kleinen Betrag variieren. Aus diesem Grund wird jedes Gattersteuerungssignal in den hier gegebenen numerischen Beispielen 5 ns breit ausgelegt.
Außerdem ist es notwendig, daß das Ausgangssignal der Feinverzögerungsschaltung 222 nach einer Änderung der Taktdaten in einen stabilen Zustand kommt. In einer bevorzugten Ausführungsform dauert dies höchstens 5 ns. Es ist also notwendig, daß das Ende eines Gattersteuerungssignals und der Anfang des nächsten Gattersteuerungssignals zeitlich um mindestens diese Beruhigungszeit getrennt sind. Wenn man diese Zahlen kombiniert, ergibt sich eine resultierende Erholungszeit von maximal 10 ns in der bevorzugten Ausführungsform.
Man beachte, daß das Steuerungssignal VC auch auf die gleiche Weise zur Regulierung der Verzögerung in der Ausrichtungsverzögerungsschaltung 234 verwendet werden könnte, wie es zur Regulierung der Verzögerung in der Feinverzögerungsschaltung 222 oder in den Verzögerungsstufen 212 verwendet wird. Die Breite jedes Gattersteuerungsimpulses könnte dann verringert werden, indem die Ausgangssignale der Flipflops, die einen engeren Abstand haben, als in 2D gezeigt, durch UND-Verknüpfung in UND-Gattern 276(0)...276(7) miteinander verknüpft werden.
Wenn wir uns nunmehr 3 zuwenden, so ist die Implementierung eines einzelnen integrierten Schaltkreischips von Zeitgebern 116 für eine Vielzahl von Kanälen 114 (1) dargestellt. 3 zeigt einen Abschnitt eines integrierten Schaltkreischips 300, der die Anordnung der Schaltungen auf dem Chip darstellen soll. In einer bevorzugten Ausführungsform ist der Chip 300 ein CMOS-Chip, der unter Verwendung von Standardentwurfstechniken implementiert ist. In der bevorzugten Ausführungsform hat der Chip 300 eine Rohchipgröße von 14,5 mm².
Eine Vielzahl von Interpolatoren, z. B. 116 (2A), sind auf dem Chip 300 ausgebildet. In der bevorzugten Ausführungsform sind Interpolatoren für vier Kanäle auf dem Chip 300 ausgebildet. Ein Prüfsystem könnte viele solche Chips aufweisen, so daß zahlreiche Kanäle im Prüfsystem bereitgestellt werden. In der bevorzugten Ausführungsform sind acht Interpolatoren 116A...116H pro Kanal vorhanden. Die gesamte Schaltungsanordnung in 2A wiederholt sich für jeden Interpolator, mit Ausnahme des Kalibrienegisters 226, das sich in der bevorzugten Ausführungsform für jeden Kanal einmal wiederholt.
Die Steuerungsschaltungsanordnung 310 stellt die digitale Schaltungsanordnung dar, die benötigt wird, um die Interpolatoren zu steuern, und ist eine herkömmliche Schaltungsanordnung. Der Zähler 236 und die Ausrichtungsverzögerung 234 sind alle Teil dieser Steuerungsschaltungsanordnung 310.
Die Interpolatoren 116A...116H für einen einzelnen Kanal sind in einen Schutzring 318 eingeschlossen. Der Schutzring 318 verhindert, daß Signale von Interpolatoren in einem Kanal die Interpolatoren in einem anderen Kanal beeinflussen. Er reduziert also das Nebensprechen zwischen den Kanälen. Jeder Interpolator ist von einem Schutzring 316A...316 Humgeben. Diese Schutzringe reduzieren das kanalinterne Nebensprechen. Die Herstellung von Schutzringen ist nachstehend in Verbindung mit 4 ausführlicher beschrieben. Die Schutzringe 318 und 316A...316H verhindern auch, daß Störungen, die durch die digitale Steuerungsschaltungsanordnung 310 erzeugt werden, die Interpolatoren 116A...116H erreichen.
Jedem Interpolator 116A...116H ist ein eigener Kondensator 252A...252H zugeordnet. Wir haben festgestellt, daß, wenn alle Interpolatoren in einem Kanal einen Kondensator, eine Verzögerungsleitung 210, einen Phasendetektor 214 und eine Steuerungsschaltung 216 gemeinsam verwenden, ein stärkeres Nebensprechen entsteht. Somit entsteht ein erheblich geringeres Nebensprechen bei Verwendung eines getrennten Kondensators, einer getrennten Verzögerungsleitung und einer getrennten zugehörigen Steuerungsschaltungsanordnung für jeden Kanal.
3 zeigt außerdem, daß getrennte Masse-, Isolations- und Stromverbindungen für jeden Kanal verwendet werden. E/A-Isolationskontaktstellen 312 stellen eine Verbindung zu den Schutzringen 318 oder 316A...316H her. Ferner sind die Masse-, Isolations- und Stromleitungen mit den E/A-Kontakstellen des Chips 300 über einen Vierleiter-Meßwiderstand verbunden. Insbesondere werden die Masse- und Stromverbindungen über einzelne Leiterbahnen zu den E/A-Kontaktstellen 312, 313 und 314 geleitet. Wenn getrennte Leiterbahnen verwendet werden, verringert sich die Kreuzkopplung zwischen den Schaltungen, die über diese Leiterbahnen verbunden sind. Wenn zwei Schaltungen eine gemeinsame Leitung verwenden, durch die ein Strom fließt, z. B. Versorgungsstrom oder Masse, erzeugt der Stromfluß entlang der gemeinsamen Leitung einen Spannungsabfall in dieser Leitung. Änderungen des Spannungsabfalls, die durch Änderungen des Stromflusses aus einer Schaltung bewirkt werden, treten bei der anderen Schaltung als Rauschen in der gemeinsamen Leitung auf. Dieses Rauschen stellt eine Kreuzkopplung dar. Da die Isolationsleitungen keine großen Strommengen transportieren sollen, ist es nicht notwendig, daß sie über einen Vierleiter-Meßwiderstand verbunden sind. In bestimmten Ausführungsformen kann jedoch das Nebensprechen durch Vierleiter-Meßwiderstandsverbindung der Isolationsleitungen mit E/A-Kontaktstellen weiter reduziert werden.
Obwohl die Isolationsleitung mit Masse verbunden ist, wird durch die Verwendung einer getrennten Isolationsleitung die Kreuzkopplung weiter reduziert. 3 zeigt, daß alle Stromleitungen für die Interpolatoren in Kanal 1 mit der E/A-Kontaktstelle 314 verbunden sind. Alle Masseleitungen für die Interpolatoren in Kanal 1 sind mit der E/A-Kontaktstelle 313 verbunden. Alle Isolationsleitungen für die Interpolatoren in Kanal 1 sind mit der E/A-Kontaktstelle 312 verbunden. Gleichartige Verbindungen bestehen mit anderen Kontaktstellen für jeden der anderen Kanäle auf dem Chip 300.
Wenn man 4 betrachtet, so sind dort Einzelheiten der Implementierung der Massebänder dargestellt. Der Chip 300 ist mir einem p-Substrat dargestellt. Es sind verschiedene Bereiche dargestellt, in denen tatsächliche Schaltungen nach Standardentwurfstechniken hergestellt sind. In 4 enthält der Bereich 412A einen Interpolator 116A. Der Bereich 412B enthält einen Interpolator 116B. Andere Bereiche (nicht dargestellt) enthalten andere Schaltungen.
Die Schutzringe 318, 316A und 316B sind durch Dotierung von Mulden des Typs p+ um die entsprechenden Schaltungsbereiche ausgeführt. Die Mulden umgeben die Schaltungselemente, wie in 3 gezeigt. Diese dotierten Bereiche sind dann mit der E/A-Kontaktstelle 312 unter Verwendung von metallischen Leiterbahnen 412 über die Fläche des Chips 300 verbunden.
4 zeigt eine weitere Verbesserung, die in den Chip 300 eingebracht ist. Im Bereich 410 werden die metallischen Leiterbahnen für Strom, Masse und Isolation zu ihren Kontaktstellen geführt. Der Bereich 410 verläuft entlang dem Umfang des Chips 300. Im Substrat des Chips 300 unter dem Leiterbahnbereich 410 wird eine weitere Schutzschicht verwendet. Ein n-leitender Bereich 414 ist in das Substrat dotiert. Ein Bereich des Leitungstyps n+ 416 ist im Bereich 414 ausgebildet. Der Bereich des Leitungstyps n+ 416 ist mit der Massekontaktstelle 312 verbunden. Auf diese Weise wirkt der Bereich 414 wie eine weitere Sperre gegen Rauschen, das Nebensprechen bewirken könnte. Ein Hauptzweck des Bereichs 414 besteht darin, die metallischen Leiterbahnen 412 vor digitalem Rauschen zu schützen, wie es möglicherweise durch die Steuerungsschaltungen 310 erzeugt wird. Vorzugsweise erstreckt sich die Schutzschicht 410 im wesentlichen unter dem gesamten Leiterbahnbereich.
Durch Verwendung von Schutzschichten, z. B. 316, 318 oder 414, werden die Taktfehler in den Interpolatoren, die durch Nebensprechen bewirkt werden, stark reduziert. Wenn das Nebensprechen reduziert ist, können mehrere Kanäle auf einem einzigen Chip angeordnet sein. Die Erhöhung der Anzahl der Kanäle auf einem einzelnen Chip hat große Vorteile. Sie reduziert die Gesamtgröße und die Gesamtkosten des Prüfsystems dramatisch. Der größte Teil der Kosten eines Prüfsystems liegt in der Schaltungsanordnung, die benötigt wird, um die Kanäle zu implementieren. Wenn mehr Kanäle auf einem Chip angeordnet werden, wird der Umfang der Schaltungsanordnung reduziert. Es sind weniger Leiterbahnen auf den gedruckten Leiterplatten und folglich weniger oder kleinere gedruckte Leiterplatten erforderlich.
Nachdem eine Ausführungsform beschrieben worden ist, sind zahlreiche alternative Ausführungsformen oder Variationen denkbar. Beispielsweise sind verschiedene Techniken zur Reduzierung des Nebensprechens eines Prüfgeräts mit hoher Kanaldichte dargestellt. Nicht alle Techniken müssen gleichzeitig verwendet werden. Die Techniken könnten auch unabhängig verwendet werden, um einen erheblichen Vorteil zu erreichen.
Außerdem sind in bestimmten Fällen Schaltungselemente bis herunter zur Transistorebene dargestellt. Der Fachmann wird anerkennen, daß andere Transistorstrukturen zu den offenbarten spezifischen Strukturen äquivalent sein könnten.
Außerdem wurde beschrieben, daß vier Testgerätkanäle auf jedem CMOS-Chip ausgeführt sind. Jede Anzahl von Kanälen könnte auf einem einzigen Chip implementiert werden, obwohl vorzugsweise mehr als zwei Kanäle pro Chip vorhanden sind. Vier oder eine größere Anzahl von Kanälen wird jedoch bevorzugt.
Außerdem ist es nicht notwendig, daß die Chips CMOS-Chips sind. CMOS-Halbleiter sind die bevorzugte Implementierung, da sie weit verbreitet sind. Andere Halbleitertechnologien könnten jedoch verwendet werden. Einige könnten bei anderen Anwendungen bevorzugt werden. Beispielsweise könnte eine GaAs-Schaltungsanordnung bei schnelleren Prüfsysteme bevorzugt werden, die mit Systemtaktraten von 400 MHz oder mehr arbeiten.
Eine weitere mögliche Variante ist die Anzahl von Interpolatoren für jeden Zeitgeber. Acht Flanken werden für jeden Zeitgeber beschrieben. Es könnten weniger Flanken verwendet werden. Beispielsweise ist eine bestimmte automatische Prüfvorrichtung mit weniger als drei Taktflanken pro Zeitgeber ausgeführt. Mehr als acht Taktflanken sind möglich. Mehr Taktflanken ermöglichen eine größere Flexibilität bei der Programmierung der automatischen Prüfvorrichtung.
Als Beispiel für eine weitere Variante zeigt 2B, daß ein Steuerungssignal auf der Grundlage der Spannung über den Kondensator 252 erzeugt wird, der als Filterkondensator wirkt. Die Verbesserung in 2B macht daher das Steuerungssignal weniger anfällig gegen Rauschen auf den Stromleiterbahnen, da das gefilterte Ausgangssignal als die Spannung über den Kondensator 252 genommen wird. Herkömmlich wäre ein solcher Kondensator mit Masse verbunden, und das gefilterte Ausgangssignal würde als Spannungspegel an einem Anschluß des Kondensators genommen werden. Auch wenn ein Anschluß des Kondensators 252 mit Masse anstatt mit V_DD verbunden wäre, könnten die Vorteile der Erfindung mir einem Schaltungsaufbau erreicht werden, der das Steuerungssignal von der Spannung über den Kondensator 252 ableitet.
Außerdem wurde beschrieben, daß Schutzringe durch Dotierung von Verunreinigungen des Typs p+ im Substrat ausgebildet sind. Weitere Verfahren zur Ausbildung von Schutzringen könnten auch verwendet werden. Die Schutzringe sollten vorzugsweise leitend sein, aber von den Schaltungen auf dem Chip durch eine in Sperrichtung vorgespannte Halbleiterspenschicht getrennt sein. Wenn beispielsweise ein n-Substrat verwendet wird, könnte ein Substrat vom Typ n+ verwendet werden, um die Schutzringe zu bilden.

Claims

Zeitgeber (116) zur Verwendung in einer automatischen Prüfvorrichtung mit: a) einem Taktgeber (CLOCKP, CLOCKN), der einen periodischen Strom von Impulsen erzeugt; b) einem programmierbaren Zähler (236), der mit dem Taktgeber gekoppelt ist und der einen Endzahlausgang aufweist, wobei der programmierbare Zähler ein Endzahlsteuersignal erzeugt, wenn ein programmierter Zählwert erreicht ist; e) einer Vielzahl von Verzögerungsstufen (212) mit jeweils einem Ausgang und einem Eingang, wobei die Vielzahl von Verzögerungsstufen so miteinander verbunden sind, daß an den Ausgängen eine Vielzahl von Signalen gebildet werden, die periodische Impulse enthalten, wobei die periodischen Impulse jedes Signals relativ zu den periodischen Impulsen der Signale an den anderen Ausgängen verzögert sind; d) einer programmierbaren Wahlschaltungsanordnung (220), die mit den Ausgängen der Vielzahl von Verzögerungsstufen gekoppelt ist, wobei ein Ausgang mit einem der Ausgänge der Vielzahl von Verzögerungsstufen selektiv gekoppelt ist; e) einer programmierbaren Feinverzögerungsstufe (222), die mit dem Ausgang der programmierbaren Wahlschaltungsanordnung gekoppelt ist; f) einer Verknüpfungsschaltung (230), die mit dem Ausgang der Feinverzögerungsstufe (222) verbunden ist und die einen Steuersignaleingang und einen Taktflankenausgang aufweist; und g) einer Steuersignalerzeugungsschaltung (234), die über einen Eingang mit dem Endzahlausgang des Zählers (236) verbunden ist und über einen Ausgang mit dem Steuersignaleingang der Verknüpfungsschaltung (230) gekoppelt ist, wobei die Verknüpfungsschaltung (230) auf die Steuersignalerzeugungsschaltung (234) anspricht, um einen gewählten Impuls als Taktflankensignal von der Feinverzögerungsstufe (222) zum Taktflankenausgang durchzulassen, wobei der Zeitgeber dadurch gekennzeichnet ist, daß die Steuersignalerzeugungsschaltung (234) eine Vielzahl von Eingängen aufweist, die mit den Ausgängen von gewählten der Verzögerungsstufen gekoppelt sind, und daß die Steuersignalerzeugungsschaltung eine Einrichtung (274) aufweist, die dazu dient, als Antwort auf den Endzahlausgangssignal des Zählers, einer Serie von pulsierenden Signalen zu erzeugen, die im Verhältnis zu der relativen Verzögerung der gewählten der Ausgänge der Verzögerungsstufen verzögert sind.
Zeitgeber (116) nach Anspruch 1, wobei die Steuersignalerzeugungsschaltung (234) zusätzlich eine logische Schaltungsanordnung (276, 278) umfaßt, die auf ein digitales Eingangssignal anspricht, wobei die logische Schaltungsanordnung ein pulsierendes Ausgangssignal mir einer Impulsdauer aufweist, die mit der Überschneidung der gewählten der pulsierenden Signale zeitgleich ist.
Zeitgeber (116) nach Anspruch 2, wobei die logische Schaltungsanordnung eine Vielzahl von logischen Gattern (276) umfaßt, von denen jedes mindestens zwei Eingänge und einen Ausgang aufweist, wobei zwei der pulsierenden Signale mit den Eingängen des logischen Gatters verbunden sind, wobei die logische Schaltungsanordnung ferner einen Multiplexer (278) mit einer Vielzahl von Eingängen und einem Ausgang umfaßt, wobei die Vielzahl von Eingängen mit den Ausgängen der Vielzahl von logischen Gattern verbunden sind und der Ausgang mit dem Ausgang der Steuersignalerzeugungsschaltung (234) gekoppelt ist.
Zeitgeber (116) nach Anspruch 1, wobei die Einrichtung zur Erzeugung einer Serie von pulsierenden Signalen eine Kette von Verzögerungselementen (274) umfaßt, die das Endzahlausgangssignal des Zählers (236) als Eingangssignal der Kette aufnehmen, wobei jedes Verzögerungselement ferner einen Taktgebereingang aufweist, wobei der Taktgebereingang jedes Verzögerungselements mit einem aus der Vielzahl von Signalen, die periodische Impulse enthalten, gekoppelt ist.
Zeitgeber (116) nach Anspruch 4, zusätzlich mit einer zweiten Kette von Verzögerungselementen und einer Leitweglenkungsschaltung (272) zum selektiven Leiten des Endzahlausgangssignals des Zählers zu einer der Ketten von Verzögerungselementen (274).
Zeitgeber (116) nach Anspruch 4, zusätzlich mit einer Vielzahl von Multiplexern (278), wobei ein Multiplexer Eingänge aufweist, die mit den Ausgängen der Verzögerungselemente in jeder Kette von Verzögerungselementen verbunden sind, und wobei die Leitweglenkungsschaltung (272) zusätzlich eine Einrichtung zum Leiten des Ausgangssignals eines aus der Vielzahl von Multiplexern zum Ausgang der Steuersignalerzeugungsschaltung (234) umfaßt.
Zeitgeber (116) nach Anspruch 1, wobei die Ausgänge der gewählten der Verzögerungsstufen, die mir der Steuersignalerzeugungsschaltung (234) gekoppelt sind, aus einer Hälfte oder weniger der Ausgänge der Vielzahl von Verzögerungsstufen (212) bestehen.
Zeitgeber (116) nach Anspruch 1, wobei die Steuersignalerzeugungsschaltung (234) eine Vielzahl von gleichen Einheiten (270A, 270B) und eine Leitweglenkungsschaltung (272) aufweist, die über einen Eingang mit dem Endzahlausgang des Zählers (236) gekoppelt ist und über Ausgänge mit jeder der gleichen Einheiten und einer Schaltungsanordnung verbunden ist, die selektive Fälle des Auftretens des Endzahlausgangssignals des Zählers zu einer aus der Vielzahl von gleichen Einheiten lenkt.
Zeitgeber (116) nach Anspruch 8, wobei jede der gleichen Einheiten (270A, 270B) eine Serie von getakteten Verzögerungselementen (274) mit Takteingängen umfaßt, wobei der Takteingang eines jeden solchen Verzögerungselement mit einem gewählten Ausgang einer Verzögerungsstufe (212) verbunden ist.
Zeitgeber (116) nach Anspruch 8, wobei das Ausgangssignal der Steuersignalerzeugungsschaltung (234) eine Vorderflanke und eine Hinterflanke aufweist und die Leitweglenkungsschaltung (272) eine Einrichtung zur Änderung der Lenkung des Takteingangssignals als Antwort auf die Hinterflanke des Ausgangssignals des Steuersignals aufweist.
Zeitgeber (116) nach Anspruch 8, wobei die Steuersignalerzeugungsschaltung (234) zusätzlich einen digitalen Dateneingang aufweist und die Leitweglenkungsschaltung (272) zusätzlich eine Einrichtung zur selektiven Lenkung des digitalen Dateneingangssignals zu einer aus der Vielzahl von gleichen Einheiten umfaßt.
Zeitgeber (116) nach Anspruch 8, wobei jede der gleichen Einheiten (270A, 270B) umfaßt: a) eine Serie von getakteten Verzögerungselementen (274) mit Takteingängen, wobei der Takteingang eines jeden solchen Verzögerungselements mit einem gewählten Ausgang einer Verzögerungsstufe verbunden ist; b) eine Vielzahl von logischen Gattern (276) mit jeweils mindestens zwei Eingängen und einem Ausgang, wobei jedes Gatter Eingänge aufweist, die mir zweien der Verzögerungselemente verbunden sind; und c) einen Multiplexer (278) mit einer Vielzahl von Eingängen, wobei jeder Eingang mit dem Ausgang eines der logischen Gatter verbunden ist und der Ausgang des Multiplexers mit der Leitweglenkungsschaltung verbunden ist.
Zeitgeber (116) nach Anspruch 12, wobei die logischen Gatter (276) UND-Gatter sind.