CN104407061B - 一种超声信号整数与小数精确延时系统及其方法 - Google Patents
一种超声信号整数与小数精确延时系统及其方法 Download PDFInfo
- Publication number
- CN104407061B CN104407061B CN201410845460.4A CN201410845460A CN104407061B CN 104407061 B CN104407061 B CN 104407061B CN 201410845460 A CN201410845460 A CN 201410845460A CN 104407061 B CN104407061 B CN 104407061B
- Authority
- CN
- China
- Prior art keywords
- delay
- decimal
- integer
- unit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Ultra Sonic Daignosis Equipment (AREA)
- Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
Abstract
本发明公开了一种超声信号整数与小数精确延时系统,包括探头和前放电路和控制单元、小数延时单元、ADC采样单元和整数延时单元;所述小数延时单元包括:PLL锁相环、反相器阵列、MUX选择器和ODELAY微调单元;所述整数延时单元包括:双端口RAM、写入地址生成单元和读出地址产生单元。本发明还公开了所述超声信号整数与小数精确延时系统所对应的延时方法。本发明实现了高精度的小数延时和精确的整数延时,采用流水线结构极大的提高了对超声回波信号处理的效率。本发明可以显著的提高相控阵聚焦和偏转的精度,能够有效的改善相控阵系统的延时量化精度和空间分辨率。
Description
技术领域
本发明公开了一种超声信号整数与小数精确延时系统及其方法,涉及超声相控阵的接收延时技术领域。
背景技术
现代无损检测技术发展的趋势从定性检测到高精度、高分辨率的定量检测。超声相控阵检测技术以其极富挑战力的定位、定量和定向精度优势得到了广泛的应用。
超声相控阵技术的基本原理是,由多个换能器排列成一定的形状,构成超声换能器阵列,每个换能器都已发射或者接收超声波。根据惠更斯原理,分别调整每个换能器的发射/接收相位延迟,可以使得具有不同相位的超声波束在空间叠加干涉,达到超声声束的聚焦和偏转效果。
相位延时技术是超声相控技术的核心。相位延时技术根据延时控制方式的不同,可以分为模拟延时和数字延时。模拟延时方式使用模拟延时线实现相位延迟,由LC网络组成多抽头延时线直接对,模拟信号进行延时,采用电子分段开关分段切换不同的延时量。这种延时方式体积庞大,结构复杂,容易受到温度影响,并且不能根据要求动态的调整延时量。相比,数字延时方式可以灵活的对延时量进行动态调节,且具有很强的抗干扰能力。
数字延时的实现分成小数延时和整数延时,通过小数延时的精确控制可以实现超声声束间高精度的相位差。在数字延时技术中,延迟时间的精度对于检测分辨力有重要的影响。较低的相控延时精度,会带来较大的延时量化误差,从而产生离散的误差旁瓣,降低图像的动态范围;除此以外,延时精度直接影响相控系统的空间分辨力,延时精度越低,会导致在焦点之间出现较大的聚焦盲区。
实现数字整数延时比较简单,但是实现数字小数小时相对则比较的困难。目前主要有以下几种实现小数延时的方法:流水线式采样延时聚焦、采样数据内插聚焦、CORDIC坐标变换算法以及多相滤波技术等。上述的这几种方法不仅需要很高的运算量和存储器的支持,而且并未从根本上提高超声聚焦的延时精度。
FPGA(Field Programmable Gate Array),即现场可编程门阵列。它是作为ASIC(专用集成电路)领域中的一种半定制电路而出现的,一方面解决了定制电路缺乏灵活性的不足,又克服了原有可编程器件资源有限的特点。FPGA在数字电路开发中有着越来越重要地位。
发明内容
本发明所要解决的技术问题是:针对现有技术的缺陷,在使用较少的硬件资源的同时,提供一种能够实现高精度超声整数与小数精确延时的系统及其方法。本发明通过对数据采样进行高精度的相位控制,实现了高精度的小数延时;通过对读出数据的地址偏移控制,实现了精确的整数延时。以流水线的方式分离小数延时和整数延时,极大的提高了对超声回波信号处理的效率。本发明可以显著的提高相控阵聚焦和偏转的精度,能够有效的改善相控阵系统的延时量化精度和空间分辨率。
本发明为解决上述技术问题采用以下技术方案:
一种超声信号整数与小数精确延时系统,包括主控计算机、探头和前放电路,还包括控制单元、小数延时单元、ADC采样单元和整数延时单元;
其中,所述控制单元接入全局时钟信号,用于存储由主控计算机加载的延时参数,将延时参数分别输出给小数延时单元和整数延时单元,并根据设定的时序分别对ADC采样单元和整数延时单元输出控制信号;
所述小数延时单元根据控制单元输出的小数延时参数,生成高精度延时时钟,并将时钟信号分别传输给ADC采样单元和整数延时单元;
所述ADC采样单元以小数延时单元输出的时钟信号为采样基准,对经过探头和前放电路后形成的超声回波信号进行数字量化,并将数字量化后的数据输出给整数延时单元;
所述整数延时单元根据小数延时单元产生的时钟信号,将ADC采样单元数字量化后的数据写入,并根据控制单元输出的整数延时参数,将数据进行整数延时输出。
作为本发明的进一步优选方案,所述小数延时单元包括:PLL锁相环、反相器阵列、MUX选择器和ODELAY微调单元;
其中,所述PLL锁相环对输入的全局时钟信号进行移位,得到时钟信号,并将时钟信号输出到反相器阵列和MUX选择器;
所述反相器阵列用于对PLL锁相环输出的时钟信号进行反向处理,经过反向处理的时钟信号输出到MUX选择器;
所述MUX选择器根据加载的小数延时参数对上述的时钟信号进行选择,从而获得相应的小数延时时钟,再将选择后的小数延时时钟输出并传输到ODELAY微调单元;
所述ODLEAY微调单元对MUX选择器传输的小数延时时钟进行延时微调,从而获得高精度的采样时钟。
作为本发明的进一步优选方案,所述整数延时单元包括:双端口RAM、写入地址生成单元和读出地址产生单元;
其中,双端口RAM用于数据的暂存,根据小数延时单元输出的小数延时时钟将ADC采样单元数字量化后的数据写入到对应的写入地址中,并根据读出地址,读出对应地址中的暂存数据;
所述写入地址生成单元根据采样开始信号,顺序产生双端口RAM的写入地址;
所述读出地址产生单元根据控制单元加载的整数延时参数和数据开始读信号从双端口RAM中读取对应地址的数据,并输出,得到对应的整数延时后的数据。
作为本发明的进一步优选方案,所述高精度延时时钟的精度为1ns。
作为本发明的进一步优选方案,所述时钟信号包括:0°相位、36°相位、72°相位、108°相位和144°相位五个不同相位差;对应的,反相后的时钟信号包括180°相位、216°相位、252°相位、288°相位和324°相位。
本发明还公开了一种基于所述超声信号整数与小数精确延时系统的延时方法,所述方法包括以下步骤:
步骤1:根据相控阵聚焦位置由主控计算机向控制单元加载相应的延时参数;
步骤2:小数延时单元根据控制单元中的小数延时参数输出对应的延时时钟,并输出给ADC采样电路和整数延时单元;
步骤3:整数延时单元将ADC采样数据顺序写入到其内部的双端口RAM中;
步骤4:整数延时单元根据控制单元中的整数延时参数,对双端口RAM中的数据进行有地址偏移的数据读出;
步骤5:延时后的数据进行数据合成计算,形成高精度的超声回波信号聚焦数据。
本发明采用以上技术方案与现有技术相比,具有以下技术效果:
(1)使用极少量的硬件电路实现高精度的超声信号整数与小时精确延时;
(2)采用流水线结构分段实现小数延时和整数延时,极大的提高了系统的数据;
(3)使用FPGA输入输出端口的ODELAY电路实现时钟信号的高精度微调;
(4)有效的改善检测系统的延时量化精度和空间分辨率。
附图说明
图1是本发明的超声信号整数与小数精确延时系统的总体结构框图;
图2是本发明的小数延时单元具体实施方式的结构框图;
图3是本发明的整数延时单元具体实施方式的结构框图;
图4是本发明的一个32通道相控系统具体实施实例的总体结构示意图。
具体实施方式
下面详细描述本发明的实施方式,所述实施方式的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的,仅用于解释本发明,而不能解释为对本发明的限制。
下面结合附图对本发明的技术方案做进一步的详细说明:
图1示出本发明的超声信号整数与小数精确延时系统的总体结构框图。
如图1所示,一种超声信号整数与小数精确延时系统100包括:控制单元101、小数延时单元102、ADC采样103和整数延时单元104。
其中,控制单元101用于存储由主控计算机加载的延时参数,并根据参数类型的不同分别输出给小数延时单元102和整数延时单元103;并根据既定的时序分别对ADC采样103和整数延时单元104输出采样开始信号和数据读开始信号。
小数延时单元102根据控制单元101输出的小数延时参数,生成精度达1ns的高精度延时时钟,并将生成的时钟信号分别传输给ADC采样103和整数延时单元104。
ADC采样103以小数延时单元102输出的采样时钟为采样基准,对经过探头以及前放电路后形成的超声回波信号进行数字量化,并将数字量化后的数据输出给整数延时单元104。
整数延时单元104根据小数延时单元102产生的小数延时时钟,将ADC采样102数字量化后的数据写入,并根据控制单元101输出的整数延时参数,将数据进行整数延时输出。
图2示出本发明的小数延时单元具体实施方式的结构框图。
如图2所示,小数延时单元200包括:PLL锁相环201、反相器阵列202、MUX选择器203和ODELAY微调单元204。
其中PLL锁相环201对输入的全局时钟信号进行移位,得到0°相位、36°相位、72°相位、108°相位和144°相位五个具有不同相位差的时钟信号,并将这五个时钟信号输出到反相器阵列202和MUX选择器203。
反相器阵列202用于对PLL锁相环201输出的五个时钟信号进行反向,对应得到180°相位、216°相位、252°相位、288°相位和324°相位五个时钟信号,并将这个五个时钟信号输出到MUX选择器203。
MUX选择器203根据加载的小数延时参数对上述的10个时钟进行选择,从而获得相应的小数延时时钟,将选择后的小数延时时钟输出并传输到ODELAY微调单元204。例如,输入的小数延时参数为0,则选择0°相位时钟输出,输入的小数延时参数为1,则选择36°相位时钟输出,以此类推。
ODLEAY微调单元204对MUX选择器203传输的小数延时时钟进行延时微调,以获得高精度的采样时钟。这是由于在过程中会引入不定的布局布线延时,所以需要将上一步骤的输出进一步的输入到ODELAY微调单元,通过对ODELAY微调单元的参数的精细配置,从而对延时时钟进行微调。
图3示出本发明的整数延时单元具体实施方式的结构框图。
如图3所示,整数延时单元300包括:双端口RAM301、写入地址生成单元302和读出地址产生单元303。
其中双端口RAM301用于数据的暂存,根据小数延时单元200输出的小数延时时钟将ADC采样103数字量化后的数据写入到对应的写入地址中,并根据读出地址,读出对应地址中的暂存数据。
写入地址生成单元302根据采样开始信号,顺序产生双端口RAM301的写入地址。
读出地址产生单元303根据控制单元101加载的整数延时参数和数据开始读信号从双端口RAM301中读取对应地址的数据,并输出,得到对应的整数延时后的数据。
图4示出本发明的一个32通道相控系统具体实施实例的总体结构示意图。
如图4所示一个32通道相控系统具体实施实例400包括:延时单元401、延时单元402、延时单元403、延时单元431、延时单元432等和延时参数装载和控制模块433。
其中延时单元401等一系列延时单元根据延时参数装载和控制模块433加载的延时参数,对数字量化后的数据进行整数和小数延时,并将延时后的32个通道的数据进行相应的声束合成处理得到相控聚焦数据,从而获得高精度的聚焦和偏转效果。
延时参数装载和控制模块433根据全局时钟信号、复位信号和参数装载接口对延时单元401等一系列延时单元进行延时参数的配置和控制。
本发明还公开了所述超声信号整数与小数精确延时系统所对应的延时方法,具体步骤包括:
步骤1:根据相控阵聚焦位置由主控计算机向控制单元加载相应的延时参数;
步骤2:小数延时单元根据控制单元中的小数延时参数输出对应的延时时钟,并输出给ADC采样电路和整数延时单元;
步骤3:整数延时单元将ADC采样数据顺序写入到其内部的双端口RAM中;
步骤4:整数延时单元根据控制单元中的整数延时参数,对双端口RAM中的数据进行有地址偏移的数据读出;
步骤5:延时后的数据进行数据合成计算,形成高精度的超声回波信号聚焦数据。
上面结合附图对本发明的实施方式作了详细说明,但是本发明并不限于上述实施方式,在本领域普通技术人员所具备的知识范围内,还可以在不脱离本发明宗旨的前提下做出各种变化。以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案内容,依据本发明的技术实质,在本发明的精神和原则之内,对以上实施例所作的任何简单的修改、等同替换与改进等,均仍属于本发明技术方案的保护范围之内。
Claims (3)
1.一种超声信号整数与小数精确延时系统,包括主控计算机、探头和前放电路,其特征在于:还包括控制单元、小数延时单元、ADC采样单元和整数延时单元;
其中,所述控制单元接入全局时钟信号,用于存储由主控计算机加载的延时参数,将延时参数分别输出给小数延时单元和整数延时单元,并根据设定的时序分别对ADC采样单元和整数延时单元输出控制信号;
所述小数延时单元根据控制单元输出的小数延时参数,生成高精度延时时钟,并将时钟信号分别传输给ADC采样单元和整数延时单元;所述小数延时单元包括:PLL锁相环、反相器阵列、MUX选择器和ODELAY微调单元;PLL 锁相环对输入的全局时钟信号进行移位,得到0°相位、36°相位、 72°相位、108°相位和 144°相位五个具有不同相位的时钟信号,并将这五个时钟信号输出到反相器阵列和 MUX 选择器;所述反相器阵列用于对 PLL 锁相环输出的五个时钟信号进行反相,对应得到180°相位、216°相位、252°相位、288°相位和 324°相位五个时钟信号,并将这个五个时钟信号输出到 MUX 选择器;所述MUX选择器根据加载的小数延时参数对上述的时钟信号进行选择,从而获得相应的小数延时时钟,再将选择后的小数延时时钟输出并传输到ODELAY微调单元;所述ODELAY微调单元对MUX选择器传输的小数延时时钟进行延时微调,从而获得高精度的延时时钟;
所述ADC采样单元以小数延时单元输出的时钟信号为采样基准,对经过探头和前放电路后形成的超声回波信号进行数字量化,并将数字量化后的数据输出给整数延时单元;
所述整数延时单元根据小数延时单元产生的时钟信号,将ADC采样单元数字量化后的数据写入,并根据控制单元输出的整数延时参数,将数据进行整数延时输出;该整数延时单元包括:双端口RAM、写入地址生成单元和读出地址产生单元;其中,双端口RAM用于数据的暂存,根据小数延时单元输出的小数延时时钟将ADC采样单元数字量化后的数据写入到对应的写入地址中,并根据读出地址,读出对应地址中的暂存数据;所述写入地址生成单元根据采样开始信号,顺序产生双端口RAM的写入地址;所述读出地址产生单元根据控制单元加载的整数延时参数和数据开始从双端口RAM中读取对应地址的数据,并输出,得到对应的整数延时后的数据。
2.如权利要求1所述的一种超声信号整数与小数精确延时系统,其特征在于:所述高精度延时时钟的精度为1ns。
3.一种基于权利要求1所述的超声信号整数与小数精确延时系统的延时方法,其特征在于:所述方法包括以下步骤:
步骤1:根据相控阵聚焦位置由主控计算机向控制单元加载相应的延时参数;
步骤2:小数延时单元根据控制单元中的小数延时参数输出对应的延时时钟,并输出给ADC采样电路和整数延时单元;
步骤3:整数延时单元将ADC采样数据顺序写入到其内部的双端口RAM中;
步骤4:整数延时单元根据控制单元中的整数延时参数,对双端口RAM中的数据进行有地址偏移的数据读出;
步骤5:延时后的数据进行数据合成计算,形成高精度的超声回波信号聚焦数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410845460.4A CN104407061B (zh) | 2014-12-31 | 2014-12-31 | 一种超声信号整数与小数精确延时系统及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410845460.4A CN104407061B (zh) | 2014-12-31 | 2014-12-31 | 一种超声信号整数与小数精确延时系统及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104407061A CN104407061A (zh) | 2015-03-11 |
CN104407061B true CN104407061B (zh) | 2018-02-06 |
Family
ID=52644708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410845460.4A Active CN104407061B (zh) | 2014-12-31 | 2014-12-31 | 一种超声信号整数与小数精确延时系统及其方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104407061B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106357335B (zh) * | 2015-07-17 | 2019-02-05 | 深圳市中兴微电子技术有限公司 | 一种信号时延调整方法及装置 |
CN105528313A (zh) * | 2015-12-18 | 2016-04-27 | 上海联影医疗科技有限公司 | 磁共振系统的时序控制单元、时序控制方法及磁共振系统 |
CN108768343A (zh) * | 2018-05-23 | 2018-11-06 | 成都玖锦科技有限公司 | 基于多相滤波器的高精度延时方法 |
CN108777569A (zh) * | 2018-05-23 | 2018-11-09 | 成都玖锦科技有限公司 | 基于多相滤波器的任意延时方法 |
CN109743125B (zh) * | 2019-01-31 | 2024-05-17 | 上海创远仪器技术股份有限公司 | 针对超大带宽无线信道仿真实现精确延时处理的电路结构 |
CN112702634B (zh) * | 2019-10-23 | 2023-10-20 | 西安诺瓦星云科技股份有限公司 | 图像显示方法、装置和系统以及显示屏控制器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1191970A (zh) * | 1996-12-30 | 1998-09-02 | 通用电气公司 | 为超声波束形成器提供动态可变时延的方法和设备 |
US6574579B1 (en) * | 1999-01-08 | 2003-06-03 | Advantest Corporation | Waveform generating device |
US7174229B1 (en) * | 1998-11-13 | 2007-02-06 | Agere Systems Inc. | Method and apparatus for processing interaural time delay in 3D digital audio |
CN101865998A (zh) * | 2010-05-19 | 2010-10-20 | 深圳市蓝韵实业有限公司 | 一种延时参数实时计算和流水线的多波束合成方法 |
CN103916199A (zh) * | 2014-03-18 | 2014-07-09 | 中国科学院国家天文台 | 一种天线信号的时延和相位调整装置与方法 |
-
2014
- 2014-12-31 CN CN201410845460.4A patent/CN104407061B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1191970A (zh) * | 1996-12-30 | 1998-09-02 | 通用电气公司 | 为超声波束形成器提供动态可变时延的方法和设备 |
US7174229B1 (en) * | 1998-11-13 | 2007-02-06 | Agere Systems Inc. | Method and apparatus for processing interaural time delay in 3D digital audio |
US6574579B1 (en) * | 1999-01-08 | 2003-06-03 | Advantest Corporation | Waveform generating device |
CN101865998A (zh) * | 2010-05-19 | 2010-10-20 | 深圳市蓝韵实业有限公司 | 一种延时参数实时计算和流水线的多波束合成方法 |
CN103916199A (zh) * | 2014-03-18 | 2014-07-09 | 中国科学院国家天文台 | 一种天线信号的时延和相位调整装置与方法 |
Non-Patent Citations (1)
Title |
---|
基于数字延时锁相环的FPGA IO延时管理电路;王鹏翔 等;《复旦学报(自然科学版)》;20130831;第52卷(第4期);第497-498、501页 * |
Also Published As
Publication number | Publication date |
---|---|
CN104407061A (zh) | 2015-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104407061B (zh) | 一种超声信号整数与小数精确延时系统及其方法 | |
US7773435B2 (en) | Semiconductor memory devices for controlling latency | |
CN110097906A (zh) | 调节占空比的存储器装置和具有存储器装置的存储器系统 | |
JP2001184899A (ja) | テストインターフェイス回路およびこれを用いた半導体集積回路装置 | |
US7757144B2 (en) | System and method for testing integrated circuit modules comprising a plurality of integrated circuit devices | |
CN114424460A (zh) | 动态逐次逼近寄存器(sar)模数转换器(adc)(sar-adc)时钟延迟校准系统和方法 | |
WO2024016896A1 (zh) | 多相时钟产生电路及方法 | |
US7493461B1 (en) | Dynamic phase alignment for resynchronization of captured data | |
US8754656B2 (en) | High speed test circuit and method | |
KR101246986B1 (ko) | 고정 레이턴시 데이터 출력을 갖는 메모리 블록을 포함하는 메모리 소자 | |
US8307236B2 (en) | Oversampling-based scheme for synchronous interface communication | |
JP3633988B2 (ja) | 半導体ic試験装置のタイミングエッジ生成回路 | |
JPH05184568A (ja) | デジタル移相装置 | |
US9197212B2 (en) | Apparatus and method for correcting output signal of FPGA-based memory test device | |
JPS60100063A (ja) | テストパタ−ン発生装置 | |
JP3697328B2 (ja) | 超音波診断装置 | |
JP6340246B2 (ja) | メモリ制御回路、並びにメモリのデータ信号及びデータストローブ信号の位相制御方法 | |
JP2696091B2 (ja) | テストパターン発生装置および方法 | |
JP2696051B2 (ja) | テストパターン発生装置および方法 | |
CN114326508A (zh) | 超声相控阵的时序控制方法及装置、超声设备 | |
JP2004279155A (ja) | サンプリングデジタイザを使ったジッタ試験装置、方法及びこのサンプリングデジタイザを備えた半導体試験装置 | |
US20080263303A1 (en) | Linear combiner weight memory | |
JPH06268490A (ja) | 遅延時間発生装置 | |
Veggeberg et al. | Real-time noise source identification using field programmable gate array (FPGA) technology | |
JPH0221714A (ja) | 標本化周波数変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |