CN105528313A - 磁共振系统的时序控制单元、时序控制方法及磁共振系统 - Google Patents

磁共振系统的时序控制单元、时序控制方法及磁共振系统 Download PDF

Info

Publication number
CN105528313A
CN105528313A CN201510960222.2A CN201510960222A CN105528313A CN 105528313 A CN105528313 A CN 105528313A CN 201510960222 A CN201510960222 A CN 201510960222A CN 105528313 A CN105528313 A CN 105528313A
Authority
CN
China
Prior art keywords
delay
storer
magnetic resonance
address
resonance system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510960222.2A
Other languages
English (en)
Inventor
刘子盟
谢强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai United Imaging Healthcare Co Ltd
Original Assignee
Shanghai United Imaging Healthcare Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai United Imaging Healthcare Co Ltd filed Critical Shanghai United Imaging Healthcare Co Ltd
Priority to CN201510960222.2A priority Critical patent/CN105528313A/zh
Publication of CN105528313A publication Critical patent/CN105528313A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/20—Arrangements or instruments for measuring magnetic variables involving magnetic resonance
    • G01R33/44—Arrangements or instruments for measuring magnetic variables involving magnetic resonance using nuclear magnetic resonance [NMR]
    • G01R33/48—NMR imaging systems
    • G01R33/54—Signal processing systems, e.g. using pulse sequences ; Generation or control of pulse sequences; Operator console

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Magnetic Resonance Imaging Apparatus (AREA)

Abstract

本发明提供了一种磁共振系统的时序控制单元和时序控制方法。该磁共振系统的时序控制单元，包括一延时模块，该延时模块包括一存储器，该存储器具有一用于从该存储器读取数据的读取地址和一用于向该存储器写入数据的写入地址，其中该读取地址在该写入地址之前，且该写入地址与该读取地址之间具有一偏移值，该偏移值决定该延时模块的延时值。

Description

磁共振系统的时序控制单元、时序控制方法及磁共振系统
技术领域
本发明主要涉及磁共振系统，尤其是涉及一种磁共振系统的时序控制单元、时序控制方法及磁共振系统。
背景技术
时序控制单元是磁共振系统(MR)控制的核心部分，用来同步整个磁共振系统的控制。在磁共振系统成像前会将时序控制信息发送到时序控制单元，时序控制单元对上述时序控制信息进行处理，根据信息中的描述计算出梯度小信号和射频小信号，并按系统时序要求产生各个子系统所需要的控制信号。射频小信号和梯度小信号的时序控制需要严格按序列要求实现。由于信号链路或各个模块信号处理会产生各种延时，且在不同的系统中或不同的装机环境下这个延时的变化很大，因此需要实现宽范围的延时，并且实现延时的操作需要尽量灵活，以适应不同需求。并且，磁共振系统对梯度信号和射频信号的时序很敏感，对时序控制的精确度要求很高。
发明内容
本发明要解决的技术问题是提供一种磁共振系统的时序控制单元和时序控制方法，以满足时序控制的需求。
为解决上述技术问题，本发明提供了一种磁共振系统的时序控制单元，包括一延时模块，该延时模块包括一存储器，该存储器具有一用于从该存储器读取数据的读取地址和一用于向该存储器写入数据的写入地址，其中该读取地址在该写入地址之前，且该写入地址与该读取地址之间具有一偏移值，该偏移值决定该延时模块的延时值。
可选地，该延时模块还包括一个或多个延时单元以及延时选择单元，各延时单元串联在该存储器的输出端，且各延时单元的输出端还分别连接到该延时选择单元。
可选地，该延时单元为寄存器。
可选地，该延时模块还包括计数器，该计数器连接到该延时选择单元的输出端。
可选地，该延时模块还包括一个计数器，该计数器连接于该存储器的输出端。
本发明还提出一种磁共振系统，包括如上所述的时序控制单元。
本发明还提出一种磁共振系统的时序控制方法，适用于一时序控制单元，该方法包括：提供一存储器于该时序控制单元内；向该存储器的一写入地址写入数据；从该存储器的一读取地址开始读取数据，其中该读取地址在该写入地址之前，且该写入地址与该读取地址之间具有一偏移值，该偏移值决定该数据经过该时序控制单元后的延时值。
可选地，上述的磁共振系统的时序控制方法还包括使从该读取地址读出的数据经过一个或多个延时单元，各延时单元串联在该存储器的输出端，且各延时单元的输出端分别经过延时选择单元选择其中之一连接作为输出信号。
可选地，该延时单元为寄存器。
可选地，还包括使从该读取地址读出的数据存放在该存储器的输出端，且以计数器的计数值作为输出信号。
与现有技术相比，本发明通过存储器读取地址和写入地址之间的偏移值来控制延时，实现方法简单，且可以实现大范围的延时控制。
附图说明
图1示出本发明一实施例的磁共振系统的时序控制单元的结构。
图2示出图1所示时序控制单元的一种延时模块结构。
图3示出图1所示时序控制单元的另一种延时模块结构。
图4示出图1所示时序控制单元的另一种延时模块结构。
图5示出图1所示时序控制单元的另一种延时模块结构。
图6示出图1所示时序控制单元的另一种延时模块结构。
图7示出本发明一实施例的磁共振系统的结构。
图8示出本发明一实施例的磁共振系统的时序控制方法流程图。
具体实施方式
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的方式来实施，因此本发明不受下面公开的具体实施例的限制。
本发明的实施例描述磁共振系统的时序控制单元，它可以满足时序控制的范围和精度需求，尤其是磁共振系统的需求。
图1示出本发明一实施例的磁共振系统的时序控制单元的结构。参考图1所示，时序控制单元100包括信息缓冲模块102和延时模块104。延时模块104的输入端连接信息缓冲模块102。
时序控制单元100可从序列层获取生成序列所需的时序信息。这些时序信息例如包括系统延时信息、合成射频脉冲以及梯度脉冲的信息、采集信息以及监控信息。时序控制单元100收到时序信息后先将上述时序信息经过信息缓冲模块102缓存，然后将系统延时信息和触发信号解析出来。在延时模块104，根据上述不同信息的延时信息，将不同信息对应的触发信号进行延时，进而通过延时后的触发信号触发相应的操作。经过延时的信息已经按照序列需要进行了对齐。
图2示出图1所示时序控制单元的一种延时模块结构。参考图2所示，延时模块104包括一存储器202。存储器202具有一读取地址A和一写入地址A+B。在此读取地址A可以是存储器202的数据存储的起始地址，也可以是其他地址。读取地址A用于从存储器202读取数据。写入地址A+B用于向存储器202写入数据。读取地址A在写入地址A+B之前，二者之间具有偏移值B。偏移值B根据时序信息中的的延时信息来确定，即根据延时信息和读取地址A来计算写入地址，且该偏移值B决定了该延时模块的延时值。
具体来说，信息缓冲模块102是向延时模块104的存储器202的写入地址A+B写入数据；而读取数据时，是从存储器202的读取地址A开始读取数据。由于读取地址A在写入地址A+B之前，那么从地址A到A+B-1的读取过程将不会读到有效数据，直到读取到地址A+B内的数据才能得到有效数据。假设每次读取请求需要10μs，那么从地址A开始读取数据的时刻，到从地址A+B开始读取有效数据的时刻，会经过B*10μs的延时。这样，只要简单地设定偏移值B，就可设定写入存储器202的数据的延时。B的值最小可以为1，最大则取决于存储器的地址范围。因此，采用存储器的延时的范围可以做得很宽，且实现比较灵活。
图3示出图1所示时序控制单元的另一种延时模块结构。参考图3所示，延时模块104包括一存储器302、多个延时单元304以及延时选择单元306。存储器302具有一读取地址A和一写入地址A+B。在此读取地址A可以是存储器302的数据存储的起始地址，也可以是其他地址。读取地址A用于从存储器302读取数据。写入地址A+B用于向存储器302写入数据。读取地址A在写入地址A+B之前，二者之间具有偏移值B。偏移值B根据时序信息中的延时信息来确定，即根据延时信息和读取地址A来计算写入地址，且该偏移值B决定了该存储器302的延时值。有关存储器302的读取延时可以参考前一实施例，在此不再展开。
本实施例的特点是引入了更精细的延时。仍然假设存储器302是实现最低10μs(此时B＝1)的延时，那么选择延时低于10μs的延时单元304即可实现更精细的延时。通常的，可以选择延时为1μs的延时单元304，通过多个延时单元304，可以实现n*1μs的延时。回到图3所示，各延时单元304串联在存储器302的输出端，且各延时单元304的输出端还分别连接到延时选择单元306。延时选择单元306根据延时选择信号，可以从各个延时单元304中选择所需的延时单元的输出信号，从而实现所需的延时。从左端的第1个延时单元304开始，延时单元304依次实现1,2,3,...,nμs的延时。假设系统需要实现12μs的延时，存储器302的读取地址和写入地址分别为A、A+1，通过存储器302读取地址和写入地址之间的偏移值可以实现10μs的延时，然后延时选择单元306根据延时选择信号来选择所需的延时单元输出信号，如果每个延时单元304的延时为1μs，那么延时选择单元306选择第二个延时单元304输出数据，即可实现12μs的延时。即在此实施例中，存储器302可以实现10μs级别的延时，延时选择单元306可以控制延时单元304实现μs级别的延时。
可以理解的，延时单元304的延时是可以根据需要设定的，因此通过存储器和延时单元的组合，本实施例同时具有范围大和精度高的优点。
图4示出图1所示时序控制单元的另一种延时模块结构。参考图4所示，延时模块104包括一存储器402、多个寄存器404和延时选择单元406。存储器402具有一读取地址A和一写入地址A+B。在此读取地址A可以是存储器402的数据存储的起始地址，也可以是其他地址。读取地址A用于从存储器402读取数据。写入地址A+B用于向存储器402写入数据。读取地址A在写入地址A+B之前，二者之间具有偏移值B。偏移值B根据时序信息中的的延时信息来确定，即根据延时信息和读取地址A来计算写入地址，且该偏移值B决定了该存储器402的延时值。有关存储器402、寄存器404的延时实现过程可以参考图3所示实施例，在此不再展开。通过存储器和寄存器的组合，本实施例同时具有延时范围宽和精度高的优点。
图5示出图1所示时序控制单元的另一种延时模块结构。参考图5所示，延时模块还可以包括计数器508，计数器508与延时选择单元506的输出端相连接。仍然假设存储器502是实现最低10μs(此时B＝1)的延时，每个寄存器504实现1μs的延时，如果系统需要实现11.8的延时，那么存储器502的读取地址和写入地址分别为A、A+1，通过存储器读取地址和写入地址之间的偏移值可以实现10μs的延时；延时选择单元506根据延时选择信号，选择第一个寄存器输出数据，实现1μs的延时；在该输出数据到达延时选择单元输出端时，延时选择单元506输出一个有效信号，此时计数器508开始计时，假设时钟周期是100ns，即每过100ns产生一个时钟上升沿，计数器计数值加1，那么当计数器计数值为8时，即经过0.8μs后，将延时选择单元输出端的数据输出。延时模块实现了11.8μs的延时。
图6示出图1所示时序控制单元的另一种延时模块结构。参考图6所示，也可以仅使用计数器来实现更精细的延时，通过统计时钟上升沿个数实现延时。具体来讲，仍然假设存储器602是实现最低10μs(此时B＝1)的延时，延时模块需要实现10.8μs的延时，存储器的读取地址和写入地址分别为A、A+1，通过存储器读取地址和写入地址之间的偏移值可以实现10μs的延时，从存储器的读取地址A开始读取数据时，当读取到地址A+1中存放的数据时，即实现了10μs的延时，存储器602将上述数据输出至存储器的输出端，并产生一个有效信号，此时计数器604开始计时，假设时钟周期是100ns，即每过100ns产生一个时钟上升沿，计数器计数值加1，那么当计数器计数值为8时，即经过0.8μs后，将数据输出。延时模块实现了10.8μs的延时。本实施例中，无需采用寄存器和延时选择单元，即可实现更加精细的延时要求，结构更加简单。
本发明实施例，还提供一种磁共振系统，其利用上述延时模块，来控制延时，进而实现数据的对齐。图7示出本发明一实施例的磁共振系统的结构。参考图7所示，本发明实施例，还提供一种磁共振系统，包括序列层702、时序控制单元704、梯度信号处理模块706、射频信号处理模块708、采集信号处理模块710、梯度功率放大器712、射频功率放大器714、梯度线圈716、射频线圈718。其中，序列层702将生成序列所需的时序信息发送到时序控制单元704，时序控制单元704根据前述延时模块，实现信息时序对齐，并且根据经过时序对齐的信号计算出梯度小信号、射频小信号，然后将梯度小信号、射频小信号和采集信号分别发送给梯度信号处理模块706、射频信号处理模块708、采集信号处理模块710，梯度信号处理模块706对梯度小信号进行处理后发送给梯度放大器712，梯度放大器712用于驱动梯度线圈716，进而产生磁共振系统成像所需的梯度场；射频信号处理模块708对射频小信号进行处理后发送给射频功率放大器714，射频功率放大器714用于驱动射频线圈718，进而产生磁共振系统成像所需的射频场；采集信号处理模块710控制射频信号的采集。
从另一个角度看，本发明提供一种磁共振系统的时序控制方法，适用于一时序控制单元，图8示出本发明一实施例的磁共振系统的时序控制方法流程图。参考图8所示，本实施例的方法包括以下步骤：
在步骤801，提供一存储器于该时序控制单元内；
在步骤802，向该存储器的一写入地址写入数据；
在步骤803，从该存储器的一读取地址开始读取数据，其中该读取地址在该写入地址之前，且该写入地址与该读取地址之间具有一偏移值，该偏移值决定该数据经过该时序控制单元后的延时值。
较佳的，上述方法还包括使从该读取地址读出的数据经过一个或多个延时单元，各延时单元串联在该存储器的输出端，且各延时单元的输出端分别经过延时选择单元选择其中之一作为输出信号。
较佳的，上述方法还包括使从该读取地址读出的数据存放在该存储器的输出端，且以计数器的计数作为输出信号。
虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (10)

1.一种磁共振系统的时序控制单元，包括一延时模块，该延时模块包括一存储器，该存储器具有一用于从该存储器读取数据的读取地址和一用于向该存储器写入数据的写入地址，其中该读取地址在该写入地址之前，且该写入地址与该读取地址之间具有一偏移值，该偏移值决定该延时模块的延时值。
2.如权利要求1所述的磁共振系统的时序控制单元，其特征在于，该延时模块还包括一个或多个延时单元以及延时选择单元，各延时单元串联在该存储器的输出端，且各延时单元的输出端还分别连接到该延时选择单元。
3.如权利要求2所述的磁共振系统的时序控制单元，其特征在于，该延时单元为寄存器。
4.如权利要求2或3所述的磁共振系统的时序控制单元，其特征在于，该延时模块还包括计数器，该计数器连接到该延时选择单元的输出端。
5.如权利要求1所述的磁共振系统的时序控制单元，其特征在于，该延时模块还包括一个计数器，该计数器连接于该存储器的输出端。
6.一种磁共振系统，包括如权利要求1-5任一项所述的时序控制单元。
7.一种磁共振系统的时序控制方法，适用于一时序控制单元，该方法包括：
提供一存储器于该时序控制单元内；
向该存储器的一写入地址写入数据；
从该存储器的一读取地址开始读取数据，其中该读取地址在该写入地址之前，且该写入地址与该读取地址之间具有一偏移值，该偏移值决定该数据经过该时序控制单元后的延时值。
8.如权利要求7所述的磁共振系统的时序控制方法，其特征在于，还包括使从该读取地址读出的数据经过一个或多个延时单元，各延时单元串联在该存储器的输出端，且各延时单元的输出端分别经过延时选择单元选择其中之一作为输出信号。
9.如权利要求8所述的磁共振系统的时序控制方法，其特征在于，该延时单元为寄存器。
10.如权利要求7所述的磁共振系统的时序控制方法，其特征在于，还包括使从该读取地址读出的数据存放在该存储器的输出端，且以计数器的计数值作为输出信号。
CN201510960222.2A 2015-12-18 2015-12-18 磁共振系统的时序控制单元、时序控制方法及磁共振系统 Pending CN105528313A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510960222.2A CN105528313A (zh) 2015-12-18 2015-12-18 磁共振系统的时序控制单元、时序控制方法及磁共振系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510960222.2A CN105528313A (zh) 2015-12-18 2015-12-18 磁共振系统的时序控制单元、时序控制方法及磁共振系统

Publications (1)

Publication Number Publication Date
CN105528313A true CN105528313A (zh) 2016-04-27

Family

ID=55770551

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510960222.2A Pending CN105528313A (zh) 2015-12-18 2015-12-18 磁共振系统的时序控制单元、时序控制方法及磁共振系统

Country Status (1)

Country Link
CN (1) CN105528313A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101547296A (zh) * 2008-03-26 2009-09-30 晨星软件研发(深圳)有限公司 延迟闭锁回路的电路及方法
CN201623793U (zh) * 2010-02-06 2010-11-03 大连科迪视频技术有限公司 3g-sdi高清数字视音频延时器
CN104407061A (zh) * 2014-12-31 2015-03-11 南通友联数码技术开发有限公司 一种超声信号整数与小数精确延时系统及其方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101547296A (zh) * 2008-03-26 2009-09-30 晨星软件研发(深圳)有限公司 延迟闭锁回路的电路及方法
CN201623793U (zh) * 2010-02-06 2010-11-03 大连科迪视频技术有限公司 3g-sdi高清数字视音频延时器
CN104407061A (zh) * 2014-12-31 2015-03-11 南通友联数码技术开发有限公司 一种超声信号整数与小数精确延时系统及其方法

Similar Documents

Publication Publication Date Title
CN106992770B (zh) 时钟电路及其传输时钟信号的方法
US11016525B1 (en) Clock control circuit and clock control method
CN101877633B (zh) 信号同步的方法和系统、及信号接收装置和信号发送装置
US20140253387A1 (en) High-resolution link-path delay estimator and method for estimating a signal-path delay
US8205110B2 (en) Synchronous operation of a system with asynchronous clock domains
CN114113802B (zh) 测试电路、测试装置及其测试方法
US20220068419A1 (en) Test circuit, test device and test method thereof
CN212622809U (zh) 检测电路
EP3751382A1 (en) Sequence signal generator and sequence signal generation method
CN110045782B (zh) 一种数据读写同步电路及数据读写方法
US9837170B2 (en) Systems and methods for testing performance of memory modules
CN105528313A (zh) 磁共振系统的时序控制单元、时序控制方法及磁共振系统
US20230018203A1 (en) Asynchronous asic
CN114168506B (zh) 多通道dma控制传输装置
CN106847319B (zh) 一种fpga电路及窗口信号调整方法
US20070255867A1 (en) Early HSS Rx Data Sampling
EP4202602A1 (en) Integrated circuit reset method and integrated circuit
CN102754407B (zh) 串行接收机及其方法与通信系统
US7058149B2 (en) System for providing a calibrated clock and methods thereof
US20140093003A1 (en) Data transmission between asynchronous environments
WO2021115127A1 (zh) 数据采集的方法、装置、设备和存储介质
KR101752580B1 (ko) 메모리 디바이스에 대한 전력 관리
US5487163A (en) Fast synchronization of asynchronous signals with a synchronous system
KR101506337B1 (ko) 스마트 카드 시스템 및 그 구동 방법
CN103248343A (zh) 用于校正时钟占空比的边沿选择技术

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160427