CN108768343A - 基于多相滤波器的高精度延时方法 - Google Patents
基于多相滤波器的高精度延时方法 Download PDFInfo
- Publication number
- CN108768343A CN108768343A CN201810501451.1A CN201810501451A CN108768343A CN 108768343 A CN108768343 A CN 108768343A CN 201810501451 A CN201810501451 A CN 201810501451A CN 108768343 A CN108768343 A CN 108768343A
- Authority
- CN
- China
- Prior art keywords
- delay
- filter
- coefficient
- integer
- decimal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/0009—Time-delay networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H2017/0072—Theoretical filter design
- H03H2017/0081—Theoretical filter design of FIR filters
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
本发明特别涉及一种基于多相滤波器的高精度延时方法,包括如下步骤:(A)将延时分解为整数延时和小数延时;(B)将原型FIR滤波器分解为I相滤波器,每相的滤波器系数个数为K;(C)根据多相滤波器的I和小数延时Δ,计算多相滤波器的输入路数j;(D)将整数延时d和小数延时对应的滤波器系数Pj(k)配置到相应的位置;(E)将输入信号通过d级级联寄存器或者FIFO后输出获得整数倍延时d·Ts;(F)将经过整数倍延时的信号再通过系数为Pj(k)的滤波器后输出即可。本发明大大降低了运算量,运算量降低了I倍,可满足阵列信号延时等应用的要求,便于软件及FPGA实现,有着重要的工程应用价值。
Description
技术领域
本发明涉及数字信号处理技术领域,特别涉及一种基于多相滤波器的高精度延时方法。
背景技术
在数字信号处理领域,对信号的延时处理是比较常用也是非常重要的,延时处理在相控阵天线的波束成型、延时相关、多通道相参校准、数字接收器的时间调整等方面均有广泛的应用。在这些应用中,大部分应用对延时的精度具有较高的要求,而传统的整数延时是采用数字方式进行延时,但现有的A/D采样速率是有限的,不可能无限高,因此延时精度受到限制。
参阅图1a、1b,为了提升延时精度,一般采用内插、滤波、延时、抽取的方式,通过增加信号的采样率来降低延时步进并保证输出采样率与输入采样率相一致,从而使得延时精度不再受限于原始采样时钟周期。其流程大致如下:
1、将延时分解为粗延时d·Ts和细延时Δ·Ts;
2、将信号进行d个采样点的粗延时;
3、进行细延时:
(1)将信号进行I倍内插提高采样率,缩小采样时间为
(2)计算当前采样率下细延时Δ·Ts对应的整数倍个T′s,即Δ·Ts≈d′·T′s;
(3)将内插后的信号进行整数倍d′采样点的延时;
4、对延时后的信号进行I倍抽取,获取原采样率下延时后的信号。
这种方法的优点是能够不受限于原始信号的采样率,其缺点也比较明显,即内插滤波的运算量大。
发明内容
本发明的目的在于提供一种延时精度高、性能较好、运算量少的基于多相滤波器的高精度延时方法。
为实现以上目的,本发明采用的技术方案为:1、一种基于多相滤波器的高精度延时方法,包括如下步骤:(A)将延时分解为整数延时和小数延时:T=d·Ts+Δ·Ts,获得整数延时d和小数延时Δ;(B)将原型FIR滤波器分解为I相滤波器,每相的滤波器系数个数为K,经过多相分解之后的滤波器系数通过以下映射方式获得:Pi(k)=h(k·I+i);i=0,1,...,I-1;k=0,1,...,K-1,其中h(k·I+i)为FIR滤波器系数;(C)根据多相滤波器的I和小数延时Δ,计算多相滤波器的输入路数j:j=round(Δ·I),其中round()为四舍五入取整;(D)将整数延时d和小数延时对应的滤波器系数Pj(k)配置到相应的位置;(E)将输入信号通过d级级联寄存器或者FIFO后输出获得整数倍延时d·TS;(F)将经过整数倍延时的信号再通过系数为Pj(k)的滤波器后输出即可。
与现有技术相比,本发明存在以下技术效果:本发明将延时精度从TS提升为TS/I,同时只需要进行K个系数的滤波器即可,在相同的精度下,原始内插滤波器则需要进行M=K·I个系数的滤波,大大降低了运算量,运算量降低了I倍,可满足阵列信号延时等应用的要求,便于软件及FPGA实现,有着重要的工程应用价值。
附图说明
图1a、1b是现有技术中两种多相内插滤波器的结构示意图;
图2是本发明的信号延时实现框图;
图3是本发明的整数延时的实现框图;
图4是本发明的小数延时的实现框图;
图5是将原型滤波器分解为I个多相结构的子滤波器示意图。
具体实施方式
下面结合图2至图5,对本发明做进一步详细叙述。
参阅图2,一种基于多相滤波器的高精度延时方法,包括如下步骤:(A)将延时分解为整数延时和小数延时:T=d·TS+Δ·TS,获得整数延时d和小数延时Δ,其中TS为采样周期;设计原型FIR滤波器h(n),此为固定滤波器系数,可先采用matlab等工具设计好,(B)将原型FIR滤波器分解为I相滤波器,每相的滤波器系数个数为K,经过多相分解之后的滤波器系数通过以下映射方式获得:Pi(k)=h(k·I+i);i=0,1,...,I-1;k=0,1,...,K-1,其中h(k·I+i)为FIR滤波器系数,这里的I和K都是正整数;(C)根据多相滤波器的I和小数延时Δ,计算多相滤波器的输入路数j:j=round[(Δ·TS)/(TS/I)]=round(Δ·I),其中round()为四舍五入取整;(D)将整数延时d和小数延时对应的滤波器系数Pj(k)配置到相应的位置;(E)将输入信号通过d级级联寄存器或者FIFO后输出获得整数倍延时d·TS;(F)将经过整数倍延时的信号再通过系数为Pj(k)的滤波器后输出即可,这样就可以在原整数延时的基础上实现小数延时j·TS/I。最后获得的信号总延时为d·TS+j·TS/I。本发明将延时精度从TS提升为TS/I,同时只需要进行K个系数的滤波器即可,在相同的精度下,原始内插滤波器则需要进行M=K·I个系数的滤波,大大降低了运算量,运算量降低了I倍,可满足阵列信号延时等应用的要求,便于软件及FPGA实现,有着重要的工程应用价值。以上步骤中,步骤A-D是初始化的过程,可以在软件中完成,且只需要一次;对于信号的延时处理主要是通过整数延时以及一个滤波器完成的,即步骤E和步骤F。因此运算量比较小。
具体地,在设计原型滤波器时,一般原型FIR滤波器的系数个数M正好可以分解为两个整数相乘,这样就可以保证进行I相分解时,每相的滤波器个数相等。但也有可能存在不能分解的情况,即所述的步骤B中,若原型FIR滤波器的系数个数M不能够分解为两个整数I和K相乘,则需要对原型FIR滤波器系数补零来实现M′=I·K,其中M′为补零后的滤波器系数个数。
整数延时比较简单,可以通过采用移位寄存器或者FIFO的方式,直接对原始信号按采样点进行搬移即可。整数延时下,信号延时量为d·TS,其中d为正整数。在实际实现中,如果d比较小,可以采用d级移位寄存器进行实现,如图3所示。如果d过大,可以采用存储器代替寄存器进行长时间延时。即采用FIFO实现,其步骤如下:(E1)将输入信号缓存到FIFO中,FIFO的存储深度大于整数延时d,否则会溢出;(E2)等待整数延时d后,再将数据从FIFO中读取出来并输出即完成延时。
下面从原理上来详细阐述下以上流程。假设原型FIR滤波器的数字个数为M,将其分解为I相滤波器,每相的滤波器系数个数为K,则M=K·I。经过多相分解之后的滤波器系数可以通过以下映射方式获得:Pi(k)=h(k·I+i);i=0,1,...,I-1;k=0,1,...,K-1,其中h(k·I+i)为FIR滤波器系数。
因此,可以将该映射按自然顺序填充相继的列将一维序列h(n)(FIR滤波器系数)映射为I行K列的二维数组,每一行的K个值为一个子滤波器的系数,原FIR滤波器则分解为I个多相结构的子滤波器,如图5所示。
据传统的多相滤波器延时原理可知,输入的信号先提升采样率、延时后还需要再进行抽取,实际处理时没有必要对原始的信号采样率进行提升。因此,本发明在此基础上进行优化,参见多相内插滤波器第二种结构即图1b,由于该内插滤波器在开关转换之后输出采样率相比输入提升了I倍,同时由于输出是由开关输入I路原始采样率信号合成,因此开关转换之前的I路输出信号之间具有严格的延时关系:即具有不同延时,假设第0路信号的延时为0,则第一路信号延时为TS/I,第二路信号延时为2Ts/I,…,第I-1路信号延时为(I-1)Ts/I。
本发明通过开关直接固定连接在当前相应的位置即可实现对输入信号的固定延时,如图4所示。当Δ·Ts=j·TS/I时,将开关固定连接在第j路输出,如图4中实线所示,则得到对输入进行j·Ts/I延时的输出。该多相滤波器经过分解后,Pj(k)即为用于计算延时为j·Ts/I的子滤波器。
Claims (3)
1.一种基于多相滤波器的高精度延时方法,包括如下步骤:
(A)将延时分解为整数延时和小数延时:T=d·TS+Δ·TS,获得整数延时d和小数延时Δ;
(B)将原型FIR滤波器分解为I相滤波器,每相的滤波器系数个数为K,经过多相分解之后的滤波器系数通过以下映射方式获得:
Pi(k)=h(k·I+i);i=0,1,...,I-1;k=0,1,...,K-1
其中h(k·I+i)为FIR滤波器系数;
(C)根据多相滤波器的I和小数延时Δ,计算多相滤波器的输入路数j:j=round(Δ·I),其中round()为四舍五入取整;
(D)将整数延时d和小数延时对应的滤波器系数Pj(k)配置到相应的位置;
(E)将输入信号通过d级级联寄存器或者FIFO后输出获得整数倍延时d·TS;
(F)将经过整数倍延时的信号再通过系数为Pj(k)的滤波器后输出即可。
2.如权利要求1所述的基于多相滤波器的高精度延时方法,其特征在于:所述的步骤B中,若原型FIR滤波器的系数个数M不能够分解为两个整数I和K相乘,则需要对原型FIR滤波器系数补零来实现M′=I·K,其中M′为补零后的系数个数。
3.如权利要求1所述的基于多相滤波器的高精度延时方法,其特征在于:所述的步骤E中,输入信号采用FIFO获得整数倍延时的步骤如下:
(E1)将输入信号缓存到FIFO中,FIFO的存储深度大于整数延时d;
(E2)等待整数延时d后,再将数据从FIFO中读取出来并输出即可。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810501451.1A CN108768343A (zh) | 2018-05-23 | 2018-05-23 | 基于多相滤波器的高精度延时方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810501451.1A CN108768343A (zh) | 2018-05-23 | 2018-05-23 | 基于多相滤波器的高精度延时方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108768343A true CN108768343A (zh) | 2018-11-06 |
Family
ID=64005105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810501451.1A Pending CN108768343A (zh) | 2018-05-23 | 2018-05-23 | 基于多相滤波器的高精度延时方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108768343A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109743125A (zh) * | 2019-01-31 | 2019-05-10 | 上海创远仪器技术股份有限公司 | 针对超大带宽无线信道仿真实现精确延时处理的电路结构 |
CN110113029A (zh) * | 2019-05-07 | 2019-08-09 | 中国科学院电子学研究所 | 一种fir抽取滤波器的数据处理方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1297626A1 (en) * | 2000-03-27 | 2003-04-02 | Telefonaktiebolaget LM Ericsson (publ) | Sample rate conversion method and apparatus |
US7174229B1 (en) * | 1998-11-13 | 2007-02-06 | Agere Systems Inc. | Method and apparatus for processing interaural time delay in 3D digital audio |
US20080224750A1 (en) * | 2007-03-13 | 2008-09-18 | M/A-Com, Inc. | Digital delay architecture |
US20100249596A1 (en) * | 2009-03-24 | 2010-09-30 | Texas Instruments Incorporated | Receive beamformer for ultrasound having delay value sorting |
CN104407061A (zh) * | 2014-12-31 | 2015-03-11 | 南通友联数码技术开发有限公司 | 一种超声信号整数与小数精确延时系统及其方法 |
US20160277007A1 (en) * | 2015-03-20 | 2016-09-22 | Texas Instruments Incorporated | Systems and Methods of Variable Fractional Rate Digital Resampling |
CN106411379A (zh) * | 2016-09-29 | 2017-02-15 | 电子科技大学 | 一种降低硬件资源消耗的宽带波束形成设计方法 |
CN107144821A (zh) * | 2017-04-07 | 2017-09-08 | 电子科技大学 | 宽带数字阵雷达中基于时延波束形成的高效接收通道 |
-
2018
- 2018-05-23 CN CN201810501451.1A patent/CN108768343A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7174229B1 (en) * | 1998-11-13 | 2007-02-06 | Agere Systems Inc. | Method and apparatus for processing interaural time delay in 3D digital audio |
EP1297626A1 (en) * | 2000-03-27 | 2003-04-02 | Telefonaktiebolaget LM Ericsson (publ) | Sample rate conversion method and apparatus |
US20080224750A1 (en) * | 2007-03-13 | 2008-09-18 | M/A-Com, Inc. | Digital delay architecture |
US20100249596A1 (en) * | 2009-03-24 | 2010-09-30 | Texas Instruments Incorporated | Receive beamformer for ultrasound having delay value sorting |
CN104407061A (zh) * | 2014-12-31 | 2015-03-11 | 南通友联数码技术开发有限公司 | 一种超声信号整数与小数精确延时系统及其方法 |
US20160277007A1 (en) * | 2015-03-20 | 2016-09-22 | Texas Instruments Incorporated | Systems and Methods of Variable Fractional Rate Digital Resampling |
CN106411379A (zh) * | 2016-09-29 | 2017-02-15 | 电子科技大学 | 一种降低硬件资源消耗的宽带波束形成设计方法 |
CN107144821A (zh) * | 2017-04-07 | 2017-09-08 | 电子科技大学 | 宽带数字阵雷达中基于时延波束形成的高效接收通道 |
Non-Patent Citations (5)
Title |
---|
(美)维纳•K•英格尔,约翰•G•普罗克斯著;刘树棠,陈志刚译: "《数字信号处理MATLAB版》", 31 July 2013, 西安交通大学出版社 * |
H. JOHANSSON AND F. HARRIS: "Polyphase Decomposition of Digital Fractional-Delay Filters", 《IEEE SIGNAL PROCESSING LETTERS》 * |
吴瑛: "《数字信号处理 第2版》", 31 December 2017, 西安电子科技大学出版社 * |
王晨: "宽带数字阵列可重构接收通道结构研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
高 磊: "高精度可变延时控制技术研究", 《全球定位系统》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109743125A (zh) * | 2019-01-31 | 2019-05-10 | 上海创远仪器技术股份有限公司 | 针对超大带宽无线信道仿真实现精确延时处理的电路结构 |
CN109743125B (zh) * | 2019-01-31 | 2024-05-17 | 上海创远仪器技术股份有限公司 | 针对超大带宽无线信道仿真实现精确延时处理的电路结构 |
CN110113029A (zh) * | 2019-05-07 | 2019-08-09 | 中国科学院电子学研究所 | 一种fir抽取滤波器的数据处理方法 |
CN110113029B (zh) * | 2019-05-07 | 2021-02-23 | 中国科学院电子学研究所 | 一种fir抽取滤波器的数据处理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104993827B (zh) | 模数转换器误差估计校正的装置及其方法 | |
JP3337424B2 (ja) | デジタル・フィルタ | |
CN100499371C (zh) | 一种可编程内插滤波器装置及其实现方法 | |
CN108768343A (zh) | 基于多相滤波器的高精度延时方法 | |
CN105991137A (zh) | 可变分数速率数字重采样的系统和方法 | |
CN102355443B (zh) | 一种数字通信系统中的联合滤波与定时同步实现方法 | |
CN104506161B (zh) | 复系数希尔伯特带通滤波器分数倍采样率转换方法 | |
CN108777569A (zh) | 基于多相滤波器的任意延时方法 | |
CN106130507B (zh) | 高速并行位同步滤波器时变系数更新环路 | |
CN103117972A (zh) | 一种矢量信号分析方法和装置 | |
CN105117196A (zh) | 一种基于FPGA的并行结构Sinc插值方法 | |
CN102130664B (zh) | 数据率转换装置及方法 | |
CN104717051B (zh) | 一种并行解调位同步中的插值估计方法 | |
CN105066990A (zh) | 一种适用于捷联惯性导航的高精度数字滤波器 | |
CN104769848B (zh) | 数模转换器 | |
CN106972840B (zh) | 一种采样率转换方法与装置 | |
CN104113333B (zh) | 一种直接数字频率合成器 | |
CN103916199A (zh) | 一种天线信号的时延和相位调整装置与方法 | |
CN105306058A (zh) | 一种基于时钟调相的高速数字信号采集系统 | |
US6829629B1 (en) | Comb filter system for decimating a sequence of digital input values to a sequence of digital output values by a non-integer factor | |
CN104061950A (zh) | 一种提高旋转变压器数字解码系统解码精度的方法 | |
CN110567362B (zh) | 应用于感应同步器的自动调幅方法、系统及介质 | |
US9030337B2 (en) | Multi-branch down converting fractional rate change filter | |
CN103595670B (zh) | 一种信号偏移校准方法和装置 | |
Alonso et al. | Parallel implementation of a sample rate conversion and pulse-shaping filter for high speed backhauling networks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181106 |
|
RJ01 | Rejection of invention patent application after publication |