DE3739725A1

DE3739725A1 - Anordnung zur ermittlung fehlerfreier digitaler elektrischer groessen bei einer mehrkanal-analog/digital-wandlung

Info

Publication number: DE3739725A1
Application number: DE19873739725
Authority: DE
Inventors: Heinz Allerdist
Original assignee: Mannesmann VDO AG
Current assignee: Mannesmann VDO AG
Priority date: 1987-11-24
Filing date: 1987-11-24
Publication date: 1989-06-08

Description

Die Erfindung betrifft eine Anordnung zur Ermittlung fehlerfrei er digitaler elektrischer Größen bei Benutzung eines Analog/Di gital-Wandlers mit einem programmgesteuerten Digital/Analog- Wandler und mit einem entsprechend dem Wandlerprogramm geschal teten Analog-Multiplexer, über den eines von mehreren auf je einem Kanal herankommenden analogen Spannungssignalen in den Analog/Digital-Wandler einführbar ist.

In dem "Taschenbuch der Nachrichtenverarbeitung" von K. Stein buch, herausgegeben im Springer-Verlag (Berlin/Göttingen/Heidel berg 1962), Seiten 775 und 776, ist das grundlegende Prinzip der Analog/Digital-Wandlung mit Hilfe eines programmgesteuer ten Digital/Analog-Wandlers erläutert. Dabei führt eine Steuer schaltung dem Eingang des Digital/Analog-Wandlers nacheinander sich um eine Einheit unterscheidene Zahlsignale zu, die nach ihrer Überführung in Spannungssignale bekannter Größe dem einen Eingang eines Komparators zugeleitet werden, während das umzu wandelnde Spannungssignal unbekannter Größe an den zweiten Ein gang des Komparators herangebracht wird. Entsprechend dem je weiligen Vergleich der beiden Spannungssignale schaltet der Kom parator die Steuerschaltung in der Weise, daß für den nächsten Vergleich die von ihr dem Digital/Analog-Wandler zugeleiteten Zahlsignale um eine Einheit abgeändert sind. Dies geschieht so lange, bis sich die beiden in den Komparator hineinlaufenden Spannungssignale um weniger als eine halbe Einheit unterschei den. In diesem Augenblick endet die Einwirkung des Komparators auf die Steuerschaltung, so daß diese die nunmehr erreichten Zahlsignale als elektrische Größe der Analog/Digital-Wandlung zur weiteren Auswertung auszugeben in der Lage ist.

Ferner ist bekannt, eine derartige Steuerschaltung aus einem Adressen-Register, einem Schieberegister und einem Inkrement- Register zusammenzusetzen und an dem zweiten Eingang des Kom parators, dem also das analoge Spannungssignal von unbekannter Größe zugeleitet wird, einen Analog-Multiplexer anzuschließen, der vom Adressen-Register aus passend eingestellt wird, damit der Analog/Digital-Wandler nacheinander von mehreren Signalka nälen genutzt werden kann.

Beim Arbeiten mit einer derartigen Anordnung treten infolge ir gendwelcher Temperatur-Schwankungen, Fremdspannungen oder aus anderen Gründen Fehler zutage. Wenn der am ersten Eingang des Komparators liegende Digital/Analog-Wandler nur acht Stufen enthält, bewirkt die Summe aller Fehler in den gesamten in Be tracht zu ziehenden Temperatur- und Spannungsbereichen eine Un sicherheit von z. B. ±3 Bits niederer Ordnung, was einem relativen Fehler von ±1,18% entspricht bei einem 8 Bit AD-Wanler.

Der Erfindung liegt die Aufgabe zugrunde, Maßnahmen zur Aus schaltung von Fehlern anzugeben, die durch einen Analog/Digital- Wandler der eingangs bezeichneten Art in die von ihm ausgegebe nen elektrischen Größen eingebracht werden.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß über ei nen vorgegebenen Kanal dem Analog-Multiplexer ein Referenz- Spannungssignal zuführbar ist, das nach seinem Durchgang durch den Analog-Multiplexer und den Analog/Digital-Wandler als digi tale Referenzgröße zumindest vorübergehend in einem Speicher ablegbar und gemeinsam mit einer weiteren digitalen Größe, die von einem auf einem anderen Kanal zugeführten analogen Span nungssignal abgeleitet ist, einem Prozessor zuführbar ist, der die Differenz aus der weiteren digitalen Größe und der im Spei cher abgelegten Referenzgröße bildet.

Zur Begünstigung der Arbeitsweise der Anordnung kann das Refe renzspannungssignal gemäß der Erfindung die halbe Größe eines auf einem der Kanäle herankommenden analogen Spannungssignals von maximaler Größe aufweisen.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dar gestellt und wird im folgenden ausführlich erläutert.

Die ein zige Figur enthält ein Blockschaltbild der Anordnung gemäß der Erfindung.

Das Blockschaltbild zeigt den Aufbau eines Analog/Digital-Wand lers 20, an dessen Eingang ein Analog-Multiplexer 10 angeschlos sen ist. Mehrere Quellen 18, 19 bzw. 21, die im Blockschaltbild als verstellbare ohmsche Widerstände wiedergegeben sind, führen auf einem Kanal 2′, 3′ oder 4′ eine analoge Spannung V ₂, V ₃, V ₄ unbekannter Größe, in vielen Fällen eine Meßspannung dem Ana log-Multiplexer 10 zu, der von Signalen aus einem Adressen-Regi ster 40 derart geschaltet wird, daß er vom Kanal 2′, 3′ oder 4′ aus nur eine analoge Spannung V ₂, V ₃ oder V ₄ zu einer Klemme + eines Komparators 12 hindurchgehen läßt. Obgleich im Block schaltbild nur die drei Quellen 18, 19 und 21 analoger Spannun gen gezeigt sind, können auch wesentlich mehr gleichartig am Analog-Multiplexer 10 angeschlossene Quellen und Kanäle vorhan den sein.

Eine weitere Klemme - des Komparators 12 empfängt eine analoge Spannung V _c aus einem Digital/Analog-Wandler 16, dem über ein Kabel 17 eine binärcodierte Dezimalzahl vorzugsweise in Form von 8 Bits aus einem Inkrement-Register 42 zugeleitet wird. Wie im Blockschaltbild angedeutet, kann das Inkrement-Register 42 natürlich aus zwei Abschnitten bestehen, von denen der eine als Inkrement-Register und der andere als Dekrement-Register wirk sam ist, was davon abhängig ist, ob die Spannungen V ₂, V ₃ und V ₄ nur eine Polarität oder beide Polaritäten annehmen können. Dementsprechend werden Ausgangsleitungen 22 und 24 des Inkre ment-Registers 42 gemeinschaftlich oder unabhängig voneinander mit Signalen beaufschlagt.

Der Digital/Analog-Wandler 16 überführt die binärcodierte Dezi malzahl aus dem Inkrement-Register 42 in die analoge Spannung V _c, die an der vierten Klemme - des Komparators 12 erscheint. Bei der Abgabe seiner Schaltsignale an den Analog-Multiplexer 10 führt das Adressen-Register 40 ein entsprechendes Signal ei nem Schieberegister 14 zu, von dem es auf eine binärco dierte Dezimalzahl voreingestellt wird, die einem maximalmögli chen Wert der auf dem angewählten Kanal 2′, 3′ oder 4′ erschei nenden Spannung V ₂, V ₃ oder V ₄ entspricht. Unter der Mitwir kung des Schieberegisters 14 wird die vom Inkrement-Register 42 dem Digital/Analog-Wandler 16 zugeleitete binärcodierte Dezimal zahl so oft um Eins verkleinert bzw. vergrößert, bis der Kompa rator 12 wahrnimmt, daß die beiden an seinen Klemmen + und - auftretenden Spannungen V _c und beispielsweise V ₃ sich um weniger als ½ unterscheiden; infolge dieser Wahrnehmung gibt der Kom parator 12 ein Sperrsignal an das Inkrement-Register 42 aus, wodurch es stillgesetzt wird und auf die Ausgangsleitungen 22 und 24 jene Dezimalzahl legt, die im Augenblick des Empfangs des Sperrsignals dem Digital/Analog-Wandler 16 zugeleitet wird.

Falls das Adressen-Register 40 den Analog-Multiplexer 10 auf ei nen Kanal 2′, 3′ oder 4′ eingestellt hatte, an dem jedoch keine Spannung anliegt, bleibt das Sperrsignal des Komparators 12 aus, und das Schieberegister 14 entwickelt stattdessen auf ei ner Leitung 23 ein das Ende der Zählung (= schrittweisen Wei terschaltens) angebendes Signal, um dem Adressen-Register 40 anzuzeigen, daß es den nächsten Kanal 2′, 3′ oder 4′ anwählen kann.

Man hat beobachtet, daß mitunter der Analaog/Digital-Wandler 20 und weit seltener auch der Analog-Multiplexer 10 fehlerhaft ar beiten, was auf Schwankungen der Umgebungstemperatur, auf Kriechströme, auf fremdinduzierte Spannungen oder ähnliche Ur sachen zurückgeführt wird. Derartige Fehler schleichen sich je doch, wie bemerkt wurde, relativ langsam in den zuvor erläuter ten bekannten Schaltungsaufbau ein. Um sie auszuschalten, wer den die anschließend beschriebenen Maßnahmen getroffen:

Gemäß der Erfindung ist vorgesehen, einen der zum Analog-Multi plexer 10 laufenden Kanäle zu einem Referenzkanal 1′ dadurch um zufunktionieren, daß ihm ständig eine Referenzspannung V _ref zu geführt wird, wie im Blockschaltbild gezeigt ist. Die Größe die ser Referenzspannung V _ref hängt von einem maximalmöglichen Wert V _max der auf die anderen Kanäle 2′, 3′ und 4′ zu legenden analo gen Spannungen V ₂, V ₃ bzw. V ₄ ab; vorzugsweise soll nämlich

V _ref = ½ V _max

betragen, um die von Fehlern zu befreiende Analog/Digital-Wand lung mit größter Zuverlässigkeit durchführen zu können.

Gemäß der Erfindung wird vom Adressen-Register 40 unmittelbar vor oder nach dem Anwählen eines der Kanäle 2′, 3′ oder 4′ am Analog-Multiplexer 10 zwecks Wandlung der an ihm liegenden ana logen Spannung V ₂, V ₃ oder V ₄ von normalerweise unbekannter Grö ße in eine binärcodierte Dezimalzahl, die vom Analog/Digital- Wandler 20 über die Ausgangsleitungen 22, 24 ausgegeben wird, die analoge Referenzspannung V _ref vom Referenzkanal 1′ über den Analog-Multiplexer 10 in den Analog/Digital-Wandler 20 ein gelassen. Die über die Ausgangsleitungen 22, 24 daraufhin aus gegebene Referenzzahl wird in binärcodierter Form durch eine oder mehrere Sammelleitungen 30 in einem Speicher RAM zumin dest vorübergehend an einem Platz abgelegt, der zuvor von einer Adresse aus dem Adressen-Register 40 willkürlich ausgewählt sein kann.

Ein ebenfalls an den Sammelleitungen 30 angeschlossener Prozes sor CPU empfängt aus dem Analog/Digital-Wandler 20 auf den Aus gangsleitungen 22, 24 unmittelbar zuvor oder danach eine binär codierte Dezimalzahl, die eine auf einem der Kanäle 2′, 3′ oder 4′ übertragene analoge Spannung V ₂, V ₃ oder V ₄ im allgemeinen unbekannter Größe angibt, und bildet die Zahlendifferenz mit der unmittelbar danach oder zuvor im Speicher RAM abgelegten Re ferenzzahl. Die so errechnete Zahlendifferenz gelangt in ihrer binärcodierten Form über die Sammelleitungen 30 in eine adres sierbare Ausgabeeinheit 44, die sie entsprechend einer aus dem Adressen-Register 40 oder dem Speicher RAM empfangenen Adresse auf einen von mehreren Ausgabe-Kanälen 46, 47, 48 legt. An den Sammelleitungen 30 kann auch ein nur dem Lesen dienender Spei cher ROM angeschlossen sein, wenn die Ausgabeeinheit 44 bei spielsweise derart adressiert werden soll, daß die errechneten Zahlendifferenzen in zyklischer Reihenfolge auf die Ausgabe-Ka näle 46, 47, 48 gelegt werden.

Obgleich der Analog/Digital-Wandler 20 zu jeder an einem der Kanäle 2′, 3′ oder 4′ angelegten analogen Spannung unmittelbar kurz zuvor oder danach zusätzlich einmal die leicht konstant zu haltende Referenzspannung V _ref 1 bearbeiten muß, lassen sich alle nicht übermäßig plötzlich in den Analog/Digital-Wandler 20 eintretenden Fehler mit der Anordnung gemäß der Erfindung aus merzen.

Falls bei der Analog/Digital-Wandlung die Fehler relativ lang sam in Erscheinung treten, kann es ausreichend sein, den Refe renzkanal 1′ gemeinsam mit allen am Analog-Multiplexer 10 an geschlosenen Kanälen 2′, 3′, 4′ (usw.) nur einmal mit dem Analog/ Digital-Wandler in Verbindung zu bringen. Folglich kann bei der Errechnung der Zahlendifferenzen für die Gesamtheit der Kanäle 2′, 3′, 4′ nur eine Differenzzahl herangezogen werden.

Claims

1. Anordnung zur Ermittlung fehlerfreier digitaler elektrischer Größen bei Benutzung eines Analog/Digital-Wand lers mit einem programmgesteuerten Digital/Analog-Wandler und mit einem entsprechend dem Wandlerprogramm geschalteten Analog- Multiplexer, über den eines von mehreren auf je einem Kanal herankommenden analogen Spannungssignalen in den Analog/Digital- Wandler einführbar ist, dadurch gekennzeichnet, daß über einen vorgegebenen Kanal (1′) dem Analog-Multiplexer (10) ein Referenz- Spannungssignal (V _ref) zuführbar ist, das nach seinem Durch gang durch den Analog-Multiplexer (10) und den Analog/Digital- Wandler (20) als digitale Referenzgröße zumindest vorübergehend in einem Speicher (RAM) ablegbar und gemeinsam mit einer wei teren digitalen Größe, die von einem auf einem anderen Kanal (2′, 3′ oder 4′) zugeführten analogen Spannungssignal (V ₂, V ₃ oder V ₄) abgeleitet ist, einem Prozessor (CPU) zuführbar ist, der die Differenz aus der weiteren digitalen Größe und der im Speicher (RAM) abgelegten Referenzgröße bildet.

2. Anordnung nach dem Anspruch 1, dadurch gekennzeich net, daß das Referenz-Spannungssignal (V _ref) die halbe Größe eines auf einem der Kanäle (2′, 3′ oder 4′) herankommenden ana logen Spannungssignals (V ₂, V ₃ oder V ₄) von maximalmöglicher Größe aufweist.

3. Anordnung nach dem Anspruch 1 oder 2, bei der von einem Adressen-Register der Analog-Multiplexer und ein Schiebe register anwählbar sind, das über ein Inkrement-Register den Di gital/Analog-Wandler schaltet, gekennzeichnet durch eine oder mehrere Sammelleitungen (30), an denen das Adressen-Register (40), das Inkrement-Register (42), der Speicher (RAM), der Pro zessor (CPU) und eine Ausgabeeinheit (44) angeschlossen sind, von der entsprechend aus dem Adressen-Register (40) oder dem Speicher (RAM) empfangenen Adressier-Signalen einer von mehre ren Ausgabe-Kanälen (46, 47, 48) anwählbar ist.

4. Anordnung nach dem Anspruch 3, dadurch gekennzeich net, daß an der bzw. den Sammelleitungen (30) ein nur dem Aus lesen dienender Speicher (ROM) angeschlossen ist, von dem mit Hilfe der Ausgabe-Einheit (44) die Ausgabe-Kanäle in zyklischer Reihenfolge anwählbar sind.