JP2580338Y2 - アナログ／ディジタル変換器のテスト装置 - Google Patents

アナログ／ディジタル変換器のテスト装置

Info

Publication number
JP2580338Y2
JP2580338Y2 JP1992031418U JP3141892U JP2580338Y2 JP 2580338 Y2 JP2580338 Y2 JP 2580338Y2 JP 1992031418 U JP1992031418 U JP 1992031418U JP 3141892 U JP3141892 U JP 3141892U JP 2580338 Y2 JP2580338 Y2 JP 2580338Y2
Authority
JP
Japan
Prior art keywords
data
self
test
analog
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1992031418U
Other languages
English (en)
Other versions
JPH0523633U (ja
Inventor
大根 韓
Original Assignee
エル・ジー・セミコン・カンパニー・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エル・ジー・セミコン・カンパニー・リミテッド filed Critical エル・ジー・セミコン・カンパニー・リミテッド
Publication of JPH0523633U publication Critical patent/JPH0523633U/ja
Application granted granted Critical
Publication of JP2580338Y2 publication Critical patent/JP2580338Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Analogue/Digital Conversion (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】本考案はアナログ／ディジタル変
換器内蔵型ワンチップマイクロコンピュータ（Ｏｎｅ−
ｃｈｉｐ Ｍｉｃｒｏ−ｃｏｍｐｕｔｅｒ）中のアナロ
グ／ディジタル（Ａ／Ｄ）変換器のテスト装置に関する
もので、詳しくは機能テスト段階（Ｆｕｎｃｔｉｏｎ
Ｔｅｓｔ Ｓｔｅｐ）時にディジタルパート（Ｐａｒ
ｔ）をすべてテストしてアナログ／ディジタル変換器の
ディジタルパートのすべての故障を検証し得るようにし
たアナログ／ディジタル変換器のテスト装置に関するも
のである。
【０００２】
【従来の技術】従来、アナログ／ディジタル変換器のテ
スト装置は、添付した図面の図２に示すように、マイク
ロコンピュータの内部データバス９を通じて入力される
アナログ入力選択データを貯蔵するアナログ入力選択レ
ジスタ１と、該アナログ入力選択レジスタ１の出力デー
タに基づいてアナログ入力端子（ＡＩＮ１−ＡＩＮ４）
を選択するマルチプレクサ２と、該マルチプレクサ２か
ら選択されたアナログ入力信号を基準電圧（Ｖｒｅｆ）
と比較する比較器６と、前記マイクロコンピュータから
内部データバス９を通じて入力されるＡ／Ｄ変換周期テ
ストデータを貯蔵するＡ／Ｄ変換周期レジスタ３と、該
Ａ／Ｄ変換周期レジスタ３に貯蔵されたＡ／Ｄ変換周期
テストデータに基づいて前記比較器６のイネーブルを制
御するためのＡ／Ｄ変換周期信号および前記基準電圧
（Ｖｒｅｆ）を発生させるためのＡ／Ｄ変換基準データ
を出力するとともに前記比較器６の出力電圧をディジタ
ルデータに変換させて結果データに出力するコントロー
ルロジック部４と、１ビットの変換が終わったときごと
に前記コントロールロジック部４から出力されたＡ／Ｄ
変換基準データをアナログ電圧に変換させて前記比較器
６に基準電圧（Ｖｒｅｆ）として出力するＤ／Ａ変換器
７と、前記コントロールロジック部４より順次に出力さ
れる８ビットのディジタルデータを貯蔵するＡ／Ｄ変換
結果レジスタ５と、前記コントロールロジック部４から
８ビットのＡ／Ｄ変換データが出力されるとインタラプ
ト信号を発生するインタラプト発生部８とから構成され
ている。
【０００３】このように構成された従来のアナログ／デ
ィジタル変換器のテスト装置は、図２に示すように、マ
イクロコンピュータの内部データバス９より入力される
アナログ入力選択データがアナログ入力選択レジスタ１
に順次に貯蔵され、該アナログ入力レジスタ１に貯蔵さ
れたアナログ入力選択データに基づいてマルチプレクサ
２がアナログ入力端子（ＡＩＮ１−ＡＩＮ４）を選択
し、選択されたアナログ入力端子を通じて入力されたア
ナログ入力信号は比較器６で基準電圧（Ｖｒｅｆ）と比
較されてコントロールロジック部４に入力される。
【０００４】このとき、前記マイクロコンピュータから
内部データバス９を通じて入力されるＡ／Ｄ変換周期テ
ストデータがＡ／Ｄ変換周期選択レジスタ３に貯蔵さ
れ、該Ａ／Ｄ変換周期レジスタ３に貯蔵されたＡ／Ｄ変
換周期テストデータに基づいてコントロールロジック部
４から前記比較器６のイネーブル制御のためのＡ／Ｄ変
換周期および前記基準電圧（Ｖｒｅｆ）発生のためのＡ
／Ｄ変換基準データが出力されるので、１ビットの変換
が終わったときごとに前記コントロールロジック部４か
ら出力されたＡ／Ｄ変換基準データがＤ／Ａ変換器７を
通じてアナログ電圧に変換されて前記比較器６に基準電
圧（Ｖｒｅｆ）として入力される。
【０００５】したがって、マルチプレクサ２により選択
されたアナログ入力信号と基準電圧（Ｖｒｅｆ）が比較
器６で比較されて二進信号としてコントロールロジック
部４に入力され、該コントロールロジック部４を通じて
ディジタルデータに変換された後、順次にＡ／Ｄ結果レ
ジスタ５に貯蔵される。このような過程を８回繰返すと
８ビットのデータ変換が完了されてＡ／Ｄ結果レジスタ
５には最上位ビット（ＭＳＢ）から最下位ビット（ＬＳ
Ｂ）までの８ビットデータが順次に貯蔵される。
【０００６】したがって、インタラプト発生部８は最上
位ビット（ＭＳＢ）から最下位ビット（ＬＳＢ）までの
８ビットデータ変換が完了されたことを示すインタラプ
ト信号を発生し、このときマイクロコンピュータが内部
データバス９を通じてＡ／Ｄ結果レジスタ５に貯蔵され
た８ビットのデータを読取ることによりアナログ／ディ
ジタル変換ロジックに対する検証をする。
【０００７】
【考案が解決しようとする課題】しかしながら、このよ
うな従来のアナログ／ディジタル変換器内蔵型マイクロ
コンピュータのテスト装置は多くのテスト時間を必要と
するアナログとディジタルが混在するシステムであるの
で、マイクロコンピュータの全体テスト流れ中機能テス
ト段階ではテストが不可能なロジックが多くなる問題点
があった。
【０００８】すなわち、比較器６と、コントロールロジ
ック部４の一部、Ａ／Ｄ結果レジスタ５およびＤ／Ａ変
換器７などのテストが不可能になり、このためにマイク
ロコンピュータの機能テスト段階でマイクロコンピュー
タに内蔵されたアナログ／ディジタル変換器の欠点を検
証し得る確率が滅多にないから正確性テスト段階（Ａｃ
ｃｕｒａｃｙ Ｔｅｓｔ Ｓｔｅｐ）に依存すべきであ
るので、テスト時間が多くかかってテスト経費が多く所
要される問題点があった。
【０００９】本考案は従来の前記問題に鑑みてなされた
もので、アナログ／ディジタル変換器が内蔵されたワン
チップマイクロコンピュータの機能テスト段階でマイク
ロコンピュータに内蔵されたアナログ／ディジタル変換
器の故障を検出し得るようにするアナログ／ディジタル
変換器のテスト装置を提供することをその目的とする。
【００１０】本考案の他の目的は短時間にマイクロコン
ピュータに内蔵されたアナログ／ディジタル変換器のア
ナログパートとディジタルパートとを区別して故障を検
出し得るようにしたアナログ／ディジタル変換器のテス
ト装置を提供することである。
【００１１】
【課題を解決するための手段】このような目的を有する
本考案は、マイクロコンピュータの内部データバスを通
じて入力されるアナログ入力選択データを貯蔵するアナ
ログ入力選択部と、該アナログ入力選択部の出力データ
に基づいてアナログ入力端子（ＡＩＮ１−ＡＩＮ４）を
選択する第１マルチプレクサと、該第１マルチプレクサ
により選択されたアナログ入力信号を基準電圧（Ｖｒｅ
ｆ）と比較する比較器と、Ａ／Ｄ変換基準データをアナ
ログ電圧に変換させて前記比較器で基準電圧（Ｖｒｅ
ｆ）として出力するＤ／Ａ変換器とからなって、前記マ
イクロコンピュータのアナログ入力選択データに基づい
てアナログ入力信号を選択し、基準データを基準電圧
（Ｖｒｅｆ）に変換させ、該基準電圧と前記選択された
アナログ入力信号とを比較するアナログ処理部と、前記
マイクロコンピュータから内部データバスを通じてＡ／
Ｄ変換周期データを入力して貯蔵するＡ／Ｄ変換周期設
定部と、該Ａ／Ｄ変換周期設定部に貯蔵されたＡ／Ｄ変
換周期テストデータに基づいて前記比較器のイネーブル
制御信号を出力し、セルフテストデータロード部のセル
フテストデータ出力のためのクロック信号を発生させ、
前記セルフテストデータロード部によりロードされたセ
ルフテストデータまたは前記アナログ処理部の出力信号
をディジタルデータに変換させた後Ａ／Ｄ変換結果デー
タとして出力するコントロールロジック部と、該コント
ロールロジック部より順次に出力される８ビットのＡ／
Ｄ変換結果データを貯蔵し、前記基準電圧（Ｖｒｅｆ）
を発生させるための基準データを出力し、前記アナログ
処理部の出力信号をディジタルデータに変換させて結果
データとして貯蔵し、８ビットデータ変換が完了された
後インタラプトを発生させてその結果データをマイクロ
コンピュータが読めるようにするディジタル処理部と、
前記マイクロコンピュータから内部データバスを通じて
テストモードデータを入力してセルフテストモードを設
定するセルフテストモード設定部と、該セルフテストモ
ード設定部の制御を受け、前記ディジタル処理部のコン
トロールロジック部より送信クロック信号が印加され、
前記データバスを通じて入力されるセルフテストデータ
を貯蔵した後その貯蔵されたセルフテストデータを出力
させるセルフテストデータ貯蔵部と、前記データバスよ
りＡ／Ｄ変換開始信号を入力して開始フラグをセッティ
ングして前記ディジタル処理部に制御出力する開始フラ
グセッティング部と、前記セルフテストモード設定部の
設定モードによりスイッチングされて前記比較器の出力
信号または前記セルフテストデータ貯蔵部の出力データ
を選択する第２マルチプレクサとからなって、前記マイ
クロコンピュータのデータに基づいてセルフテストモー
ドを設定するとともにセルフテストデータを貯蔵し、セ
ルフテストモードでセルフテストデータを前記アナログ
処理部の出力信号の代わりに選択して前記ディジタル処
理部にロードさせてそのディジタル処理部の故障を検証
し得るようにするセルフテストデータロード部と、を備
えて本考案のＡ／Ｄ変換器のテスト装置が構成されるこ
とにより本考案の目的が達成される。
【００１２】
【実施例】以下、このように構成された本考案を添付図
面に基づいて詳しく説明すると次のようである。
【００１３】本考案によるアナログ／ディジタル変換器
のテスト装置は、図１に示すように、マイクロコンピュ
ータのアナログ入力選択データに基づいてアナログ入力
信号を選択し、基準データを基準電圧（Ｖｒｅｆ）に変
換させ、該基準電圧（Ｖｒｅｆ）と前記選択されたアナ
ログ入力信号とを比較器１４を通じて比較するアナログ
処理部１０と、マイクロコンピュータのアナログ／ディ
ジタル変換周期選択データに基づいて前記比較器１４の
イネーブルを制御し、前記基準電圧（Ｖｒｅｆ）を発生
させるための基準データを出力し、前記アナログ処理部
１０の出力信号をディジタルに変換させて結果データと
して貯蔵し、８ビットデータ変換が完了された後インタ
ラプトを発生させてその結果データをマイクロコンピュ
ータが読めるようにするディジタル処理部２０と、マイ
クロコンピュータのデータに基づいてセルフテストモー
ドでセルフテストデータを前記アナログ処理部１０の出
力信号の代わりに選択して選択ディジタル処理部２０に
ロードさせてそのディジタル処理部２０の故障を検証し
得るようにするセルフテストデータロード部３０とを備
えて構成される。
【００１４】前記アナログ処理部１０は、マイクロコン
ピュータの内部データバス９を通じて入力されるアナロ
グ入力選択データを貯蔵するアナログ入力選択部１１
と、該アナログ入力選択部１１の出力データに基づいて
アナログ入力端子（ＡＩＮ１−ＡＩＮ４）を選択する第
１マルチプレクサ１２と、該第１マルチプレクサ１２に
より選択されたアナログ入力信号を基準電圧（Ｖｒｅ
ｆ）と比較する比較器１４と、Ａ／Ｄ変換基準データを
アナログ電圧に変換させて前記比較器１４に基準電圧
（Ｖｒｅｆ）として出力するＤ／Ａ変換器１３とから構
成される。
【００１５】また、前記ディジタル処理部２０は、前記
データバス９からＡ／Ｄ変換周期データを入力して貯蔵
するＡ／Ｄ変換周期設定部２１と、該Ａ／Ｄ変換周期設
定部２１に貯蔵されたＡ／Ｄ変換周期テストデータに基
づいて前記比較器１４のイネーブル制御信号を出力し、
前記セルフテストデータロード部３０のセルフテストデ
ータ出力のためのクロック信号を発生させ、前記セルフ
テストデータロード部３０によりロードされたセルフテ
ストデータまたは前記アナログ処理部１０の出力信号を
ディジタルデータに変換させた後Ａ／Ｄ変換結果データ
に出力するコントロールロジック部２２と、該コントロ
ールロジック部２２より順次に出力される８ビットのＡ
／Ｄ変換基準データを出力させるＡ／Ｄ変換結果データ
貯蔵部２４と、前記コントロールロジック部２２から８
ビットのＡ／Ｄ変換データの出力が完了されるとインタ
ラプト信号を発生するインタラプト発生部２３とから構
成される。
【００１６】また、前記セルフテストデータロード部３
０は、前記マイクロコンピュータから内部データバス９
を通じてテストモードデータを入力してセルフテスティ
ングモードを設定するセルフテストモード設定部３２
と、該セルフテストモード設定部３２の制御を受け、前
記ディジタル処理部２０のコントロールロジック部２２
から送信クロック信号が印加され、前記データバス９を
通じて入力されるセルフテストデータを貯蔵した後その
貯蔵されたセルフテストデータを出力させるセルフテス
トデータ貯蔵部３１と、前記マイクロコンピュータから
内部データバス９を通じてＡ／Ｄ変換開始信号が入力さ
れて開始フラグをセッティングさせて前記ディジタル処
理部２０に制御出力する開始フラグセッティング部３３
と、前記セルフテストモード設定部３２の設定モードに
よりスイッチングされて前記比較器１４の出力信号また
は前記セルフテストデータ貯蔵部３１の出力データを選
択する第２マルチプレクサ３４とから構成される。
【００１７】このように構成された本考案によるＡ／Ｄ
変換器のテスト装置の作用および効果を詳しく説明する
と次のようである。
【００１８】まず、アナログパートのテスト動作を説明
すると次のようである。アナログパートのテスト動作
は、マイクロコンピュータでテストしようとするアナロ
グ電圧をアナログ入力端子（ＡＩＮ１−ＡＩＮ４）にロ
ードさせ、マイクロコンピュータ内部のデータバス９を
通じてアナログ入力選択データとＡ／Ｄ変換周期選択デ
ータを出力させた後、テスト開始フラグをセットさせ
る。
【００１９】したがって、アナログ処理部１０では前記
アナログ入力選択データがアナログ入力選択部１１に貯
蔵され、該アナログ入力選択部１１に貯蔵されたアナロ
グ入力選択データに基づいて第１マルチプレクサ１２で
アナログ入力端子（ＡＩＮ１−ＡＩＮ４）を選択し、該
第１マルチプレクサ１２により選択されたアナログ入力
端子（ＡＩＮ１−ＡＩＮ４）を通じて入力されたアナロ
グ入力信号（Ｖｉｎ）が比較器１４の一側入力端子
（−）にロードされる。このとき、Ａ／Ｄ変換基準デー
タがＤ／Ａ変換器１３を通じてアナログ基準電圧（Ｖｒ
ｅｆ）に変換されて前記比較器１４の他側入力端子
（＋）にロードされる。
【００２０】また、ディジタル処理部２０では前記マイ
クロコンピュータからその内部データバスを通じてＡ／
Ｄ変換周期選択データが送出されると、そのＡ／Ｄ変換
周期選択データがＡ／Ｄ変換周期設定部２１に貯蔵さ
れ、そのＡ／Ｄ変換周期選択データに基づいて前記マイ
クロコンピュータ２２がＡ／Ｄ変換制御を行なう。
【００２１】以後、前記マイクロコンピュータからＡ／
Ｄ変換開始データが出力されると、Ａ／Ｄ変換開始フラ
グセッティング部３３の開始フラグがセッティングさ
れ、そのＡ／Ｄ変換開始フラグのセッティングによりコ
ントロールロジック部２２がＡ／Ｄ変換制御を行なう。
【００２２】前記コントロールロジック部２２では前記
Ａ／Ｄ変換周期設定部２１のデータに基づいて前記比較
器１４のイネーブル制御信号が出力され、Ａ／Ｄ変換基
準データが出力される。その結果、前記Ａ／Ｄ変換基準
データはＤ／Ａ変換器１３を通じてアナログ基準電圧
（Ｖｒｅｆ）に変換されて前記比較器１４の他側入力端
子（＋）にロードされ、前記コントロールロジック部２
２のイネーブル制御信号により前記比較器１４が動作さ
れてアナログ入力信号と基準電圧（Ｖｒｅｆ）が比較さ
れる。比較器１４から出力された信号は第２マルチプレ
クサ３４の一側入力端子に印加されるが、第２マルチプ
レクサ３４はＡ／Ｄ変換セルフテストモード設定部３２
に設定されたセルフテストモードにより選択スイッチン
グが制御される。セルフテストモードでない場合は前記
第２マルチプレクサ３４により前記比較器１４の出力信
号が選択されて前記コントロールロジック部２２に入力
される。コントロールロジック部２２では前記第２マル
チプレクサ３４から入力された信号がディジタルデータ
に変換されてＡ／Ｄ変換結果データ貯蔵部２４に出力さ
れる。
【００２３】このような過程により前記コントロールロ
ジック部２２でビット別にＡ／Ｄ変換制御し、その結果
データが結果データ貯蔵部２４に順次に貯蔵され、８ビ
ットのデータ変換が完了されると、インタラプト発生部
２３からインタラプト信号が発生され、該インタラプト
信号によりマイクロコンピュータで前記Ａ／Ｄ変換結果
データ貯蔵部２４に貯蔵されたＡ／Ｄ変換結果データを
読取り、読取ったディジタルデータが前記アナログ入力
端子にロードさせたアナログ電圧に該当する値であるか
を判別してアナログパートのテストを行なう。
【００２４】一方、Ａ／Ｄ変換器のディジタルパートの
テスト動作を説明すると次のようである。
【００２５】Ａ／Ｄ変換器のディジタルパートをセルフ
テストしようとする場合は、マイクロコンピュータでそ
の内部データバス９を通じてＡ／Ｄ変換周期選択データ
と、Ａ／Ｄ変換セルフテストデータと、セルフテストモ
ード設定データを出力させた後、開始フラグをセッティ
ングさせる。
【００２６】その結果、セルフテストデータロード部３
０では前記Ａ／Ｄ変換周期選択データがＡ／Ｄ変換周期
設定部２１に貯蔵され、前記セルフテストモード設定デ
ータによりセルフテストモード設定部３２にセルフテス
トモードが設定され、セルフテストモード設定部３２に
セルフテストモードが設定されるにつれて前記Ａ／Ｄ変
換セルフテストデータがＡ／Ｄ変換セルフテストデータ
貯蔵部３１に貯蔵される。ここで、セルフテストデータ
はテストしようとするアナログ電圧レベルに該当するデ
ィジタル値である。
【００２７】以後前記マイクロコンピュータでセルフテ
ストを開始せよとするデータが出力されると、開始フラ
グセッティング部３３の開始フラグがセッティングさ
れ、その開始フラグのセッティングにより前記ディジタ
ル処理部２０のコントロールロジック部２２ではディジ
タルパートのセルフテスト動作を制御する。
【００２８】すなわち、コントロールロジック部２２か
ら前記セルフテスト貯蔵部３１にデータ伝送クロック信
号が出力され、該データ伝送クロック信号に同期されて
前記セルフテストデータ貯蔵部３１に貯蔵されたセルフ
テストデータが前記第２マルチプレクサ３４にロードさ
れ、該第２マルチプレクサ３４では前記セルフテストモ
ード設定部３２の制御により前記セルフテストデータ貯
蔵部３１から出力されたセルフテストデータが選択され
て前記コントロールロジック部２２に出力される。前記
第２マルチプレクサ３４から出力された信号がディジタ
ルデータに変換されて結果データ貯蔵部２４に出力され
る。
【００２９】このような過程が８回繰返されると、８ビ
ットのデータ変換が終了され、インタラプト発生部２３
からインタラプト信号が発生され、該インタラプト信号
が発生されるにつれてマイクロコンピュータで前記Ａ／
Ｄ変換結果貯蔵部２４に貯蔵された結果データを読取
り、その読取ったデータとロードさせたセルフテストデ
ータとの比較によりＡ／Ｄ変換器のディジタルパートの
故障を検出し得ることになる。
【００３０】また、前記セルフテストデータ貯蔵部３１
にＡ／Ｄセルフテストデータを数種類の異なるパターン
（Ｐａｔｔｅｒｎ）データに記録して前記過程を反復遂
行すると、ディジタルパートのすべての故障を検出し得
るようになり、前記アナログパートのテスト過程と並行
するとＡ／Ｄ変換ロジックの全体テストが可能になる。
【００３１】
【考案の効果】以上説明したように、本考案はアナログ
／ディジタル変換器が内蔵されているマイクロコンピュ
ータの機能テスト段階でマイクロコンピュータに内蔵さ
れたアナログ／ディジタル変換器のディジタルパートを
すべてテストし得る効果があり、テスト時間を減らす効
果があり、かつ要求するアナログ／ディジタル変換器の
精度テスト以前にディジタルパートのすべての故障を検
証し得るので効率的なテストをし得る効果がある。
【図面の簡単な説明】
【図１】本考案のアナログ／ディジタル変換器のテスト
装置の構成図である。
【図２】従来のアナログ／ディジタル変換器のテスト装
置の構成図である。
【符号の説明】
１０ アナログ処理部 １１ アナログ入力選択部 １２、３４ マルチプレクサ １３ Ｄ／Ａ変換器 １４ 比較器 ２０ ディジタル処理部 ２１ Ａ／Ｄ変換周期設定部 ２２ コントロールロジック部 ２３ インタラプト発生部 ２４ 結果データ貯蔵部 ３０ セルフテストデータロード部 ３１ セルフテストデータ貯蔵部 ３２ セルフテストモード設定部 ３３ 開始フラグセッティング部

Claims (4)

    (57)【実用新案登録請求の範囲】
  1. 【請求項１】マイクロコンピュータのアナログ入力選択
    データに基づいてアナログ入力信号を選択し、基準デー
    タを基準電圧（Ｖｒｅｆ）に変換させ、前記基準電圧
    （Ｖｒｅｆ）と前記選択されたアナログ入力信号とを比
    較器（１４）を通じて比較するアナログ処理部（１０）
    と、 前記マイクロコンピュータのアナログ／ディジタル変換
    周期選択データに基づいて前記比較器（１４）のイネー
    ブルを制御し、前記基準電圧（Ｖｒｅｆ）を発生させる
    ための基準データを出力し、前記アナログ処理部（１
    ０）の出力信号をディジタルデータに変換させて結果デ
    ータとして貯蔵し、８ビットデータ変換が完了された後
    インタラプトを発生させてその結果データをマイクロコ
    ンピュータが読めるようにするディジタル処理部（２
    ０）と、 前記マイクロコンピュータのデータに基づいてセルフテ
    ストモードを設定するとともにセルフテストデータを貯
    蔵し、セルフテストモードが設定されると前記セルフテ
    ストデータを前記アナログ処理部（１０）の出力信号の
    代わりに選択して前記ディジタル処理部（２０）にロー
    ドさせてディジタルパートの故障を検証し得るようにす
    るセルフテストデータロード部（３０）とを備えて構成
    されることを特徴とする、アナログ／ディジタル変換器
    のテスト装置。
  2. 【請求項２】 前記アナログ処理部（１０）は、 前記マイクロコンピュータから内部データバス（９）を
    通じて入力されるアナログ入力選択データを貯蔵するア
    ナログ入力選択部（１１）と、 前記アナログ入力選択部（１１）の出力データに基づい
    てアナログ入力端子（ＡＩＮ１−ＡＩＮ４）を選択する
    第１マルチプレクサ（１２）と、 前記第１マルチプレクサ（１２）により選択されたアナ
    ログ入力信号を基準電圧（Ｖｒｅｆ）と比較する比較器
    （１４）と、 Ａ／Ｄ変換基準データをアナログ電圧に変換させて前記
    比較器（１４）に基準電圧（Ｖｒｅｆ）として出力する
    Ｄ／Ａ変換器（１３）と、からなることを特徴とする請
    求項１記載のアナログ／ディジタル変換器のテスト装
    置。
  3. 【請求項３】 前記ディジタル処理部（２０）は、 前記マイクロコンピュータから内部データバス（９）を
    通じてＡ／Ｄ変換周期データを入力して貯蔵するＡ／Ｄ
    変換周期設定部（２１）と、 前記Ａ／Ｄ変換周期設定部（２１）に貯蔵されたＡ／Ｄ
    変換周期テストデータに基づいて前記比較器（１４）の
    イネーブル制御信号を出力し、前記セルフテストデータ
    ロード部（３０）のセルフテストデータ出力のためのク
    ロック信号を発生させ、前記セルフテストデータロード
    部（３０）によりロードされたセルフテストデータまた
    は前記アナログ処理部（１０）の出力信号をディジタル
    データに変換させた後Ａ／Ｄ変換結果データに出力する
    コントロールロジック部（２２）と、 前記コントロールロジック部（２２）から順次に出力さ
    れる８ビットのＡ／Ｄ変換結果データを貯蔵し、前記基
    準電圧（Ｖｒｅｆ）に該当するＡ／Ｄ変換基準データを
    出力させるＡ／Ｄ変換結果データ貯蔵部（２４）と、 前記コントロールロジック部（２２）から８ビットのＡ
    ／Ｄ変換データの出力が完了されるとインタラプト信号
    を発生するインタラプト発生部（２３）と、から構成さ
    れることを特徴とする請求項１記載のアナログ／ディジ
    タル変換器のテスト装置。
  4. 【請求項４】 前記セルフテストデータロード部（３
    ０）は、 前記マイクロコンピュータから内部データバス（９）を
    通じてテストモードデータを入力してセルフテスティン
    グモードを設定するセルフテストモード設定部（３２）
    と、 前記セルフテストモード設定部（３２）の制御を受け、
    前記ディジタル処理部（２０）の送信クロック信号が印
    加され、前記データバス（９）を通じて入力されるセル
    フテストデータを貯蔵した後その貯蔵されたセルフテス
    トデータを出力させるセルフテストデータ貯蔵部（３
    １）と、 前記マイクロコンピュータから内部データバス（９）を
    通じてＡ／Ｄ変換開始信号を入力して開始フラグをセッ
    ティングさせて前記ディジタル処理部（２０）に制御出
    力する開始フラグセッティング部（３３）と、 前記セルフテストモード設定部（３２）の設定モードに
    よりスイッチングされて前記比較器（１４）の出力信号
    または前記セルフテストデータ貯蔵部（３１）の出力デ
    ータを選択する第２マルチプレクサ（３４）と、から構
    成されることを特徴とする請求項１記載のアナログ／デ
    ィジタル変換器のテスト装置。
JP1992031418U 1991-05-13 1992-05-13 アナログ／ディジタル変換器のテスト装置 Expired - Fee Related JP2580338Y2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2019910006771U KR930004772Y1 (ko) 1991-05-13 1991-05-13 아날로그/디지탈 변환기의 테스트장치
KR6771 1991-05-13

Publications (2)

Publication Number Publication Date
JPH0523633U JPH0523633U (ja) 1993-03-26
JP2580338Y2 true JP2580338Y2 (ja) 1998-09-10

Family

ID=19313747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1992031418U Expired - Fee Related JP2580338Y2 (ja) 1991-05-13 1992-05-13 アナログ／ディジタル変換器のテスト装置

Country Status (4)

Country Link
US (1) US5305003A (ja)
JP (1) JP2580338Y2 (ja)
KR (1) KR930004772Y1 (ja)
DE (1) DE4215740C2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483237A (en) * 1994-01-31 1996-01-09 At&T Corp. Method and apparatus for testing a CODEC
JPH08154055A (ja) * 1994-11-25 1996-06-11 Oki Electric Ind Co Ltd アナログ／デジタル変換器
KR0157903B1 (ko) * 1995-10-13 1999-03-20 문정환 아날로그/디지탈 변환기의 변환특성 테스트회로와 그 방법
TW356596B (en) * 1996-10-16 1999-04-21 Koninl Philips Electronics Nv Testing control signals in A/D converters the invention relates to an integrated circuit containing an A/D converter and a test circuit
EP0887938A1 (en) * 1997-06-27 1998-12-30 STMicroelectronics S.r.l. A/D converter testing structure, particularly for successive approximation A/D converters
FR2784193B1 (fr) * 1998-10-05 2001-01-05 Texas Instruments France Mecanisme integre permettant une detection de defaillances par test automatique en temps reel pour un convertisseur analogique/numerique
US6333706B1 (en) 1999-08-02 2001-12-25 International Business Machines Corporation Built-in self-test for analog to digital converter
JP2003242049A (ja) * 2002-02-18 2003-08-29 Niles Parts Co Ltd マイクロコンピュータの異常検出方法
US6703952B2 (en) * 2002-06-10 2004-03-09 Adc Dsl Systems, Inc. Testing analog-to-digital and digital-to-analog converters
US7138815B1 (en) 2003-12-24 2006-11-21 Xilinx, Inc. Power distribution system built-in self test using on-chip data converter
US7599299B2 (en) * 2004-04-30 2009-10-06 Xilinx, Inc. Dynamic reconfiguration of a system monitor (DRPORT)
WO2005111640A1 (en) * 2004-04-30 2005-11-24 Xilinx, Inc. System monitor in an integrated circuit
US7102555B2 (en) * 2004-04-30 2006-09-05 Xilinx, Inc. Boundary-scan circuit used for analog and digital testing of an integrated circuit
US7138820B2 (en) * 2004-04-30 2006-11-21 Xilinx, Inc. System monitor in a programmable logic device
TWI241071B (en) * 2004-06-30 2005-10-01 Univ Nat Cheng Kung Test framework and test method of analog to digital converter
US7426123B2 (en) * 2004-07-27 2008-09-16 Silicon Laboratories Inc. Finite state machine digital pulse width modulator for a digitally controlled power supply
US7142140B2 (en) * 2004-07-27 2006-11-28 Silicon Laboratories Inc. Auto scanning ADC for DPWM
US7428159B2 (en) * 2005-03-31 2008-09-23 Silicon Laboratories Inc. Digital PWM controller
TWI270254B (en) * 2005-09-16 2007-01-01 Univ Nat Chiao Tung Reprogrammable switched-capacitor input circuit for receiving digital test stimulus signal in analog test
CN102931988B (zh) * 2012-11-08 2015-07-15 中国兵器工业集团第二一四研究所苏州研发中心 一种基于cpld编程的高精度ad转换器的测试系统
TWI489237B (zh) * 2012-11-16 2015-06-21 Ind Tech Res Inst 即時取樣裝置及其方法
CN109709863B (zh) * 2019-01-05 2024-03-08 深圳市合信达控制系统有限公司 一种单片机的ad端口自检电路、单片机及热水器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5753145A (en) * 1980-09-16 1982-03-30 Sony Tektronix Corp Calibrator for analogue-digital converter
US4538269A (en) * 1983-04-18 1985-08-27 International Telephone And Telegraph Corporation Programmable coding and decoding arrangement
US4612533A (en) * 1985-06-12 1986-09-16 The United States Of America As Represented By The Secretary Of The Air Force Harmonic distortion reduction technique for data acquistion
JPH0695659B2 (ja) * 1986-09-05 1994-11-24 日本電信電話株式会社 符号復号器試験方法
GB2199711B (en) * 1987-01-08 1990-10-24 Schlumberger Electronics Converter calibration
US4763105A (en) * 1987-07-08 1988-08-09 Tektronix, Inc. Interleaved digitizer array with calibrated sample timing
DE3739725A1 (de) * 1987-11-24 1989-06-08 Vdo Schindling Anordnung zur ermittlung fehlerfreier digitaler elektrischer groessen bei einer mehrkanal-analog/digital-wandlung
DE3854815D1 (de) * 1988-09-30 1996-02-01 Siemens Ag Verfahren zur Bestimmung und Verarbeitung von Korrekturwerten für selbstkalibrierende A/D- und D/A-Wandler und Rechenwerk zur Durchführung des Verfahrens
US4937575A (en) * 1988-10-18 1990-06-26 Honeywell Inc. Precision A/D converter utilizing a minimum of interface interconnections
JPH02250527A (ja) * 1989-03-24 1990-10-08 Nec Corp Ａｄコンバータ
US5053770A (en) * 1990-05-18 1991-10-01 Analogic Corporation Digital autozero circuit operable in a plurality of modes with separate storage for offset corrections for each mode

Also Published As

Publication number Publication date
KR920022314U (ko) 1992-12-19
DE4215740C2 (de) 1994-06-01
KR930004772Y1 (ko) 1993-07-23
JPH0523633U (ja) 1993-03-26
US5305003A (en) 1994-04-19
DE4215740A1 (de) 1992-11-19

Similar Documents

Publication Publication Date Title
JP2580338Y2 (ja) アナログ／ディジタル変換器のテスト装置
US6584592B2 (en) Semiconductor testing apparatus for testing semiconductor device including built in self test circuit
JPS6232511B2 (ja)
JP2002236149A (ja) 半導体集積回路の試験装置及び試験方法
WO1998014954A1 (fr) Controleur de memoire
KR930004861B1 (ko) A/d 컨버터 테스트장치
JP3144363B2 (ja) 集積回路内蔵型ａ／ｄ・ｄ／ａ変換器の試験回路および試験方法
JP3404733B2 (ja) デジタルコンパレータ
JPH02268520A (ja) 逐次比較型アナログ・ディジタル変換回路
JPH0690170A (ja) Ａ−ｄ変換器
JPH1026655A (ja) Ｌｓｉの試験装置
JP3639652B2 (ja) Ａｄコンバータ内蔵集積回路のテスト方法および装置
JPH1174790A (ja) アナログ−デジタルコンバータ及びその評価方法
JP2000111620A (ja) Ｉｃテスタ
JPH07104386B2 (ja) 論理回路試験装置
JPH0612502A (ja) Ａ／ｄ変換回路内蔵マイクロコンピュータ
JPH07209385A (ja) 半導体回路装置
JPH082629Y2 (ja) Ｌｓｉテスタ
JP2001176300A (ja) メモリ検査装置
JPH0376428A (ja) Ａ／ｄコンバータ
JP3101686B2 (ja) Ｉｃテスター
JPH10311867A (ja) 半導体装置
JPH0823276A (ja) アナログ／ディジタル変換装置
JPH1165873A (ja) 電子制御装置の検査装置
JPH11153651A (ja) Ｉｃ試験装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980512

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R323631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R323633

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees