JPH0823276A - アナログ／ディジタル変換装置 - Google Patents
アナログ／ディジタル変換装置Info
- Publication number
- JPH0823276A JPH0823276A JP15349294A JP15349294A JPH0823276A JP H0823276 A JPH0823276 A JP H0823276A JP 15349294 A JP15349294 A JP 15349294A JP 15349294 A JP15349294 A JP 15349294A JP H0823276 A JPH0823276 A JP H0823276A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- unit
- conversion
- digital
- digital conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 本発明は上記課題に鑑みなされたものであっ
て、正しい変換が行われなかったことを認識するととも
に、適切な処理を可能としたアナログ／ディジタル変換
装置を提供する。 【構成】 マイクロコンピュータ１２から、変換指令と
選択チャンネルとが通信回線１３を介してＡ／Ｄ変換用
集積回路１１に送られる。変換が完了するとＡ／Ｄ変換
用集積回路は変換データとともに変換チャンネルを送り
かえす。マイクロコンピュータは選択チャンネルと変換
チャンネルとが一致していない場合には、正しく変換さ
れなかったものとしてＡ／Ｄ変換部１１３をリセット、
もしくは再度変換指令を出力する。
て、正しい変換が行われなかったことを認識するととも
に、適切な処理を可能としたアナログ／ディジタル変換
装置を提供する。 【構成】 マイクロコンピュータ１２から、変換指令と
選択チャンネルとが通信回線１３を介してＡ／Ｄ変換用
集積回路１１に送られる。変換が完了するとＡ／Ｄ変換
用集積回路は変換データとともに変換チャンネルを送り
かえす。マイクロコンピュータは選択チャンネルと変換
チャンネルとが一致していない場合には、正しく変換さ
れなかったものとしてＡ／Ｄ変換部１１３をリセット、
もしくは再度変換指令を出力する。
Description
【０００１】
【産業上の利用分野】本発明はアナログ／ディジタル変
換器（以下Ａ／Ｄ変換器）に係わり、特に複数のアナロ
グ信号を選択してディジタル信号に変換するＡ／Ｄ変換
器に関する。
換器（以下Ａ／Ｄ変換器）に係わり、特に複数のアナロ
グ信号を選択してディジタル信号に変換するＡ／Ｄ変換
器に関する。
【０００２】
【従来の技術】マイクロコンピュータを制御装置として
使用する場合には、各状態量を順次ディジタル化してマ
イクロコンピュータに入力することが必要となる。マイ
クロコンピュータにディジタル化した信号を入力するた
めには、複数のアナログ信号を順次選択するマルチプレ
クサと、アナログ信号をディジタル信号に変換するＡ／
Ｄ変換器とが必要であるが、最近ではマルチプレクサと
Ａ／Ｄ変換器とを一体とした集積回路も実用化されてい
る。
使用する場合には、各状態量を順次ディジタル化してマ
イクロコンピュータに入力することが必要となる。マイ
クロコンピュータにディジタル化した信号を入力するた
めには、複数のアナログ信号を順次選択するマルチプレ
クサと、アナログ信号をディジタル信号に変換するＡ／
Ｄ変換器とが必要であるが、最近ではマルチプレクサと
Ａ／Ｄ変換器とを一体とした集積回路も実用化されてい
る。
【０００３】いずれの構成であってもマイクロコンピュ
ータから通信回線を介して送られてくるチャンネル選択
指令に応じてマルチプレクサを操作し、選択された１つ
のチャンネルのアナログ信号をＡ／Ｄ変換器に伝送す
る。そしてＡ／Ｄ変換器の出力は、通信回線を介してマ
イクロコンピュータに伝送される。
ータから通信回線を介して送られてくるチャンネル選択
指令に応じてマルチプレクサを操作し、選択された１つ
のチャンネルのアナログ信号をＡ／Ｄ変換器に伝送す
る。そしてＡ／Ｄ変換器の出力は、通信回線を介してマ
イクロコンピュータに伝送される。
【０００４】従ってマイクロコンピュータは、Ａ／Ｄ変
換器の変換時間あるいは通信の所要時間を監視すること
によりＡ／Ｄ変換器および通信回線の異常を検知するこ
とが可能である。
換器の変換時間あるいは通信の所要時間を監視すること
によりＡ／Ｄ変換器および通信回線の異常を検知するこ
とが可能である。
【０００５】
【発明が解決しようとする課題】しかしながらマイクロ
コンピュータから伝送されるチャンネル選択指令に基づ
くチャンネル選択に誤りが生じた場合には、Ａ／Ｄ変換
器の出力はマイクロコンピュータに正常に伝送されるた
めチャンネル選択に誤りが生じたことをマイクロコンピ
ュータは認識することはできない。
コンピュータから伝送されるチャンネル選択指令に基づ
くチャンネル選択に誤りが生じた場合には、Ａ／Ｄ変換
器の出力はマイクロコンピュータに正常に伝送されるた
めチャンネル選択に誤りが生じたことをマイクロコンピ
ュータは認識することはできない。
【０００６】この場合には異なる信号に基づいて制御が
実行されるため、不具合が生じることは避けることはで
きない。本発明は上記課題に鑑みなされたものであっ
て、正しい変換が行われなかったことを認識するととも
に、適切な処理を可能としたアナログ／ディジタル変換
装置を提供することを目的とする。
実行されるため、不具合が生じることは避けることはで
きない。本発明は上記課題に鑑みなされたものであっ
て、正しい変換が行われなかったことを認識するととも
に、適切な処理を可能としたアナログ／ディジタル変換
装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】第１の発明にかかるアナ
ログ／ディジタル変換装置は、アナログ信号が入力され
る複数のチャンネルの中から一つのチャンネルを選択指
令に応じて選択するマルチプレクサ部と、マルチプレク
サ部で選択された一つのアナログ信号をディジタル信号
に変換するアナログ／ディジタル変換部と、マルチプレ
クサ部に選択指令を出力するとともにアナログ／ディジ
タル変換部で変換されるディジタル信号を読み込む制御
部と、を具備するアナログ／ディジタル変換装置であっ
て、マルチプレクサ部がアナログ／ディジタル変換部が
変換を完了したときに選択したチャンネルを前記制御部
に返送するチャンネル返送部を、制御部がマルチプレク
サ部に出力したチャンネルとチャンネル返送部から返送
されたチャンネルとが一致していない場合には異常と判
断する異常判断部を、有する。
ログ／ディジタル変換装置は、アナログ信号が入力され
る複数のチャンネルの中から一つのチャンネルを選択指
令に応じて選択するマルチプレクサ部と、マルチプレク
サ部で選択された一つのアナログ信号をディジタル信号
に変換するアナログ／ディジタル変換部と、マルチプレ
クサ部に選択指令を出力するとともにアナログ／ディジ
タル変換部で変換されるディジタル信号を読み込む制御
部と、を具備するアナログ／ディジタル変換装置であっ
て、マルチプレクサ部がアナログ／ディジタル変換部が
変換を完了したときに選択したチャンネルを前記制御部
に返送するチャンネル返送部を、制御部がマルチプレク
サ部に出力したチャンネルとチャンネル返送部から返送
されたチャンネルとが一致していない場合には異常と判
断する異常判断部を、有する。
【０００８】第２の発明にかかるアナログ／ディジタル
変換装置は、アナログ信号が入力される複数のチャンネ
ルの中から一つのチャンネルを選択指令に応じて選択す
るマルチプレクサ部と、マルチプレクサ部で選択された
一つのアナログ信号をディジタル信号に変換するアナロ
グ／ディジタル変換部と、マルチプレクサ部に選択指令
を出力するとともにアナログ／ディジタル変換部で変換
されるディジタル信号を読みこむ制御部と、を具備する
アナログ／ディジタル変換装置であって、制御部がアナ
ログ／ディジタル変換部に変換開始指令を出力した後ア
ナログ／ディジタル変換部が変換を完了するまでの変換
所要時間を計測し変換所要時間が予め定められた最長時
間以上である場合には異常と判断する異常判断部を、有
する。
変換装置は、アナログ信号が入力される複数のチャンネ
ルの中から一つのチャンネルを選択指令に応じて選択す
るマルチプレクサ部と、マルチプレクサ部で選択された
一つのアナログ信号をディジタル信号に変換するアナロ
グ／ディジタル変換部と、マルチプレクサ部に選択指令
を出力するとともにアナログ／ディジタル変換部で変換
されるディジタル信号を読みこむ制御部と、を具備する
アナログ／ディジタル変換装置であって、制御部がアナ
ログ／ディジタル変換部に変換開始指令を出力した後ア
ナログ／ディジタル変換部が変換を完了するまでの変換
所要時間を計測し変換所要時間が予め定められた最長時
間以上である場合には異常と判断する異常判断部を、有
する。
【０００９】第３の発明にかかるアナログ／ディジタル
変換装置は、異常判断部が異常と判断したときにアナロ
グ／ディジタル変換部にリセット指令を出力するリセッ
ト指令出力部を有する。第４の発明にかかるアナログ／
ディジタル変換装置は、異常判断部が異常と判断したと
きにアナログ／ディジタル変換部に再度変換指令を出力
する再変換指令部を有する。
変換装置は、異常判断部が異常と判断したときにアナロ
グ／ディジタル変換部にリセット指令を出力するリセッ
ト指令出力部を有する。第４の発明にかかるアナログ／
ディジタル変換装置は、異常判断部が異常と判断したと
きにアナログ／ディジタル変換部に再度変換指令を出力
する再変換指令部を有する。
【００１０】
【作用】第１の発明にかかるアナログ／ディジタル変換
装置にあっては、変換後のディジタル信号とともに返送
される変換チャンネルと指令チャンネルとが一致しない
ときは、異常と判断する。第２の発明にかかるアナログ
／ディジタル変換装置にあっては、Ａ／Ｄ変換に要する
時間が所定時間より長い場合には、異常と判断する。
装置にあっては、変換後のディジタル信号とともに返送
される変換チャンネルと指令チャンネルとが一致しない
ときは、異常と判断する。第２の発明にかかるアナログ
／ディジタル変換装置にあっては、Ａ／Ｄ変換に要する
時間が所定時間より長い場合には、異常と判断する。
【００１１】第３の発明にかかるアナログ／ディジタル
変換装置にあっては、異常と判断されたときにはＡ／Ｄ
変換部をリセットする。第４の発明にかかるアナログ／
ディジタル変換装置にあっては、異常と判断されたとき
にはＡ／Ｄ変換指令を繰り返し出力する。
変換装置にあっては、異常と判断されたときにはＡ／Ｄ
変換部をリセットする。第４の発明にかかるアナログ／
ディジタル変換装置にあっては、異常と判断されたとき
にはＡ／Ｄ変換指令を繰り返し出力する。
【００１２】
【実施例】図１は、本発明にかかるアナログ／ディジタ
ル変換装置の実施例の構成図であって、Ａ／Ｄ変換用集
積回路１１とマイクロコンピュータ１２とは通信回線１
３によって接続されている。Ａ／Ｄ変換用集積回路１１
は４つのアナログ入力端子１１１ａ、１１１ｂ、１１１
ｃおよび１１１ｄを有している。＊各アナログ入力端子
１１１ａ、１１１ｂ、１１１ｃおよび１１１ｄから入力
された信号はスイッチング素子１１２ａ、１１２ｂ、１
１２ｃおよび１１２ｄを介してＡ／Ｄ変換部１１３に導
かれる。
ル変換装置の実施例の構成図であって、Ａ／Ｄ変換用集
積回路１１とマイクロコンピュータ１２とは通信回線１
３によって接続されている。Ａ／Ｄ変換用集積回路１１
は４つのアナログ入力端子１１１ａ、１１１ｂ、１１１
ｃおよび１１１ｄを有している。＊各アナログ入力端子
１１１ａ、１１１ｂ、１１１ｃおよび１１１ｄから入力
された信号はスイッチング素子１１２ａ、１１２ｂ、１
１２ｃおよび１１２ｄを介してＡ／Ｄ変換部１１３に導
かれる。
【００１３】Ａ／Ｄ変換部１１３の出力であるディジタ
ル信号は、通信インターフェイス１１４を介して通信回
線１３に伝送される。デコーダ１１５は、マイクロコン
ピュータ１２から出力されるチャンネル選択指令を解読
し、４つのスイッチング素子１１２ａ、１１２ｂ、１１
２ｃおよび１１２ｄを択一的にオンとする。
ル信号は、通信インターフェイス１１４を介して通信回
線１３に伝送される。デコーダ１１５は、マイクロコン
ピュータ１２から出力されるチャンネル選択指令を解読
し、４つのスイッチング素子１１２ａ、１１２ｂ、１１
２ｃおよび１１２ｄを択一的にオンとする。
【００１４】マイクロコンピュータ１２はバス１２１を
中心として、ＣＰＵ１２２、メモリ１２３および通信イ
ンターフェイス１２４から構成される。図２はマイクロ
コンピュータ１２で実行されるＡ／Ｄ変換指令ルーチン
のフローチャートであって、一定時間（例えば１ミリ
秒）毎に実行される。ステップ２１において４つのアナ
ログ入力端子１１１ａ、１１１ｂ、１１１ｃおよび１１
１ｄのいずれを選択するかを決定し、ステップ２２にお
いて選択したチャンネルを指令チャンネルＤＭＣＨとし
て記憶する。
中心として、ＣＰＵ１２２、メモリ１２３および通信イ
ンターフェイス１２４から構成される。図２はマイクロ
コンピュータ１２で実行されるＡ／Ｄ変換指令ルーチン
のフローチャートであって、一定時間（例えば１ミリ
秒）毎に実行される。ステップ２１において４つのアナ
ログ入力端子１１１ａ、１１１ｂ、１１１ｃおよび１１
１ｄのいずれを選択するかを決定し、ステップ２２にお
いて選択したチャンネルを指令チャンネルＤＭＣＨとし
て記憶する。
【００１５】ステップ２３において選択したチャンネル
およびＡ／Ｄ変換開始指令を含む要求データを通信回線
を介してＡ／Ｄ変換用集積回路１１に送信する。図３は
要求データの構成図であって、第１３ビットから第１５
ビットにＡ／Ｄ変換開始指令が、第８ビットから第１２
ビットに指令チャンネルＤＭＣＨが組み込まれる。
およびＡ／Ｄ変換開始指令を含む要求データを通信回線
を介してＡ／Ｄ変換用集積回路１１に送信する。図３は
要求データの構成図であって、第１３ビットから第１５
ビットにＡ／Ｄ変換開始指令が、第８ビットから第１２
ビットに指令チャンネルＤＭＣＨが組み込まれる。
【００１６】ステップ２４においてＡ／Ｄ変換開始指令
時刻をＳＴＴＭとして記憶してこのルーチンを終了す
る。図４はマイクロコンピュータ１２で実行されるＡ／
Ｄ変換データ読取ルーチンのフローチャートであって、
Ａ／Ｄ変換部１１３から変換完了に伴う割り込みがかか
る度に実行される。
時刻をＳＴＴＭとして記憶してこのルーチンを終了す
る。図４はマイクロコンピュータ１２で実行されるＡ／
Ｄ変換データ読取ルーチンのフローチャートであって、
Ａ／Ｄ変換部１１３から変換完了に伴う割り込みがかか
る度に実行される。
【００１７】ステップ４１でＡ／Ｄ変換用集積回路１１
から通信回線１３を介して伝送されてくる返送データを
読み込む。図５は返送データの構成図であって、第６ビ
ットから第１５ビットに変換結果ＡＤＤＡＴＡが、第０
ビットから第４ビットに変換チャンネルＣＶＣＨが組み
込まれる。
から通信回線１３を介して伝送されてくる返送データを
読み込む。図５は返送データの構成図であって、第６ビ
ットから第１５ビットに変換結果ＡＤＤＡＴＡが、第０
ビットから第４ビットに変換チャンネルＣＶＣＨが組み
込まれる。
【００１８】ステップ４２でＡ／Ｄ変換完了時刻ＣＰＴ
Ｍを記憶し、ステップ４３でＡ／Ｄ変換開始指令時刻Ｓ
ＴＴＭからＡ／Ｄ変換完了時刻ＣＰＴＭまでに時間が予
め定めた所定時間（例えば１００マイクロ秒）以上であ
るか否かを判定する。ステップ４３で否定判定されれば
Ａ／Ｄ変換は所定時間内に完了したものとしてステップ
４４に進む。
Ｍを記憶し、ステップ４３でＡ／Ｄ変換開始指令時刻Ｓ
ＴＴＭからＡ／Ｄ変換完了時刻ＣＰＴＭまでに時間が予
め定めた所定時間（例えば１００マイクロ秒）以上であ
るか否かを判定する。ステップ４３で否定判定されれば
Ａ／Ｄ変換は所定時間内に完了したものとしてステップ
４４に進む。
【００１９】ステップ４４において指令チャンネルＤＭ
ＣＨと変換チャンネルＣＶＣＨとが一致しているか否か
を判定し、肯定判定されれば正しいチャンネルについて
Ａ／Ｄ変換されたものと判断する。この場合はステップ
４５に進み、変換結果ＡＤＤＡＴＡを制御演算で使用す
る物理量に換算してこのルーチンを終了する。
ＣＨと変換チャンネルＣＶＣＨとが一致しているか否か
を判定し、肯定判定されれば正しいチャンネルについて
Ａ／Ｄ変換されたものと判断する。この場合はステップ
４５に進み、変換結果ＡＤＤＡＴＡを制御演算で使用す
る物理量に換算してこのルーチンを終了する。
【００２０】ステップ４３で肯定判断されたときはＡ／
Ｄ変換が所定時間内に完了せず異常であるとして、また
ステップ４４で否定判定されたときは正しいチャンネル
について変換がされず異常であるとして、ステップ４６
に進む。ステップ４６においてはＡ／Ｄ変換部１１３に
対してリセット指令を出力してこのルーチンを終了す
る。
Ｄ変換が所定時間内に完了せず異常であるとして、また
ステップ４４で否定判定されたときは正しいチャンネル
について変換がされず異常であるとして、ステップ４６
に進む。ステップ４６においてはＡ／Ｄ変換部１１３に
対してリセット指令を出力してこのルーチンを終了す
る。
【００２１】即ちＡ／Ｄ変換用集積回路１１に異常の発
生した場合は、そのデータを積極的にリセットすること
により、図示しない制御演算ルーチンにおける異常処理
を容易にする。図６はマイクロコンピュータ１２で実行
される第２のＡ／Ｄ変換データ読取ルーチンのフローチ
ャートであって、図４に示すルーチンとはステップ４３
の処理が異なる。
生した場合は、そのデータを積極的にリセットすること
により、図示しない制御演算ルーチンにおける異常処理
を容易にする。図６はマイクロコンピュータ１２で実行
される第２のＡ／Ｄ変換データ読取ルーチンのフローチ
ャートであって、図４に示すルーチンとはステップ４３
の処理が異なる。
【００２２】即ち、ステップ４１でＡ／Ｄ変換用集積回
路１１から通信回線１３を介して伝送されてくる返送デ
ータを読み込む。ステップ４２でＡ／Ｄ変換完了時刻Ｃ
ＰＴＭを記憶し、ステップ４３でＡ／Ｄ変換開始指令時
刻ＳＴＴＭからＡ／Ｄ変換完了時刻ＣＰＴＭまでに時間
が予め定めた所定時間（例えば１００マイクロ秒）以上
であるか否かを判定する。
路１１から通信回線１３を介して伝送されてくる返送デ
ータを読み込む。ステップ４２でＡ／Ｄ変換完了時刻Ｃ
ＰＴＭを記憶し、ステップ４３でＡ／Ｄ変換開始指令時
刻ＳＴＴＭからＡ／Ｄ変換完了時刻ＣＰＴＭまでに時間
が予め定めた所定時間（例えば１００マイクロ秒）以上
であるか否かを判定する。
【００２３】ステップ４３で否定判定されればＡ／Ｄ変
換は所定時間内に完了したものとしてステップ４４に進
む。ステップ４４において指令チャンネルＤＭＣＨと変
換チャンネルＣＶＣＨとが一致しているか否かを判定
し、肯定判定されれば正しいチャンネルについてＡ／Ｄ
変換されたものと判断する。
換は所定時間内に完了したものとしてステップ４４に進
む。ステップ４４において指令チャンネルＤＭＣＨと変
換チャンネルＣＶＣＨとが一致しているか否かを判定
し、肯定判定されれば正しいチャンネルについてＡ／Ｄ
変換されたものと判断する。
【００２４】この場合はステップ４５に進み、変換結果
ＡＤＤＡＴＡを制御演算で使用する物理量に換算してこ
のルーチンを終了する。ステップ４３で肯定判断された
ときはＡ／Ｄ変換が所定時間内に完了せず異常であると
して、ステップ６１に進み、図２のＡ／Ｄ変換指令ルー
チンを起動してこのルーチンを終了する。
ＡＤＤＡＴＡを制御演算で使用する物理量に換算してこ
のルーチンを終了する。ステップ４３で肯定判断された
ときはＡ／Ｄ変換が所定時間内に完了せず異常であると
して、ステップ６１に進み、図２のＡ／Ｄ変換指令ルー
チンを起動してこのルーチンを終了する。
【００２５】またステップ４４で否定判定されたとき
は、正しいチャンネルについて変換がされず異常である
として、ステップ４６でＡ／Ｄ変換部１１３に対してリ
セット指令を出力してこのルーチンを終了する。即ち所
定の時間内にＡ／Ｄ変換が完了するまで、Ａ／Ｄ変換指
令を出力するものである。
は、正しいチャンネルについて変換がされず異常である
として、ステップ４６でＡ／Ｄ変換部１１３に対してリ
セット指令を出力してこのルーチンを終了する。即ち所
定の時間内にＡ／Ｄ変換が完了するまで、Ａ／Ｄ変換指
令を出力するものである。
【００２６】この場合は図示しない制御演算ルーチンに
おいてはデータが更新されないこととなり、制御演算ル
ーチンにおける異常処理が容易となる。なおＡ／Ｄ変換
指令の出力回数を制限してもよい。
おいてはデータが更新されないこととなり、制御演算ル
ーチンにおける異常処理が容易となる。なおＡ／Ｄ変換
指令の出力回数を制限してもよい。
【００２７】
【発明の効果】第１の発明にかかるアナログ／ディジタ
ル変換装置によれば、変換後のディジタル信号とともに
返送される変換チャンネルと指令チャンネルとが一致し
ないときは異常と判断することにより、誤ったチャンネ
ルの信号を用いて制御が行われることを防止することが
可能となる。
ル変換装置によれば、変換後のディジタル信号とともに
返送される変換チャンネルと指令チャンネルとが一致し
ないときは異常と判断することにより、誤ったチャンネ
ルの信号を用いて制御が行われることを防止することが
可能となる。
【００２８】第２の発明にかかるアナログ／ディジタル
変換装置によれば、Ａ／Ｄ変換に要する時間が所定時間
より長い場合には異常と判断することにより、迅速な処
理が可能となる。第３の発明にかかるアナログ／ディジ
タル変換装置にあっては、異常と判断されたときにはＡ
／Ｄ変換部をリセットすることにより、誤ったデータを
使用して制御が行われることを防止することが可能とな
る。
変換装置によれば、Ａ／Ｄ変換に要する時間が所定時間
より長い場合には異常と判断することにより、迅速な処
理が可能となる。第３の発明にかかるアナログ／ディジ
タル変換装置にあっては、異常と判断されたときにはＡ
／Ｄ変換部をリセットすることにより、誤ったデータを
使用して制御が行われることを防止することが可能とな
る。
【００２９】第４の発明にかかるアナログ／ディジタル
変換装置にあっては、異常と判断されたときにはＡ／Ｄ
変換指令を繰り返し出力することにより、誤ったデータ
を使用して制御が行われることを防止することが可能と
なる。
変換装置にあっては、異常と判断されたときにはＡ／Ｄ
変換指令を繰り返し出力することにより、誤ったデータ
を使用して制御が行われることを防止することが可能と
なる。
【図１】図１は、本発明の実施例の構成図である。
【図２】図２は、Ａ／Ｄ変換指令ルーチンのフローチャ
ートである。
ートである。
【図３】図３は、要求データの構成図である。
【図４】図４は、Ａ／Ｄ変換データ読取ルーチンのフロ
ーチャートである。
ーチャートである。
【図５】図５は、返送データの構成図である。
【図６】図６は、第２のＡ／Ｄ変換データ読取ルーチン
のフローチャートである。
のフローチャートである。
１１…Ａ／Ｄ変換用集積回路 １１１ａ，１１１ｂ，１１１ｃ，１１１ｄ…アナログ入
力端子 １１２ａ，１１２ｂ，１１２ｃ，１１２ｄ…スイッチン
グ素子 １１３…Ａ／Ｄ変換部 １１４…通信インターフェイス １２…マイクロコンピュータ １２１…バス １２２…ＣＰＵ １２３…メモリ １２４…通信インターフェイス １３…通信回線
力端子 １１２ａ，１１２ｂ，１１２ｃ，１１２ｄ…スイッチン
グ素子 １１３…Ａ／Ｄ変換部 １１４…通信インターフェイス １２…マイクロコンピュータ １２１…バス １２２…ＣＰＵ １２３…メモリ １２４…通信インターフェイス １３…通信回線
Claims (4)
- 【請求項１】 アナログ信号が入力される複数のチャン
ネルの中から一つのチャンネルを選択指令に応じて選択
するマルチプレクサ部と、 前記マルチプレクサ部で選択された一つのアナログ信号
をディジタル信号に変換するアナログ／ディジタル変換
部と、 前記マルチプレクサ部に選択指令を出力するとともに、
前記アナログ／ディジタル変換部で変換されるディジタ
ル信号を読み込む制御部と、を具備するアナログ／ディ
ジタル変換装置であって、 前記マルチプレクサ部が、 前記アナログ／ディジタル変換部が変換を完了したとき
に、選択したチャンネルを前記制御部に返送するチャン
ネル返送部を、 前記制御部が、 前記マルチプレクサ部に出力したチャンネルと前記チャ
ンネル返送部から返送されたチャンネルとが一致してい
ない場合には異常と判断する異常判断部を、有するアナ
ログ／ディジタル変換装置。 - 【請求項２】 アナログ信号が入力される複数のチャン
ネルの中から一つのチャンネルを選択指令に応じて選択
するマルチプレクサ部と、 前記マルチプレクサ部で選択された一つのアナログ信号
をディジタル信号に変換するアナログ／ディジタル変換
部と、 前記マルチプレクサ部に選択指令を出力するとともに、
前記アナログ／ディジタル変換部で変換されるディジタ
ル信号を読み込む制御部と、を具備するアナログ／ディ
ジタル変換装置であって、 前記制御部が、 前記アナログ／ディジタル変換部に変換開始指令を出力
した後前記アナログ／ディジタル変換部が変換を完了す
るまでの変換所要時間を計測し、変換所要時間が予め定
められた最長時間以上である場合には異常と判断する異
常判断部を、有するアナログ／ディジタル変換装置。 - 【請求項３】 前記異常判断部が、 異常と判断したときに前記アナログ／ディジタル変換部
にリセット指令を出力するリセット指令出力部を有する
請求項１もしくは２に記載のアナログ／ディジタル変換
装置。 - 【請求項４】前記異常判断部が、 異常と判断したときに前記アナログ／ディジタル変換部
に再度変換指令を出力する再変換指令部を有する請求項
２に記載のアナログ／ディジタル変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15349294A JPH0823276A (ja) | 1994-07-05 | 1994-07-05 | アナログ／ディジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15349294A JPH0823276A (ja) | 1994-07-05 | 1994-07-05 | アナログ／ディジタル変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0823276A true JPH0823276A (ja) | 1996-01-23 |
Family
ID=15563750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15349294A Pending JPH0823276A (ja) | 1994-07-05 | 1994-07-05 | アナログ／ディジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0823276A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005038850B4 (de) * | 2004-10-26 | 2007-12-20 | Mitsubishi Denki K.K. | Elektronische Steuereinheit innerhalb eines Fahrzeugs |
| US8117360B2 (en) | 2006-09-15 | 2012-02-14 | Mitsubishi Electric Corporation | On-vehicle electronic control device |
| WO2017072836A1 (ja) * | 2015-10-26 | 2017-05-04 | 株式会社 東芝 | 電子機器 |
-
1994
- 1994-07-05 JP JP15349294A patent/JPH0823276A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005038850B4 (de) * | 2004-10-26 | 2007-12-20 | Mitsubishi Denki K.K. | Elektronische Steuereinheit innerhalb eines Fahrzeugs |
| US7467036B2 (en) | 2004-10-26 | 2008-12-16 | Mitsubishi Denki Kabushiki Kaisha | In-vehicle electronic control unit |
| US8117360B2 (en) | 2006-09-15 | 2012-02-14 | Mitsubishi Electric Corporation | On-vehicle electronic control device |
| WO2017072836A1 (ja) * | 2015-10-26 | 2017-05-04 | 株式会社 東芝 | 電子機器 |
| CN107710167A (zh) * | 2015-10-26 | 2018-02-16 | 株式会社东芝 | 电子设备 |
| US10663928B2 (en) | 2015-10-26 | 2020-05-26 | Kabushiki Kaisha Toshiba | Electronic device |
| CN107710167B (zh) * | 2015-10-26 | 2020-12-15 | 株式会社东芝 | 电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2580338Y2 (ja) | アナログ／ディジタル変換器のテスト装置 | |
| JP2553753B2 (ja) | Ａｄ変換装置 | |
| JPH0823276A (ja) | アナログ／ディジタル変換装置 | |
| EP1160668B1 (en) | Semiconductor integrated circuit and method of testing semiconductor integrated circuit | |
| JPS59134943A (ja) | デ−タ通信システム | |
| JP3180880B2 (ja) | アナログ−ディジタル変換装置の監視回路と監視方法 | |
| JPH05101228A (ja) | アナログ入力カードシステム | |
| JP2715872B2 (ja) | 情報処理装置 | |
| JPH07240264A (ja) | ケーブル接続異常検出回路およびその方法 | |
| JPH044644A (ja) | 信号処理装置及びその試験方法 | |
| JP2821438B2 (ja) | マイクロコンピュータ | |
| KR0183933B1 (ko) | 다채널 아날로그/디지탈 변환기 테스트 방법 및 회로 | |
| JP2000330879A (ja) | 入出力チャネル試験方法および装置 | |
| JPH02250491A (ja) | 電子交換機の選択信号受信回路 | |
| JPS58184634A (ja) | 機械的接点信号入力装置 | |
| JPH04355829A (ja) | プログラム切替方式 | |
| JPS6382381A (ja) | 集積論理回路装置 | |
| JPH0567185B2 (ja) | ||
| JPH06152421A (ja) | Ａ／ｄ変換装置 | |
| JPH0612502A (ja) | Ａ／ｄ変換回路内蔵マイクロコンピュータ | |
| JPH0333612A (ja) | ロータリ式入力手段の回転方向判別方法 | |
| JPH01135171A (ja) | レベル変換回路の試験装置 | |
| JPH0328921A (ja) | アナログデータ診断回路 | |
| JPS5856598A (ja) | 遠方監視制御装置 | |
| JPS6124324A (ja) | デイジタルタイマの点検回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000613 |