JPH02250491A - 電子交換機の選択信号受信回路 - Google Patents
電子交換機の選択信号受信回路Info
- Publication number
- JPH02250491A JPH02250491A JP7144889A JP7144889A JPH02250491A JP H02250491 A JPH02250491 A JP H02250491A JP 7144889 A JP7144889 A JP 7144889A JP 7144889 A JP7144889 A JP 7144889A JP H02250491 A JPH02250491 A JP H02250491A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- receiving circuit
- signal receiving
- multifrequency
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000605 extraction Methods 0.000 claims abstract description 8
- 238000012544 monitoring process Methods 0.000 claims abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 210000004185 liver Anatomy 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は選択信号受信回路の改良を図った電子交換装置
に関するものである。
に関するものである。
(従来の技術)
電子交換機は回線相互間の交換接続を行う装置である。
そして、電子交換機には局間の選択信号として用いられ
る可聴周波数の20UT 6信号である多周波信号(以
下、MP倍信号称する)の信号発生回路及び受信回路と
、1 out or 4 (低群)およびl out
of 3 (高群)の2周波数理合信号である押しボタ
ン信号(以下、PB倍信号称する)を受信するPB信号
受信回路とを有している。これら各受信回路はPCMハ
イウェイを介して送られてくるそれぞれ対応する系統の
信号を受信し、該受信信号の周波数に対応して符号情報
を情報に変換し、中央制御装置に送る。そして、中央制
御装置ではこの情報信号を基に、交換接続制御する。
る可聴周波数の20UT 6信号である多周波信号(以
下、MP倍信号称する)の信号発生回路及び受信回路と
、1 out or 4 (低群)およびl out
of 3 (高群)の2周波数理合信号である押しボタ
ン信号(以下、PB倍信号称する)を受信するPB信号
受信回路とを有している。これら各受信回路はPCMハ
イウェイを介して送られてくるそれぞれ対応する系統の
信号を受信し、該受信信号の周波数に対応して符号情報
を情報に変換し、中央制御装置に送る。そして、中央制
御装置ではこの情報信号を基に、交換接続制御する。
ところで、このような従来の電子交換機の選択信号受信
回路は第2図に示すようにPB信号系受信回路41とM
P信号系受信回路42のそれぞれが別個に構成されてい
た。
回路は第2図に示すようにPB信号系受信回路41とM
P信号系受信回路42のそれぞれが別個に構成されてい
た。
すなわち、PR信号系受信回路41は信号受信時にPB
信号受信回路4がPCMハイウェイを介して送られてく
る信号を受信し、その受信した信号をPB倍信号して解
読してディジタルデータ化する。PB信号系受信回路4
1はメモリlaのプログラムを実行して自己のCPU1
aがPB信号受信回路4に割当てられているアドレスを
デコーダ2に対して与え、これにより、デコーダ回路2
はCPU laから受は取ったアドレスにより、PB信
号受信部4に対して出力許可信号であるOE倍信号出力
する。PB信号受信回路4はOE倍信号受けるとCPU
laに向けてPB倍信号受信結果を出力する。
信号受信回路4がPCMハイウェイを介して送られてく
る信号を受信し、その受信した信号をPB倍信号して解
読してディジタルデータ化する。PB信号系受信回路4
1はメモリlaのプログラムを実行して自己のCPU1
aがPB信号受信回路4に割当てられているアドレスを
デコーダ2に対して与え、これにより、デコーダ回路2
はCPU laから受は取ったアドレスにより、PB信
号受信部4に対して出力許可信号であるOE倍信号出力
する。PB信号受信回路4はOE倍信号受けるとCPU
laに向けてPB倍信号受信結果を出力する。
一方、MP信号系受信回路42では信号受信時にPCM
ハイウェイを介して送られてくる信号を受信し、その受
信した信号をMP倍信号して解読してディジタルデータ
化する。メモリlbのプログラムを実行してCPUtb
は周期的に肛信号受信回路5に割当てたアドレスをデコ
ーダ2bに与え、これにより、デコーダ回路2はcpu
tbから受は取ったアドレスにより、MP信号受信回
路5に対して出力許可信号であるOE倍信号出力する。
ハイウェイを介して送られてくる信号を受信し、その受
信した信号をMP倍信号して解読してディジタルデータ
化する。メモリlbのプログラムを実行してCPUtb
は周期的に肛信号受信回路5に割当てたアドレスをデコ
ーダ2bに与え、これにより、デコーダ回路2はcpu
tbから受は取ったアドレスにより、MP信号受信回
路5に対して出力許可信号であるOE倍信号出力する。
MP信号受信回路5はOE倍信号受けるとCPU lb
に向けてMP倍信号受信結果を出力する。MP倍信号最
初の信号としてKP倍信号あり、肝信号の最後にはST
倍信号 900Hzと1700Hzの混合周波数)があ
るので、これらの信号があればMP倍信号見なして肛信
号系の受信回路42出力を交換機の中央処理装置に与え
る。これにより、交換機の中央処理装置では受信信号が
PB倍信号、MP倍信号を認識し、PB倍信号らばPB
信号系受信回路より出力を取込み、MP倍信号らばMP
信号系受信回路より出力を取込んで交換接続動作を実施
する。
に向けてMP倍信号受信結果を出力する。MP倍信号最
初の信号としてKP倍信号あり、肝信号の最後にはST
倍信号 900Hzと1700Hzの混合周波数)があ
るので、これらの信号があればMP倍信号見なして肛信
号系の受信回路42出力を交換機の中央処理装置に与え
る。これにより、交換機の中央処理装置では受信信号が
PB倍信号、MP倍信号を認識し、PB倍信号らばPB
信号系受信回路より出力を取込み、MP倍信号らばMP
信号系受信回路より出力を取込んで交換接続動作を実施
する。
ところで、このような従来装置によると、それぞれのユ
ニットに対して同様の構成を持つCPU及びその周辺回
路が1組づつ必要になる。そこで、小型化を図るべくこ
の2組の回路のうち、共用できそうな部分を共用させる
ようにすることが考えられる。
ニットに対して同様の構成を持つCPU及びその周辺回
路が1組づつ必要になる。そこで、小型化を図るべくこ
の2組の回路のうち、共用できそうな部分を共用させる
ようにすることが考えられる。
この場合、受信回路のCPU及びデコーダ及びメモリが
共通要素と考えられるので、これらを共用化し、PB信
号受信回路と肝信号受信回路とを単純に並列に接続して
共用CPUの管理下におくことが考えられる。しなしな
がら、この場合、共用CPυにとってはPCMハイウェ
イから送られてくる信号がPB倍信号あるのかMP倍信
号あるのか判断がつかないため、正確な受信が困難であ
る。例えば、PB倍信号ダイヤルデジット”3”は低群
が697Hz 。
共通要素と考えられるので、これらを共用化し、PB信
号受信回路と肝信号受信回路とを単純に並列に接続して
共用CPUの管理下におくことが考えられる。しなしな
がら、この場合、共用CPυにとってはPCMハイウェ
イから送られてくる信号がPB倍信号あるのかMP倍信
号あるのか判断がつかないため、正確な受信が困難であ
る。例えば、PB倍信号ダイヤルデジット”3”は低群
が697Hz 。
高群が1477Hzの混合周波数であるが、この信号を
誤って肝信号と判断して受信すると、デジット”7″
(すなわち、700 Hzと1500Hzの混合周波数
)となってし!”’I、S、PB倍信号あるのに肝信号
であると誤認してMP信号受信回路より出力を抽出する
と、誤接続してしまうと云う問題が生じる。
誤って肝信号と判断して受信すると、デジット”7″
(すなわち、700 Hzと1500Hzの混合周波数
)となってし!”’I、S、PB倍信号あるのに肝信号
であると誤認してMP信号受信回路より出力を抽出する
と、誤接続してしまうと云う問題が生じる。
(発明が解決しようとする課題)
以上のように電子交換機の選択信号受信回路ではPB信
号系受信部と肛信号系受信部とを単純に並列接続しても
PCMハイウェイから送られてくる信号がPB倍信号M
F倍信号どちらであるのか判別しない限り、正確な受信
が困難であるため、PB信号受信回路と肝信号受信回路
とをそれぞれ別個に構成し、PB信号系受信回路及び肝
系受信回路がそれぞれ受信したデータをチエツクしてP
I3信号であるかMP倍信号あるかを認識し、利用して
いる。このため、同様な構成のCPU及びその周辺回路
がそれぞれユニットに1組ずつ必要になると云う問題が
あった。
号系受信部と肛信号系受信部とを単純に並列接続しても
PCMハイウェイから送られてくる信号がPB倍信号M
F倍信号どちらであるのか判別しない限り、正確な受信
が困難であるため、PB信号受信回路と肝信号受信回路
とをそれぞれ別個に構成し、PB信号系受信回路及び肝
系受信回路がそれぞれ受信したデータをチエツクしてP
I3信号であるかMP倍信号あるかを認識し、利用して
いる。このため、同様な構成のCPU及びその周辺回路
がそれぞれユニットに1組ずつ必要になると云う問題が
あった。
↓
そこで、この発明の目的とするところ制御系を共用化し
て回路を削減することができると共にPB倍信号MP倍
信号区別して受信できるようにし、以て、安価で信頼性
が高くしかも、小型化された電子交換機の選択信号受信
回路を提供することにある。
て回路を削減することができると共にPB倍信号MP倍
信号区別して受信できるようにし、以て、安価で信頼性
が高くしかも、小型化された電子交換機の選択信号受信
回路を提供することにある。
(課題を解決するための手段)
上記目的を達成するため、本発明は次のように構成する
。すなわち、局間選択信号である第1多周波信号を受信
してデータに変換する第1信号受信回路と、押し釦ダイ
ヤル信号である第2多周波信号を受信してデータに変換
する第2信号受信回路とを有し、これら受信回路の出力
データを電子交換機の交換接続情報として与えて交換接
続制御に供する電子交換機の選択信号受信回路において
、通常は前記第2信号受信回路からの出力を抽出して出
力すると共に、周期的に前記第1信号受信回路の受信情
報を監視し、この監視時に前記第1多周波信号の先頭信
号を検出すると、前記第1多周波信号の受信状態に切替
えて前記第1信号受信回路からの出力抽出に切替え、前
記第1多周波信号の受信終了により前記第2信号受信回
路からの出力抽出に切替えるべく制御する前記第2信号
受信回路及び前記第1信号受信回路共用の制御手段とよ
り構成する。
。すなわち、局間選択信号である第1多周波信号を受信
してデータに変換する第1信号受信回路と、押し釦ダイ
ヤル信号である第2多周波信号を受信してデータに変換
する第2信号受信回路とを有し、これら受信回路の出力
データを電子交換機の交換接続情報として与えて交換接
続制御に供する電子交換機の選択信号受信回路において
、通常は前記第2信号受信回路からの出力を抽出して出
力すると共に、周期的に前記第1信号受信回路の受信情
報を監視し、この監視時に前記第1多周波信号の先頭信
号を検出すると、前記第1多周波信号の受信状態に切替
えて前記第1信号受信回路からの出力抽出に切替え、前
記第1多周波信号の受信終了により前記第2信号受信回
路からの出力抽出に切替えるべく制御する前記第2信号
受信回路及び前記第1信号受信回路共用の制御手段とよ
り構成する。
(作 用)
本発明では1組の制御手段で第2信号受信回路(例えば
、PB信号受信回路)と、第1信号受信回路(例えば、
MP信号受信回路)とを制御する構成としである。そし
て、通常はII2信号受信回路より受信情報を抽出し、
周期的に第1信号受信日路の受信情報を監視する。そし
て、この監視時において、第1多周波信号(MP倍信号
の最初の信号であるKP倍信号検出すると、直ちに第1
信号受信回路から出力情報を抽出するように切替える。
、PB信号受信回路)と、第1信号受信回路(例えば、
MP信号受信回路)とを制御する構成としである。そし
て、通常はII2信号受信回路より受信情報を抽出し、
周期的に第1信号受信日路の受信情報を監視する。そし
て、この監視時において、第1多周波信号(MP倍信号
の最初の信号であるKP倍信号検出すると、直ちに第1
信号受信回路から出力情報を抽出するように切替える。
そして、制御手段は第1信号受信回路における受信情報
を得て交換接続用情報として出力し、その後、再び第2
信号受信手段からの情報抽出に戻る。第1多周波信号の
先頭信号(KP倍信号は1loOHzと1700Hzの
混合周波数であり、いずれも第2多周波信号(PB倍信
号の低群に含まれない。従って、第2多周波信号を第1
多周波信号の先頭信号として誤って検出することがない
ため、1組の共用制御手段によって第1多周波信号と第
2多周波信号を共通に受信制御することができる。
を得て交換接続用情報として出力し、その後、再び第2
信号受信手段からの情報抽出に戻る。第1多周波信号の
先頭信号(KP倍信号は1loOHzと1700Hzの
混合周波数であり、いずれも第2多周波信号(PB倍信
号の低群に含まれない。従って、第2多周波信号を第1
多周波信号の先頭信号として誤って検出することがない
ため、1組の共用制御手段によって第1多周波信号と第
2多周波信号を共通に受信制御することができる。
そのため、本発明によれば制御系を共用化して回路を削
減することができると共に第1多周波信号(例えば、M
ド信号)と第2多周波信号(例えば、PH倍信号を誤り
なく区別して受信できるようになり、安価で信頼性が高
く、しかも、小型化された電子交換機の選択信号受信回
路を提供できる。
減することができると共に第1多周波信号(例えば、M
ド信号)と第2多周波信号(例えば、PH倍信号を誤り
なく区別して受信できるようになり、安価で信頼性が高
く、しかも、小型化された電子交換機の選択信号受信回
路を提供できる。
(実施例)
第1図は本発明の一実施例を示すブロック図であって、
PB倍信号肝信号を共通に受信できる選択信号受信回路
の構成例である。図において、1はCPUで、受信回路
の制御の中枢を司る共用のCPUである。2はデコーダ
であり、CPU 1から与えられるアドレスをデコード
してPB信号受信回路4またはMP信号受信回路5に受
信情報の出力許可を与えるためのものである。 3はメ
モリであり、前記CPU 1の実行プログラムの格納や
データの格納に使用する。前記PB信号受信回路4はP
CMハイウェイより受信データを受けてPB倍信号して
復号し、その復号して得た情報を、出力許可時に受信情
報として出力するものであり、MP信号受信回路5はP
CMハイウェイより受信データを受けてMP倍信号して
罠号し、その復号して得た情報を、出力許可時に受信情
報として出力するものである。
PB倍信号肝信号を共通に受信できる選択信号受信回路
の構成例である。図において、1はCPUで、受信回路
の制御の中枢を司る共用のCPUである。2はデコーダ
であり、CPU 1から与えられるアドレスをデコード
してPB信号受信回路4またはMP信号受信回路5に受
信情報の出力許可を与えるためのものである。 3はメ
モリであり、前記CPU 1の実行プログラムの格納や
データの格納に使用する。前記PB信号受信回路4はP
CMハイウェイより受信データを受けてPB倍信号して
復号し、その復号して得た情報を、出力許可時に受信情
報として出力するものであり、MP信号受信回路5はP
CMハイウェイより受信データを受けてMP倍信号して
罠号し、その復号して得た情報を、出力許可時に受信情
報として出力するものである。
第2図は本実施例の動作を示すフローチャートであり、
図を参照してm1図回路の動作を説明する。前記PB信
号受信回路4はPCMハイウェイより受信データを受け
てPB倍信号して復号し、また、肝信号受信回路5はP
CMハイウェイより受信データを受けて肝信号として復
号する。
図を参照してm1図回路の動作を説明する。前記PB信
号受信回路4はPCMハイウェイより受信データを受け
てPB倍信号して復号し、また、肝信号受信回路5はP
CMハイウェイより受信データを受けて肝信号として復
号する。
一方、CPU 1はメモリ3のプログラムを実行し、通
常状態においてはcpu tはPB信号受信部4に割当
てられているアドレスをデコーダ2に対して与えるよう
に動作する。そのため、デコーダ2はcpu iから受
は取ったアドレスにより、PB信号受信部4に対して出
力許可信号であるOE倍信号出力する。PB信号受信回
路4はOE倍信号受けるとcpu tに向けてPB倍信
号受信結果を出力する。従って、cpu iはこのPB
信号受信回路4の出力データを読み取る(81.92)
る。この動作を繰返すことにより、一連のPB倍信号受
信する。そして、これを交換機の中央処理装置に与え、
PB倍信号よるデータに基づき交換接続処理する。
常状態においてはcpu tはPB信号受信部4に割当
てられているアドレスをデコーダ2に対して与えるよう
に動作する。そのため、デコーダ2はcpu iから受
は取ったアドレスにより、PB信号受信部4に対して出
力許可信号であるOE倍信号出力する。PB信号受信回
路4はOE倍信号受けるとcpu tに向けてPB倍信
号受信結果を出力する。従って、cpu iはこのPB
信号受信回路4の出力データを読み取る(81.92)
る。この動作を繰返すことにより、一連のPB倍信号受
信する。そして、これを交換機の中央処理装置に与え、
PB倍信号よるデータに基づき交換接続処理する。
また、これらの動作を実行する傍ら、周期的に肝信号受
信回路の監視ルーチンを実施する。すなわち、所定時間
経過毎に(S3)、CPU 1はMP信号受信回路5に
割当てたアドレスをアクセスするように動作し、その受
信状態を監視する(84〜S6)。
信回路の監視ルーチンを実施する。すなわち、所定時間
経過毎に(S3)、CPU 1はMP信号受信回路5に
割当てたアドレスをアクセスするように動作し、その受
信状態を監視する(84〜S6)。
そして、この状態において、肛信号の最初の信号である
KP倍信号検出されると、CPU1は肛信号受信回路5
に割り当てたアドレスをアクセスし、MP倍信号受信結
果を読み取る動作を繰返し行う(87〜89)。そして
、肝信号の最後の信号であるST倍信号 900flz
と1700Hzの混合周波数)が検出された時点で(S
9)、MP倍信号受信完了と見なし、MP信号受信のた
めのルーチン(87〜89)を抜けて■のメインルーチ
ンに戻る。
KP倍信号検出されると、CPU1は肛信号受信回路5
に割り当てたアドレスをアクセスし、MP倍信号受信結
果を読み取る動作を繰返し行う(87〜89)。そして
、肝信号の最後の信号であるST倍信号 900flz
と1700Hzの混合周波数)が検出された時点で(S
9)、MP倍信号受信完了と見なし、MP信号受信のた
めのルーチン(87〜89)を抜けて■のメインルーチ
ンに戻る。
第3図はPB倍信号KP倍信号して誤って検出すること
がないことを示す説明図である。図において、実線部^
が規格に定められたPB倍信号帯域であり、点線部Bが
誤差も含んだ帯域である。肝信号の最初の信号であるK
P倍信号1100Hzと1700Hzの混合信号)はい
ずれの周波数成分もPB倍信号低群に含まれないため、
PB倍信号KP倍信号誤って検出しないことが確認でき
、る。
がないことを示す説明図である。図において、実線部^
が規格に定められたPB倍信号帯域であり、点線部Bが
誤差も含んだ帯域である。肝信号の最初の信号であるK
P倍信号1100Hzと1700Hzの混合信号)はい
ずれの周波数成分もPB倍信号低群に含まれないため、
PB倍信号KP倍信号誤って検出しないことが確認でき
、る。
このようにPB信号受信回路とMP信号受信回路の制御
を行うCPUを共用化し、PB信号受信回路とMP信号
受信回路とはそれぞれ並列的に動作させ、前記CPυに
は通常はPB信号受信囲路からの出力を抽出するように
制御させ、且つ、周期的にMP信号受信回路の受信情報
を監視するように制御させて、これにより通常LiPB
信号受信状態とし、PB倍信号受信情報を読取って交換
機の中央処理装置に与え、交換処理を行う一方、MP倍
信号受信情報も周期的に監視し、MP倍信号最初の信号
であるKP倍信号検出すると、直ちに肛信号受信状態に
切替えて肛信号による受信情報を読取り、交換機の中央
処理装置に与えて交換処理を行うようにするものである
。
を行うCPUを共用化し、PB信号受信回路とMP信号
受信回路とはそれぞれ並列的に動作させ、前記CPυに
は通常はPB信号受信囲路からの出力を抽出するように
制御させ、且つ、周期的にMP信号受信回路の受信情報
を監視するように制御させて、これにより通常LiPB
信号受信状態とし、PB倍信号受信情報を読取って交換
機の中央処理装置に与え、交換処理を行う一方、MP倍
信号受信情報も周期的に監視し、MP倍信号最初の信号
であるKP倍信号検出すると、直ちに肛信号受信状態に
切替えて肛信号による受信情報を読取り、交換機の中央
処理装置に与えて交換処理を行うようにするものである
。
そして、CPUはMP信号受信回路における受信情報を
読み取って後、再びPB信号受信状態に戻るようにした
ものである。 KP倍信号110011zと17001
1zの混合周波数であり、いずれもPI3信号の低群に
含まれないので、PB倍信号KP倍信号して誤って検出
することがないから、1組のCPU及びその周辺回路に
よってPB倍信号MP倍信号共通に受信することができ
るようになる。
読み取って後、再びPB信号受信状態に戻るようにした
ものである。 KP倍信号110011zと17001
1zの混合周波数であり、いずれもPI3信号の低群に
含まれないので、PB倍信号KP倍信号して誤って検出
することがないから、1組のCPU及びその周辺回路に
よってPB倍信号MP倍信号共通に受信することができ
るようになる。
そのため、1組分のCPU及びその周辺回路が削減され
、小型化出来、また、PB倍信号MP倍信号信頼性を以
て共通に受信できるようになる。
、小型化出来、また、PB倍信号MP倍信号信頼性を以
て共通に受信できるようになる。
以上説明したように、本発明によれば制御系を共用化し
て回路を削減することができるると共に第1多周波信号
(例えば、MP倍信号と第2多周波信号(例えば、PB
倍信号を誤りなく区別して受信できるようになり、安価
で信頼性が高く、しかも、小型化された電子交換機の選
択信号受信回路を提供できる。
て回路を削減することができるると共に第1多周波信号
(例えば、MP倍信号と第2多周波信号(例えば、PB
倍信号を誤りなく区別して受信できるようになり、安価
で信頼性が高く、しかも、小型化された電子交換機の選
択信号受信回路を提供できる。
第1図は本発明の一実施例を示すブロック構成図、第2
図は本発明装置の作用を説明する゛ためのフローチャー
ト、第3図はPB倍信号KP倍信号誤認識しないことを
説明するための信号別層波数帯域図、第4図は従来例を
説明するためのブロック構成図である。 ■・・・CPIJ 、 2・・・デコーダ、3・・・メ
モリ、4・・・PB信号受信回路、5・・・MF信号受
信回路。 出願人代理人 弁理士 鈴江武彦 第 図 第 図 第 図 第 図
図は本発明装置の作用を説明する゛ためのフローチャー
ト、第3図はPB倍信号KP倍信号誤認識しないことを
説明するための信号別層波数帯域図、第4図は従来例を
説明するためのブロック構成図である。 ■・・・CPIJ 、 2・・・デコーダ、3・・・メ
モリ、4・・・PB信号受信回路、5・・・MF信号受
信回路。 出願人代理人 弁理士 鈴江武彦 第 図 第 図 第 図 第 図
Claims (1)
- 【特許請求の範囲】 局間選択信号である第1多周波信号を受信してデータに
変換する第1信号受信回路と、押し釦ダイヤル信号であ
る第2多周波信号を受信してデータに変換する第2信号
受信回路とを有し、これら受信回路の出力データを電子
交換機の交換接続情報として与えて交換接続制御に供す
る電子交換機の選択信号受信回路において、 通常は前記第2信号受信回路からの出力を抽出して出力
すると共に、周期的に前記第1信号受信回路の受信情報
を監視し、この監視時に前記第1多周波信号の先頭信号
を検出すると、前記第1多周波信号の受信状態に切替え
て前記第1信号受信回路からの出力抽出に切替え、前記
第1多周波信号の受信終了により前記第2信号受信回路
からの出力抽出に切替えるべく制御する前記第2信号受
信回路及び前記第1信号受信回路共用の制御手段とより
構成したことを特徴とする電子交換機の選択受信回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7144889A JPH02250491A (ja) | 1989-03-23 | 1989-03-23 | 電子交換機の選択信号受信回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7144889A JPH02250491A (ja) | 1989-03-23 | 1989-03-23 | 電子交換機の選択信号受信回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02250491A true JPH02250491A (ja) | 1990-10-08 |
Family
ID=13460847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7144889A Pending JPH02250491A (ja) | 1989-03-23 | 1989-03-23 | 電子交換機の選択信号受信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02250491A (ja) |
-
1989
- 1989-03-23 JP JP7144889A patent/JPH02250491A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2636210B2 (ja) | 同期式データ受信回路 | |
US4956807A (en) | Watchdog timer | |
JPH077240U (ja) | ラジオにより送出されたメッセージを受信する受信機 | |
US4945540A (en) | Gate circuit for bus signal lines | |
EP0081499B1 (en) | Data operated squelch | |
US5325398A (en) | Pulse count mode communication system | |
JPH02250491A (ja) | 電子交換機の選択信号受信回路 | |
US5144626A (en) | Data processor | |
JPH0313610B2 (ja) | ||
JPH0787338A (ja) | 画像復号装置 | |
US20110106985A1 (en) | Input Device | |
JP2553687B2 (ja) | 遠隔制御受信回路 | |
JPH0823276A (ja) | アナログ/ディジタル変換装置 | |
JPS5690500A (en) | Semiconductor memory device | |
JP2508890B2 (ja) | 無線選択呼出受信機 | |
SU556442A1 (ru) | Устройство дл контрол мультиплексного канала | |
JPS5819619Y2 (ja) | キ−押下通知回路 | |
KR0143006B1 (ko) | 전전자 교환기의 통신처리방법 | |
SU1312591A1 (ru) | Устройство дл сопр жени ЭВМ с внешним устройством | |
JP2804406B2 (ja) | パルス測定装置 | |
JPH04112225A (ja) | 集積回路装置 | |
JPS6171738A (ja) | デ−タ伝送システム | |
JPH01129676A (ja) | 高品位テレビジョン信号の判別回路 | |
JPH0239902B2 (ja) | ||
JPS5942341B2 (ja) | デ−タ取込み回路 |