JP3639652B2

JP3639652B2 - Ａｄコンバータ内蔵集積回路のテスト方法および装置

Info

Publication number: JP3639652B2
Application number: JP28159095A
Authority: JP
Inventors: 俊裕高橋
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1995-10-30
Filing date: 1995-10-30
Publication date: 2005-04-20
Anticipated expiration: 2015-10-30
Also published as: JPH09127209A

Description

【０００１】
【発明の属する技術分野】
本発明はアナログ・デジタル変換器（ＡＤコンバータ）を内蔵する集積回路のテスト方法およびテスト装置に関する。
【０００２】
【従来の技術】
近年、集積回路の集積度が飛躍的に増大している。かつてはプリント基板上でしか実現できなかったようなシステムが、現在では１チップの集積回路で実現できるようになっている。
【０００３】
これに伴い、純粋にデジタル回路のみを搭載しているだけのＬＳＩは次第に減少し、デジタル回路に加え、ＡＤコンバータやＤＡコンバータを付加したようなものが多くなっている。このようなＬＳＩの開発においては、従来の純粋デジタルＬＳＩにはなかった種々の困難さが生じる。テストの困難さもその１つである。
【０００４】
ＡＤコンバータやＤＡコンバータは、アナログ回路であり、アナログ回路のテストにおいては、デジタル回路とは全く異なる考慮が必要となってくる。
【０００５】
デジタル回路のテストにおいては、ある基準電圧（しきい値）以上を論理値「１」とし、ある基準電圧以下を論理値「０」とみなす。そして、各入力ピンに入力信号を印加し、被試験回路が論理的に正しく動作するかどうかがテストされる。具体的には、与えられた入力信号に対応する出力信号が一定時間間隔ごとに瞬時値としてサンプリングされ、論理値の「１」、「０」として期待どおりのものかどうかがテストされる。
【０００６】
一方、アナログ回路のテストにおいては、連続的な電圧値・電流値そのものがテスト対象である。このため、テストすべきパラメータが種々多岐にわたり、またそれが回路によっても異なり、テストに多大な時間を必要とする。また、アナログ回路用のテスト装置（以下、テスト装置については、「テスタ」と称する。）は、一般に非常に高価である。
【０００７】
【発明が解決しようとする課題】
デジタル回路またはアナログ回路のテスト容易化に関する技術については、特開平０２−０１９７８０号、または特開平０３−２６７７７８号等に開示されているが、これらの発明においては、回路のアナログ部とデジタル部それぞれについて、アナログ回路用テスタとデジタル回路用テスタを必要としたり、被試験ＬＳＩに専用のテスタを必要とするという問題がある。
【０００８】
前述したように、アナログ回路用テスタは高価であることや、テストに多大な時間を要することから、アナログ・デジタル両回路を有するＬＳＩにおいて、デジタル回路用テスタのみでテストできることは、テストにおいて時間とコストを削減でき、結果として開発コストの削減につながる。
【０００９】
また、特開平０２−１３５５４３号または特開平０４−０９６１４４号に開示されている技術によれば、デジタル回路用テスタによりＬＳＩに内蔵されたＡＤコンバータをテストすることが可能であるが、複雑なテストプログラムを作成する必要があるという問題がある。
【００１０】
このテストプログラムは、メインプログラムとテストパターンの２つから構成される。メインプログラムとは、ハードウェアに対する命令の集まりであり、この場合、アナログ入力ピンへの入力電圧をさまざまに変化させてから、テストパターンを入力し、その時々に応じた出力期待値と実際の出力結果とを比較するような命令の並びである。テストパターンとは、テストベクタを時系列的に並べたものであり、テストベクタとは、ある時刻において各入力ピンに印加されるべき論理値「１」、「０」、および各出力ピン上において観測されるはずの論理値「１」、「０」（期待値）の並びである。またテストパターンは、ＡＤコンバータをテストモードに切換え、ＡＤ変換後のデジタル出力をさせるための入力である入力パターンと、ＡＤ変換後のデジタル出力の期待値である出力パターンとを含む。入力パターン、出力パターンともに「１」、「０」の並びで表される。
【００１１】
以下に、従来のデジタル回路用テスタを用いた、ＡＤコンバータ内蔵ＬＳＩのテスト方法を説明する。
図５は、従来のデジタル回路用テスタのブロック構成図である。従来のテスタ１は、ＬＳＩに入力するテストベクタとそれに対応するＬＳＩから出力される期待値を記憶するパターンメモリ２と、パターンメモリ２からの信号を被試験ＬＳＩ９に出力するドライバ３と、ドライバ３の出力電圧すなわち被試験ＬＳＩへの入力電圧を設定する入力電圧設定ユニット４と、被試験ＬＳＩ９からの出力と出力判定電圧設定ユニットからのしきい値を比較して、被試験ＬＳＩ９からの出力を２値化するコンパレータ５と、コンパレータ５のしきい値をセットする出力判定電圧設定ユニット７と、パターンメモリ２からの上記期待値とコンパレータ５からの上記出力を比較し、比較結果を出力する論理比較ユニット６と、前記各ユニットの動作を制御し、テスト結果を出力する制御部８とからなる。尚、図示したもの以外に電源ユニット、タイミング発生器、ＤＣ測定ユニット、入力波形整形ユニットなどを備えているが、本発明の説明には、特に関係ないので図示していない。
【００１２】
図５のテスタ１をデジタル回路用テスタとして使用するときは、パターンメモリ２に記憶された入力パターンをドライバ３を介してＬＳＩ９にテスト入力値として入力する。この時のドライバ３からのＬＳＩ９への入力電圧は、入力電圧設定ユニット４により制御される。ＬＳＩ９からの出力値は、コンパレータ５で２値化された後、論理比較ユニット６に入力される。ここで、コンパレータ５での論理値「０」、「１」判定のための出力電圧のしきい値は、出力判定電圧設定ユニット７により設定される。論理比較ユニット６において、ＬＳＩ９からの出力値と、パターンメモリ２からの出力パターンとが比較される。上記出力パターンとは、ＬＳＩでの入力パターンに対応する予想されるデジタル出力の期待値のことである。論理比較ユニット６は、ＬＳＩからのデジタル出力値とパターンメモリ２からの出力パターンをビット毎に比較し、一致するビットに対しては「Ｐ」（passを意味する）を、一致しないビットに対しては「Ｆ」（failを意味する）を出力する。例えば、パターンメモリ２からの出力パターンが「１１１１」のとき、ＬＳＩ９からの出力値が「１１１１」であれば、比較結果として「ＰＰＰＰ」を出力し、ＬＳＩ９からの出力値が「１０１０」であれば、比較結果として「ＰＦＰＦ」を出力する。制御部８は、比較結果が全ビットについて「Ｐ」であれば、テスト結果を「良」とし、それ以外は「不良」と判定する。このようにして、制御部は、順次入力パターンを変化させ、ＬＳＩ９からの出力値を出力パターンと比較することにより、ＬＳＩ９の内部回路のテストを行うことができる。
【００１３】
これに対し、ＬＳＩに内蔵されたＡＤコンバータをテストするときは、パターンメモリ２から全て「１」である入力パターンをＬＳＩ９に入力し、制御部８が入力電圧設定ユニット４を制御することにより、ＬＳＩ９への入力電圧を変化させる。これにより、ＬＳＩ９内部のＡＤコンバータに与えられるアナログ電圧を変化させる。このときのアナログ入力電圧に対するデジタル出力の期待値を、パターンメモリ２から読み出し、論理比較ユニット６にてＬＳＩ９からの出力値と比較することにより、ＡＤコンバータのテストを行うことができる。
【００１４】
以下、図６に示すような１アナログ入力と４ビットデジタル出力を持つＡＤコンバータに対する従来技術のテスタの動作を説明する。
このＡＤコンバータの場合、４ビットであるため、「００００」から「１１１１」まで１６通りの電圧値を表せる。ここで、図７に示すように、入力するアナログ電圧の最小値(０ボルト)と最大値（Ｖmボルト）の間を１６の区間に分けて、それぞれの区間について代表値をテストするものとする。
【００１５】
図８に、ＬＳＩのテストパターンの一例を示す。Ｔn（n=1,2,3・・・）はタイミング、Ａinはアナログ入力、Ｄ1からＤ4はデジタル出力の各ビットを表す。今、ＡＤコンバータは、テストパターンの３パターン目入力後、つまりＴ3終了後に、テストモードになるように設定されている。すなわち、４パターン目以降がＡＤコンバータ用のテストパターンとなる。アナログ入力用ピンＡinは、常に「１」であり、入力電圧設定ユニット４で電圧値を変化させることにより可変アナログ入力電圧を発生し、その時のアナログ入力電圧に対応するデジタル出力の期待値をＤ1からＤ4までの４ビットで表す。例えば、Ｔ5においては、期待値が「０００１」となり、この時、図７の２番目の区間の入力電圧がアナログ電圧として印加されるようにプログラムされている。図９は、その時のメインプログラムの内容の一部を表す。実際のプログラムは、テスタに依存したプログラム言語で記述されるが、ここでは、説明の簡単化のために、プログラムの意味する内容を日本語で記述している。図９のステップ１は、最大電圧の０／１６の電圧を印加して４パターン目のテストパターンでテストすることを表す。ステップ２は、最大電圧の１／１６の電圧を印加して５パターン目のテストパターンでテストすることを表す。以降同様に、アナログ入力電圧を変化させ、指定されたテストパターンでテストを行うことを表す。
【００１６】
図１０のフローチャートを用いて、この時のテスタの動作を説明する。
テスタにおいて、制御部８は、テストプログラムに従い、入力電圧設定ユニット４により、メインプログラムに記述されたアナログ入力電圧を設定する（Ｓ２０１）。次に、ドライバ３により、アナログ入力ピンに入力電圧を印加し、ＡＤコンバータを動作させる（Ｓ２０２）。ＡＤコンバータは、アナログ入力に対応するデジタル信号を出力する。論理比較ユニット６で、ＡＤコンバータの出力をパターンメモリ２に記憶されたテストパターン上の期待値「００００」と比較する（Ｓ２０３）。その結果、一致しなければ（Ｓ２０４）、すなわち全ての出力ビットが「Ｐ」でなければ、ＬＳＩ９を不良品としテストを終了する（Ｓ２０７）。一致すれば、十分な数のアナログ入力電圧についてテストしたかどうか判断する（Ｓ２０５）。十分な数のアナログ入力電圧のテストが行われていれば、ＬＳＩ９を良品と判定しテストを終了する（Ｓ２０６）。十分な数のアナログ入力電圧のテストが行われていなければ、Ｓ２０１のステップに戻り、十分な数のアナログ入力電圧のテストが行われるまで上記の手順を繰り返す。以上のようにメインプログラムおよびテストパターンにより、ＡＤコンバータのテストが実施できる。
【００１７】
ここで、前述のように、テストパターンのＤ1からＤ4は、デジタル出力の期待値を表しているため、メインプログラム中のアナログ入力電圧値を変更するときは、テストパターン中の期待値も変更する必要がある。また、テストするアナログ電圧の間隔等を変更するときも対応するテストパターンを変更する必要が生ずる。
【００１８】
このように、テストプログラム中のメインプログラムとテストパターンは、密接に関係しているため、テスト内容を変更するときは、メインプログラムとテストパターンの双方の整合をとりながら変更する必要がある。このため、誤りなくテストプログラムを作成・変更するには多大な労力と時間を要し、特に、近年のようにＬＳＩの大規模化に伴い、テストパターンが増大すると、テストプログラムの作成および変更により多くの時間を必要とする。
【００１９】
そこで、本発明は、メインプログラムとテストパターンを独立させることにより、ＡＤコンバータ内蔵集積回路のテストを容易に行えるテスト方法およびテスト装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明に係るＡＤコンバータ内蔵集積回路のテスト方法は、ＡＤコンバータを内蔵し、該ＡＤコンバータに対するアナログ入力ピンとデジタル出力ピンを外部に有する集積回路をテストする方法であって、前記ＡＤコンバータのアナログ入力に対応するデジタル出力の期待値パターンを記憶する記憶手段と、前記デジタル出力と前記期待値パターンを比較して比較結果を出力する論理比較手段とを備えたデジタル回路用テスト装置により、前記集積回路をテストする方法において、前記集積回路に対するアナログ入力電圧を決定し、該アナログ入力電圧に対応するデジタル出力の期待値パターンを決定するステップと、前記集積回路のアナログ入力ピンに上記入力電圧を印加し、前記ＡＤコンバータを動作させるステップと、値が固定された所定のパターンを前記記憶手段に記憶するステップと、前記集積回路のＡＤコンバータからのデジタル出力と前記所定のパターンとの前記論理比較手段による比較結果に基づき、集積回路からの実際のデジタル出力パターンを認識するステップと、前記期待値パターンと前記デジタル出力パターンを認識するステップにより認識された前記デジタル出力パターンとを比較し、集積回路が良品か否かを判定するステップとからなる。
【００２１】
本発明に係るＡＤコンバータ内蔵集積回路のテスト装置は、ＡＤコンバータを内蔵し、該ＡＤコンバータに対するアナログ入力ピンとデジタル出力ピンを外部に有する集積回路をテストする装置であって、集積回路に内蔵されたＡＤコンバータのアナログ入力に対応するデジタル出力の出力期待値を記憶する記憶手段と、前記デジタル出力と前記出力期待値を比較して比較結果を出力する論理比較手段とを備えたテスト装置において、値が固定された所定のパターンが前記出力期待値の代わりに前記記憶手段に記憶されており、前記集積回路に対するアナログ入力電圧を決定し、該アナログ入力電圧に対応するデジタル出力の期待値パターンを決定する手段と、前記アナログ入力ピンに前記入力電圧を印加し、前記ＡＤコンバータを動作させる手段と、前記ＡＤコンバータからのデジタル出力と前記記憶手段に記憶され所定のパターンとの前記論理比較手段による比較結果に基づき、集積回路からの実際のデジタル出力パターンを認識する認識手段と、前記期待値パターンと前記認識手段により認識された前記デジタル出力パターンとを比較し、集積回路が良品か否かを判定する判定手段とを備える。
【００２２】
図４は、上記テスト装置の構成を示す図である。上記テスト装置４１において、テストを行うときは、アナログ入力電圧および期待値決定手段４２により、テストパターンに記述されたアナログ入力電圧値およびそれに対応した出力値である期待値が読込まれる。入力電圧印加手段４３は、上記アナログ入力電圧値をＬＳＩ４８に印加する。ＬＳＩ４８から出力されるデジタル出力は、論理比較手段４５に入力され、記憶手段４４に記憶されている固定された所定の値を有する基準値と比較され、比較結果が認識手段４６に出力される。認識手段４６では、前記比較結果より、真のデジタル出力値を認識し、その値を判定手段４７に入力する。判定手段４７では、アナログ入力電圧および期待値決定手段４２からの期待値と認識手段４６からの真のデジタル出力値を比較してＬＳＩ４８が良品か否かの判定を行う。
【００２３】
【発明の実施の形態】
以下、添付の図面を用いて、本発明の一実施形態であるテストシステムについて、詳細な説明を行う。
【００２４】
本実施形態において用いるハードウェアすなわちテスタ自体は、上記従来のテスタと同じものを使用する（図５参照）。
本実施形態のテストシステムの特徴は、従来のテストシステムにおいて、前述のアナログ入力電圧に対応する期待値の代わりに、１ベクタからなる所定の固定値である「基準値」を設定することにある。上記「基準値」は、被試験ＬＳＩからの出力値と比較されて、ＬＳＩからの出力値を確定するための基準値として用いられるものであり、上記テスタ１のパターンメモリ２の中に記憶されている。
【００２５】
本実施形態のテストシステムの動作を図１のフローチャートにより説明する。本実施形態のテストシステムにおいて、テスタの制御部８は、メインプログラムに従い、入力電圧設定ユニット４により、アナログ入力電圧を設定し、同時にデジタル出力の期待値も設定する（Ｓ１０１）。次に、ドライバ３により、アナログ入力ピンに入力電圧を印加し、ＡＤコンバータを動作させる（Ｓ１０２）。ＡＤコンバータは入力電圧に対応するデジタル信号を出力する。論理比較ユニット６で、ＡＤコンバータからの出力と、パターンメモリ２に記憶されたテストパターン上の基準値とを比較する（Ｓ１０３）。ここで、本発明の特徴である基準値は、４ビットＡＤコンバータの場合、例えば「００００」のようなビット列から構成される。前述したように、論理比較ユニット６による比較結果として、一致したビットには「Ｐ」が、一致しないビットには「Ｆ」が出力されるので、この出力結果の「Ｐ」、「Ｆ」の並びにより、制御部８は、ＡＤコンバータからの出力結果を認識する（Ｓ１０３）。例えば基準値を「００００」としたとき、比較結果が「ＰＰＰＰ」であれば、ＡＤコンバータからの真の出力は「００００」と認識でき、比較結果が「ＰＦＰＦ」であれば、ＡＤコンバータからの真の出力は「０１０１」と容易に認識できる。前述の処理（Ｓ１０３）で得られる真の出力結果と、ステップＳ１０１で決定される期待値とを比較し（Ｓ１０４）、パターンが一致しなければ、被試験ＬＳＩを不良品としてテストを終了する（Ｓ１０８）。一致すれば、十分な数のアナログ入力電圧についてテストしたかどうか判断する（Ｓ１０６）。十分な数のアナログ入力電圧のテストが行われていれば、ＬＳＩ９を良品と判定してテストを終了する（Ｓ１０７）。十分な数のアナログ入力電圧のテストが行われていなければ、Ｓ１０１のステップに戻り、十分な数のアナログ入力電圧に対してテストが行われるまで上記の手順を繰り返す。
【００２６】
次に、図１のフローチャートの動作に従った、テストシステムの具体的な動作について図２のメインプログラムに基づいて説明する。
図２は、本実施形態のテストプログラムにおけるメインプログラムの一例を表す。また、使用するテストパターンは図３のテストパターンを用い、図８のテストパターンと同様に４パターン目からテストモードになるよう設定されている。このプログラムによると、ステップ１では、最大電圧の０／１６の電圧を印加してテストパターンの４パターン目でテストする。ステップ２でも、最大電圧の１／１６の電圧を印加してテストパターンの４パターン目でテストする。以降同様に、順次アナログ入力電圧を変化させ、全て４パターン目のテストパターンを使用しテストができる。このため、テストパターンは１つのテストベクタを設定するだけで十分である。例えば、テストする電圧の間隔やポイント数を変更したい時も、使用するテストパターン部は変更する必要がないので、メインプログラムに単純にステップの追加、削除ができ、従来よりも容易にしかも正確にテストパターンの変更ができる。
【００２７】
以上のように、本実施形態のテストシステムでは、値を固定させた「基準値」を設定することに特徴がある。論理比較回路において、この基準値とＬＳＩからのデジタル出力とをビット毎に比較した判定結果より、デジタル出力の「真の出力値」を認識することができ、その「真の出力値」と「期待値」を比較することにより、ＬＳＩが良品か否かの判定を行うことができる。このように、固定された値を基準値として設定することにより、テストパターンとして１つのテストベクタを用意するだけで十分となり、メインプログラムとテストパターンを独立させることができ、メインプログラムの作成、変更等が容易になる。尚、本実施形態では、４ビットＡＤコンバータを一例として説明に用いたが、本発明の適用範囲は４ビットに限定されない。
【００２８】
【発明の効果】
本発明は、ＡＤコンバータを内蔵した集積回路に対し、ＡＤコンバータのアナログ入力に対応するデジタル出力の期待値パターンを記憶する記憶手段と、集積回路からのデジタル出力と前記期待値パターンを比較して比較結果を出力する論理比較手段とを備えたデジタル回路用テスト装置において、値が固定された所定パターンを前記記憶手段に設定して、その所定パターンと集積回路からの出力パターンとを前記論理手段によって比較することにより、集積回路からの真の出力値を認識し、認識された真の出力値とあらかじめ決定された出力期待値とを比較することにより良否を判定する、テスト方法または装置であって、それにより下記の効果が得られる。
【００２９】
（１）集積回路に対する入力電圧のしきい値を制御することによりアナログ入力電圧の制御を可能とし、デジタル回路用テスタでＡＤコンバータのテストを可能とする。
（２）１ベクタからなる所定の値を持つ基準値を設定することにより、入力電圧に対応した期待値に対してそれぞれ、テストパターンを用意する必要がなく、テストプログラムにおける、テストパターンを小さくまた簡易化できる。
（３）固定した値を持つ基準値を設定することにより、テストパターンとメインプログラムを独立させることができ、誤りなくテストプログラムの作成・変更が容易に行える。
【図面の簡単な説明】
【図１】本発明の一実施形態であるＡＤコンバータ内蔵ＬＳＩのテストシステムを表すフローチャート。
【図２】本発明の一実施形態であるＡＤコンバータ内蔵ＬＳＩのテストシステムにおける、デジタル回路用テスタのテストプログラムのメインプログラムを示す図。
【図３】本発明の一実施形態であるＡＤコンバータ内蔵ＬＳＩのテストシステムにおける、デジタル回路用テスタのテストプログラムのテストパターンを示す図。
【図４】本発明の一実施形態であるＡＤコンバータ内蔵ＬＳＩのテスト装置の機能構成図。
【図５】デジタル回路用テスタのブロック構成図。
【図６】ＬＳＩに内蔵されたＡＤコンバータを示す図。
【図７】アナログ入力電圧のテスト区間と対応するデジタル出力を示す図。
【図８】従来のＡＤコンバータ内蔵ＬＳＩのテスト方法における、デジタル回路用テスタのテストプログラムのテストパターンを示す図。
【図９】従来のＡＤコンバータ内蔵ＬＳＩのテスト容易方法における、デジタル回路用テスタのテストプログラムのメインプログラムを示す図。
【図１０】従来のＡＤコンバータ内蔵ＬＳＩのテスト方法を表すフローチャート。
【符号の説明】
１デジタル回路用テスタ、２パターンメモリ、３ドライバ、４入力電圧設定ユニット、５コンパレータ、６論理比較ユニット、７出力電圧設定ユニット、８制御部、９，４８被試験ＬＳＩ、４１本発明のテスト装置、４２アナログ入力電圧および期待値決定手段、４３入力電圧印加手段、４４記憶手段、４５論理比較手段、４６認識手段、４７判定手段。

Claims

ＡＤコンバータを内蔵し、該ＡＤコンバータに対するアナログ入力ピンとデジタル出力ピンを外部に有する集積回路をテストする方法であって、前記ＡＤコンバータのアナログ入力に対応するデジタル出力の期待値パターンを記憶する記憶手段と、前記デジタル出力と前記期待値パターンを比較して比較結果を出力する論理比較手段とを備えたデジタル回路用テスト装置により、前記集積回路をテストする方法において、
前記集積回路に対するアナログ入力電圧を決定し、該アナログ入力電圧に対応するデジタル出力の期待値パターンを決定するステップと、
前記集積回路のアナログ入力ピンに前記入力電圧を印加し、前記ＡＤコンバータを動作させるステップと、
値が固定された所定のパターンを前記記憶手段に記憶するステップと、
前記集積回路のＡＤコンバータからのデジタル出力と前記所定のパターンとの前記論理比較手段による比較結果に基づき、集積回路からの実際のデジタル出力パターンを認識するステップと、
前記期待値パターンと前記デジタル出力パターンを認識するステップにより認識された前記デジタル出力パターンとを比較し、集積回路が良品か否かを判定するステップと
からなるＡＤコンバータ内蔵集積回路のテスト方法。
ＡＤコンバータを内蔵し、該ＡＤコンバータに対するアナログ入力ピンとデジタル出力ピンを外部に有する集積回路をテストする装置であって、集積回路に内蔵されたＡＤコンバータのアナログ入力に対応するデジタル出力の出力期待値を記憶する記憶手段と、前記デジタル出力と前記出力期待値を比較して比較結果を出力する論理比較手段とを備えたテスト装置において、
値が固定された所定のパターンが前記出力期待値の代わりに前記記憶手段に記憶されており、
前記集積回路に対するアナログ入力電圧を決定し、該アナログ入力電圧に対応するデジタル出力の期待値パターンを決定する手段と、
前記アナログ入力ピンに前記入力電圧を印加し、前記ＡＤコンバータを動作させる手段と、
前記ＡＤコンバータからのデジタル出力と前記記憶手段に記憶され所定のパターンとの前記論理比較手段による比較結果に基づき、集積回路からの実際のデジタル出力パターンを認識する認識手段と、
前記期待値パターンと前記認識手段により認識された前記デジタル出力パターンとを比較し、集積回路が良品か否かを判定する判定手段と
を備えることを特徴とするＡＤコンバータ内蔵集積回路のテスト装置。