JP4678347B2 - ミックスドシグナルlsiテスタおよびテストパターン生成方法 - Google Patents
ミックスドシグナルlsiテスタおよびテストパターン生成方法 Download PDFInfo
- Publication number
- JP4678347B2 JP4678347B2 JP2006231838A JP2006231838A JP4678347B2 JP 4678347 B2 JP4678347 B2 JP 4678347B2 JP 2006231838 A JP2006231838 A JP 2006231838A JP 2006231838 A JP2006231838 A JP 2006231838A JP 4678347 B2 JP4678347 B2 JP 4678347B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- level
- waveform
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
図1は本発明によるミックスドシグナルLSIテスタの第1の実施形態を示すブロック図である。ミックスドシグナルLSIテスタ10は1個以上のピンエレクトロニクス12A、12Bを有する。ピンエレクトロニクス12A、12Bは、それぞれに対応するテスタピン14A、14Bから被試験デバイス(Device Under Test; DUT)16に入力される所望のデジタルおよびアナログのテストパターンを生成する電子回路である。ピンエレクトロニクス12A、12Bは共通の構成を有するため、以下、ピンエレクトロニクス12Aの構成を代表として説明する。
本発明に係るミックスドシグナルLSIテスタの第2の実施形態について説明する。図3は本発明によるミックスドシグナルLSIテスタの第2の実施形態を示すブロック図である。ミックスドシグナルLSIテスタ100は、1個以上の共通の構成を有するピンエレクトロニクス112A、112Bを有する。ピンエレクトロニクス112Aは、所定のパターンおよび周期を有するデジタルビットストリーム20を生成するタイミングジェネレータ18と、一定レベルのリファレンス信号Vih、Vilを用いてデジタルビットストリームをレベル変換したデジタル信号を出力するドライバ36と、デジタルビットストリーム20を所定の振幅を有するデジタル波形28に変換するレベル変換回路26と、変換されたデジタル波形28から所望の波形を有するアナログ波形32を抽出するローパスフィルタ30と、抽出されたアナログ波形32をバッファリングして出力するバッファアンプ136と、ドライバ36またはバッファアンプ136からの出力を選択して被検査デバイス16に出力するスイッチ148とを含む。
12A、12B、112A、112B ピンエレクトロニクス
16 被検査デバイス
18 タイミングジェネレータ
22 シーケンサ
24 パターンメモリ
26 レベル変換回路
30 ローパスフィルタ
36 ドライバ
44、46 D/Aコンバータ
136 バッファアンプ
Claims (2)
- 1個以上のピンエレクトロニクスを有するミックスドシグナルLSI(Large Scale Integration)テスタにおいて、該ピンエレクトロニクスは、
所定のパターンおよび周期を有するデジタルビットストリームを生成するタイミングジェネレータと、
前記デジタルビットストリームを所定の振幅を有するデジタル波形に変換するレベル変換回路と、
該変換されたデジタル波形からアナログ波形を抽出するローパスフィルタと、
固定レベル信号または前記デジタルビットストリームのいずれかを選択する第1のスイッチと、
第1のスイッチが前記固定レベル信号を選択する場合は前記抽出されたアナログ波形を選択し、第1のスイッチが前記デジタルビットストリームを選択する場合はハイレベルまたはローレベルで一定となる信号を選択して出力する第2のスイッチと、
第2のスイッチの出力をリファレンス信号として用い、第1のスイッチが選択した信号をレベル変換して、アナログ信号およびデジタル信号を出力するドライバとを含むことを特徴とするミックスドシグナルLSIテスタ。 - ミックスドシグナルLSIテスタの有するピンエレクトロニクスを用いてテストパターンを生成するテストパターン生成方法において、前記ピンエレクトロニクスでは、
所定のパターンおよび周期を有するデジタルビットストリームを生成する工程と、
前記デジタルビットストリームを所定の振幅を有するデジタル波形に変換する工程と、
該変換されたデジタル波形からアナログ波形を抽出する工程と、
固定レベル信号または前記デジタルビットストリームのいずれかを選択する工程と、
前記選択されたのが固定レベル信号である場合に、前記抽出されたアナログ波形をリファレンス信号として前記固定レベル信号をレベル変換したアナログ信号を出力する工程と、
前記選択されたのがデジタルビットストリームである場合に、ハイレベルまたはローレベルで一定となる信号をリファレンス信号として前記デジタルビットストリームをレベル変換したデジタル信号を出力する工程とを行うことを特徴とするテストパターン生成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006231838A JP4678347B2 (ja) | 2006-08-29 | 2006-08-29 | ミックスドシグナルlsiテスタおよびテストパターン生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006231838A JP4678347B2 (ja) | 2006-08-29 | 2006-08-29 | ミックスドシグナルlsiテスタおよびテストパターン生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008057993A JP2008057993A (ja) | 2008-03-13 |
JP4678347B2 true JP4678347B2 (ja) | 2011-04-27 |
Family
ID=39240924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006231838A Expired - Fee Related JP4678347B2 (ja) | 2006-08-29 | 2006-08-29 | ミックスドシグナルlsiテスタおよびテストパターン生成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4678347B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09127209A (ja) * | 1995-10-30 | 1997-05-16 | Ricoh Co Ltd | Adコンバータ内蔵集積回路のテスト方法および装置 |
JP2001183431A (ja) * | 1999-04-06 | 2001-07-06 | Advantest Corp | 試験装置および試験方法 |
-
2006
- 2006-08-29 JP JP2006231838A patent/JP4678347B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09127209A (ja) * | 1995-10-30 | 1997-05-16 | Ricoh Co Ltd | Adコンバータ内蔵集積回路のテスト方法および装置 |
JP2001183431A (ja) * | 1999-04-06 | 2001-07-06 | Advantest Corp | 試験装置および試験方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2008057993A (ja) | 2008-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100441684B1 (ko) | 반도체 집적 회로를 위한 테스트 장치 | |
US6687868B1 (en) | Test device and method for electrically testing electronic device | |
JP2011102798A (ja) | 試験装置および電子デバイス | |
US6654916B1 (en) | Waveform generator, semiconductor testing device and semiconductor device | |
JP3621681B2 (ja) | 波形発生器及び試験装置 | |
JP4678347B2 (ja) | ミックスドシグナルlsiテスタおよびテストパターン生成方法 | |
JP2010096785A (ja) | 表示駆動回路及びテスト方法 | |
WO2004068708A2 (en) | An integrated circuit signal generator for generating an square wave output signal | |
US6184810B1 (en) | Method and apparatus to generate mixed signal test stimulus | |
JP2008157769A (ja) | 任意波形発生器 | |
JP4493145B2 (ja) | 任意波形発生器 | |
JPH1117539A (ja) | D/aコンバータ内蔵集積回路 | |
WO2010018691A1 (ja) | 試験装置および試験方法 | |
CN107271891A (zh) | 一种序列脉冲上升沿加抖的装置 | |
JP6342028B1 (ja) | 車両用交流発電機の発電制御装置 | |
JPWO2008117622A1 (ja) | 試験装置および電子デバイス | |
JP4630017B2 (ja) | 波形発生器及び試験装置 | |
JP2008047944A (ja) | Da変換器の試験方法、da変換器の試験装置およびda変換器 | |
RU2225013C2 (ru) | Автоматизированная система контроля электрических величин аппаратуры электронной | |
JP3628492B2 (ja) | 半導体装置およびそのテスト方法 | |
JP2008032448A (ja) | 半導体集積回路装置 | |
JP2598580Y2 (ja) | Ic試験装置 | |
JP2010085230A (ja) | アナログディジタル混在集積回路装置 | |
JP2004257771A (ja) | バーンイン装置 | |
JP2002005994A (ja) | 半導体装置のテスト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101022 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |