JP4630017B2 - 波形発生器及び試験装置 - Google Patents
波形発生器及び試験装置 Download PDFInfo
- Publication number
- JP4630017B2 JP4630017B2 JP2004238868A JP2004238868A JP4630017B2 JP 4630017 B2 JP4630017 B2 JP 4630017B2 JP 2004238868 A JP2004238868 A JP 2004238868A JP 2004238868 A JP2004238868 A JP 2004238868A JP 4630017 B2 JP4630017 B2 JP 4630017B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- rectangular wave
- test
- voltage value
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
図1は、従来の波形発生器10を示すブロック図を示す。波形発生器10は、波形メモリ20、基準クロック発生器22、D/A変換部24及び波形出力部26を備える。波形メモリ20は、試験波形を生成するのに用いる試験波形データを格納している。波形メモリ20は、基準クロック発生器から供給される基準クロックのタイミングで、試験波形データをD/A変換部24に出力する。D/A変換部24は、基準クロックのタイミングで試験波形データを電圧値に変換する。波形出力部26は、基準クロックのタイミングでD/A変換部24から供給される電圧値から所定の周波数成分を取り除いて得られる試験波形を出力する。
図2(a)は、図1を用いて説明した波形発生器10が有するD/A変換部24から出力される電圧値を示す。D/A変換部24は、波形メモリ20から供給される試験波形データを電圧値に変換して、変換した電圧値を基準クロックのタイミングで出力する。従って、D/A変換部24は、基準クロックの周期で変化する電圧値を出力する。
図2(b)は、図1を用いて説明した波形発生器10が有する波形出力部26から出力される試験波形を示す。波形出力部26は、図2(a)に示される波形から所定の周波数成分を取り除く処理をして試験波形を出力する。
また、矩形波生成部は、所望する波形に基づいた所望する立ち上がりタイミングで立ち上げ、所望する波形に基づいた所望する立ち下がりタイミングで立ち下げて複数の矩形波を生成してもよく、また、合成波の所定の周波数成分を取り除くフィルタを更に備えてもよい。
また、矩形波生成部は、各々の矩形波の電圧値の情報をそれぞれ格納する複数の波形メモリと、各々の矩形波の立ち上がりタイミング及び立ち下がりタイミングをそれぞれ格納する複数のタイミングメモリと、出力する矩形波の情報と、出力する矩形波のタイミングとに基づいて矩形波を出力する矩形波出力部とを有してもよい。
また、矩形波出力部は、電圧値の情報をアナログ信号に変換するD/A変換器であってよく、また、タイミングメモリに格納されたタイミングに基づいて、基準クロックを遅延するタイミング調整部を更に有してもよい。
また、矩形波生成部は、波形メモリに格納された電圧値の情報を、N桁(Nは2以上の整数)のM進数(Mは2以上の整数)に変換し、N桁のM進数に対応する論理値を示す電圧値であるN個の論理電圧値を生成し、論理電圧値を合成部に供給してもよく、また、矩形波生成部は、各々がM値の論理電圧値を生成するN個の矩形波生成器を有し、波形合成部は、K番目(Kは1以上、N以下の整数)の矩形波生成器から供給された論理電圧値を、(1/M) K 倍して合成し、所望の波形を発生してもよい。
波形合成部42において、K番目の矩形波生成器(40−K)から供給された論理電圧値は、K番目の節点(88−K)において1/M倍に降圧されるのが好ましく、また、K番目の節点(88−K)における電圧値は、(K−1)番目の節点(88−(K−1))において(1/M)倍に降圧されることが好ましい。
基準クロック発生器22は、基準クロックをタイミング生成部56に出力する。タイミング生成部56は、基準クロック発生器22から供給される基準クロックに基づいて、矩形波出力部58による電圧値を発生させるタイミングを生成し、波形メモリ50及び矩形波生成部41に供給する。波形メモリ50は、矩形波の電圧値の情報、すなわち矩形波パターンを格納し、基準クロックのタイミングで矩形波の電圧値の情報を矩形波生成部41に出力する。別の実施例においては、各々の矩形波生成器(40−1〜40−N)が、波形メモリ50及びタイミング生成部56を有してもよい。
本実施例において、矩形波生成器(40−1〜40−(N−1))は、波形メモリの電圧値の情報に基づいて、当該電圧値の情報を2進数変換して論理電圧値を生成し、当該論理電圧値を波形合成部42に供給する。各々の矩形波生成器(40−1〜40−(N−1))は、H論理を示す電圧値またはL論理を示す電圧値のいずれかを選択することにより、当該電圧値の情報を2進数変換する。また、N番目の矩形波生成器40Nは、当該電圧値の情報に対応する論理電圧値を、1/2倍した降圧論理電圧値を波形合成部42に供給する。別の実施例において、N番目の矩形波生成器40Nは、当該論理電圧値を出力し、当該論理電圧値を他の回路において1/2倍に降圧した降圧論理電圧値を波形合成部42に供給してもよい。
22 基準クロック発生器
24 D/A変換部
26 波形出力部
18 被試験デバイス
30 波形発生器
12 信号入出力部
16 比較器
40a〜n 矩形波発生器
41 矩形波発生部
42 波形合成部
44 波形出力部
80a〜n 矩形波
82 合成波
84 試験波形
50 波形メモリ
52 タイミング調整器
54 タイミングメモリ
56 タイミング生成部
58 矩形波出力部
60 電圧制御部
62 加算器
64 乗算器
66 波形合成部
86a 矩形波
90 第1合成波
92 第2合成波
94 試験波形
80、82、84、86 抵抗器
88―1〜N 接点
100 直流試験部
120 試験信号発生部
102 選択部
102a〜b 端子
104 切替部
90、92、94 抵抗器
96−1〜(N−1) 接点
110、112、114 抵抗器
32 A/D変換部
34 被試験デバイス部
36 試験部
38 半導体デバイス
Claims (4)
- アナログ信号をディジタル信号に変換するA/D変換部を有する電気部品を試験する試験装置であって、
複数の矩形波を生成する複数の矩形波生成器と、
複数の前記矩形波を合成して多値の合成波を生成する波形合成部と、
前記合成波に基づいて前記電気部品の試験に用いる試験波形を発生する波形発生器と、
前記電気部品の直流試験を行う直流試験部と、
前記電気部品のアナログ試験を行う場合に、一の前記矩形波生成器を前記波形合成部に電気的に接続し、前記直流試験を行う場合に前記一の矩形波生成器に代えて前記直流試験部を前記波形合成部に電気的に接続する選択部と、
前記電気部品のアナログ信号試験を行う場合に、前記複数の矩形波生成器のうち前記一の矩形波生成器以外の矩形波発生器を前記波形合成部に電気的に接続し、前記直流試験を行う場合に、前記複数の矩形波生成器のうち前記一の矩形波生成器以外の矩形波発生器を前記波形合成部に電気的に接続しない切替部と
を備え、
前記試験波形を前記電気部品に印加して、前記試験波形を印加された前記電気部品の出力値に基づいて前記電気部品の試験をする試験装置。 - 前記選択部は、前記電気部品との間のインピーダンスが最小である矩形波生成器または前記直流試験部のいずれか一方を、前記波形合成部に電気的に接続し、
前記切替部は、前記電気部品との間のインピーダンスが最小である矩形波生成器以外の矩形波生成器と、前記波形合成部とを電気的に接続するか否かを各々切り替える
請求項1に記載の試験装置。 - 各々がM値の論理電圧値を生成するN個の前記矩形波生成器を有し、
前記波形合成部は、K番目(Kは1以上、N以下の整数)の前記矩形波生成器から供給された前記論理電圧値を、(1/M) K 倍して合成し、前記合成波を発生する
請求項1または2に記載の試験装置。 - 前記波形合成部は、N個の前記論理電圧値を入力とする抵抗ラダー回路を有し、
J番目(Jは1以上、(N−1)以下の整数)の前記矩形波生成器は、各々(N−1)個の節点に接続され、
各々の前記節点は、所定の抵抗値を有する抵抗器を介して接続され、
N番目の前記矩形波生成器は、(N−1)番目の前記節点に接続され、
N番目の論理電圧値は、(N−1)番目の前記節点において、前記論理電圧値の(1/M)倍の電圧値を示し、
J番目の論理電圧値は、J番目の節点において1/M倍に降圧され、
J番目の前記節点における電圧値は、(J−1)番目の節点において(1/M)倍に降圧される
請求項3記載の試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004238868A JP4630017B2 (ja) | 1999-07-12 | 2004-08-18 | 波形発生器及び試験装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19817599 | 1999-07-12 | ||
JP2004238868A JP4630017B2 (ja) | 1999-07-12 | 2004-08-18 | 波形発生器及び試験装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001510074A Division JP3621681B2 (ja) | 1999-07-12 | 2000-07-11 | 波形発生器及び試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004333512A JP2004333512A (ja) | 2004-11-25 |
JP4630017B2 true JP4630017B2 (ja) | 2011-02-09 |
Family
ID=33512746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004238868A Expired - Fee Related JP4630017B2 (ja) | 1999-07-12 | 2004-08-18 | 波形発生器及び試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4630017B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9766160B2 (en) | 2011-08-26 | 2017-09-19 | Siemens Aktiengesellschaft | Method for generating a pulse signal sequence |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63288520A (ja) * | 1987-05-20 | 1988-11-25 | Nec Corp | D/a変換器 |
JPH0730427A (ja) * | 1993-07-09 | 1995-01-31 | Fujitsu Ltd | D/a変換回路 |
JPH0766726A (ja) * | 1993-08-27 | 1995-03-10 | Sharp Corp | D/a変換装置 |
JP3734877B2 (ja) * | 1996-03-22 | 2006-01-11 | 株式会社アドバンテスト | Ic試験装置のi/o切換スイッチ回路 |
JP3827821B2 (ja) * | 1997-07-22 | 2006-09-27 | 株式会社アドバンテスト | 半導体試験装置 |
JP3497708B2 (ja) * | 1997-10-09 | 2004-02-16 | 株式会社東芝 | 半導体集積回路 |
-
2004
- 2004-08-18 JP JP2004238868A patent/JP4630017B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004333512A (ja) | 2004-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3621681B2 (ja) | 波形発生器及び試験装置 | |
US7173443B1 (en) | Semiconductor test system | |
US6348785B2 (en) | Linear ramping digital-to-analog converter for integrated circuit tester | |
US9008251B2 (en) | Adaptive phase-shifted synchronization clock generation circuit and method for generating phase-shifted synchronization clock | |
JP2005195585A (ja) | 信号純度を高めた高分解能シンセサイザ | |
JP2003218687A5 (ja) | ||
CN118038799A (zh) | 信号产生装置、驱动芯片、显示系统及驱动方法 | |
US6191722B1 (en) | Pulse width modulation digital to analog converter | |
JP4365970B2 (ja) | 任意波形発生装置及びこの任意波形発生装置を備えた試験装置 | |
JPH0828614B2 (ja) | 位相相関波形の発生方法 | |
JP4630017B2 (ja) | 波形発生器及び試験装置 | |
EP0391524B1 (en) | Phase accumulation dual tone multiple frequency generator | |
US5293080A (en) | Method and apparatus for generating test waveforms to be applied to a device under test | |
US20060164146A1 (en) | Edge shifted pulse train generator | |
EP0858163A2 (en) | Pulse width modulation operation circuit | |
JP2008157769A (ja) | 任意波形発生器 | |
US8572143B2 (en) | Waveform generator with a register that shifts and provides groups of successive data values from an input data stream | |
JP2009038821A (ja) | アナログ信号比較器 | |
JP4678347B2 (ja) | ミックスドシグナルlsiテスタおよびテストパターン生成方法 | |
EP0995999B1 (en) | Arbitrary waveform generator | |
JP6762733B2 (ja) | D/a変換装置及びd/a変換方法 | |
JP2677171B2 (ja) | テスト機能付並列型a/d変換装置 | |
Fink et al. | A DSP-based technique for high-speed A/D conversion to generate coherently sampled sequences | |
JP5119255B2 (ja) | 試験装置、試験方法、および、製造方法 | |
JPH10308671A (ja) | Pwm回路/加重回路併用式デルタシグマ型d/a変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101109 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |