JP2738112B2 - 情報処理装置の障害情報採取方式 - Google Patents

情報処理装置の障害情報採取方式

Info

Publication number
JP2738112B2
JP2738112B2 JP2042185A JP4218590A JP2738112B2 JP 2738112 B2 JP2738112 B2 JP 2738112B2 JP 2042185 A JP2042185 A JP 2042185A JP 4218590 A JP4218590 A JP 4218590A JP 2738112 B2 JP2738112 B2 JP 2738112B2
Authority
JP
Japan
Prior art keywords
flip
flop
word
read
scan path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2042185A
Other languages
English (en)
Other versions
JPH03244039A (ja
Inventor
真一 名児耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2042185A priority Critical patent/JP2738112B2/ja
Publication of JPH03244039A publication Critical patent/JPH03244039A/ja
Application granted granted Critical
Publication of JP2738112B2 publication Critical patent/JP2738112B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置の障害情報採取方式に関し、特
に診断制御装置による障害が発生した情報処理装置の障
害情報採取方式に関する。
〔従来の技術〕
従来、この種の情報処理装置の障害情報採取方式に
は、障害発生時に診断制御装置より既存のスキャンパス
を用いてレジスタファイル,RAM(Random Access Memor
y)等の記憶手段の内容をスキャンパス上の任意のフリ
ップフロップに格納させた後に読み出す方式がある。
また、障害が発生した情報処理装置内に障害処理用の
マイクロプログラムを有しており、該マイクロプログラ
ムによりレジスタファイル,RAM等の記憶手段の内容を読
み出し、診断制御装置に専用のパスまたは主記憶を介し
て引き渡す方式がある。
〔発明が解決しようとする課題〕
上述した従来の情報処理装置の障害情報採取方式で
は、既存のスキャンパスを用いる方式の場合、最近の集
積回路の大規模化に伴いスキャンパスの長さが増大し、
レジスタファイル,RAM等の記憶手段の任意のワードの内
容を読み出すための処理時間が長くなるので、障害発生
時の情報処理装置の復旧時間が長くなるという欠点があ
る。特に、障害発生時に診断制御装置より障害が発生し
た情報処理装置の障害情報を採取した後に障害発生時の
処理から再試行させるような障害処理を行う場合には、
再試行させるまでの時間が長いと他の正常に動作してい
る情報処理装置にまで影響を与える可能性も生じるとい
う問題点がある。
また、障害処理用のマイクロプログラムを用いる方式
の場合には、障害が発生した情報処理装置のマイクロプ
ログラムが動作することになるので、信頼性が低いとい
う欠点がある。
本発明の目的は、上述の点に鑑み、特定のフリップフ
ロップとレジスタファイル,RAM等の記憶手段の内容が格
納される任意のフリップフロップとを通常のスキャンパ
スとは異なる専用のスキャンパスに接続して、障害発生
時の診断制御装置による情報処理装置の障害情報採取処
理を高速かつ高信頼度で行うことができるようにした情
報処理装置の障害情報採取方式を提供することにある。
〔課題を解決するための手段〕
本発明の情報処理装置の情報採取方式では、記憶手段
と複数のフリップフロップを接続するスキャンパスとを
有し障害発生時に診断制御装置より前記スキャンパスに
接続された複数のフリップフロップの内容を読み出す情
報処理装置において、前記記憶手段の任意のワードの内
容を特定のフリップフロップの値である前記記憶手段の
任意のワードのアドレス情報に応じて任意のフリップフ
ロップに格納するワード内容格納手段と、前記特定のフ
リップフロップおよび前記記憶手段の任意のワードの内
容が格納される前記任意のフリップフロップを接続する
前記スキャンパスとは異なる専用のスキャンパスと、障
害発生時に診断制御装置より前記ワード内容格納手段に
より前記記憶手段の任意のワードの内容を前記任意のフ
リップフロップに格納させた後に前記専用のスキャンパ
スを用いて読み出すワード内容読出し手段とを有する。
〔作用〕
本発明の情報処理装置の障害情報採取方式では、ワー
ド内容格納手段が記憶手段の任意のワードの内容を特定
のフリップフロップの値である記憶手段の任意のワード
のアドレス情報に応じて任意のフリップフロップに格納
し、スキャンパスとは異なる専用のスキャンパスが特定
のフリップフロップおよび記憶手段の任意のワードの内
容が格納される任意のフリップフロップを接続し、ワー
ド内容読出し手段が障害発生時に診断制御装置よりワー
ド内容格納手段により記憶手段の任意のワードの内容を
任意のフリップフロップに格納させた後に専用のスキャ
ンパスを用いて読み出す。
〔実施例〕
次に、本発明について図面を参照して詳細に説明す
る。
第1図は、本発明の一実施例に係る障害情報採取方式
が適用された情報処理装置の要部を示す回路ブロック図
である。この情報処理装置は、レジスタファイル(RF)
1−1と、リードアドレスレジスタ(RA)1−2と、出
力データ信号線1−3と、リードデータレジスタ(RD)
1−4と、リードデータセット指示フリップフロップ
(S)1−5と、ライト抑止指示フリップフロップ(W
I)1−6と、アンドゲート1−7と、ライトイネーブ
ル信号線(WE)1−8と、ノーマルスキャンイン信号ピ
ン(NSI)1−9と、ノーマルスキャンアウト信号ピン
(NSO)1−10と、リード専用スキャンイン信号ピン(R
SI)1−11と、リード専用スキャンアウト信号ピン(RS
O)1−12と、セレクト信号ピン(RSM)1−13と、セレ
クタ1−14および1−15と、レジスタ1−16および1−
19と、フリップフロップ1−17および1−18とを含んで
構成されている。
レジスタファイル1−1は、複数のワードから構成さ
れ、リードアドレスレジスタ1−2の出力によりリード
アドレスが入力されると、リードアドレスに該当するワ
ードの内容を出力データ信号線1−3に出力する。ま
た、レジスタファイル1−1は、ライトイネーブル信号
線1−8を論理“1"とすることによりリードアドレスレ
ジスタ1−2から出力されるリードアドレスに該当する
ワードにデータがライトされる。
リードデータセット指示フリップフロップ1−5は、
値が論理“1"であるときに、リードデータセット指示信
号(RDS)によりリードデータレジスタ1−4に出力デ
ータ信号線1−3上のリードデータをセットさせる。
ライト抑止指示フリップフロップ1−6は、値が論理
“1"であるときに、その反転出力信号をアンドゲート1
−7に印加し、ライトイネーブル信号線1−8を論理
“0"とすることにより強制的にレジスタファイル1−1
へのデータのライトを抑止する。
ノーマルスキャンイン信号ピン1−9から入力される
ノーマルスキャンイン信号は、レジスタ1−16の最左端
ビットのフリップフロップに入力され、その出力は右隣
りのフリップフロップに入力され、以下順次接続されて
最右端のフリップフロップに入力され、その出力はセレ
クタ1−14を介してリードアドレスレジスタ1−2の最
左端ビットのフリップフロップに入力される。以下図示
の通り、リードアドレスレジスタ1−2〜ライト抑止フ
リップフロップ1−6〜フリップフロップ1−17〜フリ
ップフロップ1−18〜セレクタ1−15〜リードデータセ
ット指示フリップフロップ1−5〜リードアドレスレジ
スタ1−4〜レジスタ1−9を経由してノーマルスキャ
ンアウト信号ピン1−10に出力され、スキャンパス(以
下、ノーマルスキャンパスという)が形成される。
以上のノーマルスキャンイン信号ピン1−9からノー
マルスキャンアウト信号ピン1−10に至るノーマルスキ
ャンパスは、周知の通り通常動作時には無効であり、す
なわち各フリップフロップおよびレジスタにクロック信
号を印加してもノーマルスキャンパス上の入力データは
セットされないが、診断モード時には活性化され、クロ
ック信号の印加に伴いノーマルスキャンパス上の入力デ
ータが各フリップフロップおよびレジスタにセットされ
る。ここで、診断モードは診断制御装置(図示せず)よ
り設定されるものとする。
セレクト信号ピン1−13は、セレクタ1−14および1
−15のセレクト信号を入力するピンであり、セレクト信
号が論理“0"であれば、図中の上側の入力データが選択
されることによりノーマルスキャンパスを構成する条件
になるとともに、アンドゲート1−7にも印加されライ
トイネーブル信号1−8を論理“0"としてレジスタファ
イル1−1へのデータのライトを抑止する条件となる。
リード専用スキャンイン信号1−11から入力されるリ
ード専用スキャンイン信号は、セレクタ1−14に入力さ
れ、このときにセレクト信号ピン1−13が論理“1"であ
ればセレクタ1−14および1−15において各々下側の入
力データが選択されるため、リード専用スキャンイン信
号ピン1−11〜セレクタ1−14〜リードアドレスレジス
タ1−2〜ライト抑止フリップフロップ1−6〜セレク
タ1−15〜リードデータセット指示フリップフロップ1
−5〜リードデータレジスタ1−4を経由してリード専
用スキャンアウト信号ピン1−12に至る、ノーマルキャ
ンパスとは異なるスキャンパス(以下、リード専用スキ
ャンパスという)が形成される。なお、このリード専用
スキャンパスも、当然のことながら診断モード時でなけ
れば活性化しない。
第2図を参照すると、診断制御装置による情報処理装
置の障害発生時の障害情報採取処理は、診断モード設定
およびノーマルスキャンパス活性化ステップ2−1と、
ノーマルスキャンパスデータ採取ステップ2−2と、リ
ード専用スキャンパス活性化ステップ2−3と、レジス
タファイル0ワード内容リードステップ2−4と、診断
モード解除およびリードデータセットステップ2−5
と、診断モード設定,リードデータ採取および次ワード
内容リードステップ2−6と、終了判定ステップ2−7
と、カウンタインクリメントステップ2−8と、診断モ
ード解除ステップ2−9とからなる。
次に、このように構成された本実施例の情報処理装置
の障害情報採取方式の動作について説明する。なお、こ
こでは、障害が発生した情報処理装置(以下、被診断装
置と呼ぶ)は障害発生時に診断制御装置にその旨を通知
するとともに自らのクロック信号を停止させるものと
し、またレジスタファイル1−1のワード数はN(正整
数)とする。
被診断装置に障害が発生すると、診断制御装置は、被
診断装置を診断モードに設定し、かつ被診断装置のセレ
クタ信号ピン1−13に論理“0"を入力することによりノ
ーマルスキャンパスを活性化する(ステップ2−1)。
次に、診断制御装置は、被診断装置のノーマルスキャ
ンイン信号ピン1−9の任意のデータを入力し、ノーマ
ルスキャンパスを形成するフリップフロップの総数(ビ
ット数)の回数だけクロック信号を供給することによ
り、ノーマルスキャンアウト信号ピン1−10に順次出力
されるノーマルキャンパスに接続されたフリップフロッ
プおよびレジスタの内容を採取する(ステップ2−
2)。
続いて、診断制御装置は、被診断装置のセレクト信号
ピン1−13に論理“1"を入力することにより、リード専
用スキャンパスを活性化する(ステップ2−3)。
次に、診断制御装置は、レジスタファイル1−1の0
ワード目のデータを読み出すために、被診断装置のリー
ド専用スキャンイン信号ピン1−11にリードアドレスレ
ジスタ1−2の値を“016"(下付き数字の16は前の数字
が16進数であることを示す。以下同様)、ライト抑止フ
リップフロップ1−6およびリードデータセット指示フ
リップフロップ1−5の値をそれぞれ論理“1"とするよ
うなデータを入力し、リード専用スキャンパスのフリッ
プフロップの総数(ビット数)の回数だけクロック信号
を供給することにより、リードアドレスレジスタ1−2
に“016"を、ライト抑止フリップフロップ1−6および
リードデータセット指示フリップフロップ1−5にそれ
ぞれ論理“1"をセットする(ステップ2−4)。
次に、診断制御装置は、被診断装置の診断モードを解
除し、クロック信号を1回供給することにより、リード
アドレスレジスタ1−2の値である“016"に従ってレジ
スタファイル1−1の0ワード目のデートを出力データ
信号線1−3に出力させ、このときリードデータセット
指示フリップフロップ1−5の値は論理“1"であるの
で、リードデータセット指示信号によりリードデータレ
ジスタ1−4にリードデータをセットさせる。なお、こ
のとき、ライト抑止フリップフロップ1−6の値が論理
“1"であるため、ライトイネーブル信号1−8は強制的
に論理“0"となり、レジスタファイル1−1への書込み
によるデータの破壊は抑止される(ステップ2−5)。
続いて、診断制御装置は、被診断装置を再び診断モー
ドに設定し、レジスタファイル1−1の次の1ワード目
のデータを読み出すために、被診断装置のリード専用ス
キャンイン信号ピン1−11にリードアドレスレジスタ1
−2の値を“016"、ライト抑止フリップフロップ1−6
およびリードデータセット指示フリップフロップ1−5
の値をそれぞれ論理“1"とするようなデータを入力し、
リード専用スキャンパスのフリップフロップの総数(ビ
ット数)の回数だけクロック信号を供給することによ
り、リードアドレスレジスタ1−2に“116"を、ライト
抑止フリップフロップ1−6およびリードデータセット
指示フリップフロップ1−5にそれぞれ論理“1"をセッ
トさせるとともに、クロック信号の供給により、リード
データレジスタ1−4に読み出されたレジスタファイル
1−1の0ワード目のデータをリード専用スキャンアウ
ト信号ピン1−12に出力させ、これを採取する(ステッ
プ2−6)。
以上のステップ2−5および2−6の処理をリードア
ドレスレジスタ1−2にセットする値を+1ずつ増加さ
せながらレジスタファイル1−1のワード数、すなわち
N回繰り返すことにより、レジスタファイル1−1の全
ワードの内容を採取する(ステップ2−7および2−
8)。
レジスタファイル1−1の全ワードの内容の採取が終
わると、診断制御装置は、被診断装置の診断モードを解
除して障害情報採取処理を終了する(ステップ2−
9)。
なお、本実施例では、レジスタファイル1−1の障害
情報採取処理について説明したが、RAM等の他の記憶手
段であっても同様な手段を用いることにより障害情報の
採取が実現可能であることはいうまでもない。
〔発明の効果〕
以上説明したように本発明は、レジスタファイル,RAM
等の記憶手段の任意のワードの内容を特定のフリップフ
ロップの値に応じて任意のフリップフロップに格納でき
るようにするとともに特定のフリップフロップとレジス
タファイル,RAM等の記憶手段の内容が格納される任意の
フリップフロップとを通常のスキャンパスとは異なる専
用のスキャンパスに接続することにより、障害発生時の
診断制御装置による情報処理装置の障害情報採取処理を
高速かつ高信頼度で行うことができ、情報処理装置の復
旧時間の短縮を図ることができる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例に係る障害情報採取方式が適
用された情報処理装置の要部を示す回路ブロック図、 第2図は本実施例の障害情報採取方式による診断制御装
置における情報処理装置の障害発生時の障害情報採取処
理を示す流れ図である。 図において、 1−1……レジスタファイル(RF)、 1−2……リードアドレスレジスタ(RA)、 1−3……出力データ信号線、 1−4……リードデータレジスタ(RD)、 1−5……リードデータセット指示フリップフロップ
(S)、 1−6……ライト抑止フリップフロップ(WI)、 1−7……アンドゲート、 1−8……ライトイネーブル信号線(WE)、 1−9……ノーマルスキャンイン信号ピン(NSI)、 1−10……ノーマルスキャンアウト信号ピン(NSO)、 1−11……リード専用スキャンイン信号ピン(RSI)、 1−12……リード専用スキャンアウト信号ピン(RS
O)、 1−13……セレクト信号ピン(RSM)、 1−14,1−15……セレクタ、 1−16,1−19……レジスタ、 1−17,1−18……フリップフロップである。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】記憶手段と複数のフリップフロップを接続
    するスキャンパスとを有し障害発生時に診断制御装置よ
    り前記スキャンパスに接続された複数のフリップフロッ
    プの内容を読み出す情報処理装置において、 前記記憶手段の任意のワードの内容を特定のフリップフ
    ロップの値である前記記憶手段の任意のワードのアドレ
    ス情報に応じて任意のフリップフロップに格納するワー
    ド内容格納手段と、 前記特定のフリップフロップおよび前記記憶手段の任意
    のワードの内容が格納される前記任意のフリップフロッ
    プを接続する前記スキャンパスとは異なる専用のスキャ
    ンパスと、 障害発生時に診断制御装置より前記ワード内容格納手段
    により前記記憶手段の任意のワードの内容を前記任意の
    フリップフロップに格納させた後に前記専用のスキャン
    パスを用いて読み出すワード内容読出し手段と を有することを特徴とする情報処理装置の障害情報採取
    方式。
JP2042185A 1990-02-22 1990-02-22 情報処理装置の障害情報採取方式 Expired - Fee Related JP2738112B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2042185A JP2738112B2 (ja) 1990-02-22 1990-02-22 情報処理装置の障害情報採取方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2042185A JP2738112B2 (ja) 1990-02-22 1990-02-22 情報処理装置の障害情報採取方式

Publications (2)

Publication Number Publication Date
JPH03244039A JPH03244039A (ja) 1991-10-30
JP2738112B2 true JP2738112B2 (ja) 1998-04-08

Family

ID=12628948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2042185A Expired - Fee Related JP2738112B2 (ja) 1990-02-22 1990-02-22 情報処理装置の障害情報採取方式

Country Status (1)

Country Link
JP (1) JP2738112B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3249040B2 (ja) * 1995-12-05 2002-01-21 株式会社アドバンテスト スキャンテスト装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5794857A (en) * 1980-12-05 1982-06-12 Nec Corp Logic device

Also Published As

Publication number Publication date
JPH03244039A (ja) 1991-10-30

Similar Documents

Publication Publication Date Title
US5995731A (en) Multiple BIST controllers for testing multiple embedded memory arrays
EP0716421B1 (en) A method for testing an array of Random Access Memories (RAMs)
DE19952272A1 (de) Verfahren und System zum Prüfen von auf eingebetteten Bausteinen basierenden integrierten Systemchip-Schaltungen
Kong et al. An efficient March (5N) FSM-based memory built-in self test (MBIST) architecture
JPS5853774B2 (ja) 情報処理装置
JP2738112B2 (ja) 情報処理装置の障害情報採取方式
KR100527229B1 (ko) 반도체 집적 회로 장치
KR940002904B1 (ko) 데이타 처리 시스템 및 이 시스템에 있어서의 다수 메모리 어레이 테스팅 방법
US6327683B1 (en) Device scan testing
JPS6125173B2 (ja)
JP5623035B2 (ja) 集積回路の機能回路と通信するようにIEEE1149.1JointTestActionGroup標準を拡張するための装置、及びその方法
US20030154434A1 (en) Self testing-and-repairing data buffer and method for operating the same
JP2837703B2 (ja) 故障診断装置
JPS59211146A (ja) スキヤンイン方法
JPS6011953A (ja) メモリ装置
US20040103255A1 (en) Memory sub-array selection monitoring
JPH0766030B2 (ja) 論理パッケージの診断方法
JP2877505B2 (ja) Lsi実装ボード及びデータ処理装置
KR100425692B1 (ko) 프로세서의 외부 메모리 억세스 장치
JPS6258025B2 (ja)
JPS59218548A (ja) 論理回路
Rearick Practical scan test generation and application for embedded FIFOs
Gericota et al. AR2T: implementing a truly SRAM-based FPGA on-line concurrent testing
JPS62286132A (ja) スキヤンパス方式
JPS6210390B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees