DE3124902C2 - - Google Patents

Info

Publication number
DE3124902C2
DE3124902C2 DE3124902A DE3124902A DE3124902C2 DE 3124902 C2 DE3124902 C2 DE 3124902C2 DE 3124902 A DE3124902 A DE 3124902A DE 3124902 A DE3124902 A DE 3124902A DE 3124902 C2 DE3124902 C2 DE 3124902C2
Authority
DE
Germany
Prior art keywords
output
series
shift register
circuit
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3124902A
Other languages
English (en)
Other versions
DE3124902A1 (de
Inventor
Marinus Theodorus Maria Segers
Cornelis Niessen
Krijn Eindhoven Nl Kuiper
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3124902A1 publication Critical patent/DE3124902A1/de
Application granted granted Critical
Publication of DE3124902C2 publication Critical patent/DE3124902C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/27Built-in tests

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Error Detection And Correction (AREA)

Description

Die Erfindung betrifft eine Anordnung zur Prüfung einer Schaltung mit kombinatorisch und mit sequentiell arbeitenden logischen Elementen, wobei aus den sequentiell arbeitenden Elementen ein erstes Schieberegister mit einem ersten Serieneingang, einem ersten Serienausgang, einem ersten Parallelausgang zum Zuführen eines gespeicherten Datenmusters an weitere Elemente der Schaltung zur Bear­ beitung und mit einem ersten Paralleleingang zum anschließen­ den Empfang eines Ergebnismusters der Bearbei­ tung, gebildet wird und mit dem ersten Serieneingang ein Prüfmustergenerator und mit dem ersten Serienausgang eine Quittungsanordnung verbunden ist.
Bei einem kombinatorisch arbeitenden logischen Element ergibt eine Änderung in einem Eingangssignal möglicherweise eine Änderung in einem Ausgangssignal, aber unabhängig vom Zeitpunkt, zu dem die zuerst genannte Ände­ rung auftritt. In einem sequentiell arbeitenden logischen Element sind bestimmte Speicherfunktionen dargestellt:
Einer oder mehrere interne Zustände des Elements besitzen eine bestimmte Dauerhaftigkeit. Sie können dabei abhängig von den Eingangssignalen und vom internen Zustand selbst nicht immer direkt geändert werden (wohl beispielsweise, wenn eine folgende Taktimpulszeit anfängt, nach einer bestimmten Verzögerungszeit u. dgl.
Eine eingangs erwähnte Anordnung ist aus einer Veröffentlichung vom M. J. Y. Williams und J. B. Angell, "Enhancing testability of large-scale integrated circuits via test points and additional logic", IEEE, Tr. Computer, Vol. C 22, Januar 1973, S. 46 . . . 60 bekannt. Durch diese Technik können die sequentiell arbeitenden Elemente des ersten Schieberegisters jeweils eine definierte Anfangs­ stellung erhalten. In bestimmten Fällen ist es ein kompli­ ziertes Problem, ein Datenmuster mit großer Länge vollständig zu quittieren: Daher ist es vorteilhaft, ein Ergebnismuster mit großer Länge in ein Sekundärmuster mit kleinerer Länge umzusetzen. Wenn im Ergebnismuster eine Abweichung auftritt, ist es in vielen Fällen möglich, die Fehlerart in der Schaltung zu detektieren. Oft ist man an dieser letzten Information nicht interessiert, beispiels­ weise beim Prüfen eben fertiggestellter Produkte. In diesem Fall ist häufig die Information "gut"/"schlecht" ausrei­ chend, und sie ist im Sekundärmuster dabei normalerweise noch vorhanden. Zur Prüfung einer Schaltung werden weiter­ hin oft einige Prüfmuster benutzt, die je ihr eigenes Ergebnismuster bewirken. Der Entwurf einer derartigen Prüf­ musterreihe ist eine komplizierte Angelegenheit, weil vor­ zugsweise die verschiedenen Prüfmuster auch jeweils ver­ schiedene Teilfunktionen der Schaltung prüfen müssen. Weiter ist die Auswertung einer Vielzahl von Ergebnis­ mustern eine zeitraubende Angelegenheit. Dennoch muß oft die Anzahl der Prüfmuster relativ groß sein: Ist die An­ zahl zu klein, werden oft defekte Schaltungen zu unrecht als gut angegeben.
Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zur Prüfung einer Schaltung der eingangs genann­ ten Art anzugeben, die die Prüfung auf einfache Weise er­ möglicht, wobei dennoch die Möglichkeit undetektierter Fehler gering ist. Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Quittungsanordnung ein zweites Schieberegister mit einem zweiten Serieneingang und einem zweiten Serienausgang enthält, daß der zweite Serien­ eingang mit dem ersten Serienausgang verbunden ist, daß mit dem zweiten Serienausgang eine Rückkopplungsschaltung mit zumindest einem Exklusiv-ODER-Element verbunden ist, das ein laufendes Mehrbitsummenmuster der aufeinander­ folgend erhaltenen Ergebnismuster bildet, daß der erste Serieneingang mit einem Ausgang der Rückkopplungsschaltung zur Bildung des Prüfmustergenerators verbunden ist, daß weiter ein Ausgang des zweiten Schieberegisters zusammen mit einem Ausgang eines Quittungsmustergenerators an ein Vergleichselement angeschlossen ist, daß das erste und zweite Schieberegister Mittel zum Empfangen eines anfänglichen Signalmusters vor dem Anfang einer Prüfung aufweist. Vorzugsweise ist die Quittungsanordnung mit einem Aktivierungseingang versehen, der am Ende einer Prüfung ein Aktivierungssignal empfängt. Die Länge des zweiten Schieberegisters kann beschränkt sein, jedenfalls oft wesentlich kleiner als die des ersten Schieberegisters:
Hierdurch ist die Quittung einfach. Weiter ist die Bildung eines laufenden Summenmusters mittels einer Rückkopplung mit Exklusiv-ODER-Funktion vorteilhaft: Hierdurch wird aus einem einzigen Anfangsprüfmuster eine Reihe von Prüfmustern gebildet, die gegenseitig pseudo-unabhängig sind: Es zeigt sich, daß auch mit einer auf diese Weise gebildeten Reihe von Prüfmustern schnell eine Vielzahl von Fehlern detek­ tierbar ist.
Es ist weiterhin vorteilhaft, wenn die Rückkopp­ lungsschaltung aus einem einzigen Exklusiv-ODER-Gatter besteht, das die Ausgangssignale des ersten und des zweiten Schieberegisters empfängt. Dies ergibt eine sehr einfache Verwirklichung. Dagegen ist es möglich, zusätzlich Rück­ kopplungen anzuordnen, zum Beispiel auf die Weise eines Maximallängenschieberegisters.
Die Erfindung wird nachstehend an Hand einer einzi­ gen Figur erläutert. Sie zeigt das Schema einer erfindungs­ gemäßen Anordnung. Die zu prüfende Schaltung enthält kombinatorisch und sequentiell arbeitende logische Elemente. Im Ausführungsbeispiel sind alle sequentiell arbeitenden logischen Elemente im Schieberegister 30 von 12 Bits zu­ sammenfügbar. In vielen Fällen enthält eine zu prüfende Schaltung eine viel größere Anzahl zu einem Schiebere­ gister zusammenzufügender Stufen; deren Anzahl kann daher beliebig sein. Der Block 28 stellt den Rest der zu prüfen­ den Schaltung dar, also kombinatorisch arbeitende logische Elemente und ggf. weitere sequentiell arbeitende logische Elemente, die nicht in das Schieberegister 30 aufgenommen sind. Letztere sind dabei auf andere Weise initialisier­ bar, beispielsweise mit einem an sich bekannten Rückstell­ signal. Die zu prüfende Schaltung besteht aus den Teilen 28 und 30. Die Funktion dieser Schaltung kann sehr ver­ schieden sein. Die Verwirklichung kann als eine getrennte integrierte Schaltung, eine Kombination integrierter Schaltungen oder eine Hybridschaltung sein, wobei jede beispielsweise in einen Modul vom Typ DIP aufgenommen sein kann. Zum anderen kann die Verwirklichung als eine gedruck­ te Verdrahtungsplatte mit einer Menge integrierter Schal­ tungen und ggf. diskreter Bausteine sein. Die nachstehend zu beschreibende Prüfschaltung kann mit den Teilen 28 und 30 zusammengebaut sein. Dabei kann jedoch auch die Signal­ zuführung bzw. der Signalausgang aus der Schaltung nicht vollständig geprüft werden. In vielen Fällen ist die Prüf­ schaltung einschließlich Quittungsanordnung daher eine getrennte Anordnung, die die Möglichkeit hat, allerhand Arten von Schaltungen zu prüfen: Sie bildet dabei einen Teil eines Herstellungsverfahrens. Am Anfang der Prüfung wird das erste Prüfmuster in das Schieberegister 30 gela­ den. Dies wirkt also wie folgt.
Am Anfang des Testes erscheint ein Rückstell­ signal, das beispielsweise manuell am Anschluß 22 erzeugt wird. Hierdurch wird die Kippstufe 50 in einen ersten Zustand gebracht, um den Schalter 48 in die unterste Stel­ lung zu bringen. Weiter werden der Schiebezähler 24 und der Musterzähler 26 in ihren Anfangszustand (0) zurück­ gestellt. Am Eingang des Schieberegisters 34 erscheint das Signal des Anschlusses 52. Es kann eine spezifische Code­ bitfolge betreffen, aber auch ein fester Wert sein, also ununterbrochen "0" oder "1". Das Rückstellsignal kann nach Bedarf auch den Taktgeber 20 aktivieren. In einer anderen Ausführung kann er ein freilaufender Taktgeber sein. Der Schiebezähler 24 hat zwanzig Stellungen (die Summe der Anzahl von Bitstufen der Schieberegister 30 und 34) und dient zum stetigen Ringzählen unter der Steuerung des Takt­ gebers 20. Der Zähler 24 erzeugt beim Weiterschalten nach jeweils 20 Stellungen ein Ausgangsübertragssignal auf der Leitung 44. Das Schieberegister 30 ist aus an sich bekannten Master/slave-Stufen aufgebaut. Wenn das Aus­ gangsübertragssignal auf der Leitung 44 nicht vorhanden ist, wird in der einen Hälfte der Taktimpulsdauer die Information in den Masterteil der Kippstufen aufgenommen; in der anderen Hälfte der Taktimpulsdauer wird die Informa­ tion in den nächsten Slaveteil der Kippstufen aufgenommen. So enthält dieses Schieberegister 12 Masterstufen sowie 12 Slavestufen. In den ersten 20 Taktimpulsperioden werden die Informationen des Anschlusses 52 über den Schal­ ter 48 in die seriengeschalteten Schieberegister 34 und 30 hineingeschoben. In allen diesen Stellungen wird der Inhalt des Schieberegisters 30 auch der Schaltung 28 zuge­ führt. Der Einfachheit halber sind nur sechs Anschlüsse dargestellt. Die Ausgangssignale der Schalter 28 werden dabei auch den entsprechenden Schieberegisterstufen zuge­ führt. Der Einfachheit halber sind nur sechs Anschlüsse dargestellt. Solange das Übertragssignal auf der Leitung 44 nicht vorhanden ist, werden die Ausgangssignale der Schaltung 28 nicht aufgenommen. Wenn die Schaltung 20 erreicht wird, erscheint für eine halbe Taktimpulsperiode das Ausgangsübertragssignal des Zählers 24. Dabei steuert es das Schieberegister 30 derart, daß die Ausgangsinforma­ tion der Schaltung 28 statt die der vorangehenden Master- bzw. Slavestufe aufgenommen wird. Nach Bedarf wird (nicht dargestellt) noch ein synchronisierender Taktimpuls der Schaltung 28 zugeführt. Das Übertragssignal auf der Leitung 44 gelangt weiter zum Musterzähler 26 und zur Kippstufe (Setz/Rückstell-Kippstufe) 50. Der Musterzäh­ ler 26 zählt um jeweils einen Schritt weiter. Die Kipp­ stufe 50 wird beim ersten Empfang des Ausgangsübertrags­ signals des Zählers 24 umgeschaltet. Danach bleibt der Schalter 48 für den Rest der Prüfung in der oberen Stel­ lung. Dabei sind die Schieberegister 30 und 34 also ringgekoppelt. Im Gegensatz zu obiger Beschreibung ist es weiter möglich, daß die Zuführung des Prüfmusters zur Schaltung 28 und der Empfang und die Speicherung des Ergebnismusters von einem zusätzlichen Taktimpuls gesteuert werden.
Unter der Steuerung einer jeden folgenden Reihe von 20 Taktimpulsperioden wird so jeweils ein Prüfmuster im Schieberegister 30 gespeichert, der Schaltung 28 zuge­ führt und das Ergebnismuster erneut gespeichert.
Dabei ist der Ausgang des Schieberegisters 34 über Exklusiv-ODER-Gatter 32 nach seinem eigenen Eingang rückgekoppelt. Das bedeutet, daß der Inhalt des Schiebe­ registers 34 durch alle Ergebnisse der der Schaltung 28 zugeführten Prüfmuster bestimmt ist. Wenn durch einen Defekt ein Bit eines Ergebnisses falsch war, bleibt dies im Inhalt des Schieberegisters 34 detektierbar. Wenn mehrere Bitfehler auftreten, können sie sich gegenseitig ausgleichen. Von vornherein ist jedoch die Möglichkeit, daß eine defekte Schaltung 28 nach der Verarbeitung einer Vielzahl von Prüfmustern dennoch den richtigen Inhalt im Schieberegister 34 erzeugt, gering. Bei einem völlig stochastischen Fall und einer Länge des Schieberegisters 34 von 8 Bits ist diese Möglichkeit nur 1 : 28. Bei jedem Zyklus von 20 Taktimpulsen wird also die Stellung des Musterzählers 24 inkrementiert. In einer vorgegebenen Zählerstellung erscheint auf der Leitung 60 ein Ausgangs­ übertragssignal, das die Vollendung der Prüfoperation angibt.
Die Schaltung enthält weiter einen Quittungsmu­ stergenerator 38. Dies ist beispielsweise ein Register, das manuell geladen werden kann. Er enthält genau so viel Information wie das Schieberegister 34, also in diesem Beispiel 8 Bits, die wie in der Figur angegeben dem Ver­ gleichselement 46 parallel zugeführt werden können. Dieses Element empfängt auf gleiche Weise die 8 Bits aus dem Schieberegister 34 und führt an den 8 + 8 erhaltenen Bits einen bitweisen Vergleich aus. Er wird vom Ausgangsüber­ tragssignal auf der Leitung 60 aktiviert. Wenn alle 8 Bit­ paare eine Gleichheit ergeben, erzeugt der Vergleicher 46 eine logische "1", die zusammen mit dem Ausgangsüber­ tragssignal auf der Leitung 60 dem UND-Gatter 40 zuge­ führt wird. Wenn dieses Gatter eine "1" erzeugt, ist die zu prüfende Schaltung einwandfrei. Es ist dabei also not­ wendig, daß die Signale auf den Leitungen 60 und 62 gleichzeitig vorhanden sind. Das Ausgangssignal auf der Leitung 42 kann auf viele Weisen benutzt werden. Es kann in einer Setz/Rückstellkippstufe gespeichert werden, die vom Signal am Anschluß 22 eine Voreinstellung bekommt. Zwei Anzeigelampen an den Ausgängen dieser Kippstufe geben dabei "gut" bzw. "falsch" an. Zum andern kann das Element 40 auch selbst eine Setz/Rückstellkippstufe sein, die vom Signal auf der Leitung 60 gesetzt wird. Wenn die Schaltung gut ist, wird die Kippstufe vom Signal auf der Leitung 62 rückgestellt, das etwas später kommt. An die Leitung 42 kann dann ein Element zum Detektieren dieser Rückstellung angeschlossen werden. Es ist weiter möglich, daß im Element 46 der Vergleich ununterbrochen durchgeführt wird:
Dabei braucht das Aktivierungssignal auf der Leitung 60 nicht zugeführt zu werden. Das Signal auf der Leitung 60 kann weiter noch dazu benutzt werden, den Taktgeber 20 zu stoppen (nicht dargestellt).
Das Signalmuster im Quittungsmustergenerator kann auf Basis einer guten Vergleichsschaltung gebildet werden:
Sie kann beispielsweise eine auf herkömmliche Weise geprüfte Schaltung sein. Eine andere Möglichkeit ist die Erzeugung des Quittungsmusters mit Hilfe einer Simulation an einem Rechner (der die Schaltung beispielsweise wie einen Vorrat logischer Funktionen beschreibt). Die Längen der Schieberegister 30 und 34 können ein beliebiges Verhältnis haben. Für das Element 34 ist eine Länge von 8 Bits oft ausreichend, aber 16 Bits können auch vorteilhaft sein (das Schieberegister 30 ist meist zweimal oder noch länger als das Schieberegister 34: Das beschriebene Prüfsystem ist nämlich insbesondere vorteilhaft für komplizierte Schaltungen). Statt des einfachen Exklusiv-ODER-Gatters 32 können mehrere rückgekoppelte Gatter zwischen den Stufen benutzt werden, wie bei Registern für Bitfolgen mit Maxi­ mallängen üblich ist. Es ist weiter möglich, die Informa­ tionszuführung zum Schieberegister 30 vom Ausgang des Exklusiv-ODER-Gatters 32 statt vom Schieberegister 34 aus zu verwirklichen (aber dann hinter dem Schalter 48). Zumal ist dies vorteilhaft, wenn das Schieberegister 34 einen speziellen Rückstelleingang besitzt. Dabei kann die Prüfung schneller ausgeführt werden, denn jeder Zyklus benötigt nur 12 Taktimpulsperioden. Der Gewinn in praktischen Fällen ist dabei viel kleiner, beispielsweise um einen Faktor 128/136. Der Vergleich im Element 46 kann seriell statt parallel erfolgen. Wenn ein Anfangsprüfmuster aus­ schließlich von "0"-Signalen vorteilhaft ist, kann dies mit Rückstelleingängen an Registern 30. 34 verwirklicht werden, und der Schalter 48 kann entfallen. Das Prüfver­ fahren ist auf dynamische MOS-Logik vorteilhaft anwendbar.

Claims (3)

1. Anordnung zur Prüfung einer Schaltung mit kombina­ torisch und mit sequentiell arbeitenden logischen Elementen, wobei aus den sequentiell arbeitenden Elementen ein erstes Schieberegister (30) mit einem ersten Serieneingang, einem ersten Serienausgang, einem ersten Parallelausgang zum Zuführen eines gespeicherten Datenmusters an weitere Ele­ mente (28) der Schaltung zur Bearbeitung und mit einem ersten Paralleleingang zum anschließenden Empfang eines Ergebnis­ musters der Bearbeitung, gebildet wird und mit dem ersten Serieneingang ein Prüfmustergenerator und mit dem ersten Serienausgang eine Quittungsanordnung verbunden ist, dadurch gekennzeichnet, daß die Quittungs­ anordnung ein zweites Schieberegister (34) mit einem zweiten Serieneingang und einem zweiten Serienausgang enthält, daß der zweite Serieneingang mit dem ersten Serienausgang ver­ bunden ist, daß mit dem zweiten Serienausgang eine Rück­ kopplungsschaltung mit zumindest einem Exklusiv-ODER- Element (32) verbunden ist, das ein laufendes Mehrbit­ summenmuster der aufeinanderfolgend erhaltenen Ergebnismu­ ster bildet, daß der erste Serieneingang mit einem Ausgang der Rückkopplungsschaltung zur Bildung des Prüfmuster­ generators verbunden ist, daß weiter ein Ausgang des zweiten Schieberegisters zusammen mit einem Ausgang eines Quittungsmustergenerators (38) an ein Vergleichselement (46) angeschlossen ist, und daß das erste und zweite Schieberegister Mittel (48, 52) zum Empfangen eines anfäng­ lichen Signalmusters vor dem Anfang einer Prüfung aufweist.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Quittungsanordnung mit einem Aktivierungseingang versehen ist, der am Ende einer Prüfung ein Aktivierungs­ signal empfängt.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß die Rückkopplungsschaltung aus einem einzigen Exklusiv-ODER-Gatter besteht, das die Ausgangs­ signale des ersten und des zweiten Schieberegisters empfängt.
DE19813124902 1980-07-21 1981-06-25 "anordnung zur pruefung einer schaltung mit kombinatorisch und mit sequentiell arbeitenden logischen elementen" Granted DE3124902A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL8004176A NL8004176A (nl) 1980-07-21 1980-07-21 Inrichting voor het testen van een schakeling met digitaal werkende en kombinatorisch werkende onderdelen.

Publications (2)

Publication Number Publication Date
DE3124902A1 DE3124902A1 (de) 1982-05-19
DE3124902C2 true DE3124902C2 (de) 1989-11-16

Family

ID=19835648

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813124902 Granted DE3124902A1 (de) 1980-07-21 1981-06-25 "anordnung zur pruefung einer schaltung mit kombinatorisch und mit sequentiell arbeitenden logischen elementen"

Country Status (6)

Country Link
US (1) US4435806A (de)
JP (1) JPS5752950A (de)
DE (1) DE3124902A1 (de)
FR (1) FR2487076A1 (de)
GB (1) GB2080551B (de)
NL (1) NL8004176A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19604375A1 (de) * 1996-02-07 1997-08-14 Martin Kuboschek Verfahren zur Auswertung von Testantworten zu prüfender digitaler Schaltungen und Schaltungsanordnung zur Durchführung des Verfahrens

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2512980B1 (de) * 1981-09-14 1983-12-23 Aero Etudes Conseils
US4495628A (en) * 1982-06-17 1985-01-22 Storage Technology Partners CMOS LSI and VLSI chips having internal delay testing capability
HU186083B (en) * 1982-06-24 1985-05-28 Tungsram Reszvenytarsasag System of automobile headlights
US4493077A (en) * 1982-09-09 1985-01-08 At&T Laboratories Scan testable integrated circuit
US4519078A (en) * 1982-09-29 1985-05-21 Storage Technology Corporation LSI self-test method
US4513418A (en) * 1982-11-08 1985-04-23 International Business Machines Corporation Simultaneous self-testing system
US4553236A (en) * 1983-01-25 1985-11-12 Storage Technology Partners System for detecting and correcting errors in a CMOS computer system
JPH0634027B2 (ja) * 1983-05-25 1994-05-02 パウ ルイ 集積回路又はプリント回路のような電気的装置の検査方法
US4551838A (en) * 1983-06-20 1985-11-05 At&T Bell Laboratories Self-testing digital circuits
US4575674A (en) * 1983-07-01 1986-03-11 Motorola, Inc. Macrocell array having real time diagnostics
GB8327753D0 (en) * 1983-10-17 1983-11-16 Robinson G D Test generation system
US4831521A (en) * 1983-11-10 1989-05-16 General Signal Corporation Vital processor implemented with non-vital hardware
US5007018A (en) * 1983-11-10 1991-04-09 General Signal Corp. Vital processor implemented with non-vital hardware
JPS61141022A (ja) * 1984-12-14 1986-06-28 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション キ−ボ−ド・インタ−フエ−ス回路の試験装置
GB8432533D0 (en) * 1984-12-21 1985-02-06 Plessey Co Plc Integrated circuits
NL8502476A (nl) * 1985-09-11 1987-04-01 Philips Nv Werkwijze voor het testen van dragers met meerdere digitaal-werkende geintegreerde schakelingen, drager voorzien van zulke schakelingen, geintegreerde schakeling geschikt voor het aanbrengen op zo'n drager, en testinrichting voor het testen van zulke dragers.
US4672307A (en) * 1985-12-20 1987-06-09 University Of Southern California Simplified delay testing for LSI circuit faults
JPH0221302U (de) * 1988-07-27 1990-02-13
US5390191A (en) * 1992-01-31 1995-02-14 Sony Corporation Apparatus and method for testing the interconnection between integrated circuits
US6735543B2 (en) * 2001-11-29 2004-05-11 International Business Machines Corporation Method and apparatus for testing, characterizing and tuning a chip interface

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19604375A1 (de) * 1996-02-07 1997-08-14 Martin Kuboschek Verfahren zur Auswertung von Testantworten zu prüfender digitaler Schaltungen und Schaltungsanordnung zur Durchführung des Verfahrens
DE19604375C2 (de) * 1996-02-07 1999-04-29 Martin Kuboschek Verfahren zur Auswertung von Testantworten zu prüfender digitaler Schaltungen und Schaltungsanordnung zur Durchführung des Verfahrens

Also Published As

Publication number Publication date
DE3124902A1 (de) 1982-05-19
NL8004176A (nl) 1982-02-16
US4435806A (en) 1984-03-06
GB2080551B (en) 1984-06-13
FR2487076B1 (de) 1983-02-04
GB2080551A (en) 1982-02-03
FR2487076A1 (fr) 1982-01-22
JPS6232511B2 (de) 1987-07-15
JPS5752950A (en) 1982-03-29

Similar Documents

Publication Publication Date Title
DE3124902C2 (de)
DE3882266T2 (de) Abfrageprüfgerät für digitale Systeme mit dynamischem Direktzugriffspeicher.
DE2349377C2 (de) Schaltwerk zur Durchführung von Datenverarbeitungsoperationen
DE69107463T2 (de) Integrierte Schaltung, System und Verfahren zur Fehlererzeugung.
DE2556822C2 (de) Monolithische hochintegrierte Halbleiterschaltung
DE3702408C2 (de)
EP0144078A2 (de) Verfahren und Anordnung zum Prüfen einer Schaltung nach der Abfragepfad-Technik
DE2256135C3 (de) Verfahren zum Prüfen von monolithisch integrierten Halbleiterschaltungen
EP0186724A1 (de) Prüf- und Diagnoseeinrichtung für Digitalrechner
DE2162486A1 (de) Digital gesteuerter Impulsgenerator
EP0903587B1 (de) Verfahren zum Testen einer elektronischen Schaltung
DE3382655T2 (de) Signaturanalysator mit eigentakt.
DE19536226C2 (de) Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken
DE2952631C2 (de) Schaltungsanordnung zur Diagnose einer Datenverarbeitungsanlage
DE3782020T2 (de) Elektronischer zaehler.
DE2121330A1 (de) Verfahren und Schaltungsanordnung zum Prüfen elektronischer digital arbeitender Geräte und ihre Bauteile
DE102005046588A1 (de) Vorrichtung und Verfahren zum Test und zur Diagnose digitaler Schaltungen
DE3784468T2 (de) Testbares mehrmodus-zaehlernetz und methode zur durchfuehrung des tests.
DE2534454A1 (de) Schaltungspruefgeraet
DE3785914T2 (de) Vorgriffsendwertzaehler und methode zur erzeugung eines endzaehlerstandes als ausgangsignal.
DE3639577A1 (de) Logikbaustein zur erzeugung von ungleich verteilten zufallsmustern fuer integrierte schaltungen
DD145972A5 (de) Einrichtung zur feststellung der l enge beliebiger schieberegister
DE4233947A1 (de) Ausgangsschaltung fuer eine integrierte halbleiterschaltung
DE19606637C2 (de) Integrierte Halbleiterschaltungsvorrichtung
WO2003098243A1 (de) System zum testen von digitalbausteinen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8327 Change in the person/name/address of the patent owner

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N