DE2121330A1 - Verfahren und Schaltungsanordnung zum Prüfen elektronischer digital arbeitender Geräte und ihre Bauteile - Google Patents

Verfahren und Schaltungsanordnung zum Prüfen elektronischer digital arbeitender Geräte und ihre Bauteile

Info

Publication number
DE2121330A1
DE2121330A1 DE19712121330 DE2121330A DE2121330A1 DE 2121330 A1 DE2121330 A1 DE 2121330A1 DE 19712121330 DE19712121330 DE 19712121330 DE 2121330 A DE2121330 A DE 2121330A DE 2121330 A1 DE2121330 A1 DE 2121330A1
Authority
DE
Germany
Prior art keywords
test
pulse
combination
inputs
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712121330
Other languages
English (en)
Other versions
DE2121330C3 (de
DE2121330B2 (de
Inventor
auf Nichtnennung. P Antrag
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE2121330A priority Critical patent/DE2121330C3/de
Priority to US00247969A priority patent/US3812426A/en
Publication of DE2121330A1 publication Critical patent/DE2121330A1/de
Publication of DE2121330B2 publication Critical patent/DE2121330B2/de
Application granted granted Critical
Publication of DE2121330C3 publication Critical patent/DE2121330C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing

Description

Vr-Im \
bi.il ,. \;-„ix-.;ang Reirböi 2121330
BHanlduri α .:·*. i
Parksiraße 13
6656
Ludwig Illian, 6369 Dortelweil, Deutschland
Verfahren und Schaltungsanordnung zum Prüfen elektronischer digital arbeitender Geräte und ihrer Bauteile.
Die Erfindung betrifft Verfahren und Schaltungsanordnungen zum Prüfen elektronischer digital arbeitender Geräte und ihrer Bauteile, die eine größere Anzahl von Eingängen und Ausgängen aufweisen und als Prüfling bezeichnet werden. Es kann sich dabei zum Beispiel um gedruckte logische Schaltungen,Schaltbrettchen für elektronische Rechenmaschinen,Einschübe oder miniaturisierte Geräteteile handeln, deren Eingänge und Ausgänge an Steckerstreifen, Lötösenleisten oder in ähnlicher Weise herausgeführt sind und die digitale Impulse verarbeiten.
Um derartige Prüflinge auf Fehlerfreiheit zu untersuchen,ist es bekannt, für diesen Zweck besonders erstellte Prüfungsprogramme in Form von Impulsgruppen den Eingängen des Pisflings zuzuführen und die am Ausgang des Prüflings dabei auftretenden Spannungen oder Impulse auszuwerten, zu messen oder in geeigneter Weise anzuzeigen.
Um Prüflinge einwandfrei prüfen zu können, die eine größere Anzahl von aktiven oder passiven Schaltelementen enthalten und die mit einer großen Anzahl von Ein-« und Ausgängen versehen sind ,.müssen komplizierte und umfangreiche Prüfprogramme aufgestellt werden, deren Entwurf zeitraubend ist und bei deren Be- nutzung trotzdem nicht feststeht,.ob alle denkbaren und möglichen Betriebszustände erfaßt sind.
Die Erfindung stellt sich daher die Aufgabe, ein Verfahren und eine Schaltungsanordnung anzugeben, mit denen es auf verhältnismäßig einfachem Wege möglich ist, alle Betriebsbedingungen, die für die Prüflinge jemals auftreten können, mit Sicherheit
209847/0278
zu erfassen und beim Auftreten eines Fehlers nicht nur die Tatsache festzuhalten, daß ein Fehler aufgetreten ist, sondern gleichzeitig so viele Angaben festzuhalten, daß die Analyse des Fehlers wesentlich erleichtert wird. Außerdem soll die Erstellung eines besonderen Prüfprogramms fortfallen und die Durchführung der Prüfung so rasch vor sich gehen, daß eine größere Anzahl von gleichartigen Prüflingen in kurzer Zeit geprüft werden kann. Das Verfahren soll ferner so ausgebildet sein, daß der übergang von einer Prüflingstype auf eine neue ohne größere Umstellungen möglich ist, und daß auch eine Optimierung des Prüfvorganges bezüglich der aufgewendeten Zeit vorgenommen werden kann.
Dies wird gemäß der Erfindung dadurch erreicht, daß die i.unciern der Eingänge des Prüflings in Gruppen von höchstens η Eingängen zusammengefaßt in ein Prüfgerät eingegeben und einem Koppelfeld zugeführt werden, daß einem Codegenerator 2 Code-Kombinationen mit gegebener Schrittfrequenz entnommen und parallel über das Koppelfeld und über einen mindestens zwei Impulskombinationsschritte speichernden Zwischenspeicher den Eingängen des Prüflings zugeführt v/erden, daß die an den Ausgängen des Prüflings auftretenden Impulskombinationen entweder für spätere Verwendung direkt gespeichert oder im gleichen Vorgang mit von einem fehlerfreien Prüflingsmuster abgeleiteten Impulskombinationen verglichen werden, und daß beim Auftreten eines Fehlers der im Zwischenspeicher festgehaltene Impulskombinationsschritt angezeigt oder ausgeschrieben wird.
Durch die Verwendung eines Codegenerators, der alle denkbaren 2n Codekombinationen erzeugt, ist es möglich, alle Impulskombinationen zu erfassen, die überhaupt jemals auftreten können. Wenn z.Jrf. 25 Eingänge vorhanden sind und mit einer Frequenz von 1 MHz für die Impulsfolgefrequenz gearbeitet wird, ist eine Prüfzeit von nur 32 Sekunden erforderlich, um alle möglichen Codekombinationen nacheinander zu durchlaufen.
209847/0278
Bei den Verfahren wird beispielsweise zunächst die erotc Irnpulckombination in der beschriebenen Weise an den Prüfling angelegt und die entsprechende Ausgangskombination abgefragt und z.B. in einen Lochstreifen nit der Eingangskombination zusammen gespeichert. Hier bleibt zu erwähnen, daß alle Code-Generatorausgänge fiankenfrei schalten. Es folgt dann die nächste Eingangskombination, deren entsprechende Ausgangskombination wiederum zusammen mit der zugehörigen Eingangskombination in dem Lochstreifen festgehalten wird. Um jedoch die Zahl der zu speichernden Kombinationen möglichst zu verringern, ist es zweckmäßig,die an den Ein-und Ausgängen des Prüflings auftretenden Impulskombinationen nur dann zu speichern, wenn sich die Ausgangskombination gegenüber der vorhergehenden Kombination geändert hat.
Durch die Verwendung des Koppelfeldes ist es möglich, die Eingänge in Gruppen zusammenzufassen, wobei z.B. der erste Eingang einer jeden Eingangsgruppe mit dem Ausgang I des Codegenerators verbunden ist,während der zv/eite Eingang einer jeden Gruppe mit dem Ausgang II des Codegenerators verbunden ist usw. Es kann dabei der Pail eintreten, daß ein Eingang so ungünstig in der Eingangsgruppe und zum Ausgang des Codegenerators liegt, daß die Zahl der zu speichernden verschiedenen Ausgangskombinationen zu hoch ist. Es ist daher zweckmäßig, die Reihenfolge der Eingangsnummern innerhalb einer Eingangsgruppe und ihre Zuordnung zu den Ausgängen des Codegenerators so lange zu ändern, bis eine möglichst geringe Anzahl von verschiedenen Impulskombinationen an den Ausgängen des Prüflings beim Durchlaufen aller 2 Codekombinationen erreicht ist.
Dieser Vorgang wird zweckmäßig bein Prüfen des ersten Musters durch kein Erstellen des eigentlichen Prüfprogramms durchgeführt, so daß die dann folgenden Prüflinge alle in kürzester Zeit geprüft werden können.
Die bei der Speicherung der Ausgangsimpulskombinationen entstehenden Aufzeichnungen, *j.B. auf Lochstreifen oder Magnetbändern, können zur Prüfung weiterer Prüflinge der gleichen Art in einem
209847/0278
SAD OHfGlNAL
vereinfachten Prüfgerät verwendet werden, das dann keinen ^odegc— nerator, kein Koppelfeld und keine Eingabetastatur benötigt, sondern direkt den Vergleich durchführt. Besondere Vorkehrungen sind gemäß der Erfindung bei der Prüfung von Bauteilen zu treffen, welche durch Impulssteuerung einstellbare Bestandteile, z.ä. Zähler oder Flip-Flop-Ketten ohne definierbare Anfangsstellung enthalten. In diesem Pail wird eine Startsynchronisierung an den betreffenden Eingängen des Prüflings durchgeführt. Diese Synchronisierung bewirkt durch Zuführung von besonders vorbereiteten Impulsgruppen oder Impulskombinationen, daß die gleiche Startkombination bei allen Prüflingen vorliegt.
Ferner ist es zweckmäßig, nach dem Auftreten eines Fehlers eine Zwangssynchronisierung durchzuführen. Wenn z.B. in einer gedruckten Schaltung ein Bauelement defekt ist, so kommt dies bei einem entsprechenden Kombinationsschritt zur Anzeige. Wenn nun durch diesen Fehler z.B. ein Flip-Flop in eine Lage gekippt worden ist, die den gesamten nachfolgenden Ablauf stören würde, so wird vorher automatisch über alle Ein- und Ausgänge die Logik der gedruckten Schaltung wieder mit der Prüffolge synchronisiert.
Im Regelfall werden die Ausgangsimpulskombinationen des Prüflings zeitlich in der Mitte eines Kombinationsschrittes auf ihre Richtigkeit hin abgefragt, um Einflüsse von Laufzeiten, Kapazitätsaufladung usw. auszuschalten. Für besonders schnell arbeitende Prüfling?kann die Abfrage aber auch im ersten Viertel bzw. bei langsamer arbeitenden Prüflingen im letzten Viertel des Programmschritts erfolgen, so daß es zweckmäßig ist, die Lage des Abfragezeitpunktes einstellbar zu machen.
Die Schrittfrequenz kann bis zu 1 MHz betragen und richtet sich danach, für welche Frequenz der Prüfling gebaut ist. Enthält der Prüfling langsam arbeitende Bestandteile, dann ist es zweckmäßig, die Frequenz niedriger zu wählen.
Es empfiehlt sich ferner, der Prüfung durch die Impulse des Codegenerators eine KurζSchlußprüfung vorzuschalten, bei der
209847/0278
BAD ORIGINAL
2)21330
für das Gerät gefährliche Kurzschlüsse innerhalb des Prüflings festgestellt werden.
Zur Anzeige und Auswertung der Fehler ist es zweckmäßig, beim Auftreten eines Fehlers den Prograramschritt, bei dem der Fehler eintritt, mit seiner Eingangs- und Ausgangsimpulskombinatiori sichtbar anzuzeigen oder aufzuzeichnen. Zum leichteren Auffinden des Fehlers kann auch der letzte richtige und der nächste zu erwartende Kombinationsschritt außer dem fehlerhaften Schritt mit angezeigt oder aufgezeichnet werden. Diese aufgezeichneten Schritte können dann in einem besonderen Fehleranalysengerät weiter bearbeitet werden.
Ein Gerät zur Ausführung des Verfahrens ist gemäß der Erfindung vorzugsweise derart ausgebildet, daß ein Prüfling mit η Eingängen parallel über einen Zwischenspeicher und ein Koppelfeld an einen Godegenerator angeschlossen ist, der 2 Impulskombinationen liefert, daß die Ausgänge des Prüflings an einen Vergleicher angeschlossen sind, der einen weiteren mit einem Musterprüfling verbundenen Eingang oder einen Eingang für fehlerfreie Vergleichsimpulse aufweist, und daß ein Speicher vorgesehen ist, der die an den Ausgängen des Prüflings auftretenden Impulskombinationen nur dann speichert, wenn sich die Ausgangsimpulskombination von der vorhergehenden Kombination unterscheidet.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt:
Fig. 1 zeigt ein Blockschaltbild der Schaltungsanordnung zur Ausführung des Verfahrens der Erfindung,
Fig. 2 zeigt eine Tabelle für die Zuordnung der Eingänge,
Fig. 3 zeigt eine Tabelle, die die Arbeitsweise des Codegenerators veranschaulicht,
Fig. 4 zeigt die Speicherung eines Kombinationsschrittes an dem Zwischenspeicher,
2098 4 7/0278
— ο —
Pig. 5 zeigt einen Eingangakorubinationsschritt mit zugehörige:.'. Ausgangskombinationsschritt,
Pig. 6 zeigt ein Blockschaltbild des vereinfachten Gerätes,
Pig. 7 zeigt ein Diagramm zur Erläuterung der Startsynchronisierung und
Pig. 8 zeigt ein Diagramm zur Erläuterung der Zw?vngssynchronisierung.
In dem Blockschaltbild der Fig. 1 ist ein Codegenerator 51 mit z.B. η = 25 Ausgängen an ein Koppelfeld 52 angeschlossen. Eine Eingabetastatur 53 ist über einen Zwischenspeicher 54- ebenfalls mit dein Koppelfeld 52 verbunden. Die Ausgänge des Koppelfeldes führen zu einen Flip-Plop-Zwischenspeieher 55, der in der Lage ist, beispielsweise drei aufeinanderfolgende Kombinationsschritte festzuhalten. An diesen Speicher ist eine Anschaltstufe 56 für den Prüfling 57 angeschlossen. Der Prüfling ist mit sämtlichen Ein- und Ausgängen an die Stufe 56 angeschlossen. Die Ausgangsleitungen, in denen die Ausgangskocibinationen. auftreten, führen zu einem Vergleiche!· 53. An den Vergleicher ist ferner ein Ausgang des Zwischenspeichers 55 und ein Ausgang eines weiteren Plip-Plop-Speichers 59 angeschlossen, der als Eingangs-Ausgangs-Speicher bezeichnet wird und der die Information, welcher Anschlußpunkt des Prüflings Eingang bzw. Ausgang sei, von der Eingabetastatur 53 und/oder einem weiteren Lochstreifen oder Magnetband-Eingabegerät 60 gegeben v/ird. Der Ausgang des vergleichers 58 ist an eine Schaltung 61 zur Peh.lererkenn.ung angeschlossen, die mit einem Streifenstanzer oder Ausdrucker 62 verbunden ist. Außerdem ist das Lesegerät 60 mit einem Pequenzv/andler 63 verbunden, dessen Ausgänge an die Eingangsseite des Vergleichers 68 angeschlossen sind. Das Gerät arbeitet folgendermaßen:
Zunächst wird von einem Musterprüfung ausgegangen, dessen Pehlerfreiheit festgestellt worden ist. Die Nummern der Eingänge in der Schaltung des Prüflings werden abgelesen und einzeln oder in Gruppen über die Tastatur 53 in das Gerät eingegeben. In dem
209847/0278
BAD
hier vorgesehenen Beispiel können die Gruppen bis zu maximal 25 Eingänge aufweisen. Die Anzahl der Gruppen ist beliebig, jedoch, nicht größer als die Anzahl der gesamten Anschlußstifte.
In α ein Aur,iührungs"beispiel der Pigur 2 werden vier Eingangs gruppen a - d gebildet, die vier AusgängenI - IV des Code-Generators zugeordnet werden, oo enthält z.B. die Eingangsgruppe a die Eingänge 15, 16, 7 und 8, die Eingangsgruppe b die Eingange 14, 5 und 15, die Eingangsgruppe c, die Eingänge 3 und 4, die Eingangogruppo d die Eingänge 9» 2 und 12. Im Anfangs'ist aer erste Singan/r einer jeden Eingangs gruppe a bis d, d.h. nach !•'ig. 2 der Eingang 15, 14-, 3 und 9 mit dem Ausgang' I des Codegenerators verbunden; die zweiten Eingänge einer jeden Gruppe a bis d, d.h. 16, 5, 4-, 2 sind mit dem Ausgang II verbunden usv. Der Codegenerator liefert bei seinem ersten Kombinationsschritt die in Pig. '5 in der ersten v/ar..grechten Zeile angegebene Impulakoii.bination 0 1 1 U 1 O, beim zweiten Jchritt die combination 1110 10 usw. Durch das Koppelfeld gelangen nun die Impulskombinationen an den Zwischenspeicher 55 in der .»'eise, wie dies aus Fig. 4- für die erste ""npulskombination ersichtlich ist. daraus ergibt sich, daß die Stifte 1, 6, 10, 11, 17, 18, 19, 20, 21 Ausgänge sind, d.h. die nicht als Eingänge deklarierten Punkte werden von dem Prüfgerät als Ausgänge behandelt, bie sind in Pigur 4- mit A bezeichnet. Zu jeder Impulskombination am Eingang stellt sich bei dem Eusterprüfling die richtige Ausgangskombination ein, z.B. für den ersten Schritt die in Pig. 5 dargestellte ,vusgangskombination. Jede Codekombination bedeutet also einen Prograrnmschritt. Drei aufeinanderfolgende Impulskombinationen werden jeweils in dem Zwischenspeicher 53 festgehalten." Mit dem an der. Gerät befindlichen Musterprüfling wird nun an dem Ausgang ein Lochband oder Magnetband erstellt, das die richtigen Ausgangskombinationen enthält.
nachdem aas Gerät auf diese Weise eingerichtet ist, kann die Prüfung der Prüflinge auf li'ehlerfreiheit folgen, indem das mit dem Husterprüfling erstellte Band in das Eingabegerät 60 eingegeben und ein Prüfling 57 an die Schaltung 56 angeschlossen
209847/0278
BAD
wird. Dann wird der Uodegenerator 51 eingeschaltet, der nun in rascher Folge seine Impulskombination dem Prüfling zuführt. Die Ausgangskombinationen v/erden dem Vergleicher 58 zugeführt und mit den vom Lesegerät 60 stammenden Impulskombinationen verglichen. Stimmen sie überein, so läuft der Vorgang weiter. Tritt eine Abweichung auf, so wird sie als Fehler gewertet und der Vorgang unterbrochen. Die Fehlerkombination wird mit dem vorhergehenden Schritt und dem nachfolgenden Schritt dem Zwischenspeicher 55 entnommen und in einem Sichtgerät zur Ablesung sichtbar gemacht und der Fehler zum Ausdruck gebracht. Die Kombinationsschritte können auch in einem Lochstreifen festgehalten werden, der zusammen mit dem fehlerhaften rrüfling der weiteren Ermittlung des Fehlers zugrunde gelegt wird, vas mit dem Musterprüfling erstellte Lochband oder Magnetband kann aber auch in einem vereinfachten Gerät zur Prüfung von weiteren Prüflingen der gleichen Art verwendet werden. Ein solches Gerät ist in Figur 6 dargestellt. Es enthält lediglich die in der Zeichnung angegebenen Teile des vollständigen Geräts, die mit den gleichen Bezugszeichen versehen sind.
Das Verfahren eignet sich, wie oben erwähnt, auch zum Prüfen von solchen Prüflingen, die eine logische Schaltung enthalten, welche keine definierte Aus gangs kombination hat. Dies ist z.B. ein xsinärzähler ohne generelle nullstellung. Wird ein Musterprüfling, der einen solchen Binärzähler in beliebiger Stellung enthält, an das Gerät angeschlossen, so stellt sich an seinen Ausgängen die gerade vorhandene Zufallskombination ein. In dem .ueispiel der Fig. 7 ist angenommen, daß die Ausgänge 3» 5, 9 und 10 für den Binärzähler wesentlich sind. Wird nun zu den Ausgängen und den zugehörigen Eingängen, z.B. 7, die Taste "Startsynchronisierung"'gedrückt, so nimmt das Gerät die vorhandene Zufallskombination κ als definierte Startkombination in das xTogramm auf. In der Figur 7 ist dies in der zweiten waagrechten Zeile A angedeutet, wobei den Ausgängen 3, 5, 9 und 10 die Impulse OLLO zugeordnet sind.
Werden nun weitere Prüflinge an das Gerät angeschlossen, so stellt sich bei diesen ebenfalls eine rein zufällige Ausgangs-
209847/0278
kombination ein. Eine solche Ausgangskombination ist beispielsweise in der waagerechten Zeile ή der Fig. 7 angegeben, sie enthält die Impulse LOLO. Das Gerät vergleicht diese Ausgangskombinations -folge mit der als tftartkombination definierten und gespeicherten Kombination der Zeile A des Musterprüflings. Ist keine Übereinstimmung vorhanden, so gibt das Gerät über die zu-r gehörigen Eingänge, z.xs. den Eingang 7, so lange neue Codekombinationen in den Prüfling ein, bis sich die Startkombination an den Ausgängen 3, 5, 9 und 10 eingestellt hat. Dies ist in Zeile 0 der Fig. 7 erst bei der untersten Impulskombination OLLO der Fall. Erst wenn diese Impulsstartkombination vorhanden ist, wird der btartbefehl für die eigentliche Prüfung gegeben.
Das Verfahren gemäß der Erfindung und das Gerät zur Ausführung des Verfahrens eignen sich auch dazu, nach dem Auftreten eines Fehlers eine Zwangssynchronisierung durchzuführen. Ein Beispiel hierfür wird im Zusammenhang mit Fig. 8 erläutert. Es sei z.B. angenommen, daß der Prüfablauf bis zum Programmschritt 26 gelaufen ist. Die in dem Zwischenspeicher 55 festgehaltenen Impulskombinationen für den Programmschritt 26 sind in der Zeile A der Fig. 8 für die darüber angegebenen Anschlüsse aufgeführt. Es wird nun ferner angenommen, daß der Prüfling einen Fehler enthält, wodurch ein Flip-Flop falsch gesetzt ist, dessen Ausgang an der Klemme 6 vorhanden ist. Es stellt sich also an Stelle des Wertes Ö in der in Zeile B der Fig. 8 angegebenen Codekombination für die Klemme 6 der Ausgangsimpuls L ein, der in der unteren Reihe zu der Kombination OLLO führt. Würde nun die Flip-Flop-Schaltung so gesetzt bleiben, daß an der Klemme 6 der Impuls L gesetzt bleibt, so könnte der Fall eintreten, daß alleinschon dadurch der nächste Programmschritt und auch mehrere oder alle weiteren Programmschritte falsch sind. Um dies zu verhindern, werden kurzzeitig alle Ausgänge zu Eingängen geschaltet, so daß dem Prüfling die richtige Impulskombination aufgezwungen wird. Durch diesen, als Zwangssyhchronisierung bezeichneten Schaltvor gang wird das Flip-Flop in dem genannten. Beispiel über seinen Ausgang in die richtige Lage gesetzt, d.h. es ergibt sich die
209847/0278
- το -
unterste Zeile C der Pig. 8. An den Ausgängen des Prüflings ersteht dann die Impulskombination 0 0 L 0, die derr; richtigen rrogrammschritt 26 entspricht.
Das Prüfgerät kann auch auf möglichst häufige Änderung der Ausgangskombination umgeschaltet werden. Während eingangs beschrieben wurde, daß es zweckmäßig sein kann, die Reihenfolge der Eingangsnummern innerhalb einer Eingangsgruppe und ihre Zuordnung zu den Ausgängen des Codegenerators so lange zu ändern, bis eine möglichst geringe Anzahl von verschiedenen Impulskoinbinationen an. den Ausgängen des Prüflings beim Durchlaufen aller 2n-Codekombinationen erreicht ist, d.h. bis eine Optimierung eingetreten ist, durch die die Anzahl der verschiedenen Ausgangskombinationen auf ein Minimum reduziert ist, so kann durch die Umschaltung auf möglichst häufige Änderung der Ausgangskombinationen das Gegenteil dieses Vorganges erreicht werden. Um die spätere Fehleranalyse zu erleichtern, kann es vorteilhaft sein, die Anzahl der verschiedenen Ausgangskombinationen auf ein Maximum zu bringen. Hierdurch stehen mehr Informationen über die Auswirkungen des Fehlers zur "Verfugung.

Claims (20)

  1. 2Vl 21330
    ?atentans prüehe
    \Λ} Verfahren zum Prüfen digital arbeitender elektronischer Geräte und ihrer Bauteile (Prüflinge), die eine größere Anzahl von Eingängen und Ausgängen aufweisen, auf Freiheit von Fehlern mit Hilfe von den Eingängen des Prüflings zugeführten Impulsgruppen, dadurch gekennzeichnet, daß die Eingang snurar.iern des Prüflings in G-ruppen von höchstens η Eingängen zusammengefaßt in ein Prüfgerät eingegeben und einem Koppelfeld zugeführt v/erden, daß einem Codegenerator 2 Codekombinationen mit vorgegebener Schrittfrequenz entnommen und parallel über das Koppelfeld und über einen mindestens zwei Impulskombinationsschritte speichernden Zwischenspeicher den Eingängen des Prüflings zugeführt werden, daß die an den Eingängen des Prüflings auftretenden Impulskoinbinationen entweder für spätere Verwendung direkt gespeichert oder im gleichen Vorgang mit von einem fehlerfreien Prüflingsmuster abgeleiteten Impulskombinationen verglichen werden, und daß beim Auftreten eines Fehlers der im Zwischenspeicher festgehaltene Impulskombinationsschritt angezeigt oder ausgeschrieben wird.
  2. 2. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet, daß die an den Ausgängen des Prüflings auftretenden Impulskombinationen nur dann gespeichert werden, wenn sich die AusgangsimpulskombinatiQp. gegenüber der vorhergehenden Kombination geändert hat.
  3. 3. verfahren nach Anspruch 1 oder 2,
    dadurch gekennzeichnet, daß die Reihenfolge der Eingangsnummern innerhalb einer Eingangsgruppe und ihre Zuordnung zu den Ausgängen des Godegenerators so lange geändert wird, bis eine möglichst geringe Anzahl von verschiedenen Impulskombinationen an den Ausgängen des Prüflings beim Durchlaufen aller 2n Codekombinationen erreicht ist.
  4. 4. Verfahren nach Ansprüchen 1 bis 3f
    dadurch gekennzeichnet, daß die durch
    209847/0278
    SAD ORIGINAL
    Speicherun» der Ausgangsimpulskombinationen entstehenden Aufzeichnungen zur Prüfung von Prüflingen gleicher Art in einen vereinfachten Prüfgerät ohne Godegenerator, Koppelfeld und Eingangsgruppenspeicher verwendet v/erden.
  5. 5. Verfahren nach Ansprüchen 1 bis 4,
    dadurch gekennzeichnet, daß die Schrittfrequenz des Codegenerators bis zu 1 IiHz beträgt.
  6. 6. Verfahren nach Ansprüchen 1 bis 5,
    dadurch gekennzeichnet, daß beim Prüfen von Prüflingen, welche durch Impulssteuerung einstellbare Bestandteile, z.U. Zähler, ohne definierbare Anfangsstellung enthalten, eine Startsynchronisierung an den betreffenden Eingängen des Prüflings durchgeführt wird.
  7. 7. verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die startsynchronisierung durch Zuführung von Impulsgruppen oder Impulskombinationen erfolgt, die die gleiche Startkombination bei allen Prüflingen bewirken.
  8. 8. Verfahren nach Ansprüchen 1 bis 7,
    dadurch gekennzeichnet, daß beim Auftreten eines Fehlers die Wirkung des Dehlers auf die Bestandteile des Prüflings erst korrigiert wird, bevor die Prüfung fortgesetzt wird.
  9. 9. Verfahren nach Ansprüchen 1 bis 8,
    dadurch gekennzeichnet, daß die Ausgangsimpulskornbination des Prüflings jeweils in der Mitte eines größeren Schrittes abgefragt wird.
  10. 10. Verfahren nach Ansprüchen 1 bis 8,
    dadurch gekennzeichnet, daß die zeitliche lage der Abfrage einer Ausgangsimpulskombination innerhalb eines Programmschrittes einstellbar ist.
    209847/0278
    BAD
  11. 11. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet, daß der Prüfung durch die Impulse des Codegenerators eine Kurzschlußprüfung vorgeschaltet ist, bei der für das Gerät gefährlich werdende Kurzschlüsse innerhalb des Prüflings festgestellt werden.
  12. 12. Verfahren nach Ansprüchen 1 bis 11,
    dadurch gekennzeichnet, daß bei einem auftretenden fehler der den i'ehler enthaltende Programmschritt mit seiner Eingangs- und Ausgangsimpulskombination sichtbar angezeigt wird.
  13. 13. Verfahren nach Anspruch 12,
    dadurch gekennzeichnet, daß außer dem fehlerhaften Schritt der letzte richtige und der nächste zu erwartende j^rogrammschritt mit angezeigt werden.
  14. 14-. Verfahren nach Ansprüchen 1 bis 13, dadurch gekennzeichnet, daß die im J?'ehlerschritt und dem vorhergehenden und nachfolgenden Programmschritt enthaltene Information aufgespeichert und die Aufzeichnung in einem i'ehleranalysiergerät verwendet wird.
  15. 15. Gerät zur Ausführung des Verfahrens nach einem oder mehreren der vorhergehenden Ansprüche,
    dadurch gekennzeichnet, daß ein Prüfling mit η Eingängen parallel über einen Zwischenspeicher und ein Koppelfeld an einen Godegenerator angeschlossen ist, der 2 Impulskombinationen liefert, daß die Ausgänge des Prüflings an einen Vergleicher angeschlossen sind, der einen v/eiteren mit einem Musterprüfling verbundenen .eingang oder einen Eingang für fehlerfreie vergleiohsimpulse aufweist, und daß ein Speicher vorgesehen ist, der die an den Ausgängen des .früflings auftretenden impulskombinationen nur dann speichert, wenn sich die Ausgangsimpulskombination von der vorhergehenden Kombination unterscheidet.
    209847/0278
  16. 16. Gerät nach Anspruch 15,
    dadurch gekennzeichnet, d^ß dr-.y jer:';u vo der rboitsveisa mit einer verringerten anzahl von Auog^nrni:::-
    pulskombinationssehritten auf eine Arbeitsweise mit voller Zahl
    von Ausgangaimpulskom'bina.tionsschritten auf eine Arbeitsweise
    mit voller Zahl von Ausgangsimpulskombinationssehritten urr.ashalt bar ist.
  17. 17. Gerät nach Anspruch 15,
    dadurch gekennzeichnet, daß ein Schalter zun zyklischen Vertauschen der Eingänge innerhalb einer ^ingar^ gruppe vorgesehen ist.
  18. 18. Gerät nach Anspruch 15,
    dadurch gekennzeichnet, daß eine Einstellvorrichtung zum Verschieben des Abfrngezeitpunktes vorgesehen iüt.
  19. 19. Gerät nach Anspruch 15,
    dadurch gekennzeichnet, dr-ß eine Zusatzvorrichtung zur Überprüfung der Prüflinge auf Kurzschluß vorgesehen ist.
  20. 20. Gerät zur Ausführung des Verfahrens nach Anspruch A-,
    dadurch gekennzeichnet, daß an eine Eingabevorrichtung (60) zur Aufnahme der durch Speicherung der -iusgangsimpulskombinationen entstandenen Aufzeichnungen ein Singang Ausgang-Speicher (59) und an diesen ein Vergleicher (58) angeschlossen ist, an dessen zweiten Eingang der Prüfling (57) angeschaltet ist.
    209847/0278
    BAD ORIGINAL
    Leerseite
DE2121330A 1971-04-30 1971-04-30 Verfahren und Schaltungsanordnung zum Prüfen digital arbeitender elektronischer Geräte und ihrer Bauteile Expired DE2121330C3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2121330A DE2121330C3 (de) 1971-04-30 1971-04-30 Verfahren und Schaltungsanordnung zum Prüfen digital arbeitender elektronischer Geräte und ihrer Bauteile
US00247969A US3812426A (en) 1971-04-30 1972-04-27 Method and apparatus to test electronic circuit assembly samples

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2121330A DE2121330C3 (de) 1971-04-30 1971-04-30 Verfahren und Schaltungsanordnung zum Prüfen digital arbeitender elektronischer Geräte und ihrer Bauteile

Publications (3)

Publication Number Publication Date
DE2121330A1 true DE2121330A1 (de) 1972-11-16
DE2121330B2 DE2121330B2 (de) 1974-03-14
DE2121330C3 DE2121330C3 (de) 1974-10-17

Family

ID=5806473

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2121330A Expired DE2121330C3 (de) 1971-04-30 1971-04-30 Verfahren und Schaltungsanordnung zum Prüfen digital arbeitender elektronischer Geräte und ihrer Bauteile

Country Status (2)

Country Link
US (1) US3812426A (de)
DE (1) DE2121330C3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2441486A1 (de) * 1974-02-19 1975-08-21 Gen Radio Co Verfahren zur automatischen fehlerermittlung bei elektrischen schaltkreisen und einrichtung zur durchfuehrung des verfahrens

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5329417B2 (de) * 1973-02-26 1978-08-21
US4000460A (en) * 1974-07-01 1976-12-28 Xerox Corporation Digital circuit module test system
US3924109A (en) * 1974-07-22 1975-12-02 Technology Marketing Inc Automatic circuit card testing system
US3976864A (en) * 1974-09-03 1976-08-24 Hewlett-Packard Company Apparatus and method for testing digital circuits
US4058767A (en) * 1975-04-29 1977-11-15 International Business Machines Corporation Apparatus and process for testing AC performance of LSI components
US4056716A (en) * 1976-06-30 1977-11-01 International Business Machines Corporation Defect inspection of objects such as electronic circuits
US4122995A (en) * 1977-08-02 1978-10-31 Burroughs Corporation Asynchronous digital circuit testing system
US4216539A (en) * 1978-05-05 1980-08-05 Zehntel, Inc. In-circuit digital tester
USRE31828E (en) * 1978-05-05 1985-02-05 Zehntel, Inc. In-circuit digital tester
US4271515A (en) * 1979-03-23 1981-06-02 John Fluke Mfg. Co., Inc. Universal analog and digital tester
US4553049A (en) * 1983-10-07 1985-11-12 International Business Machines Corporation Oscillation prevention during testing of integrated circuit logic chips
US4845712A (en) * 1987-11-30 1989-07-04 Tandem Computers Incorporated State machine checker
US6055661A (en) * 1994-06-13 2000-04-25 Luk; Fong System configuration and methods for on-the-fly testing of integrated circuits
US7672452B2 (en) * 2002-05-03 2010-03-02 General Instrument Corporation Secure scan

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2441486A1 (de) * 1974-02-19 1975-08-21 Gen Radio Co Verfahren zur automatischen fehlerermittlung bei elektrischen schaltkreisen und einrichtung zur durchfuehrung des verfahrens

Also Published As

Publication number Publication date
DE2121330C3 (de) 1974-10-17
US3812426A (en) 1974-05-21
DE2121330B2 (de) 1974-03-14

Similar Documents

Publication Publication Date Title
DE2311034C2 (de) Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips
EP0318768B1 (de) Logikanalysator
DE2121330A1 (de) Verfahren und Schaltungsanordnung zum Prüfen elektronischer digital arbeitender Geräte und ihre Bauteile
DE3819425A1 (de) Anordnung zum automatischen pruefen von speichern
EP0009572A2 (de) Verfahren und Anordnung zur Prüfung von durch monolithisch integrierte Halbleiterschaltungen dargestellten sequentiellen Schaltungen
DE2340547B2 (de) Schaltungsanordnung zum testen logischer schaltungen
DE10101899A1 (de) Verfahren und Vorrichtung zum Testen von Halbleiterbauelementen
DE3702408C2 (de)
DE2536625C2 (de) Paritätsprüfschaltung für ein binär zählendes Register
DE4031136A1 (de) Fehlersimulationsverfahren
DE2952631C2 (de) Schaltungsanordnung zur Diagnose einer Datenverarbeitungsanlage
DE3304280C2 (de)
DE2433885A1 (de) Verfahren und vorrichtung zum synchronisieren eines testinstruments auf ein digitales system
DE3329023C2 (de)
DD145972A5 (de) Einrichtung zur feststellung der l enge beliebiger schieberegister
DE3019473A1 (de) Signalpruefgeraet
DE10124878A1 (de) Testvorrichtung für Halbleiterbauelemente
EP0037965B1 (de) Einrichtung zum Prüfen einer digitalen Schaltung mittels in diese Schaltung eingebauter Prüfschaltungen
DE10112311A1 (de) Verfahren und Einrichtung zum Kalibrieren zur Korrektur von Impulsbreitenzeitfehlern beim Testen integrierter Schaltungen
DE2524129C3 (de) Zeitsteuereinheit für die Steuerung logischer Schaltungen
DE2153102A1 (de) Prüfgerät
DE69727765T2 (de) Verfahren und Vorrichtung zur Prüfung eines Zählers und diesen enthaltender serieller Zugriffspeicher
EP0872974B1 (de) Bitfehlerstruktur-Erfassungsschaltung
DE3230208C2 (de)
DE19510990B4 (de) Fehleranalysator für ein IC-Testgerät und Verfahren zur Fehleranalyse

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee