DE2329610A1 - Fehlersimulation zur bestimmung der pruefbarkeit von nichtlinearen integrierten schaltungen - Google Patents

Description

Böblingen, den 7. Juni 1973 bl-sn/fr

Annelderin: International Business Machines

Corporation, Armonk, N.Y. 10504

Amtliches Aktenzeichen: tfeuanmeldung Aktenzeichen der Anmelderin: FI 971 141

Fehlersimulation zur Bestimmung der Prüfbarkeit von nichtlinearen integrierten Schaltungen

Die Erfindung betrifft ein Fehlersimulationssystem zur Bestimmung der Prüfbarkeit von nichtlinearen integrierten Schaltungen mittels elektrischer Prüfsignalmuster, bestehend aus parallel an die Eingänge der Schaltungen oder deren Simulation durch Schaltung oder Programm anzulegenden Signalschrittfolgen, durch Vergleich der Ausgangssignale einer mit dem PrufSignalmuster beaufschlagten einwandfreien ("guten") Schaltung bzw. deren Simulation mit jeweils einer mit dem Prüfsignalmuster beaufschlagten defekten ("schlechten") Schaltung bzw. deren Simulation, wobei die defekten Schaltungen bzw. deren Simulationen jeweils einen sogenannten festgelaufenen Fehler an einem Ein- oder Ausgangsschaltungspunkt bestimmten Potentials aufweisen, welches sich insbesondere durch Fabrikationsfehler bedingt als Kurzschluß- oder Leerlaufpotential darstellt. Außerdem betrifft die Erfindung eine Anordnung zur Durchführung dieses Fehlersimulationssystemes.

Mit Hilfe eines solchen Fehlersimulationssystemes soll ermittelt werden, ob ein Fehlerbestimmungssystem ausreichend ist, um von einer vorgegebenen Anzahl von möglichen Fehlern genügend Fehler zu erkennen.

309882/1060

Zum Prüfen von integrierten Schaltungen werden im allgemeinen an die Eingangsanschlüsse der zu prüfenden Schaltung Muster zweistufiger elektrischer Signale angelegt; die resultierenden Aus-

gangssignale an den Ausgangsanschlussen der Schaltung werden abgefühlt, um festzustellen, ob die Schaltung defekt ist oder nicht. Die abgefühlten resultierenden AusgangssignaIe werden dann mit den AusgangsSignalen einer "guten" Schaltung oder deren Simulation verglichen, welche mit demselben Signalmuster beaufschlagt wurde.

Für solche VergleichsPrüfungen integrierter Schaltungen benutzte konventionelle Prüfmuster umfassen allgemein zweistufige elektrische Signalmuster mit einer Reihe von wechselnden Musterschritten, von denen jeder mehrere parallele Signale umfaßt, die auf jeweils einer der genannten zwei Stufen liegen. Mehrere Signale in jedem Musterschritt werden an eine entsprechende Anzahl von Eingangsanschlüssen der zu prüfenden Schaltung und von Eingangspunkten in der "guten" oder Bezugsschaltung angelegt. Von den Ausgangsanschlüssen der Schaltung wird das resultierende abgestufte Ausgangssignal abgenommen. Stimmen die abgestuften Ausgangssignale in irgendeinem Teil nicht überein, wird dadurch eine defekte Schaltung angezeigt.

Die Erzeugung derartiger sequentieller oder serieller Prüfmuster ist allgemein bekannt. Ein solches Prüfmuster kann von Hand oder automatisch z.B. durch einen Computer vorbereitet werden. Ein konventionelles Verfahren zur Erzeugung solcher Prüfmuster weist eine sehr hohe Folge von willkürlich wechselnden Musterschritten auf, die z.B. durch einen Pseudo-Randomzahlengenerator erzeugt werden können, wie er in den US-Patentschriften Nr. 3 614 608 beschrieben ist. Die US-Patentschrift Nr. 3 6 33 100 beschreibt die Pseudo-Randomerzeugung von dreistufigen Prüfsignalmustern sowie die Umwandlung eines zweistufigen Signalmusters in ein dreistufiges Signalmuster.

Bei der Konstruktion integrierter Schaltungen müssen natürlich auch zum Prüfen dieser Schaltungen nach den oben beschriebenen

pi 971 141 309882/1060

Verfahren geeignete Prüfmuster vorgesehen werden. Diese Prüfmuster müssen eine Folge unterschiedlicher Signalschritte aufweisen, die zahlenmäßig und in ihrer Vielfalt zum Prüfen der vorgesehenen integrierten Schaltung ausreichen. Ein Hauptfehler, den die Prüfmuster in einer integrierten Schaltung erkennen müssen, ist ein sogenannter festgelaufener Fehler. Er ist definiert als ein Fehler in der Schaltung, durch welchen ein Eingangspunkt zu einem Schaltglied in der Schaltung oder ein Ausgangspunkt von einem solchen Schaltglied auf einer von zwei Signalstufen, z.B. einer binären Eins oder einer Null, festgelaufen ist. Alle derartigen Eingangs- oder Ausgangspunkte können als Schaltungsknotenpunkte bezeichnet werden. Festgelaufene Fehlerbedingungen in einer fehlerhaften Schaltung sind im allgemeinen auf Fabrikationsfehler in der integrierten Schaltung, wie unterbrochene oder kurzgeschlossene Stromkreise zurückzuführen.

Die am weitesten verbreitete Technik zur Auswertung der Prüfbarkeit einer vorgeschlagenen integrierten Schaltung, d.h. der Fähigkeit des vorgeschlagenen Prüfmusters zur Erkennung festgelaufener Fehler, ist die sogenannte Fehlersimulation. Bei der Auswertung eines Prüfmusters muß zuerst festgestellt werden, ob alle festgelaufenen Fehler oder welcher Teil davon aufgrund mindestens eines Schrittes im Prüfmuster zu einem unterschiedlichen Ausgangssignalmuster zwischen einer "guten" und einer "schlechten" Schaltung führen. Bei der gegenwärtig verwendeten Fehlersimulation werden mehrere "schlechte" integrierte Schaltungen simuliert, von denen jede nur eine unterschiedliche Art festgelaufener Fehler kennt. Das vorgeschlagene Prüfsignalmuster wird dann an jede andere "schlechte" Schaltung angelegt und in jedem einzelnen Fall das Ausgangssignal mit dem Ausgangssignal desselben an eine "gute" Schaltung angelegten Signalmusters verglichen, um festzustellen, ob das resultierende Ausgangssignal bei einem Schritt nicht übereinstimmt.

Obwohl man sich allgemein darüber einig ist, daß die Fehlersimulation der umfassenste Versuch bei der Bestimmung der Prüf-

Fi 971 141 309882/1060

232961Q

barkeit einer integrierten Schaltung mit einem gegebenen Prüfmuster darstellt, kann man kaum sagen, daß eine sehr komplexe integrierte Schaltung hundertprozentig mit einem gegebenen Prüfmuster prüfbar ist. Unter einer hundertprozentigen Prüfbarkeit versteht man, daß das Prüfmuster ein nicht übereinstimmendes Ausgangssignal für jede der "schlechten" Schaltungen erzeugt, die jede mögliche Fehlerbedingung darstellen. Wegen der zunehmenden Komplexität und Dichte integrierter Schaltungen in der heutigen Technik ist es in hohem Maße unwahrscheinlich, daß ein Prüfmuster ungeachtet der zahlreichen Schritte, die es enthalten kann, eine hundertprozentige Prüfbarkeit für eine gegebene integrierte Schaltung liefert, insbesondere wenn es sich um nichtlineare integrierte Schaltungen mit sequentieller Logik handelt.

Unter einer Schaltung mit sequentieller Logik versteht man eine Schaltung, in welcher die Folgen von Ausgangssignalen funktionell abhängen von Folgen von Eingangsbedingungen. Solche sequentiellen Schaltungen unterliegen zeitweise kritischen "Wettbewerbsbedingungen", die ein exzentrisches Ausgangssignal an einem oder mehreren Ausgangspunkten erzeugen; d.h., dieselbe Folge von EingangsSignalen kann ein Ausgangssignal an einem gegebenen Ausgangspunkt auf einer von zwei logischen Stufen, z.B. einer binären Eins oder einer Null in einer zweistufigen Schaltung erzeugen, abhängig allein davon, welches Eingangssignal den "Wettbewerb" oder das "Rennen" gewinnt.,

Bei der Bestimmung der Prüfbarkeit sequentieller integrierter Schaltungen durch Fehlersimulation wird das zweistufige Prüfsignalmuster in ein dreistufiges Prüfsignalmuster umgewandelt, in welchem die erste und zweite Stufe entsprechend die beiden definitiven Stufen im Originalmuster darstellen und die dritte Stufe eine Zwischenstufe, die eine exzentrische Signalebene oder ein Signalniveau an einem bestimmten Schaltungspunkt darstellt, abhängig allein davon, welches Signal "das Rennen" gewinnt. Einrichtungen zur Umwandlung eines zweistufigen Signalmusters in ein dreistufiges sind in der US- Patentschrift Nr. 3 6 33 100

^{FI 971 141} 309882/1060

232961Q

beschrieben. Außerdem wird die Simulation der zu vergleichenden "guten" und "schlechten" Schaltung ebenfalls in einer dreistufigen Signallogik ausgebildet. Solche dreistufigen Simulationen der "guten" und "schlechten" Schaltungen können vollständig von einem Computerprogramm auf einem Computer ausgeführt werden, oder sie können auch durch entsprechend verbundene einzelne Schaltungen vorgenommen werden, wie es in der oben erwähnten US-Patentschrift Nr. 3 633 1OO beschrieben ist.

Während die Anwendung solcher dreistufigen Simulationen zum Vergleich der Auswirkungen der Prüfmuster auf "gute" und "schlechte" Schaltungen eine sehr gute Anzeige für das Ausmaß der Prüfbarkeit der integrierten Schaltung mit dem Prüfmuster liefert, kann man doch nicht von einer hundertprozentigen Prüfbarkeit sprechen, weil bei der Bildung der dreistufigen Simulation vereinfachende Annahmen gemacht werden müssen, die die Verzögerungscharakteristik der sequentiellen Schaltung unter kritischen "Rennbedingungen" betreffen. In der US-Patentschrift Nr. 3 6 33 100 ist z.B. beschrieben, daß bei der Darstellung einer zweistufigen Logik unter Verwendung von NOR-Gliedern in einer dreistufigen Logik eine zweigleisige logische Darstellung des NOR-Gliedes benutzt wird, in welcher jedes NOR-Glied dargestellt wird durch zwei NAND-Glieder, die entweder durch einen Computer simuliert oder durch einzelne Schaltelemente wiedergegeben werden. In jedem Fall müssen die die Verzögerung in zweistufigen NOR-Glied in der Verwirklichung durch die zweigleisigen NAND-Glieder betreffenden Annahmen einige Vereinfachungen mit sich bringen. Daraus folgt, daß weder die Programmsimulation noch die reine Maschinensimulation vollständig all die Vorgänge wiedergeben können, die in den integrierten Schaltungen tatsächlich ablaufen. Da die für hochgradig komplexe integrierte Schaltungen angewandten Prüflösungen das Anlegen eines in Schritten aufgebauten Signalprüfmusters an die Eingangsanschlüsse der Schaltung und das Abfühlen der resultierenden Ausgangssignale an den Ausgangsanschlüssen der Schaltung mit sich bringen, hängt das Ergebnis natürlich von der Weiterleitung des angelegten Signalmusters durch die integrierte Schaltung an die

Fi 971 141 309882/1060

Ausgangsanschlüsse ab. Dementsprechend muß die dreistufige Schaltungssimulation alle möglichen Fälle der Fehlerweiterleitung durch die komplexe Schaltung wiedergeben können. Wegen der Einschränkung der dreistufigen Simulation ist es im allgemeinen jedoch unmöglich, alle diese Möglichkeiten zu berücksichtigen. Daher kann man im allgemeinen die Prüfbarkeit nicht hundertprozentig bestimmen.

Demzufolge verließen sich Systeme zur Bestimmung der Prüfbarkeit sequentieller Schaltungen mit Prüfmustern bisher auf ein Prüfbarkeitsmaß unter 100 %. Bei einer solchen Lösung wird jeder Schritt des Prüfmusters in einer dreistufigen Logik sequentiell an eine Simulation der "guten" Schaltung in einer dreistufigen Logik und gleichzeitig an jede Simulation der "schlechten" Schaltung angelegt. Das Ausgangssignal einer jeden 'schlechten" Schaltung wird mit dem einer jeden "guten" Schaltung verglichen. Solche Vergleiche werden jedoch nur vorgenommen, wenn die miteinander verglichene 'gute" und die "schlechte" Schaltung auf einer der beiden definierten Schaltstufen stehen. Befindet sich eine der beiden Schaltungen in der dritten oder mittleren Stufe, wird nicht verglichen. Jeder Vergleich wird gezählt und die Proportion der gesamten Simulationen der "schlechten" Schaltung festgestellt, die mindestens eine Diskrepanz zum Ausgangssignal der "guten" Schaltung während des Anlegens des Prüfmusters manifestiert.

Bei der Anwendung einer solchen Lösung wurde beobachtet, daß die beste Anzeige der verfügbaren Prüfbarkeit ungeachtet der Anzahl von Schritten im Prüfmuster zwischen 85 und 90 % bei mäßig komplexen integrierten Schaltungen und noch niedriger bei integrierten Schaltungen mit höherer Komplexität liegt. Basierend auf diesen Erfahrungswerten kann der Konstrukteur einer Schaltung festlegen, ob der erreichte Wert ein für die integrierten Schaltungen zufriedenstellendes Prüfniveau bei der Auswertung darstellt. Eine solche Lösung ist nicht vollständig befriedigend und weitere Informationen über die die Prüfbarkeit der Schaltung wären vorteilhaft.

Fi 971 141 309882/1060

- 7 - 232961Q

Es ist deshalb Aufgabe der Erfindung, ein Fehlersimulationssystem vorzusehen, mit welchem zu bestimmen ist, ob eine integrierte Schaltung durch ein bestimmtes Prüfsignalmuster geprüft werden kann und das ausführlichere Informationen über die Prüfbarkeit der Schaltung liefert als die bisher bekannten Systeme.

Diese Aufgabe wird erfindungsgemäß in vorteilhafter Weise dadurch gelöst, daß

a) ein p-stufiges Prüfsignalmuster mit einer Zwischenstufe verwendet wird

b) die Schaltungssimulation in p-stufiger Logik erfolgt

c) die AusgangssignalVergleichsfälle als sogenannte echte Diskrepanzen gezählt werden, bei denen die "gute'^r und die "schlechten" Schaltungen bzw. deren Simulationen Diskrepanzen nur für Ausgangssignale eines definierten bestimmten Niveaus und nicht für Signale mit Zwischenstufen zeigen

d) die Ausgangssignalvergleichsfälle als sogenannte PseudoDiskrepanzen gezählt werden, bei denen die "cute" Schaltung bzw. deren Simulation nur Ausgangssignale eines definierten bestimmten Niveaus und keine Signale mit Zwischenstufen und die "schlechten" Schaltungen hingegen nur Ausgangssignale mit Zwischenstufen liefern

e) das Verhältnis dieser AusgangssignalVergleichsfälle zu der Zahl der zu erkennenden Fehler ein Maß für die Prüfbarkeit der integrierten Schaltung bzw. ein Maß für die Verwendbarkeit des PrüfSignalmusters ist.

In einer weiteren vorteilhaften Ausgestaltung wird erfindungsgemäß für den Fall ρ = 3 auch eine Anordnung zur Durchführung des Fehlersimulationssystemes angegeben. Diese Anordnung ist dadurch gekennzeichnet, daß ein 2-Stufen-Prüfmuster-Generator und ein 2-Stufen/3-Stufen-Prüfmuster-Konverter vorgesehen sind, durch den 3-Stufen-Simulationsschaltungen der "guten" Schaltung und der "schlechten" Schaltungen mit dem Prüfsignalmuster beaufschlagbar sind, daß die Ausgangssignale dieser 3-Stufen-Simulationsschaltungen einer Vergleichseinheit in 3-Stufen-Logik zuführbar sind,

π 971 141 309882/1060

daß die 3-Stufen-Simulationsschaltung der "guten" Schaltung mit einer Anzeigevorrichtung für Ausgangssignale mit Zwischenstufen verbunden ist, durch welche über eine Schaltung ein Vergleich in der Vergleichseinheit unterdrückbar ist und daß letztere mit einer Summiereinrichtung für Vergleichsdiskrepanzen verbunden ist, welche einerseits in Wirkverbindung mit einer Anordnung zum Führen einer Speicherliste für Pseudo-Diskrepanzen und andererseits in Wirkverbindung mit einer bei Vergleichsdiskrepanz ansprechenden Sperreinrichtung für die den 3-Stufen-Simulationsschaltungen der "schlechten" Schaltungen vorgeschalteten Toren steht.

Durch Aufzeichnung der Gesamtzahl der Simulationen "schlechter" Schaltungen mit Ausgangssignalen auf einer Zwischenstufe, wenn das Ausgangssignal der entsprechenden Simulationen der "guten" Schaltung auf einer bestimmten Stufe liegt, liefert das System der vorliegenden Erfindung dem Schaltungskonstrukteur Informationen über die Prüfbarkeit eines Systemes, die wesentlich über der mit herkömmlichen Methoden bestimmbaren Prüfbarkeit durch Fehlersimulation liegen. Herkömmliche Verfahren vermieden konsistent den Vergleich der Ausgangssignale "guter" und "schlechter" Schaltungen, wenn die Ausgangssignale von einer Schaltungsart auf einer Zwischenstufe lagen.

Es wurde jetzt festgestellt, daß Ausgangssignale für die Simulation einer "guten" Schaltung auf zwei bestimmten Stufen anzeigen, daß der an den Eingangsanschluß der Schaltung angelegte Signalmusterschritt durch die "gute" Schaltung zu den Ausgangsanschlüssen laufen kann, ohne eine kritische Wettbewerbsbedingung hervorzurufen, die in exzentrischen Signalen oder Ausgangssignalen auf einer Zwischenstufe resultieren. Wenn sich bei der Simulation einer "guten" Schaltung ein solches definitives Ausgangssignal und bei Simulationen der "schlechten" Schaltung ein entsprechendes Ausgangssignal auf einer Zwischenstufe ergibt, wurde festgestellt, daß es sehr wahrscheinlich ist, daß bei der tatsächlichen Prüfung integrierter Schaltungen das

Fi 971 141 309882/ 1060

_₉_ 232961Q

Prüfmuster bei Anlegen des Eingangsschrittes, der im Ausgangssignal auf einer Zwischenstufe resultierte, ein nicht übereinstimmendes Ausgangssignal in einer Schaltung erzeugt, die einen Fehler enthält, welcher sie mit besagter "schlechter" Schaltung gleichwertig macht, überraschenderweise wurde festgestellt, daß bei der tatsächlichen Prüfung solcher "schlechten" Schaltungen, deren Simulation ein Ausgangssignal auf der Zwischenstufe erzeugt, während die Simulation der "guten" Schaltung ein Ausgangssignal auf einer bestimmten Stufe erzeugt, eine Diskrepanz im Vergleich mit einer größeren Wahrscheinlichkeit als 1:2 erscheint, die durch eine willkürliche direkte Wahrscheinlichkeit vorausgesagt wird.

Ohne Bindung an dieses beobachtete Ergebnis wird angenommen, daß in den Fällen, in welchen die Simulation der "guten" Schaltung ein Ausgangssignal auf einer bestimmten Stufe erzeugt, die Unfähigkeit der Simulation einer bestimmten "schlechten" Schaltung, ein Ausgangssignal auf einer bestimmten Stufe aufgrund eines entsprechenden Eingangssignales zu erreichen, sehr oft auf Nachteile oder Einschränkungen der Simulation zurückzuführen ist, die es für die Simulation bei"schlechten"Schaltungen unmöglich machen, aus dem Zwischenstadium herauszukommen und ein Ausgangssignal mit einem definitiven Wert zu erzeugen, der sich vom Ausgangssignal der Simulation der "guten" Schaltung unterscheidet. Bei der tatsächlichen Schaltungsprüfung liefert eine wirklich "schlechte" Schaltung mit einem Fehler entsprechend der Simulation der "schlechten" Schaltung wahrscheinlich ein nichtübereins timmendes Aus gangs s i gnal.

Dementsprechend wird ein Vergleichsergebnis aufgezeichnet, welches das Ausgangssignal einer Simulation einer "schlechten" Schaltung auf einer Zwischenstufe und das Ausgangssignal der Simulation einer "guten" Schaltung auf einer bestimmten Stufe bei Anlegen eines speziellen Signalmusterschrittes ergibt. Um Ausgaben, bei denen das Aus gangs si gnal der Simulation der "schlechten¹¹ Schaltung auf einer Zwischenstufe und das Ausgangssignal der Simulation der "guten" Schaltung auf einer bestimmten Stufe liegt,

FI 971 141

309882/1060

_₁₀- 232961Q

von echten Signalvergleichsdiskrepanzen zu unterscheiden» wo die AusgangssignaIe der Simulationen "guter" und "schlechter" Schaltungen auf bestimmten Stufen liegen und sich voneinander unterscheiden, wird die zuerst genannte Ausgabe nachfolgend als Pseudo-SignalVergleichsdiskrepanz bezeichnet. Weil diese Pseudo-Signalvergleichsdiskrepanzen insofern nicht absolut sind, als die Möglichkeit übrigbleibt, daß beim tatsächlichen Prüfen einer integrierten Schaltung nur der durch die Simulation einer "schlechten" Schaltung dargestellte Fehler, der eine Pseudo-Signalvergleichsdiskrepanz manifestiert, ein Ausgangssignal auf einer bestimmten Stufe erzeugen kann, welches dasselbe ist, wie bei einer "guten" Schaltung, wird bei der Bestimmung der Prüfbarkeit die Möglichkeit vorgezogen, Pseudo-Signalvergleichsdiskrepanzen nur für die Simulationen "schlechter" Schaltungen zu berücksichtigen, die keine echte Signalvergleichsdiskrepanz während des Anlegens des Prüfmusters erzeugen.

der
Die Proportion Simulationen "schlechter" Schaltungen, die solche Pseudo-Signalvergleichsdiskrepanzen erzeugen, liefert dem Schaltungskonstrukteur jedoch wertvolle Hinweise bei der Korrelation zur Proportion der "schlechten" Schaltungen, die echte Signalvergleichsdiskrepanzen erzeugen.

Die vorliegende Erfindung wird speziell im Zusammenhang mit Systemen beschrieben, die zweistufige Schaltungen und Prüfmuster dreistufig simulieren. Der Erfindungsgedanke gilt jedoch genauso für andere mehrstufige Prüfmuster und Schaltungen. Das vorliegende System zur Bestimmung der Prüfbarkeit kann auf n-stufige Prüfmuster und Schaltungen angewandt werden, die entsprechend mit η-Logik arbeiten. In solchen Fällen wird das Prüfmuster in ein Prüfmuster der Stufe (n+l) umgewandelt und die integrierte Schaltung in einer (n+l)-Logik simuliert. Eine Stufe stellt den unbestimmten Zustand dar, während die η-Stufen entsprechend bestimmte Zustände nach dem in der US-Patentschrift Nr. 3 633 100 beschriebenen Verfahren darstellen.

FI 971 141,

309882/1060

232961Q

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher beschrieben. Es zeigen:

Fign. 1 und 2 ein Ablaufdiagramm eines Ausführungsbeispieles

der Erfindung,

Fig. 3 ein Diagramm für ein zweistufiges Signal

schrittmuster, dessen Eignung für Prüfbarkeit zu bestimmen ist,

Fig. 4 ein Blockdiagramm einer zu prüfenden

sequentiellen nichtlinearen zweistufigen Schaltung,

Fig. 5 ein Blockdiagramm der dreistufigen Schaltungs

simulation der in Fig. 4 gezeigten zweistufigen Schaltung,

Fig. 6 eine Tabelle der codierten Computerbefehle

für die Simulation der in Fig. 5 gezeigten Schaltung, einmal als "gute" Schaltung und dreimal als eine jeweils andere "schlechte" Schaltung , und

Fig. 7 ein Grob-Blockdiagramm für eine Anordnung zur

Verwirklichung der vorliegenden Erfindung.

Nach Darstellung in den Fign. 1 und 2 wird im Block 20 ein Prüfsignalmuster in das System eingegeben, dessen Prüfbarkeit zu bestimmen ist. Das zweistufige Prüfsignalmuster enthält elektrische Signale mit mehreren Musterschritten^von denen jeder mehrere parallele zweistufige Signale umfaßt. Jedes dieser Signale ist an einen von mehreren Eingangsanschlüssen einer integrierten Schaltung anzulegen, die mit dem Prüfsignalmuster geprüft werden soll. Die Erzeugung oder Zusammensetzung eines solchen Prüfsignalmusters, welches manuell oder automatisch wie z.B. durch einen

FI 971 141

309882/1060

232961Q

Computer vorbereitet werden kann, ist allgemein bekannt. Das Prüfmuster kann in beliebiger Form gespeichert werden, z.B. in einem Computer oder auf Lochkarten. Die gespeicherten Daten geben nur die Kombination von Einsen oder Nullen parallel in jedem Schritt an. Ein einfaches Verfahren zur Erzeugung einer schnell wechselnden Folge willkürlicher Prüfmusterschritte ist in dem Pseudo-Random- Zahlengenera tor in den US Patentschriften Nr. 3 614 608 und 3 6 33 100 beschrieben. Ein solches Prüfmuster ist in Fig. 3 gezeigt, wo der erste bis k-te Musterschritt jeweils sieben parallele zweistufige Signale umfaßt, von denen jedes entsprechend an einen von sieben Eingangspunkten einer zu prüfenden Schaltung angelegt wird, die die tatsächliche Schaltung oder deren Simulation als eine "gute" oder "schlechte" Schaltung sein kann.

Als weitere Eingabe zum System dient die List^kller zu erkennenden festgelaufenen Fehler im Block 21. Diese Liste festgelaufener Fehler, welche das Prüfmuster in der integrierten Schaltung erkennen soll, wird im allgemeinen durch den Schaltungskonstrukteur bestimmt. Nimmt man die in Fig. 4 gezeigte Schaltung als vereinfachtes Beispiel eines Teiles einer nichtlinearen sequentiellen Schaltung, so weist diese Schaltung 19 Schaltpunkte oder Anschlußpunkte auf, die mit den Zahlen 1 bis 19 bezeichnet sind. Jeder dieser Schaltpunkte kann zwei festgelaufenen Fehlern unterliegen, er kann auf "Eins" oder "Null" festlaufen. Somit ergeben sich 38 mögliche festgelaufene Fehler. Basierend auf seiner Erfahrung kann der Schaltungskonstrukteur jedoch schließen, daß nicht alle möglichen festgelaufenen Fehler erkannt werden müssen, um die integrierte Schaltung voll zu prüfen. Bei der in Fig. 4 gezeigten Schaltung würde die Liste aller zu erkennender festgelaufener Fehler, z.B. nur 2 3 Fehler umfassen. Bei der in Fig. 4 gezeigten Schaltung wären diese 23 Fehler: Schaltpunkt 1 auf "Null"; Schaltpunkt 2 auf "Null"; Schaltpunkt 3 auf "Null"; Schaltpunkt 4 auf "Null"; Schaltpunkt 5 auf "Null"; Schaltpunkt 6 auf "Mull"; Schaltpunkt 7 auf "Null'¹; Schaltpunkt 8 auf "Null"; Schaltpunkt 9 auf "Null"; Schaltpunkt 10 auf "Null"; Schaltpunkt 11 auf "Null"; Schaltpunkt 11 auf

Fi 971 141 309882/1060

_₁₃. 232961Q

•Eins"; Schaltpunkt 12 auf "Null"; Schaltpunkt 13 auf "Null"; Schaltpunkt 13 auf "Eins"; Schaltpunkt 14 auf "ITuIl"; Schaltpunkt 15 auf "Null"; Schaltpunkt 16 auf "Null"; Schaltpunkt 17 auf "Null"; Schaltpunkt 18 auf "Null"; Schaltpunkt 18 auf "Eins"; Schaltpunkt 19 auf "Null¹" und Schaltpunkt 19 auf "Eins" festgelaufen.

Im folgenden Block 22 der Fig. 1 wird das zweistufige Prüfmuster in ein dreistufiges umgewandelt, in welchem die ersten beiden Stufen die Stellungen 0 und 1 des zweistufigen Signalmusters darstellen und die dritte Stufe die X-Stellung oder Zwischenstellung darstellt, die einen exzentrischen Zustand anzeigt, welcher sich im allgemeinen aus kritischen "Wettbewerbsbedingungen" zwischen Signalen in der Schaltung ergibt. Die Umwandlung eines zweistufigen in ein dreistufiges Prüfmuster erfolgt nach der Beschreibung im US-Patent Nr. 3 6 33 100, indem man insbesondere das zweistufige Muster in ein zweigleisiges Dreistufenmuster entsprechend der Beschreibung umwandelt.

Im Block 23 wird die "gute" Schaltung dann in dreistufiger Logik simuliert. Wie das dreistufige Prüfmuster kann auch die dreistufige Simulation der "guten" Schaltung in Form einer zweigleisigen Logik vorgenommen werden, wie sie in der US-Patentschrift 3 6 33 100 beschrieben wird. Die in Fig. 5 gezeigte Schaltung ist eine zweigleisige Dreistufensimulationsschaltung der zweistufigen Schaltung in Fig. 4. Während die Schaltbilder in den Fign. 4 und 5 einen Teil der zu prüfenden integrierten Schaltung bzw. deren dreistufige Simulation darstellen, wird der Einfachheit halber die Arbeitsweise der vorliegenden Erfindung nur im Zusammenhang mit diesem Teil beschrieben.

Die Darstellung einer zweistufigen Logik durch eine dreistufige Logiksimulation, insbesondere in Form einer zweigleisigen Logik wird beschrieben in "The Logic Design of Transistor Digital Computers" von G. E. Maley et al, 1963, Seiten 283-288. Da bei einer dreistufigen Logik außer den beiden die binäre Null und

Fi 971 141 309882/1060

232961Q

die binäre Eins darstellenden Stufen noch eine dritte Zwischenstufe oder X-Stufe vorhanden ist, muß eine dreistufige Simulation so aufgebaut sein, daß sie eine definitive Signalstufe für Null oder Eins liefert, wenn die Schaltungseingabe so ist, daß ein definitives Ausgangssignal erwartet werden kann. Wenn andererseits die Eingabe für eine definitive Ausgabe unzureichend ist, befindet sich der Ausgang einer Schaltung auf der Zwischenstufe oder der X-Stufe. Bei einer Logik aus NOR-Gliedern, wie sie in Fig. 4 gezeigt ist, kann jedes NOR-Glied in einer zweigleisigen Logik durch ein Paar von NAND-Gliedern dargestellt werden gemäß der Beschreibung in der US-Patentschrift 3 6 33 100. Nach dieser Beschreibung wird das NOR-Glied der Fig. 4 gemäß Darstellung in Fig. 5 in einer zweigleisigen Logik durch NAND-Glieder dargestellt.

Der in Fig. 4 gezeigte vereinfachte Schaltungsteil hat nur zwei Eingangsanschlüsse mit den Bezeichnungen T und R und einen Ausgangsanschluß mit der Bezeichnung P. In der dreistufigen Simulation der in Fig. 4 gezeigten Schaltung durch die zweigleisige Logik in Fig. 5 ist der Eingangsanschluß T durch zwei Eingangsanschlüsse t, t¹ dargestellt, der Eingangsanschluß R durch zwei Eingangsanschlüsse r, r¹ und der Ausgangsanschluß P durch zwei Ausgangsanschlüsse ρ, ρ*. Die zweigleisige übersetzungslogik in drei Werte der Doppelanschlüsse der Fig. 5, die die Einzelanschlüsse der Fig. 4 darstellen, ist anschließend aufgeführt.

FIGUR 4 FIGUR 5

zweistufige Logik dreistufige Logik

T, R oder P t, r oder ρ t', r' oder ρ'

0 11

χ 11

1 0 0

Die dreistufige Simulation der Fig. 5 der "guten" Schaltung kann mit einzelnen Bauelementen erfolgen, worin jedes der 12 NAND-

Fi 971 141 309882/1060

— Ib —

Glieder durch eine diskrete NAND-Schaltung auf einer Schalttafel dargestellt ist, die nach der in Fig. 5 gezeigten Art verdrahtet ist. Die in Fig. 5 gezeigte dreistufige Schaltung kann auch vorzugsweise auf dem Computer simuliert werden. Bei einer solchen Computersimulation müssen alle Knotenpunkte in der zweigleisigen Schaltung den Schaltzustand O oder 1 während des Betriebes des Systemes einnehmen können. Solche Simulationen sind allgemein bekannt und werden im Zusammenhang mit den Fign. und 6 näher beschrieben. In Fig. 6 sind in der Spalte für die Simulation guter Schaltungen Programmbefehle zur Simulation der zweigleisigen durch die Logik der Fig. 5 dargestellten Schaltung im Computer aufgeführt. Die eigentlich selbstverständlichen Programmbefehle in Fig. 6 werden folgendermaßen abgearbeitet:

Laden 60; "und" 64 mit 60; Summe komplementieren; Speichern 55; Laden 59; "und" 63 mit 59; Ergebnis besagter UND-Verknüpfung komplementieren; Speichern 56; Laden 66; "und" 62 mit 66; Ergebnis besagter UND-Verknüpfung komplementieren; Speichern 57; Laden 65; "und"61; Ergebnis besagter UND-Verknüpfung komplementieren; Speichern 58; Laden 56; "und" 51 mit 56; "und" 62 mit dem Ergebnis besagter UND-Verknüpfung; Gesamtsumme komplementieren; Speichern 59; Laden 55;

Fi 971 141 309882/1060

"und" 52 mit 55; "und" 61 mit den Ergebnissen besagter UND-Verknüpfung; Gesamtsumme komplementieren; Speichern 60; Laden 60;

"und" 51 mit 60; "und" 58 mit den Ergebnissen besagter UND-Verknüpfung; Gesamtsumme komplementieren; Speichern 61; Laden 59;

"und" 57 mit 59; "und" 52 mit den Ergebnissen besagter UND-Verknüpfung; Gesamtsumme komplementieren; Speichern 6 2; Laden 60;

"und" 66 mit 60; Ergebnisse besagter UND-Verknüpfung komplementieren; Speichern 63; Laden 59;

"und" 65 mit 59; Ergebnisse besagter UND-Verknüpfung komplementieren; Speichern 64; Laden 64;

"und" 62 mit 64; "und" 53 mit den Ergebnissen besagter UND-Verknüpfung; Gesamtsumme komplementieren; Speichern 65; Laden 61;

"und" 54 mit 61; "und" 63 mit den Ergebnissen besagter UND-Verknüpfung; Gesamtsumme komplementieren; Speichern 66.

Von jeder "schlechten" Schaltung muß für jeden festgelaufenen Fehler, den das Prüfmuster ermitteln soll, eine Simulation in einer dreistufigen Logik gemäß Block 24 in Fig. 1 erfolgen.

^{FI 971 141} 309882/1060

-ι?- 232961p

Da in der Schaltung 23 mögliche festgelaufene Fehler auftreten können, die das Prüfmuster erkennen muß, müssen 23 Simulationen "schlechter" Schaltungen vorhanden sein. In Fig. 6 sind unter den Simulationen der "schlechten" Schaltungen drei dieser 23 Simulationen schlechter Schaltungen aufgeführt. Wie die Simulationen "guter" Schaltungen können auch die Simulationen "schlechter" Schaltungen entweder durch Anordnungen oder per Computer realisiert werden. Im Ausführungsbeispiel werden die "schlechten" Schaltungen auf dem Computer simuliert. Die zu zeigenden Simulationen der ersten, zweiten und dritten Schaltung sind in den zweistufigen Schaltungen der Fig. 4 folgendermaßen bezeichnet:

Simulation der ersten "schlechten" Schaltung Schaltpunkt 11 auf "Null" festgelaufen. Simulation der zweiten "schlechten" Schaltung Schaltpunkt 11 auf "Eins" festgelaufen. Simulation der dritten "schlechten" Schaltung Schaltpunkt 3 auf "Null" festgelaufen.

Die Simulation dieser drei schlechten Schaltungen in der zweigleisigen dreistufigen Logik der Fig. 5 ist in der Liste der Programmbefehle in Fig. 6 aufgeführt. Die Programmbefehle für die Simulation einer jeden dieser drei "schlechten" Schaltungen sind im wesentlichen dieselben wie die für die Simulation der guten Schaltung mit folgenden Ausnahmen:

Für die Simulation der ersten "schlechten" Schaltung werden die Ergebnisse der vorherigen Komplementschritte an den beiden angegebenen Punkten mit einer "Eins" ODER-verknüpft;

Für die Simulation der zweiten "schlechten" Schaltung werden die Ergebnisse der vorherigen Komplementschritte an den angegebenen Punkten mit "Null" UND-verknüpft;

Für die Simulation der dritten "schlechten" Schaltung am Fi 971 141 309882/1060

232961Q

angegebenen Punkt wird der Befehl zum Laden einer "Eins" entsprechend eingesetzt für die Befehle Laden 66 bzw. Laden 65.

Gemäß Block 25 in Fig. 1 wird die Gesamtzahl von Musterschritten in einen Schrittzähler geladen. Da das in Fig. 3 gezeigte Muster k Schritte hat, wird die Zahl k in den Schrittzähler geladen. Gemäß Block 26 wird dann vom Inhalt des Schrittzählers eine Eine subtrahiert und der erste Musterschritt an die Eingangsschaltpunkte der Simulation der guten Schaltung und der Simulation einer jeden "schlechten" Schaltung gemäß Block 27 angelegt.

Während jeder Schritt des in Fig. 3 gezeigten zweistufigen Signalmusters sieben Eingangssignale enthält, wurde der einfacheren Darstellung halber in Fig. 4 nur ein Teil der Schaltung berücksichtigt, der zwei Eingangsanschlüsse T und R enthält. Demzufolge werden hier für jeden Musterschritt nur zwei parallele Signale betrachtet, nämlich die an die Anschlüsse T und R angelegten. Da die in Fig. 4 gezeigte Schaltung in eine zweigleisige dreistufige simulierte Schaltung der Fig. 5 für Simulationen "guter" und "schlechter" Schaltungen umgewandelt und die zweistufigen in zweigleisige dreistufige Signalmuster umgesetzt wurden, werden die beiden Eingangspunkte T und R und demzufolge auch die in jedem Schritt an T und R angelegten Signale durch vier parallele Signale dargestellt, die entsprechend an die Punkte t, t', r und r¹ in Fig. 5 angelegt werden.

Als nächstes wird im Block 28 der Fig. 1 festgestellt, ob das Ausgangssignal einer "guten" Schaltung auf einem bestimmten Niveau liegt. Ist das nicht der Fall, wird nicht mit der schlechten Schaltung verglichen und das Programmsystem verzweigt zum Block 29. Wenn andererseits das Ausgangssignal einer "guten" Schaltung auf einem bestimmten Niveau liegt, wird es mit dem Ausgangssignal von Simulationen "schlechter" Schaltungen verglichen und das System verzweigt zum Punkt A in Fig. 2 gemäß Block 3O, wo zuerst einmal festgestellt wird, ob eine Simulation einer

Fi 971 141 309882/ 10B0

"schlechten" Schaltung ein Ausgangssignal auf einem Zwischenniveau liefert, d.h. einem Niveau, welches weder eine binäre Eins noch eine binäre Null darstellt. Wenn diese Entscheidungsfrage mit Ja beantwortet und dadurch angezeigt wird, daß die Simulation einer "schlechten" Schaltung ein unbestimmtes Ausgangsniveau hat, während das Ausgangsniveau der entsprechenden "guten" Schaltung bestimmt ist, liegt eine Pseudo-Vergleichsdiskrepanz vor. Im Entscheidungsblock 3OA wird jetzt festgestellt, ob sich die "schlechte" Schaltung bereits auf der Liste für PseudoSignal Vergleichsdiskrepanzen befindet. Diese Liste wird später genauer beschrieben. Befindet sich die "schlechte" Schaltung bereits auf der Liste, verzweigt das Programmsystern zum Block Wenn die Schaltung noch nicht auf der genannten Liste steht, wird zum Inhalt des Pseudo-Signalvergleichsdiskrepanzzählers für jede solche schlechte Schaltung, die ein Ausgangssignal auf einem unbestimmten Niveau liefert, gemäß Block 32 eine Eins addiert. Außerdem wird nach Block 31 jede derartige schlechte Schaltung auf der Pseudo-Signalvergleichsdiskrepanzliste (Pseudo-Fehlerliste) aufgezeichnet.

Es folgt im Programmsystem der Block 33. Auch wenn die Entscheidung im Block 30 negativ war, d.h. keine "schlechten" Schaltungen mit ihren Ausgangssignalen auf Zwischenniveaus lagen, verzweigt das System direkt zum Block 33. Hier werden die Ausgangssignale der Simulation einer "guten" mit der Simulation einer "schlechten"Schaltung verglichen und im Block 34 festgstellt, ob die verglichenen Ausgangssignale übereinstimmen. Stimmen sie überein, verzweigt das System weiter durch den Punkt B in Fig. zum Block 29. Stimmen die verglichenen Ausgangssignale nicht überein, wird im nächsten Schritt im Block 35 in Fig. 2 eine Eins zum Inhalt des Diskrepanzzählers für jede Simulation einer schlechten Schaltung addiert, deren Ausgangssignal nicht mit dem Ausgangssignal der Simulation der guten Schaltung übereinstimmte. Als nächstes wird im Block 36 jede "schlechte" Schaltung, die eine Signalvergleichsdiskrepanz zeigte, aus den bei künftigen Wiederholungen des Prüfsystems noch auszuwertenden Schaltungen

Fi 971 141 30988?/ 1060

herausgenommen. Wenn also einmal eine "schlechte" Schaltung eine SignalVergleichsdiskrepanz aufwies, braucht sie nicht weiter ausgewertet zu werden, da damit eindeutig feststeht, daß das angelegte Prüfmuster für die Erkennung des speziellen festgelaufenen Fehlers geeignet ist, der durch besagte Simulation der schlechten Schaltung dargestellt wurde.

Im Entscheidungsblock 37 wird dann festgestellt, ob eine der "schlechten" Schaltungen, die eine Signalvergleichsdiskrepanz aufwiesen, von der Anwendung früherer Prüfmusterschritte her bereits auf der Liste der Schaltungen mit Pseudo-Signalvergleichsdiskrepanz steht. Während es sich hierbei um die erste Wiederholung des Systems aufgrund der Anlegung des ersten Musterschrittes handelt, können bei späteren Wiederholungen eine Anzahl von "schlechten" Schaltungen auf der Pseudo-Signalvergleichsdiskrepanzliste stehen. Da eine echte Signalvergleichsdiskrepanz bestimmter ist als eine Pseudo-Signalvergleichsdiskrepanz, braucht eine Pseudo-Diskrepanz nicht gespeichert zu werden, wenn einmal eine echte Diskrepanz für eine gegebene "schlechte" Schaltung aufgetreten ist. Demzufolge wird im Block 38 die schlechte Schaltung aus der Pseudo-Signalvergleichsdiskrepanzliste (Pseudo-Fehlerliste) herausgenommen und gemäß Block 39 dann vom Inhalt des Pseudo-SignalvergleichsdiskrepanzZählers (Pseudo-Fehler-Zählers) eine Eins subtrahiert.

Der zur Illustration in den Fign. 4 und 5 dargestellte Schaltungsteil hat nur einen Signalausgangspunkt P, der in der dreistufigen Logik durch ein Paar p'p in Fig. 5 dargestellt ist. In der Praxis hat die ausgewertete Schaltung wahrscheinlich mehrere Ausgangssignalpunkte und demzufolge auch mehrere dreistufige Ausgangspunktpaare. In diesem Fall umfaßt der von¹ Anlegen eines gegebenen Prüfmusterschrittes resultierende Ausgangsschritt mehrere dreistufige Signalpaare. Mit solchen Ausgangssirrnalschritten sollten die Schritte 28 bis 39 für jedes dreistufige Ausgancssicrnalpaar wiederholt werden.

^{FI 971 141} 309887/1060

über den Punkt B kehrt das System dann zum Block 29 in Fig. 1 zurück. Wenn die Entscheidung im Block 37 negativ ist und anzeigt, daß keines der nicht übereinstimmenden Ausgangssignale von einer "schlechten" Schaltung stammt, die auf der Pseudo-Signalvergleichsdiskrepanzliste steht, verzweigt das Programmsystem direkt durch den Punkt B zum Block 29 in Fig. 1. Im Block 29 wird entschieden, ob der Schrittzähler auf Null steht, d.h., ob noch ein Prüfschritt auszuführen ist. Da es sich um den ersten Schritt des Musters handelt, lautet die Entscheidung "Wein" und das System kehrt zum Block 26 zurück und es werden die oben beschriebenen Systemschritte wiederholt mit jeweils einer Wiederholung für jeden Musterschritt, bis der Schrittzähler auf Null steht und das Programm dem Ja-Zweig vom Block 29 folgt und zu der in Block 40 angegebenen Berechnung gelangt.

Die Berechnung jFehler, worin VL, _, die Zahl im Fehlerzähler

ff f^ Q Λ ffll^

und M _samt ^die Gesamtzahl zu erkennender festgelaufener Fehler ist, ergibt das Verhältnis echter Signalvergleichsdiskrepanzen zu der Gesamtzahl zu erkennender Fehler als Maß für die Anwendbarkeit des Prüfmusters. Wie gesagt wurde, soll das betrachtete Prüfmuster 23 festgelaufene Fehler erkennen. Angenommen, daß 18 echte Signalvergleichsdiskrepanzen vorliegen, die Zahl im zähler also

18 18 ist, so kann das angelegte Prüfmuster y| oder etwa 79 % der festgelaufenen Fehler erkennen.

Das Verhältnis _x gibt in ähnlicher Weise die Proportion der

Pseudo-Signalvergleichsdiskrepanzen an, die sich aus dem Prüfmuster ergeben. Nimmt man z.B. an, daß die Zahl im Pseudo-Fehlerzähler 3 ist, dann werden-=-^ oder 13 % festgelaufene Fehler als Pseudo-Diskrepanzen durch das Prüfmuster erkannt. Diese Zahlen zeigen, daß das Prüfmuster definitiv in der Lage ist, 79 % der festgelaufenen Fehler in den Schaltungen und wahrscheinlich bis zu weiteren 13 % der festgelaufenen Fehler zu erkennen. 8 % der festgelaufenen Fehler sind durch dieses Prüfmuster nicht zu er-

^{FI 971 141} 309882/1060

kennen. Nach dieser Bestimmung endet das System.

Neben der beschriebenen Simulation "guter" und "schlechter" Schaltungen auf einem Vielzweck-Computer durch Darstellung einzelner Schaltkomponenten für die NAND-Glieder in dreistufiger Simulation kann das übrige System auch in Spezialschaltungen verwirklicht werden, wie es anschließend im Zusammenhang mit Fig. 7 beschrieben wird. In Fig. 7 wird ein zweistufiges Prüfmuster durch den Mustergenerator 70 erzeugt und in ein dreistufiges durch den Konverter 72 nach der in der US-Patentschrift 3 6 33 100 beschriebenen Art umgewandelt. Jeder Schritt des dreistufigen Musters wird gleichzeitig an die dreistufige Simulation der "guten" Schaltung 72 und eine Reihe von Toren 73 angelegt, von denen jedes den Schritt auf eine entsprechende dreistufige Simulation einer gegebenen "schlechten" Schaltung 74 weiterleitet. Für jede "schlechte" Schaltung ist eine solche dreistufige Simulation vorgesehen. Das Ausgangssignal der Simulation der guten Schaltung wird an Einrichtungen angelegt, die erkennen können, ob Ausgangssignale auf einer Zwischenstufe 75 liegen. Diese Erkennungseinrichtungen sind näher in der US-Patentschrift 3 633 100 beschrieben. Liegen Simulationspunkte einer "guten" Schaltung auf einer Zwischenstufe, so verhindert die Einrichtung 76 Vergleiche zwischen einer "guten" und einer "schlechten" Schaltung. Solche Einrichtungen sind ebenfalls in der US-Patentschrift 3 633 100 beschrieben. Wenn ein Vergleich nicht verhindert werden soll, wird das Ausgangssignal der Simulation der "guten" Schaltung in der Einheit 77 mit jedem Ausgangssignal von Simulationen der "schlechten" Schaltung verglichen, an welche die Schritte des Eingabemusters durch die entsprechenden Tore 73 angelegt wurden. Die Vergleichereinheit 77 kann so aufgebaut sein wie in der US-Patentschrift 3 6 33 100 beschrieben. Obwohl die dortige Vergleichereinheit nur mit eingleisiger Logik arbeitet, wird ein Vergleich in zweigleisiger Logik ähnlich ausgeführt, indem man einfach die Anzahl der zu vergleichenden Punkte erhöht. Die Ausgabe der Vergleichereinheit 77 bezeichnet die "schlechten" Schaltungen, deren Ausgangssignale auf bestimmten Niveaus liegen

^FI971141 309882/1060

und auch nicht übereinstimmen sowie die "schlechten" Schaltungen, deren Ausgangssignale auf Zwischenstufen oder Zwischenniveaus liegen. Eine Einrichtung 78 zählt die Anzahl der "schlechten" Schaltungen, deren Ausgangssignale nicht übereinstimmen, während eine Einrichtung 79 die "schlechten" Schaltungen auflistet, deren Ausgangssignale auf Zwischenstufen liegen. Damit sind die Schaltungen zusammengestellt, die eine Pseudo-Signalvergleichsdiskrepanz liefern. Um einen weiteren Vergleich "schlechter" Schaltungen zu verhindern, die bereits als solche ermittelt wurden, liefert eine Einrichtung 80 Signale, die die Tore 73 so sperren, daß weitere Signalmusterschritte nicht an die Simulationen "schlechter" Schaltungen weitergeleitet werden, welche bereits eine Signalvergleichsdiskrepanz gezeigt haben.

309882/10G0

Claims (5)

1. - 24 -PATENTANSPRÜCHE

   Fehlersimulationssystem zur Bestimmung der Prüfbarkeit von nichtlinearen integrierten Schaltungen mittels elektrischer Prüfsignalmuster, bestehend aus parallel an die Eingänge der Schaltungen oder deren Simulation durch Schaltung oder Programm anzulegenden Signalschrittfolgen, durch Vergleich der Ausgangssignale einer mit dem Prüfsignalmuster beaufschlagten einwandfreien ("guten") Schaltung bzw. deren Simulation mit jeweils einer mit dem Prüfsignalmuster beaufschlagten defekten ("schlechten") Schaltung bzw. deren Simulation, wobei die defekten Schaltungen bzw. deren Simulationen jeweils einen sogenannten festgelaufenen Fehler an einem Ein- oder Ausgangsschaltungspunkt bestimmten Potentials aufweisen, welches sich insbesondere durch Fabrikationsfehler bedingt als Kurzschluß- oder Leerlaufpotential darstellt, dadurch gekennzeichnet, daß

   a) ein p-stufiges Prüfsignalmuster mit einer Zwischenstufe verwendet wird

   b) die Schaltungssimulation in p-stufiger Logik erfolgt C) die Ausgangssignalvergleichsfälle als sogenannte echte Diskrepanzen gezählt werden, bei denen die "gute" und die "schlechten" Schaltungen bzw. deren Simulationen Diskrepanzen nur für Ausgangssignale eines definierten bestimmten Niveaus und nicht für Signale mit Zwischenstufen zeigen

   d) die Ausgangssignalvergleichsfälle als sogenannte PseudoDiskrepanzen gezählt werden, bei denen die "gute" Schaltung bzw. deren Simulation nur Ausgangssignale eines definierten bestimmten Niveaus und keine Signale mit Zwischenstufen und die "schlechten" Schaltungen hingegen nur Ausgangssignale mit Zwischenstufen liefern

   e) das Verhältnis dieser Ausgangssignalvergleichsfälle zu der Zahl der zu erkennenden Fehler ein Maß für die Prüfbarkeit der integrierten Schaltung bzw. ein Maß für die Verwendbarkeit des Prüfsignalmusters ist.

   _FI 971 141 309882/1060

   _ ₂₅ _ 232961Q
2. 2. Fehlersiniulationssystem nach Anspruch 1, dadurch gekennzeichnet, daß ρ = 3 ist.
3. 3. Fehlersimulationssystem nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, daß eine echte Diskrepanz nicht auch als Pseudo-Diskrepanz erfaßt wird.
4. 4. Fehlersimulationssystem nach Anspruch 1, dadurch gekennzeichnet, daß das p-stufige PrüfSignalmuster aus einem (p-1)stufigen erzeugt wird.
5. 5. Anordnung zur Durchführung des Fehlersimulationssystems nach Anspruch 2, dadurch gekennzeichnet, daß ein 2-Stufen-Prüfmuster-Generator (70) und ein 2-Stufen/3-Stufen-Prüfmuster-Konverter (71) vorgesehen sind, durch den 3-Stufen-Simulationsschaltungen der "guten" Schaltung (72) und der "schlechten" Schaltungen (74) mit.dem Prüfsignalmuster beaufschlagbar sind,

   daß die Ausgangssignale dieser 3-Stufen-Simulationsschaltungen (72, 74) einer Vergleichseinheit (77) in 3-Stufen-Logik zuführbar sind,

   daß die 3-Stufen-Simulationsschaltung (72) der "guten" Schaltung mit einer Anzeigevorrichtung (75) für Ausgangssignale mit Zwischenstufen verbunden ist, durch welche über eine Schaltung (76) ein Vergleich in der Vergleichseinheit (77) unterdrückbar ist, und daß letztere mit einer Summiereinrichtung (78) für Vergleichsdiskrepanzen verbunden ist, welche einerseits in Wirkverbindung mit einer Anordnung (79) zum Führen einer Speicherliste für Pseudo-Diskrepanzen und andererseits in Wirkverbindung mit einer bei Vergleichsdiskrepanz ansprechenden Sperreinrichtung (80) für die den 3-Stufen-Simulationsschaltungen (74) der "schlechten" Schaltungen vorgeschalteten Toren (73) steht.

   309882/1060

   FI 971 141