DE3688437T2 - Verfahren zur Umwandlung einer MOS-Schaltung von Schaltebenedarstellung in eine boolesche Darstellung und Verfahren zur Fehlersimulation in einer auf der Schaltebene dargestellten MOS-Schaltung durch das Verwenden seiner booleschen Darstellung. - Google Patents
Verfahren zur Umwandlung einer MOS-Schaltung von Schaltebenedarstellung in eine boolesche Darstellung und Verfahren zur Fehlersimulation in einer auf der Schaltebene dargestellten MOS-Schaltung durch das Verwenden seiner booleschen Darstellung.Info
- Publication number
- DE3688437T2 DE3688437T2 DE86102276T DE3688437T DE3688437T2 DE 3688437 T2 DE3688437 T2 DE 3688437T2 DE 86102276 T DE86102276 T DE 86102276T DE 3688437 T DE3688437 T DE 3688437T DE 3688437 T2 DE3688437 T2 DE 3688437T2
- Authority
- DE
- Germany
- Prior art keywords
- representation
- mos circuit
- switching level
- boolean
- converting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/709,612 US4727313A (en) | 1985-03-08 | 1985-03-08 | Fault simulation for differential cascode voltage switches |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3688437D1 DE3688437D1 (de) | 1993-06-24 |
DE3688437T2 true DE3688437T2 (de) | 1993-12-23 |
Family
ID=24850590
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE86102276T Expired - Fee Related DE3688437T2 (de) | 1985-03-08 | 1986-02-21 | Verfahren zur Umwandlung einer MOS-Schaltung von Schaltebenedarstellung in eine boolesche Darstellung und Verfahren zur Fehlersimulation in einer auf der Schaltebene dargestellten MOS-Schaltung durch das Verwenden seiner booleschen Darstellung. |
Country Status (5)
Country | Link |
---|---|
US (1) | US4727313A (de) |
EP (1) | EP0193811B1 (de) |
JP (1) | JPH087253B2 (de) |
CA (1) | CA1244088A (de) |
DE (1) | DE3688437T2 (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4935646A (en) * | 1989-02-22 | 1990-06-19 | International Business Machines Corporation | Fully static CMOS cascode voltage switch logic systems |
DE69225527T2 (de) * | 1991-04-11 | 1998-09-10 | Hewlett Packard Co | Verfahren und System zur automatischen Bestimmung der logischen Funktion einer Schaltung |
US5260952A (en) * | 1991-04-30 | 1993-11-09 | Ibm Corporation | Fault tolerant logic system |
US5299136A (en) * | 1991-06-05 | 1994-03-29 | International Business Machines Corp. | Fully testable DCVS circuits with single-track global wiring |
US5815687A (en) * | 1996-09-19 | 1998-09-29 | International Business Machines Corporation | Apparatus and method for simulating domino logic circuits using a special machine cycle to validate pre-charge |
DE19710463C2 (de) * | 1997-03-13 | 1999-02-25 | Siemens Ag | Verfahren zur automatischen Differentiation auf einem Rechner insbesondere zur Simulation elektronischer Schaltungen |
US6012157A (en) * | 1997-12-03 | 2000-01-04 | Lsi Logic Corporation | System for verifying the effectiveness of a RAM BIST controller's ability to detect faults in a RAM memory using states indicating by fault severity information |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3715573A (en) * | 1971-04-14 | 1973-02-06 | Ibm | Failure activity determination technique in fault simulation |
US4204633A (en) * | 1978-11-20 | 1980-05-27 | International Business Machines Corporation | Logic chip test system with path oriented decision making test pattern generator |
DE3221819A1 (de) * | 1982-06-09 | 1984-02-23 | Siemens AG, 1000 Berlin und 8000 München | Vorrichtung zur simulation eines schaltwerks mit hilfe eines rechners |
-
1985
- 1985-03-08 US US06/709,612 patent/US4727313A/en not_active Expired - Fee Related
- 1985-12-27 JP JP60293413A patent/JPH087253B2/ja not_active Expired - Lifetime
-
1986
- 1986-01-17 CA CA000499773A patent/CA1244088A/en not_active Expired
- 1986-02-21 EP EP86102276A patent/EP0193811B1/de not_active Expired - Lifetime
- 1986-02-21 DE DE86102276T patent/DE3688437T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE3688437D1 (de) | 1993-06-24 |
JPS61207976A (ja) | 1986-09-16 |
EP0193811A3 (en) | 1989-04-26 |
EP0193811B1 (de) | 1993-05-19 |
CA1244088A (en) | 1988-11-01 |
EP0193811A2 (de) | 1986-09-10 |
JPH087253B2 (ja) | 1996-01-29 |
US4727313A (en) | 1988-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3586666T2 (de) | Karte mit ic-baustein und verfahren zur herstellung derselben. | |
DE3773138D1 (de) | Verfahren zum zusammenbau einer einheit aus keramischen trennteilen, sowie eine derart hergestellte einheit. | |
DE3789721D1 (de) | Vielseitiger Unterrichtsimulator. | |
DE3784751T2 (de) | Verfahren zur herstellung von verbindungsloechern auf integrierten schaltungen. | |
DE3686976D1 (de) | Bipolares halbleiterbauelement und verfahren zu seiner herstellung. | |
DE3581512D1 (de) | Verfahren zur herstellung von pyrrolo-(3,4-c)-pyrrolen und neue pyrrolo-(3,4-c)-pyrrole. | |
DE3685124D1 (de) | Integriertes halbleiterschaltungsbauelement und verfahren zu seiner herstellung. | |
DE3580206D1 (de) | Bipolarer transistor und verfahren zu seiner herstellung. | |
DE3884039D1 (de) | Verbindungsverfahren zum Testen und Montieren von elektronischen Bauelementen. | |
DE3784610D1 (de) | Verfahren zur bestimmung von 1,5-anhydroglucitol und ausruestung dafuer. | |
DE3587780D1 (de) | Elektronisches Bauelement und Verfahren zur Herstellung. | |
DE3873377D1 (de) | Verfahren zur darstellung von leicht monodispergierbarem aluminiumoxid. | |
DE3765673D1 (de) | Kernbrennstoffsinterkoerper und verfahren zu seiner herstellung. | |
DE3878060T2 (de) | Durch eine zusammendrueckende schicht verstaerkter gegenstand und verfahren. | |
DE3581417D1 (de) | Lateraler bipolarer transistor und verfahren zu seiner herstellung. | |
DE68905487T2 (de) | Verfahren zur herstellung einer integrierten schaltung mit bauelementen, die gates auf zwei ebenen enthalten. | |
DE3688437T2 (de) | Verfahren zur Umwandlung einer MOS-Schaltung von Schaltebenedarstellung in eine boolesche Darstellung und Verfahren zur Fehlersimulation in einer auf der Schaltebene dargestellten MOS-Schaltung durch das Verwenden seiner booleschen Darstellung. | |
DE3771234D1 (de) | Verfahren zur herstellung von ebenen und schalenfoermig gekruemmten bauteilen. | |
DE3765256D1 (de) | Verfahren zur genauen ortsbestimmung eines vorgefertigten bauwerks durch absenken auf den meeres- oder flussboden und nach diesem verfahren hergestelltes meeres- oder flussbauwerk. | |
DE3786312D1 (de) | Verfahren zur darstellung von verbundkoerpern. | |
DE3485152D1 (de) | Verfahren zur herstellung von polyolen durch gaerung von zuckern in industriellem umfang. | |
DE3689502D1 (de) | System und Verfahren zur Programmstrukturierung durch Datentabellenübersetzung. | |
DE3484289D1 (de) | Verfahren zur herstellung von polyolen durch gaerung von zuckern in industriellem umfang. | |
DE3765998D1 (de) | Durch isocyanat stabilisierte einkomponentendiorganopolysiloxan-zusammensetzung. | |
PT82786A (de) | Schaltungsanordnung zur gerauscharmen einspeisung von impulsen aus einer sinusformigen wechselspannung insbesondere von 16-khz gebuhrenimpulsen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |