DE3688437D1 - Verfahren zur umwandlung einer mos-schaltung von schaltebenedarstellung in eine boolesche darstellung und verfahren zur fehlersimulation in einer auf der schaltebene dargestellten mos-schaltung durch das verwenden seiner booleschen darstellung. - Google Patents

Verfahren zur umwandlung einer mos-schaltung von schaltebenedarstellung in eine boolesche darstellung und verfahren zur fehlersimulation in einer auf der schaltebene dargestellten mos-schaltung durch das verwenden seiner booleschen darstellung.

Info

Publication number
DE3688437D1
DE3688437D1 DE8686102276T DE3688437T DE3688437D1 DE 3688437 D1 DE3688437 D1 DE 3688437D1 DE 8686102276 T DE8686102276 T DE 8686102276T DE 3688437 T DE3688437 T DE 3688437T DE 3688437 D1 DE3688437 D1 DE 3688437D1
Authority
DE
Germany
Prior art keywords
display
mos circuit
switch level
boolean
converting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8686102276T
Other languages
English (en)
Other versions
DE3688437T2 (de
Inventor
Zeev Barazilai
Vijay Sourirajan Iyengar
Barry Kumin Rosen
Gabriel Mauricio Silberman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE3688437D1 publication Critical patent/DE3688437D1/de
Publication of DE3688437T2 publication Critical patent/DE3688437T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
DE86102276T 1985-03-08 1986-02-21 Verfahren zur Umwandlung einer MOS-Schaltung von Schaltebenedarstellung in eine boolesche Darstellung und Verfahren zur Fehlersimulation in einer auf der Schaltebene dargestellten MOS-Schaltung durch das Verwenden seiner booleschen Darstellung. Expired - Fee Related DE3688437T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/709,612 US4727313A (en) 1985-03-08 1985-03-08 Fault simulation for differential cascode voltage switches

Publications (2)

Publication Number Publication Date
DE3688437D1 true DE3688437D1 (de) 1993-06-24
DE3688437T2 DE3688437T2 (de) 1993-12-23

Family

ID=24850590

Family Applications (1)

Application Number Title Priority Date Filing Date
DE86102276T Expired - Fee Related DE3688437T2 (de) 1985-03-08 1986-02-21 Verfahren zur Umwandlung einer MOS-Schaltung von Schaltebenedarstellung in eine boolesche Darstellung und Verfahren zur Fehlersimulation in einer auf der Schaltebene dargestellten MOS-Schaltung durch das Verwenden seiner booleschen Darstellung.

Country Status (5)

Country Link
US (1) US4727313A (de)
EP (1) EP0193811B1 (de)
JP (1) JPH087253B2 (de)
CA (1) CA1244088A (de)
DE (1) DE3688437T2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935646A (en) * 1989-02-22 1990-06-19 International Business Machines Corporation Fully static CMOS cascode voltage switch logic systems
EP0508620B1 (de) * 1991-04-11 1998-05-20 Hewlett-Packard Company Verfahren und System zur automatischen Bestimmung der logischen Funktion einer Schaltung
US5260952A (en) * 1991-04-30 1993-11-09 Ibm Corporation Fault tolerant logic system
US5299136A (en) * 1991-06-05 1994-03-29 International Business Machines Corp. Fully testable DCVS circuits with single-track global wiring
US5815687A (en) * 1996-09-19 1998-09-29 International Business Machines Corporation Apparatus and method for simulating domino logic circuits using a special machine cycle to validate pre-charge
DE19710463C2 (de) * 1997-03-13 1999-02-25 Siemens Ag Verfahren zur automatischen Differentiation auf einem Rechner insbesondere zur Simulation elektronischer Schaltungen
US6012157A (en) * 1997-12-03 2000-01-04 Lsi Logic Corporation System for verifying the effectiveness of a RAM BIST controller's ability to detect faults in a RAM memory using states indicating by fault severity information

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3715573A (en) * 1971-04-14 1973-02-06 Ibm Failure activity determination technique in fault simulation
US4204633A (en) * 1978-11-20 1980-05-27 International Business Machines Corporation Logic chip test system with path oriented decision making test pattern generator
DE3221819A1 (de) * 1982-06-09 1984-02-23 Siemens AG, 1000 Berlin und 8000 München Vorrichtung zur simulation eines schaltwerks mit hilfe eines rechners

Also Published As

Publication number Publication date
JPS61207976A (ja) 1986-09-16
JPH087253B2 (ja) 1996-01-29
CA1244088A (en) 1988-11-01
EP0193811B1 (de) 1993-05-19
DE3688437T2 (de) 1993-12-23
US4727313A (en) 1988-02-23
EP0193811A3 (en) 1989-04-26
EP0193811A2 (de) 1986-09-10

Similar Documents

Publication Publication Date Title
DE3789721D1 (de) Vielseitiger Unterrichtsimulator.
DE3783870D1 (de) Transistor-gesteuerter elektrooptischer anzeigeschirm und verfahren zu seiner herstellung.
DE3580651D1 (de) Vorrichtung zur anzeige von blasen im blut.
DE3689644D1 (de) Verfahren und Gerät zur Berechnung der Position und der Orientierung durch Kombination von Merkmalen von Teilgestalten.
DE3766737D1 (de) Verfahren zur ausbildung planarer leiterbahnen auf chipniveau.
DE3586666D1 (de) Karte mit ic-baustein und verfahren zur herstellung derselben.
DE3789724D1 (de) System zur Prüfung von interaktiver Software.
DE3585826D1 (de) Verfahren und einrichtung zur generierung von abgeflachten linien in einer rechnergesteuerten graphischen anzeige die pro auf dem bildschirm darstellbarem bildpunkt eine speicherzelle enthaelt.
DE3688093D1 (de) Durchsichtiger gegenstand und verfahren zu seiner herstellung.
DE3585693D1 (de) Verfahren zur manipulation von bildschirmdarstellungen durch sprachbefehle.
DE3779718D1 (de) Datendarstellung in aequivalenter zeit.
DE3881754D1 (de) Geraet zur anzeige von pulswellen.
DE3577872D1 (de) Fluessigkristallzusammensetzung, verfahren und vorrichtung.
DE3674457D1 (de) Verfahren zum einfuegen von medaillons in das durch einen numerischen bildwandler gelieferte bild und numerischer bildwandler zur durchfuehrung eines solchen verfahrens.
DE3580206D1 (de) Bipolarer transistor und verfahren zu seiner herstellung.
ATE71550T1 (de) Spiel- und lerntafel.
DE3873377D1 (de) Verfahren zur darstellung von leicht monodispergierbarem aluminiumoxid.
DE3586006D1 (de) Verfahren und zusammensetzungen zur expression von bti-endo-toxin.
DE3878060D1 (de) Durch eine zusammendrueckende schicht verstaerkter gegenstand und verfahren.
DE3682959D1 (de) Bipolarer transistor mit heterouebergang und verfahren zu seiner herstellung.
DE3688437D1 (de) Verfahren zur umwandlung einer mos-schaltung von schaltebenedarstellung in eine boolesche darstellung und verfahren zur fehlersimulation in einer auf der schaltebene dargestellten mos-schaltung durch das verwenden seiner booleschen darstellung.
DE3865172D1 (de) Dehnungsmessstreifen mit gesteuerter kriechung und verfahren zu seiner herstellung.
DE3688887D1 (de) Verfahren zur verbesserung der analysenzeit in kinetischer nefelometrie.
DE3786312D1 (de) Verfahren zur darstellung von verbundkoerpern.
DE3765256D1 (de) Verfahren zur genauen ortsbestimmung eines vorgefertigten bauwerks durch absenken auf den meeres- oder flussboden und nach diesem verfahren hergestelltes meeres- oder flussbauwerk.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee