DE2514211A1 - Pruefschaltung fuer einen l-aus-n- entschluesseler - Google Patents
Pruefschaltung fuer einen l-aus-n- entschluesselerInfo
- Publication number
- DE2514211A1 DE2514211A1 DE19752514211 DE2514211A DE2514211A1 DE 2514211 A1 DE2514211 A1 DE 2514211A1 DE 19752514211 DE19752514211 DE 19752514211 DE 2514211 A DE2514211 A DE 2514211A DE 2514211 A1 DE2514211 A1 DE 2514211A1
- Authority
- DE
- Germany
- Prior art keywords
- inputs
- column
- outputs
- test circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/085—Error detection or correction by redundancy in data representation, e.g. by using checking codes using codes with inherent redundancy, e.g. n-out-of-m codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Hardware Redundancy (AREA)
- Static Random-Access Memory (AREA)
Description
H. F. ELLMER 2 5 H 2 1 1
627 IDSTEIN
FKir .:'MSSTRA5SE 29/31
IFUr1,,: ,-τε,ν 8237 ERA-2256
ρ 172024
SPERR! RAIlD CORPORATIOIi, ilew York, N. Y./U. S. Ao
Prüfschaltung für einen l~aus-n~5ntschlüsseler
Die Erfindung betrifft eine Prüfschaltung für einen l-aus-n-Eiitschlüsseler,
wobei eine binäre Liste mit η Zeilen O bis η - 1, die je einen
Satz von K O- oder !-Eingängen aufweisen, und mit K Spalten O bis K 1
aufgestellt wird,so daO an jeder Schnittstelle von Zeile und Spalte
ein O- oder 1-Eingang vorhanden ist»
Bei den bisherigen Prüfschaltungen werden die Ausgänge eines 1-aus-n-Entschlüsselers
in ungerade und gerade Gruppen eingeteilt, um nachzusehen, cb gar keine Leitung oder swei oder mehrere Leitungen erregt
sind«, Für einen beliebigen Wert η gibt es gewisse bei Eins festgelaufene
Fehler, die unentdeckt bleiben, wie in einem Aufsatz von
Carter u. a. in der Zeitschrift: "IEEE Transactions on Computers",
herausgegeben im November 1^71, Seiten 1413 bis 1414» gezeigt ist.
In dem weitersn Aufsatz, von Anderson u. a. in der Zeitschrift! "IEEE
Transactions on Computers", erschienen im i>iärz 19731 Seiten 263 bis
269, sowie in der USA-Patentschrift Hr3 3.559.168 sind sich völlig
selbst überwachende Prüfschaltungen für m-aus-n-Ccdes erläutert.
Der Erfindung liegt die Aufgabe zugrunde, eine Prüfschaltung für
einen 1-aus-n-Entschlüsseler mit einer möglichst geringen Anzahl logischer-
Verknüpfungsschaltungen anzugeben, damit die Verzögerungen bei der Signalübertragung möglichst klein bleiben.
Wenn η die Anzahl der zu prüfenden binären O- oder 1-Eingangssignale
und K eine positive, ganze Zahl größer als 1, also 2, 3» 4··. ist,
509844/Q734
25H211
ν·
so daß die Gleichung η - 2 erfüllt wird , ist die Prüfschaltung
mit einer binären Liste aus η Zeilen 0 bis η - 1, die je einen Satz von K O- oder !-Eingängen aufweisen, und aus K Spalten ü bis K-I,
wobei sin O- oder !-Eingang an jeder Schnittstelle von Zeile und
Spalte besteht, gemäß der Erfindung in der itfeise aufgebaut, daß a)
alle η Ausgänge O bis η - 1 des Entschlüsselers mit allen K Eingängen
jedes zugeordneten Satzes Eingänge verbunden sind, daß b) alle 0-Eingänge jeder Spalte gesondert mit einem der betreffenden Spalte
zugehörigen O-ODER-Glied und alle !-Eingänge mit einem entsprechenden
1-ODER-Glied verbunden sind, daß c) die Ausgänge der beiden 0-
und 1»ODER-Glieder einer einzigen Spalte an einem<1-ODER-Glied zur
Erzeugung eines <1-Ausgangssignals angeschlossen ist, das anzeigt, dai
kein Ausgang des nlntschlüsselers erregt istj daß d) die Ausgänge der
beiden 0- und 1-ODER-Glieder jeder Spalte als Eingänge für ein gesondertes UND-Glied der den K Spalten zugeordneten UND-Glieder
verwendet sind, und daß e) die Ausgänge der letzteren UND-Glieder gesonderte Eingänge eines
>1-ODER-Gliedes zur Erzeugung eines ^»l-Ausgangssignals bilden, das anzeigt, daß zwei oder mehrere
der η Ausgänge des Entschlüsselers erregt sind.
In Weiterbildung der Erfindung kann die Prüfschaltung auch für einen
binären 1-aus-in-Entsehlüsseler verwendet werden, bei dem m ^ η - 2
gilt, worin m die Anzahl der su prüfenden binären 0- oder !-Eingänge
und K eine positive ganae Zahl größer als 1 bedeuten«■
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt
und werden im folgenden näher erläutert. Es stellen dar:
Figur 1 den Aufbau einer Iaus8-Prüfschaltung,
Figur 2 einen Ausschnitt aus der Schaltung der Figur 1 und
die Figuren 3 bis 5 den Aufbau einer lauso-, lauslo- und lauslO-Prüfschaltungj
von denen der erste aus der Figur 2 und der letzte aus der Figur 4 abgeleitet ist»
5098 A4/0734
ι.
Zur Ausschaltung der bereits erwähnten bei Eins festgelaufenen Fehler
wird eine binäre Liste ausreichender Große erzeugt, die an die η Ausgangsleitungen
eines von der Prüfschaltung zu überprüfenden 1-aus-n-Entschlüsselers
angepaßt ist und einer Gleichung η - 2 folart, in der η die Anzahl der binäre ü- oder l-Eingangsklecunen
zur Prüfschaltung bedeutet und K eine positive ganze Zahl größer als 1 ist. Die Liste ist aus η Zeilen 0 bis a - 1, die je einen
Satz von K 0- oder !-Eingängen aufweisen, und aus K Spalten 0 bis K 1
aufgebaut, wobei an der Schnittstelle von Zeile und Spalte je eine
Null oder Eins vorliegt. Eine Liste A ist ein Beispiel einer binären Liste, in der η = 8 und K = 3 sind, und eine Liste B ein Beispiel einer
v/eiteren binären Liste, in der η = 16 und K = 4 sind.
2 10 0 0 0 10 0 1 2 0 10
ή 3 0 1 1 ft
4 1 0 0
5 1 O. 1
6 110
7 111
LISTE A
η *» 8
K « 3
m = 6
LISTE B
η « 16
K » 4
m - 10
3 2 10
0 0 0 0 0
10 0 0 1
2 0 0 10
3 0 0 11
4 0 10 0 0 10 1
5
6 0
10 1
11 1
110
7 0 111 8, 1 0 0 0
910 0 1
0
0
1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
509844/0734
Y/enn eine 1-aus-m-Prüfschaltung angewendet v/erden so3.1, wobei die Ungleichung
ra fi 2 erfüllt ist, wird dieselbe binäre Liste η =» 2 wie
zuvor aufgestellt: sur Konstruktion der Prüfschaltung v/erden dabei jedoch m zusammenhängende Sätze von Eingängen aus etwa der Mitte der
Liste ausgewählte Hierdurch wird sichergestellt, daß jedes einer gesonderten
Spalte zugehörige ODER-Glied in wesentlichen dieselbe Anzahl Eingangsklenmen aufweist. Um beispielsweise gemäß der Liste A
tr
eine Prüfschaltung aufzubauen, wobei m^na2 und m = 6 und η = 8
sind j werden die Eingänge des !-aus-m-Entschlüsselers an die m Sätze
von Eingängen nl bis n6 angeschlossen^ xirodurch gewährleistet ist, daß
jedes den Spalten K2, Kl und KO zugeordnete ü- und 1-ODER-Glied drei
Eingangskiemmen besitzt. Wie beachtet sei, wurden wegen der um das
Ende herumgeführten Symmetrie einer binären Liste die m Sätze von
Eingängen nO - n2, n5 - n7 in gleicher Weise den Spalten zugehörige
ODER-Glieder mit derselben Anzahl Eingänge nach sich ziehen, und dementsprechend
ltferden diese Sätze Eingänge als aus etwa der Mitte der
Liste entnommen betrachtete
In Verbindung mit der Figur 1 sei anschaulich gemacht, wie eine Prüfschaltung
für einen Iaus8-Entschlüsseler mit Hilfe der Liste A aufgebaut wird« Wenn die Anzahl der Ausgänge des zu prüfenden Entschlüsselers
η =» 8 beträgt, sind die Gleichungen gegeben?
η = 2K mit η =» 8 und K = 3»
so daß die Liste A η Zeilen 0-7 und K Spalten 0-2 enthalten muß.
Als nächstes sind die η Ausgänge ü - 7 des Entschlüsselers parallel
mit dem zugehörigen Satz Eingangsklemmen der zugeordneten Zeile verbunden. Beispielsweise ist eine Ausgangsklemrae 0 des Entschlüsselers
mit einer Leitung 10 parallel an drei Leitungen 11 - 13 angeschlossen, die zu je einem Eingang 0 der Spalten KO, Kl und K2 geführt sind,
während eine Ausgangsklemme 7 mit einer Leitung 14 an drei Leitungen
- I1. -
509844/0734
25U211
15 - 17 liegt, die zu je einem 1-Eingang dermal ten KO, Kl bzw. K2
laufen.
Alle 0- und 1-Eingänge einer gegebenen Spalte dienen gesondert als
Eingangskiemmen von dieser Spalte zugeordneten 0- bzw. 1-ODER-Gliedern.
Beispielsweise sind die O-Eingäiige der Spalte KO gesondert
über Leitungen 2ü - 23 mit den Eingangskiernten eines O-ODER-Gliedes
18 und die 1-Eingänge der Spalte KO über Leitungen 25 - 28 .nit den
Eingangsklemmen eines 1-ODiiR-Gliedes 24 verbunden.
Als nächstes sind die Ausgangsklemmen zweier ODER-Glieder, nämlich
des 0- und 1-ODER-Gliedes, die jeder Spalte zugeordnet sind, gesondert
an den Eincangsklemmen eines zur Spalte gehörenden UND-Gliedes
angeschlossen. Beispielsweise stehen die Ausgangsklemmen der 0- und 1-ODER-Glieder 18 und 24 der Spalte KO gesondert mit den Eingangsklem-.
men eines UND-Gliedes 30 durch Leitungen 32 und 33 in Verbindung.
Die Ausgangsklemmen der UND-Glieder einer Spalte bilden den Eingang
eines ^-ODER-Gliedes zur Erzeugung eines
>1-Ausgangssignals, das anzeigt, daß zwei oder mehrere der η Ausgangs des Entschlüsselers erregt
sind. Z. Β. bilden die Ausgänge von UND-Gliedern 30, 34 und 36,
die zu einer Spalte KO s Kl bzw. K2 gehören, unter Zwischenschaltung
je einer Leitung 3V, 40 bzw. 41 gesonderte Eingangskiemmen eines
>1-ODER-Gliedes 38.
Die Ausgänge zweier zu einer Spalte gehöriger ODER-Glieder dienen ferner als gesendarte Eingangsklemmen eines
<1-ODER-Gliedes, das ein <L-Signal erzeugt, welches anzeigt, daii kein Ausgang des Sntschlüsselers
erregt ist. Beispielsweise sind die Ausgänge der beiden ODER-Glieder 18 und 24 der Spalte KO gesondert über eine Leitung 42 bzw.
43 mit den Eingängen eines<1-ODER-Gliedes 40 verbunden.
509844/0734
25U211
In einem weiteren Beispiel kann die Liste A zum Aufbau der Prüf schaltung
für einen Iaus6-Entschlüsseler gemä3 der Figur 3 verwendet wer
den. Bei einer 1-aus-ia-Prüf schal tung, wobei m
< η ist, sollen benachbarte Sätze von Eingängen aus etwa der Mitte der Liste ausgewählt
werden, wozu ODüR-Glieder mit nahezu derselben Anzahl Eingänge gebraucht
werden. Der Anschluß der Ausgänge m = 6 des Iaus6-Entschlüsse
lers an die Zeilen nl bis n6 der Liste A erfolgt in derselben Weise,,
wie in der Figur 1 gezeigt ist. Mit dem Wegfall von drei D-Eingängen der Zeile nö und drei !-Eingängen der Zeile n7 entfallen auch die
diesen Zeilen zugehörigen Leitungen 10 und 14» sowie 11, 20 und 12,
44 und 13, 46 bzw. 1$, 28 und 16, 45 und 17, 471 so daß die D-ODJiR-Glieder
18, 50 und 52 und die 1-ODER-Glieder 24, 54 und 56 nur drei
Eingangsklemnien aufweisen. Falls anstelle der Zeilen nl bis n6 die
Zeilen nü bis n5 verwendet würden, xvürden die O-ODER-Glieder 18 und
50 und die 1-ODER-Glieder 24 und 52 jeweils vier Eingangskiemiaen besitzen,
während das O-ODER-Glied 52 und das 1-ODER-Glied 56 nit nur
zv/ei Eingangsklemmen ausgestattet wären. Beim Aufbau einer Prüfschaltung
für einen 1-aus-m-Decodierer kann also im Falle von m
< η = 2 eine unterschiedliche Ansah! Eingangsklemiaen für die ODER-Glieder gewählt
werden.
In der Figur 4 ist eine Prüfschaltung für einen Iausl6-Entschlüsseler
dargestellt, die mit Hilfe der Liste B aufgebaut wird, in der η die Anzahl der Ausgänge des Decodierers angibt. Dementsprechend besitzt
die Liste B η Zeilen 0 bis 15 und K Spalten 0 bis 3. Wegen der Bedingung η β 16 und K = 4 weisen vier Paare der Spalte zugeordneter
ODER-Glieder (KO/O, KO/l; Kl/O, Kl/lj K2/0, K2/lj K3/0, K3/D und
wegen der Gleichung η = 2 jedes ODER-Glied acht Eingangsklemmen auf.
Jedes der vier UND-Glieder KO, Kl, K2 und K3 ist mit seinen beiden
Eingängen an den Ausgangsklemmen zweier derselben Spalte zugeordneter ODER-Glieder (K0/0 . KO/l = KO) angeschlossen. Zusätzlich liegen an
den vier gesonderten Eingängen des >1-ODER-Gliedes die vier UND-Glie
der (KO + Kl + K2 + K3 » >1) mit ihren Ausgangsklemmen, während die
509844/0734
beiden Eingangsklemmen des <.1-ODER-Gliedes mit den Ausgängen zweier
ODER-Glieder verbunden sind, die zur Spalte KO (KO/O + EO/l =<1)
gehören; wie beachtet sei, kann jedes beliebige Paar einer Spalte zugeordneter ODER-Glieder dieselbe<l~BeStimmung übernehmen.
Die Liste B kann auch zum Aufbau einer Prüfschaltung für einen lauslO-Entschlüsseler
verwendet werden«, Im Falle von m <
η ist es wie in den vorangehenden Beispielen wünschenswert, daß benachbarte Sätze
von Eingängen .etwa aus der Lütte der Liste ausgewählt werden. Bei
m =» 10 v/erden diese Eingänge in den Zeilen n3 bis nl2 gewählt, um
sicherzustellen, daß alle der Spalte zugehörigen ODER-Glieder dieselbe Anzahl Eingangsklemoen, z, B. 5 aufweisen,. Wie in Verbindung mit
der Figur 3 erläutert wurde, werden die Leitungen der nicht gewählten Zeilen nO, nl, n2, nl3, nl4 und nl5 bei der Prüfschaltung der Figur
4 weggelassen, wodurch die Prüfschaltung der Figur 5 für einen lauslO-Entschlüsseler
entsteht. Infolge dieses Wegfalls der Leitungen 60 65 werden die acht Eingangsklemmen der ODER-Glieder in der Figur" 4
zu fünf Eingangskieramen vermindert, so daß sich die lauslO-Prüfschaltung
der Figur 5 ergibt.
If
Aus der Beschreibung der η = 2 Prüf schaltungen der Figuren 2 und 4
tr
und der m.< η = 2 Prüf schaltungen der Figuren 3 und 5 ergibt sich,
daß das Verfahren der Erfindung zum Aufbau einer l-aus-n-(m)-Prüfschaltung
verwendet werden kann, wobei K eine positive ganze Zahl größer als 1 ist.
Zusammenfassend betrachtet, v/erden durch eine Zuordnung aller η Sätze
von Eingängen der Prüfschaltung zu einem der η Ausgänge des Entschlüsselers
die 0- und 1-Eingänge der Spalten mit zwei gesonderten 0- und 1-ODER-Gliedern verbunden. Dann wird der Ausgang der beiden ODER-Glieder
an ein gesondertes, zur Spalte gehörendes UND-Glied angeschlossen,
dessen Ausgang zu einem >1 -ODER-Glied zur Anzeige geführt ist, daß zwei oder mehrere Ausgänge des Entschlüsselers erregt sind.
509844/0734
Die Aiisgangsklesuasn aweior ODER-Glieder der siigehärJ.gen Spalte
g3.n an einem 4.1-ODER-Glied zur Anzeige, daß kein Ausgang des Ent
schlüsselers erregt wird.
509844/0734
Claims (2)
- 25U211PASEHTAMSPRiiCHE \J Prüfschaltung für einen l-aue-ia-EntschlUsseler, fur denxrin < η = 2 gilt, wobei η die Anzahl zu prüfender binärer 0- oder 1-Ei.igä.ig« der Prüfschaltung und K eine positive ganze Zahl grööer als 1 bedeuten, dadurch gokonnzsichnet, daü alle in Ausgänge? (0 bis m - 1) des ßntschliiaselörs mit sämtlichen K Eingängen aller ra benachbarten Sätze von den insgesamt η Sätzen von Eingängen verbunden sind, daw die 0-Eingänge der m benachbarten Sätze jeder Spalte je eine Eingangskiemac; eines gescxiderten dieser Spalte zugeordneten O-ODER-Gliedes (18, 50, 52) und die !-Eingänge der α benachbarten Sätze jeder Spalte je eine Eingangsklemme eines weiteren, dieser Spalte zugeordneten 1-ODER-Gliedes (24, 54» 56) bilden, daii die Ausgangsklemmen des 0- und l-üDkR-Gliedes (18, 24) einer beliebigen Spalte (KO) an einem«41-ODER-Glied (40) zur Erzeugung eines <1-Aus~ gangssignals zur Anzeige angeschlossen sind, daä kein Ausgang der m Ausgänge des üntschlüsselers erregt ist, dar* die Ausgänge des 0- und 1-ODER-Gliedes (13, 24; 50, 54; 52, 56) jader Spalte die Eingaagskleramen eines der K den Spalten zugehörigen UHD-Glieder (30, 34» 36) bilden, und daa die Ausgänge der K UND-Glieder (30, 34, 36) zu je einer gesonderten Eingangsklemme eines J-I-ODtR-Gliedes (38) zur Erzeugung eines >1-Ausgangssignals geführt sind, das anzeigt, daß zwei oder mehrere der ra Ausgänge des Entschlüsselers erregt sind. (Figur 3)
- 2. Prüfschaltung nach dem Anspruch 1,dadurch gekennzeichnet, daß die Anzahl der Eingänge der 0- und 1-ODISR-Glieder (18, 24; 50, 54; 52, 56) dadurch gleich gemacht ist, da£» die m benachbarten Sätze Eingänge (1-6) etwa aus der liitto der η Sätze Eingänge (0-7) gewählt sind. (Figuren 2 und 3)3· Prüfschaltung für einen l-aus-n-Entschlüsseler, für denη « 2 gilt, wobei η die Anzahl zu prüfender binärer 0- und 1-Eingänge der Prüfschaltung und K eine positive ganze Zahl größer als 1 be-5098AW0734deuten, dadurch gekennzeichnet, dai alle η Aus gänge (O bis n>l} des Ent schlüssel er s mit sämtlichen K Eingangen jedes Satzes Eingänge verbunden sind, daß alle 0-Eingänge jeder Spalte je eine Eingangsklemme eines dieser Spalte zugeordneten (J-ODER-Gliedes (13, 50, 52) und alle 1-Eingänge jeder Spalte je eine Eingangekletniiie eines weiteren, dieser Spalte zugeordneten 1-ODER-Gliedes (24« 54j 56) bilden, dak.die Ausgangsklemmen des 0- und 1-ODER-Gliedes (18, 24) einer einzigen Spalte an einem -> 1-ODER-Glied (40) aur Erzeugung einea-^l-Ausgan^SRignals zv.v Anzeige angeschlossen sind, daü kein Ausgang der η Ausgänge des Ent schlüsselers erregt ist, daü die Ausgänge des 0- und 1-ODER-Gliedes (18, 24j 50, 54; 52, 56) jeder Spalte die ausgangsklemmen eines der K den Spalten zugehörigen UND-Glieder (30, 34, 36) bilden, und daß die Ausgänge der K UND-Glieder (30, 34, 36) zu je einer gesonderten Eingangsklemme einbs ^l-ODER-Gliedes (33) zur Erzeugung eines >1-Ausgangssignale geführt sind, das anzeigt, da£ zwei oder mehrere der η Ausgänge des Entschlüssele« erregt sind. (Figur 1)- 10 -509844/0734Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US457669A US3886520A (en) | 1974-04-03 | 1974-04-03 | Checking circuit for a 1-out-of-n decoder |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2514211A1 true DE2514211A1 (de) | 1975-10-30 |
Family
ID=23817671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752514211 Ceased DE2514211A1 (de) | 1974-04-03 | 1975-04-01 | Pruefschaltung fuer einen l-aus-n- entschluesseler |
Country Status (6)
Country | Link |
---|---|
US (1) | US3886520A (de) |
JP (1) | JPS50137045A (de) |
DE (1) | DE2514211A1 (de) |
FR (1) | FR2266987A1 (de) |
GB (1) | GB1469904A (de) |
IT (1) | IT1033378B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004010227B3 (de) * | 2004-02-29 | 2005-10-27 | Infineon Technologies Ag | Vorrichtung, mit Hilfe welcher sich die ordnungsgemäße Funktion eines One-Hot-Encoders überprüfen läßt |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4087786A (en) * | 1976-12-08 | 1978-05-02 | Bell Telephone Laboratories, Incorporated | One-bit-out-of-N-bit checking circuit |
JPS55117336A (en) | 1979-03-02 | 1980-09-09 | Kagaku Gijutsucho Hoshasen Igaku Sogo Kenkyusho | Logic circuit |
EP0019689A1 (de) * | 1979-05-31 | 1980-12-10 | Siemens Aktiengesellschaft | Verfahren und Schaltungsanordnung zur Überprüfung von aus m Signaladern bestehenden Leitungsbündeln auf das Vorliegen einer Signalmarkierung auf nur einer der Signaladern |
US4380813A (en) * | 1981-04-01 | 1983-04-19 | International Business Machines Corp. | Error checking of mutually-exclusive control signals |
JPH07120954B2 (ja) * | 1988-01-18 | 1995-12-20 | 日本電気株式会社 | デコーダのエラー検出回路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3541507A (en) * | 1967-12-06 | 1970-11-17 | Ibm | Error checked selection circuit |
US3559167A (en) * | 1968-07-25 | 1971-01-26 | Ibm | Self-checking error checker for two-rail coded data |
US3559168A (en) * | 1968-07-25 | 1971-01-26 | Ibm | Self-checking error checker for kappa-out-of-nu coded data |
US3602886A (en) * | 1968-07-25 | 1971-08-31 | Ibm | Self-checking error checker for parity coded data |
US3634665A (en) * | 1969-06-30 | 1972-01-11 | Ibm | System use of self-testing checking circuits |
US3672025A (en) * | 1970-12-04 | 1972-06-27 | Artos Engineering Co | Terminal applicator |
US3784977A (en) * | 1972-06-20 | 1974-01-08 | Ibm | Self-testing checking circuit |
US3779458A (en) * | 1972-12-20 | 1973-12-18 | Bell Telephone Labor Inc | Self-checking decision logic circuit |
US3784978A (en) * | 1973-02-14 | 1974-01-08 | Bell Telephone Labor Inc | Self-checking decoder |
US3825894A (en) * | 1973-09-24 | 1974-07-23 | Ibm | Self-checking parity checker for two or more independent parity coded data paths |
-
1974
- 1974-04-03 US US457669A patent/US3886520A/en not_active Expired - Lifetime
-
1975
- 1975-03-03 IT IT20870/75A patent/IT1033378B/it active
- 1975-03-21 FR FR7508888A patent/FR2266987A1/fr active Pending
- 1975-03-26 GB GB1258175A patent/GB1469904A/en not_active Expired
- 1975-04-01 DE DE19752514211 patent/DE2514211A1/de not_active Ceased
- 1975-04-01 JP JP50040229A patent/JPS50137045A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004010227B3 (de) * | 2004-02-29 | 2005-10-27 | Infineon Technologies Ag | Vorrichtung, mit Hilfe welcher sich die ordnungsgemäße Funktion eines One-Hot-Encoders überprüfen läßt |
Also Published As
Publication number | Publication date |
---|---|
GB1469904A (en) | 1977-04-06 |
JPS50137045A (de) | 1975-10-30 |
FR2266987A1 (de) | 1975-10-31 |
US3886520A (en) | 1975-05-27 |
IT1033378B (it) | 1979-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69212673T2 (de) | Prüfmustererzeugungseinrichtung | |
DE2508706A1 (de) | Codieren und decodieren mit einem code variierbarer wortlaenge und gegebenem bitzahlverhaeltnis | |
DE3120669C2 (de) | A/D - und D/A - Umsetzer | |
DE2329610A1 (de) | Fehlersimulation zur bestimmung der pruefbarkeit von nichtlinearen integrierten schaltungen | |
DE2720863A1 (de) | Logisches schaltnetzwerk | |
DE3743586C2 (de) | ||
DE1959231A1 (de) | Verfahren und Vorrichtung zur Korrektur von bis zu drei Fehlern eines aus 23 Bits bestehenden Codewortes | |
DE2557436A1 (de) | Digitale serielle multipliziereinrichtung | |
DE1937249A1 (de) | Selbstpruefende Fehlererkennungsschaltung | |
DE2514211A1 (de) | Pruefschaltung fuer einen l-aus-n- entschluesseler | |
DE3838940C2 (de) | ||
DE2235802C2 (de) | Verfahren und Einrichtung zur Prüfung nichtlinearer Schaltkreise | |
DE2535786B2 (de) | Einrichtung zur erzeugung eines digitalen kodewortes zur kennzeichnung eines schalters in einer schalteranordnung | |
DE2538802A1 (de) | Pruefschaltung fuer den entschluesseler eines fehlerkorrekturcode | |
DE2007622A1 (de) | Anlage zur Sichtbarmachung von Bildern | |
DE2505388A1 (de) | Verfahren und anordnung zur logarithmischen umwandlung eines messwertes | |
DE3786748T2 (de) | Programmierbare logische Anordnung. | |
DE69213026T2 (de) | Digitaler addierer mit hohem geschwindigkeitsnachrichtenweg bei niedrigem kapazitäts - "carry bypass". | |
DE1937259A1 (de) | Selbstpruefende Fehlererkennungsschaltung | |
DE3422287A1 (de) | Pruefanordnung fuer digitalschaltungen | |
DE2524129C3 (de) | Zeitsteuereinheit für die Steuerung logischer Schaltungen | |
DE69025792T2 (de) | Breitbandraumkoppelfeld mit Gebrauch von Vermittlungswegsensibilisierung | |
DE69027973T2 (de) | Gerät und Verfahren zur Eins-aus-N-Prüfung | |
DE3823722A1 (de) | Multiplizierer | |
DE2844125C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
OGA | New person/name/address of the applicant | ||
8131 | Rejection |