DE69027973T2

DE69027973T2 - Gerät und Verfahren zur Eins-aus-N-Prüfung

Info

Publication number: DE69027973T2
Application number: DE69027973T
Authority: DE
Inventors: John A Blakkan
Original assignee: Tandem Computers Inc
Current assignee: Tandem Computers Inc
Priority date: 1989-05-18
Filing date: 1990-05-14
Publication date: 1997-01-16
Anticipated expiration: 2010-05-15
Also published as: AU5500290A; CA2016179A1; JPH0687542B2; AU630694B2; CA2016179C; EP0425070B1; EP0425070A3; EP0425070A2; JPH0382973A; DE69027973D1; US5067132A

Description

HINTERGRUND DER ERFINDUNG

Die vorliegende Erfindung betrifft allgemein die Fehlerprüfung und insbesondere eine Bestimmung, ob genau eine von N Signalleitungen aktiv ist.
Eine Implementierung von Zustandsmaschinen mit einem Aufbau von einem Speicherelement pro Zustand ist oft wünschenswert. Typischerweise wird bei einer derartigen Zustandsmaschine während einer ordnungsgemäßen Operation immer genau ein Speicherelement eingestellt sein. Ein Fehler in dem System kann verursachen, daß entweder mehr als eines oder keines der N Speicherelemente eingestellt sind/ist. Wenn ein derartiger Fehler auftritt, können Daten fehlgeleitet werden, und Fehler können über das gesamte System verbreitet werden. Daher ist es vorteilhaft, Zustandsmaschinen dieses Typs zu testen, um zu bestimmen, ob genau eine der Signaleitungen aktiv ist.
Eine Anzahl von Fehlerdetektionstechniken wurde entwickelt, um zu prüfen, ob genau eine von N Signalleitungen aktiv ist. Zum Beispiel lehrt das US-Patent Nr. 4,020,460 (nachfolgend '460) eine Komplementierungstechnik, die eine redundante Hardware erfordert, um komplementierte Signale der Signale auf den N Leitungen bereitzustellen. Jedoch erfordern die meisten der früheren Techniken, wie nach der '460, eine beachtliche Menge an Hardware und können langsam sein, wodurch Verzögerungen in dem System verursacht werden.
Das US-Patent Nr.4,087,786 lehrt ein Verfahren und eine Vorrichtung zum Prüfen von N Signalleitungen, um zu bestimmen, ob genau eine der N Signalleitungen aktiv ist. Im Gegensatz zur vorliegenden Anmeldung verwendet das besagte Patent auf jeder Ebene der Schaltung identische Logikblöcke oder -knoten und verwendet nicht inaktive Signalleitungen am Eingangsknoten oder inaktive Paare von Signalen an den Knoten höherer Ebenen.

ÜBERBLICK ÜBER DIE ERFINDUNG

Die vorliegende Erfindung stellt eine Eins-aus-N-Prüfvorrichtung und ein Eins-aus- N-Prüfverfahren bereit, die durch einen minimalen Aufwand an Hardware und Betrag der Schaltungsverzögerung gekennzeichnet sind. Diese und weitere Aufgaben werden in vorteilhafter Weise grundsätzlich durch Anwenden der Merkmale erreicht, die in den unabhängigen Ansprüchen niedergelegt sind. Weitere Verbesserungen werden durch die Unteransprüche bereitgestellt.
Die Prüfvorrichtung ist in einer Baumkonfiguration gestaltet. Die N Signalleitungen sind gepaart und werden in einen Satz von Astknoten eingegeben, wobei jegliche übriggebliebenen Signalleitungen mit einer inaktiven Signalleitung gepaart werden. Die Ausgabe jedes Astknotens besteht aus zwei Signalen, einem "Gesehen"- Signal und einem "Fehler"-Signal. Das Gesehen-Signal ist dann und nur dann aktiv, wenn wenigstens eine der gepaarten Signalleitungen aktiv ist. Das Fehler-Signal ist dann und nur dann aktiv, wenn beide der gepaarten Eingänge aktiv sind.
Der Verzweigungsabschnitt der Baumkonfiguration besteht aus einem Satz von allgemeinen Knoten von M Ebenen (M ist eine ganze Zahl). Jeder allgemeine Knoten enthält zwei "Gesehen-Fehler"-(S-E) Paar-Eingänge, von denen jeder entweder ein S-E-Paar von einem S-E-Paar-Astknotenausgang, ein S-E-Paar von einem S-E-Paar-Allgemeinausgang (siehe unten) einer höheren Ebene oder ein inaktives Paar empfängt. Der Allgemeinknotenausgang besteht aus einem einzelnen S-E-Paar, das eine "Gesehen"-Komponente und eine "Fehler"-Komponente enthält. Die "Gesehen"-Komponente ist dann und nur dann aktiv, wenn wenigstens einer der S-Eingänge aktiv ist. Die "Fehler"-Komponente ist dann und nur dann aktiv, wenn eine oder mehrere der E-Komponenten aktiv ist/sind oder beide S-Eingänge aktiv sind.
Die Ausgaben der allgemeinen Knoten sind gepaart und werden in eine weitere Ebene von allgemeinen Knoten eingegeben, bis eine Ebene erreicht ist, die zwei allgemeine Knoten enthält. An dieser Stelle werden die Ausgaben der zwei allgemeinen Knoten in den Wurzelknoten des Baums eingegeben. Der Wurzelknoten enthält zwei S-E-Paar-Eingänge zum Empfangen der S-E-Paar-Ausgaben der zwei allgemeinen Knoten der untersten Ebene. Die Wurzelknotenausgabe gibt an, ob genau eine von N Signalleitungen aktiv ist. Wenn beide S-Eingänge des Wurzelknotens aktiv sind, beide S-Eingänge des Wurzelknotens inaktiv sind oder wenigstens einer der E-Eingänge des Wurzelknotens aktiv ist, wird ein Fehler angegeben.
Die vorliegende Erfindung hat zahlreiche Vorteile gegenüber dem Stand der Technik. Einer dieser Vorteile ist die einfache Pyramidenstrukturgestaltung. Diese Gestaltung sorgt für eine einfache Expansion, um zusätzliche Signalleitungen zu enthalten. Diese Signalleitungen können mit minimalem Aufwand und ohne eine Änderung der Basisgestaltung der Schaltung hinzugefügt werden. Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß sie eine minimale Ausbreitungsverzögerung zeigt, wenn ein Signal durch die Schaltung übertragen wird. Dieses Merkmal erlaubt es der vorliegenden Erfindung, in Situationen implementiert zu werden, in denen die Zeit kritisch ist. Außerdem kann die vorliegende Erfindung in einer Pipelinestruktur implementiert werden.
Zum weiteren Verständnis der Natur und Vorteile der vorliegenden Erfindung soll auf den verbleibenden Teil der Beschreibung und die angefügten Zeichnungen Bezug genommen werden.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein Blockdiagramm einer Eins-aus-N-Prüfschaltung in einer bevorzugten Ausführung der vorliegenden Erfindung,
Fig. 2 ist ein Blockdiagramm einer Eins-aus-N-Prüfschaltung, die Speicherelemente zwischen den Knoten enthält,
Fig. 3A - 3D sind Schaltpläne der verschiedenen Knoten einer Eins-aus-N- Prüfschaltung,
Fig. 4 ist ein alternatives Blockdiagramm einer Eins-aus-N-Prüfschaltung, die invertierende Gates verwendet,
Fig. 5A - 5C sind Schaltpläne von verschiedenen Knoten der alternativen Ausführung der Eins-aus-N-Prüfschaltung, die in der Fig. 4 gezeigt ist,
Fig. 6A - 6D zeigen alternative Blockdiagramme einer Eins-aus-N-Prüfschaltung, die eine Implementierung mit einer Anzahl von j Eingängen zu jedem Knoten verwendet, und
Fig. 7 ist ein Blockdiagramm einer Eins-aus-N-Prüfschaltung in einer alternativen Ausführung der vorliegenden Erfindung.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNG

Allgemein werden sich jenen, die in der Technik erfahren sind, auf der diese Erfindung beruht, viele Änderungen im Aufbau und in einem weiten Bereich unterschiedliche Ausführungen und Anwendungen der vorliegenden Erfindung selbst offenbaren, ohne ihren Umfang zu verlassen. Somit sind die Offenbarungen und Beschreibungen hierin nur illustrativ und nicht dazu gedacht, in irgend einem Sinn beschränkend zu sein.
Die Fig. 1 ist ein Blockdiagramm einer Eins-aus-N-Prüfschaltung gemäß der vorliegenden Erfindung. N Signalleitungen 10 werden in eine Gruppe von Astknoten oder Blättern 12a-d eingeführt. Jeder Astknoten 12a-d hat zwei Eingänge zum Erhalten wenigstens einer von N Signalleitungen 10. Zum Beispiel erhält der Astknoten 12a an seinen zwei Eingängen Signalleitungen 1 und 2. Der zweite Eingang eines Astknotens kann in einem Fall, in dem eine ungerade Anzahl von Signalleitungen vorliegt (nicht gezeigt), an eine inaktive Signalleitung angeschlossen sein.
Jeder Astknoten hat einen "Gesehen"-(S) Ausgang 14a-d und einen "Fehler"-(E) Ausgang 16a-d. Der S-Ausgang 14 ist aktiv, wenn wenigstens eines der Eingangssignale aktiv ist. Der E-Ausgang 16 ist aktiv, wenn mehr als eines der Eingangssignale aktiv sind.
Eine Mehrzahl von allgemeinen Knoten ist in einer hierarchischen Struktur angeordnet, die M Ebenen enthält. Eine obere Ebene von allgemeinen Knoten 18a-b, wobei jeder allgemeine Knoten vier Eingänge enthält, ist unter den Astknoten 12a- d angeordnet. Die vier Eingänge jedes allgemeinen Knotens 18a-b sind konfiguriert, um zwei S-E-Paare 14, 16 zu empfangen. Zum Beispiel empfängt der allgemeine Knoten 18a S-E-Paare 14a, 14b, 16a, 16b von Astknoten 12a, 12b. Im Falle eines "übriggebliebenen" Allgemeinknoten-Eingangspaares werden die Eingänge eingestellt, um inaktiv zu sein (nicht gezeigt). Allgemeine Knoten 18a-b haben jeweils einen S-E-Paar-Ausgang 20, 22 ähnlich jenem der Astknoten 12a-d. Die S-Komponente 20 ist aktiv, wenn wenigstens einer der S-Eingänge aktiv ist. Die E-Komponente 22 ist aktiv, wenn wenigstens einer der E-Eingänge aktiv ist oder beide S-Eingänge aktiv sind.
Auf die obere Ebene von allgemeinen Knoten 18a-b folgend gibt es (M-1) untere Ebenen von allgemeinen Knoten 24. Die Zahl M hängt von der Anzahl von Signalleitungen ab, die geprüft werden sollen. Die Anzahl von allgemeinen Knoten in jeder nachfolgenden Ebene wird verringert, bis es in der untersten Ebene (Ebene 1) zwei allgemeine Knoten 26a-b gibt.
Die S-E-Paar-Ausgaben 20, 22 der zwei allgemeinen Ausgänge 26a-b der untersten Ebene werden in einen Wurzelknoten 28 eingegeben. Der Wurzelknoten 28 gibt ein abschließendes Fehlersignal an die Fehlersignalleitung 30 aus. Das Fehlersignal ist aktiv, wenn beide S-Eingänge inaktiv sind, beide S-Eingänge aktiv sind oder wenigstens einer der E-Eingänge aktiv ist.
Die Fig. 2 ist eine alternative Ausführung der vorliegenden Erfindung, wobei Speicherelemente 40 zwischen den verschiedenen Knotenebenen implementiert sind. Speicherelemente werden verwendet, um ein Signal zu speichern, das durch die Schaltung verbreitet wird, um sicherzustellen, daß, wenn eine Verzögerung auftritt, das Signal nicht verlorengeht, bevor es zur nächsten Stufe von Knoten gelangt.
Die Fig. 3A - 3D sind Schaltpläne der verschiedenen Knoten, die in der Fig. 1 gezeigt sind. Die Fig. 3A repräsentiert den Astknoten 12. Ein ODER-Gate 50 hat Eingänge, die an zwei der N Signalleitungen 10 angeschlossen sind. Die Eingänge eines UND-Gates 52 sind an denselben zwei der N Signalleitungen 10 angeschlossen. Der Ausgang des ODER-Gates 50 ist der S-Ausgang 14 des Astknotens 12. Der Ausgang des UND-Gates 52 ist der E-Ausgang 16.
Die Fig. 3B repräsentiert einen allgemeinen Knoten 18. Ein ODER-Gate 60 empfängt die S-Ausgaben 14 der zwei vorhergehenden Knoten. Ein UND-Gate 62 empfängt ebenfalls die S-Ausgaben 14 der zwei vorhergehenden Knoten. Ein zweites ODER-Gate 64, das drei Eingänge hat, empfängt die E-Ausgaben 16 von zwei vorhergehenden Gates sowie die Ausgabe des UND-Gates 62. Die Ausgabe des ODER-Gates 60 ist die S-Ausgabe 20 des allgemeinen Knotens 18. Die Ausgabe des ODER-Gates 64 ist die E-Ausgabe 22 des allgemeinen Knotens 18.
Die Fig. 3C repräsentiert einen Wurzelknoten 28. Eine erste Ausführung eines Wurzelknotens 28 ist in der Fig. 3C gezeigt. Bei dieser Ausführung wird ein allgemeiner Knoten 18 ähnlich jenem, der in der Fig. 3B gezeigt ist, verwendet. Jedoch wird die S-Ausgabe durch einen Inverter 66 zugeführt, und dann werden sowohl die E-Ausgabe und die invertierte S-Ausgabe in ein ODER-Gate 68 eingegeben. Die Ausgabe des ODER-Gates 68 ist das Fehlersignal.
Eine alternative Ausführung ist in der Fig. 3D gezeigt. Ein UND-Gate 70 hat Eingänge, die an die S-Ausgänge 20 der allgemeinen Knoten 26 der untersten Ebene angeschlossen sind. Ein WEDER-NOCH-Gates 72 hat Eingänge, die ebenfalls an die S-Ausgänge 20 der allgemeinen Knoten 26 der untersten Ebene angeschlossen sind. Ein ODER-Gate 74 mit vier Eingängen hat zwei Eingänge, die an die E- Ausgänge 22 der allgemeinen Knoten 26 der untersten Ebene angeschlossen sind. Zusätzlich empfängt das ODER-Gate 74 die Ausgaben vom UND-Gate 70 und vom WEDER-NOCH-Gate 72. Wenn genau eine der N Eingangsleitungen aktiv ist, ist der Ausgang des ODER-Gates 74 inaktiv. Wenn null oder mehrere der N Eingangsleitungen aktiv sind, ist der Ausgang des ODER-Gates 74 aktiv, was einen Fehler bedeutet.
Die Fig. 4 ist eine alternative Ausführung der vorliegenden Erfindung, die unter Verwendung von Inversionsfunktionen implementiert ist. Diese Inversionsfunktionen können verwendet werden, um unter einigen Umständen die Geschwindigkeit zu erhöhen. Die in der Fig. 4 gezeigte Schaltung arbeitet in derselben Weise wie jene, die in der Fig. 1 gezeigt ist.
Die Fig. 5A - 5C repräsentieren die verschiedenen Knoten, die in der Fig. 4 gezeigt sind. Die Fig. 5A zeigt den Astknoten, der mit der Fig. 3A mit der Ausnahme übereinstimmt, daß die Ausgangssignale invertiert sind. Die Fig. 5B und 5C repräsentieren die allgemeinen Knoten für die alternative Implementierung. Die Fig. 5B repräsentiert einen allgemeinen Knoten in der ersten Ebene von allgemeinen Knoten unter den Astknoten, und stimmt mit dem allgemeinen Knoten von Fig. 3B mit der Ausnahme überein, daß die Ausgangssignale invertiert sind. Wie anhand der Fig. 4 zu sehen ist, hat die nächste Ebene von allgemeinen Knoten Inverter an ihren Ausgängen. Daher muß diese Ebene von allgemeinen Knoten eine unterschiedliche Gestaltung haben. Diese Gestaltung ist in der Fig. 5C gezeigt. Ein ODER-Gate 80 mit Invertern an den Eingängen und ein NICHT-UND-Gate 82 mit Invertern an seinen Eingängen empfangen die invertierten S-Ausgaben der untersten Ebene von allgemeinen Knoten, wie jenen, die in der Fig. 5B gezeigt sind. Ein zweites ODER-Gate 84 mit drei Eingängen, mit Invertern an seinen Eingängen, empfängt die zwei invertierten E-Ausgaben der untersten Ebene von allgemeinen Knoten, wie jenen, die in der Fig. 5B gezeigt sind, sowie die Ausgabe des NICHT-UND-Gates 82. Die Ebenen von allgemeinen Knoten in der Schaltung wechseln zwischen den beiden Arten von allgemeinen Knoten.
Es gibt keine Figur, die den Wurzelknoten der alternativen Ausführungsform zeigt, die in der Fig. 4 gezeigt ist. Der Wurzelknoten für diese alternative Ausführung kann in einer von zwei Formen vorliegen. Wenn die allgemeinen Knoten der untersten Ebene von der Art sind, die in der Fig. 5C gezeigt ist, kann ein gewöhnlicher Wurzelknoten verwendet werden, wie jener, der in der Fig. 3C gezeigt ist. Wenn die allgemeinen Knoten der untersten Ebene von der Art sind, die in der Fig. 5B gezeigt ist, kann ein gewöhnlicher Wurzelknoten mit einem Inverter an jeder der vier Eingangssignalleitungen verwendet werden.
Die Fig. 6A - 6D zeigen alternative Ausführungen der Erfindung, die zum Implementieren einer Anzahl von j Eingängen zu einem einzelnen Knoten (Fig. 6A und 6B) verallgemeinert wurden. Die Fig. 6C und 6D sind Diagramme, die drei bzw. acht Eingänge zeigen.
Die Fig. 7 ist eine alternative Ausführung der vorliegenden Erfindung, wobei der Knoten verwendet wird, der in der Fig. 6C gezeigt ist. In diesem Fall sind N gleich 27 und j gleich 3. Neun Astknoten, drei allgemeine Knoten und ein Wurzelknoten werden verwendet. Jeder Astknoten hat drei Eingänge, jeder allgemeine Knoten hat drei S-E-Paar-Eingänge, und der Wurzelknoten hat drei S-E-Paar-Eingänge. Zusätzlich hat jeder Knoten einen S-E-Paar-Ausgang, mit Ausnahme des Wurzelknotens, der einen einzelnen Fehlerausgang hat.
Die Operation der Schaltung wird nun mit Bezug auf die Fig. 1 und 3A - 3D erläutert. N Signalleitungen 10 sind in die Schaltung geführt. Diese Signalleitungen sind gepaart und werden in einen Astknoten 12 geführt. Zum Beispiel werden die Signalleitungen 1 und 2 in den Astknoten 12a geführt. Innerhalb des Astknotens 12 wird jedes Paar zu einem UND-Gate 50 und einem ODER-Gate 52 geführt, um ein Paar von Ausgangssignalleitungen erzeugen, die mit S 14 und E 16 gekennzeichnet sind (Fig. 3A). Der S-Ausgang 14 ist aktiv, wenn wenigstens einer der Eingänge aktiv ist. Der E-Ausgang 16 ist aktiv, wenn beide Eingänge aktiv sind.
Die Ausgänge der Astknoten 12 sind gepaart und werden zu einer Ebene von allgemeinen Knoten 18 geführt. Jeder allgemeine Knoten 18, 26 hat vier Eingänge, um ein Paar von S-E-Paaren aufzunehmen. Allgemeine Knoten 18, 26 enthalten zwei ODER-Gates 60, 64 und ein UND-Gate 62 (Fig. 3B). Die Eingänge des ODER-Gates 60 sind im Fall der Allgemeinknotenebene M mit zwei S-Ausgängen 14 von zwei Astknoten 12 und im Fall der Allgemeinknotenebene 1 mit zwei S- Ausgängen 20 verbunden. Die Eingänge des UND-Gates 62 sind mit denselben zwei Ausgängen 14 oder 20 von zwei Knoten 12 bzw. 18 verbunden. Schließlich sind die drei Eingänge des ODER-Gates 64 mit zwei E-Ausgängen 16 oder 22 von zwei Knoten 12 bzw. 18 und dem Ausgang des UND-Gates 62 verbunden. Der Knoten funktioniert derart, daß, wenn wenigstens einer der S-Eingänge 14, 20 aktiv ist, der S-Komponenten-Ausgang 20 aktiv ist, und, wenn beide S-Eingänge 14, 20 aktiv sind oder wenigstens einer der E-Eingänge 16, 22 aktiv ist, der E- Komponenten-Ausgang 22 aktiv ist.
Der Wurzelknoten 28 hat vier Eingänge. Die vier Eingänge empfangen ein Paar von S-E-Paaren 20c-d, 22c-d von der untersten Ebene von allgemeinen Knoten 26. Die S-Ausgaben 20c-d werden, wenn sie einmal innerhalb des Wurzelknotens 28 sind, sowohl dem UND-Gate 70 als auch dem WEDER-NOCH-Gate 72 eingegeben (Fig. 3D). Die Ausgaben des UND-Gates 70, des WEDER-NOCH-Gates 72 sowie die E-Ausgaben 22c-d der allgemeinen Knoten 22c-d der Ebene 1 werden in das ODER-Gate 74 mit vier Eingängen eingegeben. Der Ausgang 30 des ODER-Gates 74 trägt das Fehlersignal für die Schaltung.
Die vorliegende Erfindung verwirklicht eine Eins-aus-N-Prüfung in einer einfachen und wirksamen Weise. Die Gestaltung gestattet eine einfache Expansion mit minimalem Aufwand und ohne Änderung der Struktur der Schaltung. Zusätzlich wird eine minimale Schaltungsverzögerung erreicht, was die Verwendung der Schaltung gestattet, wenn die Zeit kritisch ist.

Claims

1. Eine Methode zur Prüfung von N-Signalleitungen, um zu bestimmen, ob genau eine der N-Signalleitungen aktiv ist, bestehend aus den Schritten:

(a) Paaren der N Signalleitungen zu einer Anzahl von zwischen N/2 und N Paaren, wobei jede der N Signalleitungen mit einer entweder der weiteren N Signalleitungen oder einer inaktiven Signalleitung falls irgendeine Signalleitung übriggeblieben ist, gepaart ist;

(b) Vergleich der Eingabesignale, die auf den beiden Signalleitungen vorliegen, in jedem Paar, um ein Gesehen-Fehler (seen-error) (S-E) Paar-Blatt- resultierendes Signal zu erzeugen, jedes S-E-Paar-Blatt-resultierendes Signal enthält:

(i) Eine "Gesehen"-Komponente S, die zwei Zustände hat, einen inaktiven Zustand, der angibt, daß beide Eingabesignale inaktiv sind und einen aktiven Zustand, der angibt, daß zumindest eines der Eingabesignale aktiv ist; und

(ii) eine "Fehler"-Komponente E, die zwei Zustände hat, einen inaktiven Zustand, der angibt, daß nicht mehr als eines der Eingabesignale aktiv ist und einen aktiven Zustand, der angibt, daß mehr als eines der Eingabesignale aktiv ist;

(c) weiteren Paaren der S-E-Paar-resultierenden Signale mit entweder einem weiteren S-E-Paar-resultierenden Signal oder einem inaktiven Paar, falls irgendein S-E-Paar-resultierendes Signal übrig ist;

(d) Vergleich der S-Komponenten jedes Paares und der E-Komponenten jedes Paares und Erstellung eines S-E-Paar-generellen resultierenden Signales, beinhaltend:

(i) eine "Gesehen"-Komponente, die zwei Zustände hat, einen inaktiven Zustand, der angibt, daß beide "Gesehen"-Komponenten-Eingänge inaktiv sind und ein aktiver Zustand, der angibt, daß zumindest eine der "Gesehen"- Komponenten-Eingänge aktiv ist; und

(ii) eine "Fehler"-Komponente, die zwei Zustände hat, einen inaktiven Zustand, der angibt, daß keine der "Fehler"-Komponenten-Eingänge aktiv ist und daß nicht mehr als eine der "Gesehen"-Komponenten-Eingänge aktiv ist und ein aktiver Zustand, der angibt, daß eine oder mehrere der "Fehler"-Komponenten-Eingänge aktiv ist oder daß beide "Gesehen"-Komponenten-Eingänge aktiv sind;

(e) weitere Reduzierung der Anzahl der Signalleitungen durch die Wiederholung der Schritte (c) und (d), bis ein Paar von S-E-Paar-generellen resultierenden Signalen übrigbleibt.

(f) Vergleich der S-Komponente jedes Paares und der E-Komponente jedes Paares in einem Wurzelmodus und die Erzeugung eines einzelnen letztendlichen Fehlersignals, welches aktiv ist, wenn eine der Bedingungen zutrifft:

(i) beide verbleibenden S-Komponenten-Eingänge sind aktiv, (ii) beide verbleibenden S-Komponenten-Eingänge sind inaktiv oder (iii) einer der verbleibenden E- Komponenten-Eingänge ist aktiv.

2. Ein Gerät für die Prüfung von N-Signalleitungen, um zu bestimmen, ob genau eine der N Signalleitungen aktiv ist, bestehend aus:

Einer Vielzahl von zwischen N/2 und N-Blattknoten, jeder Blattknoten enthält:

zwei Blatteingänge, von denen zumindest einer an eine der N Signalleitungen angekoppelt ist und jede nicht gebrauchte Blatteingangssignalleitung ist auf inaktiv gesetzt; und

ein "Gesehen"-Fehler (S-E) Paar-Blattausgang, wobei die "Gesehen"- Komponente aktiv ist, wenn zumindest einer der Blatteingänge aktiv ist und die "Fehler"-Komponente ist aktiv, wenn beide Eingänge aktiv sind;

eine Vielzahl von generellen Knoten, die in einer Hierarchie von M Niveaus angeordnet ist, so daß M eine ganze Zahl ist, jeder generelle Knoten enthält:

zwei S-E-Paar-generelle Eingänge für den Empfang von zumindest einem S-E-Paar von einem von entweder (i) einem S-E-Paar- Blattausgang, (ii) einem S-E-Paar-generellen Ausgang oder (iii) einem inaktiven Paar, falls irgendein S-E-Paar-genereller Eingang übrig ist; und

ein einzelner S-E-Paar-genereller Ausgang, welcher enthält:

eine "Gesehen"-Komponente, welche aktiv ist, wenn zumindest einer der S Eingänge aktiv ist; und

eine "Fehler"-Komponente, welche aktiv ist, wenn eine der Bedingungen zutrifft: (i) einer oder mehrere der S-E-Eingänge sind aktiv oder (ii) beide S-E-Eingänge sind aktiv; und

ein Wurzelmodus, welcher enthält:

zwei S-E-Paar-Wurzeleingänge für den Empfang von zwei S-E-Paar- generellen Ausgängen von dem niedrigsten Niveau der generellen Knoten;

ein Wurzelfehlerausgang für die Ausgabe eines Fehlersignals, wenn genau eine der Bedingungen gilt: (i) die "Gesehen"-Komponente beider der niedrigsten Niveau-generellen Knotenausgänge sind aktiv, (ii) die "Gesehen"-Komponenten beider der niedrigsten Niveau-generellen Knotenausgänge sind inaktiv oder (iii) zumindest eine der Fehlerkomponenten der niedrigsten Niveau-generellen Knotenausgänge ist aktiv.

3. Das Gerät von Anspruch 2, welches weiterhin eine Vielzahl von Speicherelementen aufweist, die zwischen den Blattknoten und den generellen Knoten, zwischen jedem Niveau der generellen Knoten und zwischen dem niedrigsten Niveau der generellen Knoten und dem Wurzelknoten angeordnet sind, die Speicherelemente sind in der Lage, ein Signal zu speichern und es zum nächsten Knotenniveau weiterzureichen, so daß das Signal nicht durch ein nachfolgendes Signal überschrieben wird.

4. Ein Gerät zur Prüfung von N-Leitungen, um zu bestimmen, ob genau eine der N-Leitungen aktiv ist, bestehend aus:

einer Vielzahl von zwischen N/J und N-Blattknoten, wobei J eine ganze Zahl größer als zwei ist, jeder Blattknoten enthält

J-Blatteingänge, von denen zumindest einer an eine der N-Leitungen angekoppelt ist und jede nicht benutzte Blatteingangsleitung ist auf inaktiv gesetzt,

ein "Gesehen"-Fehler (S-E) Paar-Blattausgang, in dem die "Gesehen"- Komponente aktiv ist, wenn zumindest einer der Blatteingänge aktiv ist und die "Fehler"-Komponente aktiv ist, wenn mehr als ein Eingang aktiv ist;

eine Vielzahl von generellen Knoten, die in einer Hierarchie von M- Niveaus angeordnet sind, so daß M eine ganze Zahl ist, jeder generelle Knoten enthält:

J S-E-Paar-generelle Eingänge für den Empfang von zumindest einem S-E-Paar von einem von entweder (i) einem S-E-Paar-Blattausgang, (ii) einem S-E-Paar-generellen Ausgang oder (iii) einem inaktiven Paar, wenn irgendein S-E-Paar-genereller Eingang übrig ist und

einem einzigen S-E-Paar-generellen Ausgang, welcher enthält:

eine "Gesehen"-Komponente, welche aktiv ist, wenn zumindest einer der S-E-Eingänge aktiv ist und eine "Fehler"-Komponente, welche aktiv ist, wenn eine der Bedingungen gilt: (i) einer oder mehrere der E-Eingänge ist aktiv oder (ii) mehr als ein S-Eingang ist aktiv; und

ein Wurzelknoten, welcher enthält

J S-E-Paar-Wurzeleingänge für den Empfang von J S-E-Paar generellen Ausgängen von dem niedrigsten Niveau der niedrigsten Knoten und

ein Wurzelfehlerausgang für die Ausgabe eines Fehlersignals, wenn eine der Bedingungen gilt: (i) die "Gesehen"-Komponente von mehr als einem der niedrigsten Niveau-generellen Knotenausgängen ist aktiv, (ii) die "Gesehen"- Komponente aller der niedrigsten Niveau-generellen Knotenausgänge sind inaktiv oder (iii) zumindest eine der Fehlerkomponenten der niedrigsten Niveau- generellen Knotenausgänge ist aktiv.