DE69025792T2 - Breitbandraumkoppelfeld mit Gebrauch von Vermittlungswegsensibilisierung - Google Patents

Description

• Diese Erfindung betrifft Breitband-Raumschaltfelder wie in den Oberbegriffen der Patentansprüche 1 und 3 definiert.
• In der Fernmeldeindustrie gibt es laufende Bemühungen, Breitband-Videodienste zur Verfügung zu stellen, die sich Hochleistungstechnologie zu geringen Kosten zunutze machen. Die CMOS-Technologie verfügt aufgrund ihrer hohen Geschwindigkeit, ihren hohen Dichte und ihres geringen Stromverbrauchs über das Potential, eine Breitbandschaltung zu geringen Kosten zur Verfügung zu stellen.
• Die Leistung von CMOS-Breitbandschaltern wird durch die spezifische Anordnung beeinflußt. Insbesondere stößt eine Mehrheit von herkömmlichen CMOS-Raumschaltern infolge der Streukapazitäten in den Koppelpunkten der Matrix auf Beschränkungen der Größe und der Geschwindigkeit. Vor kurzem ist ein relativ neuer Schalteraufbau mit einer Baumschalter-Anordnung eingeführt worden, der die vorgenannten Beschränkungen überwindet, indem jeder Koppelpunkt von den Streukapazitäten in der Matrix isoliert wird. Die Anordnungen zur Implementierung dieser Baumschalter bieten Verbesserungen in der Geschwindigkeit, der Ausnutzung der Chipfläche und im Stromverbrauch. Eine solche Anordnung ist der 64 x 17 nicht-sperrende Koppelpunktschalter, der von Barber et al. in 'Digest of Technical Papers IEEE International Solid-State Circuits Conference', 11.-19. Februar 1988, Seiten 116-117, offenbart wird.
• Der Schalter von Barber et al. ist als eine Reihe von kaskadierten Stufen aufgebaut, wo die erste Stufe aus NAND-Gattern besteht, die jeweils ein Eingangssignal empfangen, und die übrigen Stufen aus Schaltknoten bestehen, die ein mit einem Inverter kaskadiertes NAND-Gatter aufweisen. Die Steuerung ist relativ einfach, weil nur die NAND-Gatter in der ersten Stufe Steuersignale empfangen, um einen gewünschten Ausbreitungspfad herzustellen. Da nur die Gatter in dem sensibilisierten Pfad durch die Steuersignale geschaltet werden, ist ein niedriger Stromverbrauch möglich.
• Ein Eingangssignal, das sich durch den Schalter von Barber et al. ausbreitet, erfährt nachteiligerweise eine unerwünschte Verzögerung infolge der kaskadierten Reihe aus dem NAND-Gatter und dem zugehörigen Inverter in jeder Stufe des Schalters. Außerdem ist das Eingangssignal anfällig für eine Impulsverengung, da die ansteigenden und abfallenden Eingänge von der kaskadierten Reihe aus NAND-Gatter und Inverter unterschiedlich behandelt werden können.
• Hinsichtlich der Impulsbreitenverengung können bei Barber et al. die Anstiegs- und Abfallverzögerung bei Abweichungen im Prozeß, der Versogungsspannung und den Umgebungstolarenzen nicht genau gleich bleiben. Eine ungleiche Anstiegs- und Abfallverzögerung veranlaßt folglich den Bitelementimpuls, zu schrumpfen oder sich auszudehnen, wodurch die Arbeitsgeschwindigkeit vermindert wird. Wenn z.B. jede Stufe eine Impulsschrumpfung von 0.2 ns hervorbringen würde, dann würden die 13 kaskadierten Stufen in einem 64 x 1 Eingangsschalter eine Implusschrumpfung von 2.6 ns verursachen. Ein Impuls von 7 ns (entsprechend einer Informationsrate von 150 Mb) würde somit am Ausgang auf 4.4 ns schrumpfen. Dies würde ein 64 Modul daran hindern, das nächste zu treiben, ohne den Ausgang neu zu takten und den 4.4 ns Impuls wieder auf 7 ns zu dehnen. Eine konstante Impulsbreite ist schwer zu erreichen, da die Gatter in aufeinanderfolgenden Stufen nicht Identisch sind, was eine ungenaue Kompensation der Anstiegs- und Abfallverzögerung zur Folge hat.
• Die der vorliegenden Erfindung zugrundeliegende Aufgabe besteht darin, eine Schaltmatrix zur Verfügug zu stellen, die in bezug auf die Ausbreitung der Elngangssignale schnell ist und genau arbeitet.
• Diese Aufgabe wird durch eine Schaltmatrix mit den Merkmalen der Ansprüche 1 und 3 gelöst.
• Bevorzugte Ausführungen sind verschiedenen Unteransprüchen vorbehalten.
• Die Erfindung wird aus der folgenden Beschreibung der bevorzugten Ausführung mit Verweis auf die Zeichnungen besser verstanden werden.
Inhalt der Zeichnungen:
• Fig. 1 ist ein Schaltbild einer 8 x 1 Baumschaltermatrix des Standes der Technik.
• Fig. 2 zeigt zwei Inverterschaltungen, die die Wirkung der kaskadierten Umkehrung auf ein Elngangssignal mit einer ansteigenden und einer abfallenden Flanke veranschaulichen.
• Fig. 3 zeigt eine 8 x 1 Baumschaltermatrix gemäß einer Ausführung der vorliegenden Erfindung.
• Fig. 4 zeigt eine 8 x 1 Baumschaltermatrix gemäß einer bevorzugten Ausführung der vorliegenden Erfindung.
• Die Baumschaltermatrix des Standes der Technik in Fig. 1 ist zum Zweck der Veranschaulichung als ein 8 x 1 Schalter dargestellt. Die vier Stufen, die die Matrix bilden, arbeiten in einer kaskadierten Baumanordnung, um über die NAND-Gatter in der Stufe Nr. 1 acht Eingangssignale zu empfangen, und liefern nach Maßgabe der an die NAND-Gatter in in der Stufe Nr. 1 angelegten Steuersignale ein ausgewähltes Signal. Das Bitmuster der in Fig. 1 gezeigten Steuersignale ermöglicht dem in den Eingang 3 eintretenden Signal A, den Schalter zu durchlaufen. Jeder Schaltknoten N2 in den übrigen Stufen nach der Stufe 1 enthält ein NAND-Gatter 20, das mit einem Inverter 21 in Reihe geschaltet ist. Wie oben erwähnt, kann es infolge der unterschiedlichen Schaltverzögerungen des NAND-Gatters 20 und des Inverters 21 keine genaue Kompensation der Anstiegs- und Abfallverzögerung in dem Schaltknoten N2 geben.
• Wenn ein digitales Signal eine Kette von identischen invertierenden Logikgattern, wie im Schaltbild von Fig. 2 gezeigt, durchläuft, wird die Impulsbreite des Signals nicht beeinflußt, auch wenn die Anstiegsverzögerung (DR) und die Abfallverzögerung (DF) nicht gleich sind. Dies ist auf die Tatsache zurückzuführen, daß die Summen der DF's DR's für sowohl die ansteigenden Eingänge als für die abfallenden Eingänge die gleichen sind. Im Gegensatz dazu verursachen die Schaltknoten in Fig. 1 eine Impulsbreitenverengung.
• Bei einer Fig. 3 gezeigten Ausführung der vorliegenden Erfindung sind die Logikschaltungen von Fig. 2 in einer neuartigen Baumschalteranordnung enthalten, die Verbesserungen für den Schalter des Standes der Technik von Fig. 1 aufweist. Die Baumschalter von Fig. 1 und Fig. 3 gleichen sich in Aufbau und Funktion außer, daß, wo jeder Schaltknoten N2 in Fig. 1 eine kaskadlerte Folge aus NAND-Gatter 20 und Inverter 21 enthält, ein repräsentativer Knoten N20 in Fig. 3 ein erstes NAND-Gatter 20 enthält, das mit einem identischen zweiten NAND- Gatter 25 in Kaskade geschaltet ist. Der Vorteil des Ersetzens des Inverters durch ein NAND-Gatter besteht darin, daß die kaskadierte Reihe von NAND-Gattern das in Fig. 1 vorhandene Problem der Impulsbreitenverengung vermeidet.
• Die Matrix in Fig. 3 besitzt eine Mehrzahl von Stufen, die als eine Baummatrix konfiguriert sind, worin die Stufe 1 NAND-Gatter umfaßt, die jeweils mit einem Eingangsanschluß verbunden sind, und die übrigen Stufen aus Schaltknoten bestehen, die wie oben beschrieben aufgebaut sind. In der Stufe 1 besitzt ein repräsentatives NAND-Gatter 10 einen Eingang 12, der mit dem Eingangsanschluß 3 verbunden ist, und einen zweiten Eingang 11, über den Steuersignale, z.B. das Signal 14, an das Gatter 10 angelegt werden. Jedes andere NAND-Gatter in der Stufe 1 besitzt ebenso einen Eingang, der dem Empfangen von Steuersignalen gewidmet ist. Der Schaltknoten N20, der für die anderen Schaltknoten in der Matrix steht, hat den Ausgang seines ersten Gatters 20 mit einem ersten Eingang 23 des zugehörigen zweiten Gatters 25 verbunden, wobei der Ausgang 26 des Gatters 25 einen einzelnen Eingang eines ersten NAND-Gatters 30 in der folgenden Stufe 3 treibt. Wie es bei jedem Schaltknoten der Fall ist, ist am Steuereingang 24 des zweiten Gatters 25 ein stationäres logisches HOCH-Signal vorhanden, das sicherstellt, daß das Gatter 25 immer bereit ist, zu schalten.
• Der Baumschalter in Fig. 3 arbeitet als Reaktion auf die an die NAND- Gatter in der Stufe 1 angelegten Steuersignale, um einen gewünschten Schaltweg zwischen einem der Eingangsanschlüsse und dem Ausgang des Schaltknotens N40 in der Stufe 4 herzustellen. Der ausgewählte Weg wird nach Maßgabe des geeigneten Satzes von Steuersignalen so hergestellt, daß nur die NAND-Gatter in dem ausgewählten Weg schalten können, während die anderen NAND-Gatter in der Matrix in stationäre logische Pegel gezwungen werden. Die einzelnen in Fig. 3 angedeuteten Steuersignale ermöglichen dem Signal A, den Schalter zu durchlaufen, während sie verhindern, daß ungewollte Signale, die in die anderen Eingangsanschlüsse eintreten, über die Stufe 1 hinaus fortschreiten. Obwohl in Fig. 3 ein Schieberegister gezeigt wird, um anzudeuten, wie die Steuersignale an die erste Stufe des Schalters angelegt werden, werden für die Fachleute in der Technik andere Einrichtungen zum Anlegen der Steuersignale ersichtlich sein.
• In dem Baumschalter von Fig. 3 kann ein Problem vorhanden sein, wenn das erste Gatter 20 und das zugehörige zweite Gatter 25 eines Schaltknotens, z.B. Knoten N20, beide Teil desselben Schaltknotens sind, da dies zur Folge haben kann, daß die Verbindung vom Gatter 20 zum Gatter 25 kürzer ist als die Verbindung vom Gatter 25 zum Gatter 30 in der folgenden Stufe 3, wodurch die wirksamen Gatter ungleich gemacht werden. In dem Schalter von Fig. 3 wird dieses Problem umgangen, indem die Verbindungen zwischen den Gattern 20 und 25 und den Gattern 25 und 30 gleich lang gemacht werden. Diese Forderung hinsichtlich der Verbindungslängen wird in jedem anderen Schaltknoten des Baumschalters in gleicher Weise erfüllt.
• Fig. 4 zeigt eine bevorzugte Ausführung der erfindungsgemäßen Baumschaltermatrix. Obwohl zum Zweck der Veranschaulichung eine 8 x 1 Matrix dargestellt wird, kann die Matrix leicht erweitert werden, um eine beliebige Zahl von Eingängen zu umfassen. Um vielfache Ausgänge zu akkomodieren, z.B. bei einem MxN-Schalter, wird die gewünschte Schaltermatrix gebildet, indem N Mx1-Schalter parallel angesteuert werden. Eine weitere Erweiterung ist möglich, indem mehrfache MxN-Matrizen parallel angesteuert werden.
• Die Matrix schaltet ein Digitalsignal, das in einen der mit 1-8 bezeichneten Eingangsanschlüsse eintritt, zu dem Ausgangsanschluß, der mit dem Ausgang des NAND-Gatters 500 in der Stufe 5 verbunden ist. Der Baumschalter besteht aus einer Mehrzahl von NAND-Gattern mit zwei Eingängen, wobei jedes NAND-Gatter nur ein einziges NAND-Gatter in einer folgenden Stufe treibt. In den ersten zwei Stufen empfängt jedes NAND-Gatter an einem seiner Steuereingänge externe Steuersignale, um einen einzelnen Schaltweg in der Matrix herzustellen, während beide Eingänge der NAND-Gatter in den übrigen Stufen mit verschiedenen NAND- Gatterausgängen von einer vorangehenden Stufe verbunden sind, so daß an die NAND-Gatter außer den Signalen, die von der vorherigen Stufe empfangen werden, keine externen Steuersignale angelegt werden.
• Die Matrix in Fig. 4 errichtet eine gewünschte Verbindung, indem nur der ausgewählte Schaltweg sensibilisiert wird. Mit anderen Worten, nur die NAND-Gatter in dem ausgewählten Weg unterliegen dem Schalten, wodurch nur dem Eingangssignal, das in den ausgewählten Weg eintritt, erlaubt wird, den Schalter zu durchlaufen. Jeder Weg kann sensibilisiert werden, indem die Ausgänge der Stufen 1 und 2 in die geeigneten Zustände gebracht werden, indem eine entsprechende Kombination von Steuersignalen an die NAND-Gatter in den Stufen 1 und 2 angelegt wird. Die folgende Tabelle zeigt die Steuereingänge, die erforderlich sind, um einen bestimmten Ausgang von der Stufe 2 zu erhalten. Eingang in Stufe 1 Gatter Steuereingang in Stufe 1 Gatter Steuereingang in Stufe 2 Gatter Ausgang von Stufe 2 Gatter HOCH HOCH ODER TIEF TIEF
• Die an die Stufen 1 und 2 angelegten geeigneten Steuersignale stellen sicher, daß für jedes NAND-Gatter in dem ausgewählten Weg die Eingangsleitung, die kein ausgewähltes Signal befördert, in einem logischen HOCH-Zustand ist. Zum Beispiel wird der geschwärzte Schaltweg in Fig. 4, der dem Schaltweg für das Signal A enstspricht, hergestellt, indem ein logischer Zustandspegel HOCH an den Eingängen 11, 21, 31, 41 und 51 der Gatter 100, 200, 300, 400 und 500 aufrechterhalten wird. Wenn der Schalter arbeitet, legen die angegebenen Steuersignale logische Signale mit HOCH-Zustand an die ausgewählten Eingänge 11 und 21 an, während die Ausgänge jedes anderen NAND-Gatters in dem Schalter auf einen bestimmten stationären Wert gebracht werden, so daß die Eingänge 31, 41 und 51 in einen HOCH-Zustand gebracht werden. Die in der Tabelle bereitgestellte Information plus die Ausgangszustände aller Stufen, die erforderlich sind, um einen einzelnen Schaltweg herzustellen, sind ausreichend, um die entsprechend geeignete Kombination von Steuersignalen zum Anlegen an die Stufen 1 und 2 zu bestimmen. Obwohl in Fig. 4 ein Schieberegister gezeigt wird, um anzuzeigen, wie die Steuersignale der ersten und zweiten Stufe dargeboten werden, werden für die Fachleute in der Technik andere Einrichtungen zum Anlegen von Steuersignalen ersichtlich sein.
• Wie oben erwähnt, besteht ein einmaliges Merkmal des Baumschalters von Fig. 4 darin, daß die einzigen Gatter, die schalten und Strom verbrauchen, die Gatter in dem sensibilisierten Pfad sind, nämlich die Gatter 100, 200, 300, 400 und 500 für den vom Signal A durchquerten Pfad. Die übrigen Gatter befinden sich gemäß den Steuersignalen entweder in einem HOCH- oder TIEF-Zustand, wodurch nur ein Bereitschaftsstrom verbraucht wird, der für NAND-Gatter in CMOS-Technologie im Mikrowattbereich liegt. In diesem einzelnen Fall mit 8 Eingängen werden 5 von insgesamt 23 Gattern geschaltet. Bei einer Matrix mit 64 Eingängen würden nur 8 von 191 Gattern schalten. Im Gegensatz dazu würden bei einer Matrix mit 84 Eingängen, die ähnlich dem Schalter in Fig. 1 angeordnet ist, 13 Gatter (einschließlich Inververtern) geschaltet werden. Es ist klar, daß die Verminderung der Logikgatter, die ein Signal durchlaufen muß, die Verzögerung und den Stromverbrauch reduziert und dadurch eine höhere Ausbreitungsgeschwindigkeit möglich macht.
• Was hierin gezeigt und beschrieben wurde, sind zwei neuartige Baumschaltermatrizen, wie in Fig. 3 und 4 gezeigt, die Verbesserungen gegenüber kerkömmlichen Breitband-Raumschaltermatrizen aufweisen, die der Matrix von Fig. 1 gleichen. Bei einer in Fig. 3 gezeigten Ausführung der vorliegenden Erfindung besitzt jeder Schaltknoten N20 ein erstes NAND-Gatter, das mit einem zweiten NAND-Gatter in Kaskade geschaltet ist, während bei dem herkömmlichen Schalter von Fig. 1 jeder Schaltknoten N2 ein NAND-Gatter besitzt, das mit einem Inverter in Kaskade geschaltet ist. Die Kaskade aus NAND-Gattern liefert vorteilhaft eine minimale Impulsverengung. Die bevorzugte Ausführung in Fig. 4 und der herkömmliche Schalter in Fig. 1 haben beide die folgenden Vorteile: (1) geringen Stromverbrauch, weil nur die Gatter in dem sensibilierten Pfad geschaltet werden, und (2) hohe Geschwindigkeit, weil jedes Gatter nur eine Last treibt. Der Schalter von Fig. 4 besitzt jedoch gegenüber dem Schalter von Fig. 1 die folgenden Vorteile: (1) ungefähr die Hälfte der Stufen liegt in dem Schaltweg, wodurch eine geringere Verzögerung, höhere Durchsatzgeschwindigkeit und der halbe Stromverbrauch erreicht werden&sub1; und (2) die Gesamtverzögerung für positive und negative Eingangsübergänge ist die gleiche, auch wenn die Anstiegs- und Abfallverzögerung der NAND-Gatter nicht gleich ist, wodurch eine Impulsverengung verhindert und eine höhere Arbeitsgeschwingigkeit erreicht wird. Obwohl der Schalter von Fig. 1 eine vereinfachte Steuerung aufweist, ist dies kein kritischer Leistungsparameter, wenn schnelle Steuerung keine Bedingung ist. Außerdem ist die Zahl der Steuerleitungen keine wesentliche Angelegenheit, da die Leitungen nur ein kleiner Teil der Chipfläche sind.
• Die erfindungsgemäßen Strukturen sind nicht auf die CMOS-Ausführung beschränkt, und die Einrichtungen zum Herstellen eines gewünschten Schaltweges gemäß den oben beschriebenen Anforderungen, die die Ausführungen von Fig. 3 und 4 begleiten, sind folglich auf andere Schalteranordnungen anwendbar, die andere Logikgatter benutzen, die für die einzelne Technologie geeignet sind. Ein Baumschalter, der aus anderen Logikgattern als NAND-Gattern aufgebaut ist, könnte z.B. eine vorteilhaftere Konstruktion sein, aber diese Ausführung fällt noch immer in den Umfang der anliegenden Ansprüche, da ein Schaltweg in der gleichen Weise wie in den anliegenden Ansprüchen und der sie begründenden Beschreibung dargelegt hergestellt wird. Da CMOS die bevorzugte Technologie für die hierin offenbarte Schaltermatrix ist, wird die Verwendung von NAND-Gattern durch die Tatsache bestimmt, daß das schnellste Gatter in CMOS das NAND-Gatter ist.
• Die Erfindung, wie durch die Ansprüche definiert, stellt eine Breitband-Baumschaltermatrix mit hoher Schaltgeschwindigkeit und sehr geringem Stromverbrauch zur Verfügug sowie eine, die gegen die Impulsverengung immun ist.

Claims (7)

1. Schaltmatrix zum Empfang von digitalen Eingangssignalen an Eingangskanälen (1-8) und zur Ausgabe eines ausgewählten dieser Signale als ein Ausgangssignal, umfassend:

eine erste Auswahlstufe mit einer Vielzahl von logischen Gattern (100), von denen jedes einen Dateneingang, der mit einem entsprechenden der Eingangskanäle verbunden ist, einen Steuereingang und eine Ausgangsleitung aufweist;

eine zweite Auswahlstufe, die in Kaskade zu der ersten Auswahlstufe angeordnet ist und eine gleiche Vielzahl von logischen Gattern (200) umfaßt, von denen jedes einen Dateneingang, der mit einer Ausgangsleitung (14) eines logischen Gatters der ersten Auswahlstufe verbunden ist, einen Steuereingang und eine Ausgangsleitung aufweist;

eine Vielzahl von kaskadierten Stufen, die logische Gatter (200, 300, 400) aufweisen, die einer Multiplex-Konfiguration angeordnet sind, um logische Signale zu empfangen und das ausgewählte Signal bereitzustellen;

wobei jedes logische Gatter (300, 400, 500) in der Vielzahl von kaskadierten Stufen eine Ausgangsleitung aufweist, sowie einen ersten Eingang, der mit einem Ausgang der logischen Gatter der vorangehenden Stufe verbunden ist und einen zweiten Eingang, der mit einem anderen Ausgang der logischen Gatter der vorangehenden Stufe verbunden ist;

eine Einrichtung zum Errichten eines gewünschten Schaltpfades in der Vielzahl von kaskadierten Stufen durch Anlegen einer geeigneten Kombination von digitalen Signalen an die Steuereingänge der logischen Gatter (100, 200) in der ersten und zweiten Auswahlstufe,

wobei nur die logischen Gatter in dem gewählten Pfad betreibbar sind, um einen Schaltvorgang durchzuführen, wodurch sich nur das ausgewählte Eingangssignal durch die Schaltmatrix ausbreiten kann.

2. Matrix nach Anspruch 1, worin die logischen Gatter (100, 200) in der ersten und zweiten Auswahlstufe NAND-Gatter sind und die logischen Gatter (300, 400, 500) in der Multiplex-Konfiguration NAND-Gatter sind.

3. Schaltmatrix zum Empfang von digitalen Eingangssignalen an Eingangskanälen (1-8) und zum Bereitstellen eines ausgewählten der Signale über einen Ausgangskanal, umfassend:

eine Vielzahl von kaskadierten Stufen, worin die erste Stufe eine Vielzahl von logischen Gattern (10) und die übrigen Stufen eine Vielzahl von Vermittlungsknoten (N20, N30, N40) umfassen, von denen jeder einen ersten Eingangsanschluß, einen zweiten Eingangsanschluß, einen Ausgangsanschluß und einen Steuereingangsanschluß aufweist und worin jeder Ausgangsanschluß einen einzelne Eingangsanschluß in einer folgenden Stufe betätigt;

wobei jedes der logischen Gatter (10) einen Dateneingang, der mit einem entsprechenden der Eingangskanäle (1-8) verbunden ist, einen Steuereingang und eine Ausgangsleitung aufweist, worin jede Ausgangsleitung den Eingangsanschluß eines einzelnen Vermittlungsknotens in einer nächsten Stufe betätigt;

der Ausgangskanal mit dem Ausgangsanschluß eines einzelnen Vermittlungsknotens (N40) in der letzten Stufe gekoppelt ist;

jeder der Vermittlungsknoten (N20, N30, N40) ein erstes logisches Gatter (20, 30, 40) umfaßt mit einem ersten Dateneingang, der mit dem ersten Eingangsanschluß des entsprechenden Vermittlungsknotens verbunden ist, einem zweiten Dateneingang, der mit dem zweiten Eingangsanschluß des entsprechenden Vermittlungsknotens verbunden ist und mit einem Ausgang;

jeder der Vermittlungsknoten weiterhin ein zweites logisches Gatter (25) aufweist, welches kaskadiert zu dem zugehörigen ersten logischen Gatter (20) angeordnet ist und einen Dateneingang, der mit dem Ausgang des zugehörigen ersten logischen Gatters verbunden ist, einen Steuereingang (24), der mit dem Steuereingangsanschluß des entsprechenden Vermittlungsknotens verbunden ist und einen Ausgang aufweist, der mit dem Ausgangsanschluß des entsprechenden Vermittlungsknotens verbunden ist, wobei der Steuereingang sich im eingeschwungenen Zustand auf einem logischen Pegel zur ständigen Freigabe des zweiten logischen Gatters befindet; und

eine Einrichtung vorgesehen ist zum Aufbau eines gewünschten Schaltpfades zwischen einem der ausgewählten Eingangskanäle (1- 8), welche das ausgewählte Eingangssignal empfangen und dem Ausgangskanal durch Anlegen einer geeigneten Kombination von Steuersignalen an den Steuereingang der logischen Gatter (10) der ersten Stufe;

wobei nur dasjenige logische Gatter der ersten Stufe und solche Vermittlungsknoten in dem gewählten Pfad bedienbar sind, um eine Vermittlung durchzuführen, wodurch sich nur das ausgewählte Eingangssignal durch die Vielzahl der kaskadierten Stufen ausbreiten kann.

4. Die Schaltmatrix nach Anspruch 3, worin jedes der logischen Gatter der ersten Stufe ein NAND-Gatter ist und jedes der ersten und zweiten logischen Gatter ein NAND-Gate ist.

5. Schaltmatrix nach Anspruch 4, weiterhin umfassend eine steuereingangssignaleinrichtung zum Bereitstellen von Steuersignalen an den Steuereingängen der logischen Gatter (10) der ersten Stufe.

6. Schaltmatrix nach Anspruch 3 oder 4, worin der logische Pegel im eingeschwungenen Zustand vom Typ "HIGH" ist.

7. Schaltmatrix nach Anspruch 5, worin die Steuereingangssignaleinrichtung weiterhin ein Schieberegister umfaßt.