DE1237363B - Arithmetisch-Logische-Einheit - Google Patents

Arithmetisch-Logische-Einheit

Info

Publication number
DE1237363B
DE1237363B DEJ27790A DEJ0027790A DE1237363B DE 1237363 B DE1237363 B DE 1237363B DE J27790 A DEJ27790 A DE J27790A DE J0027790 A DEJ0027790 A DE J0027790A DE 1237363 B DE1237363 B DE 1237363B
Authority
DE
Germany
Prior art keywords
circuit
field
circuits
character
arithmetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEJ27790A
Other languages
English (en)
Inventor
Gene Myron Amdahl
Jacob Raymond Johnson
Elaine Marie Boehm
William Porter Hanf
Charles Bertram Perkins Jun
Arthur Frederick Collins
Jack Ellis Greene
Albert Allan Magdall
John Willis Rood
Richard Joseph Carnevale
Bruce Martin Updike
Anthony Eugene Villante
Gerrit Anne Blaauw
Helmut Weber
Peter Calingaert
Richard Paul Case
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1237363B publication Critical patent/DE1237363B/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • G06F7/575—Basic arithmetic logic units, i.e. devices selectable to perform either addition, subtraction or one of several logical operations, using, at least partially, the same circuitry
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12—Digital output to print unit, e.g. line printer, chain printer
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F40/00—Handling natural language data
    • G06F40/10—Text processing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/226—Microinstruction function, e.g. input/output microinstruction; diagnostic microinstruction; microinstruction format
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/262—Arrangements for next microinstruction selection
    • G06F9/264—Microinstruction selection based on results of processing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G06F9/30014—Arithmetic instructions with variable precision
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G06F9/30038—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations using a mask
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
    • G06F9/30058—Conditional branch instructions
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30094—Condition code generation, e.g. Carry, Zero flag
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
    • G06F2207/3804—Details
    • G06F2207/3808—Details concerning the type of numbers or the way they are handled
    • G06F2207/3856—Operand swapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Computational Linguistics (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Executing Machine-Instructions (AREA)
  • Document Processing Apparatus (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Debugging And Monitoring (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Bus Control (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. Cl.:
G06f
Deutsche Kl.: 42 m3 - 7/50
Nummer: 1237 363
Aktenzeichen: J 27790IX c/42 m3
Anmeldetag: 27. März 1965
Auslegetag: 23. März 1967
Es ist bekannt, Operanden in elektronischen Datenverarbeitungsmaschinen, die gewöhnlich von Speicherregistern entnommen werden, in einer sogenannten Arithmetisch-Logischen-Einheit zu verarbeiten. Zwei Hauptarten des Betriebs sind im allgemeinen möglich. Eine arithmetische Operation, in welcher die Operanden als Zahlen behandelt werden und nach einer der vier Regeln der Arithmetik verarbeitet werden, oder eine logische Operation, in welcher die Operanden einfach als Zustände be- ίο trachtet werden, für welche spezielle logische Verbindungen gesucht werden. Im allgemeinen wird ein Operand in einer Maschine als eine Gruppe von Binärsignalen dargestellt. Eine logische Operation besteht darin, eine vorherbestimmte Beziehung zwisehen einem Paar binärer Signale der gleichen Stelle herzustellen und jede Stelle des Ergebnisses abhängig davon zu bilden, ob die fragliche Beziehung zwischen den Signalen in den Operanden besteht oder nicht. So wird z. B. die logische Operation »Und« wie folgend definiert: Wenn binäre Signale einer Stelle der Operanden beide eine binäre »1« darstellen, dann ist in der entsprechenden Stelle des Ergebnisses ein Signal, das eine binäre »1« darstellt; wenn wenigstens eines der binären Signale gleicher Stelle eine binäre »0« darstellt, dann muß auch in der entsprechenden Stelle des Resultates ein Signal enthalten sein, das eine binäre »0« darstellt.
Es ist bekannt, die Arithmetisch-Logische-Einheit einer Datenverarbeitungsmaschine aus zwei gesonderten Teilen zu bilden, von denen der eine die arithmetischen und der andere die logischen Operationen ausführt. Bei dieser Ausführung ist es von Nachteil, daß die Operanden zu zwei getrennten Einheiten geführt werden müssen, wodurch sich der Steueraufwand insbesondere bei parallel arbeitenden Maschinen beträchtlich erhöht.
Es ist auch schon eine Rechenvorrichtung mit einem rein logischen Rechenwerk bekanntgeworden, das einen mehr oder weniger großen Aufwand an logisehen Grundverknüpfungsschaltungen aufweist und auch zur Ausführung binärer arithmetischer Operationen dienen kann, indem die zu verknüpfenden Operanden und bereits gebildete Teilresultate mehrmals dem logischen Rechenwerk in Übereinstimmung mit einem entsprechenden Programm zugeführt werden. Es wird bei dieser Anordnung viel Zeit zur Ausführung arithmetischer Operationen benötigt.
Es ist ferner eine kombinierte Arithmetisch-Logische-Recheneinheit vorgeschlagen worden, die aus einem zweistufigen Rechenwerk besteht, bei dem nur die zweite Stufe steuerbar ist, während die erste Stufe Arithmetisch-Logische-Einheit
Anmelder:
International Business Machines Corporation,
Armonk, N. Y. (V. St. A.)
Vertreter:
Dipl.-Ing. H. E. Böhmer, Patentanwalt,
Böblingen, Sindelfinger Str. 49
Als Erfinder benannt:
Gene Myron Amdahl, Saratoga, Calif.;
Jacob Raymond Johnson,
Peter Calingaert,
Richard Paul Case, Poughkeepsie, N. Y.;
Elaine Marie Boehm, Wappingers Falls, N. Y.;
William Porter Hanf, Endicott, N. Y.;
Charles Bertram Perkins jun., Endwell, N. Y.;
Arthur Frederick Collins,
Jack Ellis Greene,
Albert Allan Magdall,
John Willis Rood, Vestal, N. Y.;
Richard Joseph Carnevale,
Bruce Martin Updike, Endwell, N. Y.;
Anthony Eugene Villante, Binghamton, N. Y.;
Gerrit Anne Blaauw, Poughkeepsie, N. Y.;
Helmut Weber, Vestal, N. Y. (V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 6. April 1964 (357 372)
stereotype Hilfsgrößen bildet, aus denen sich die gewünschten Funktionen in der durch Steuerleitungen beeinflußten zweiten Stufe ableiten lassen. Beim Betrieb der Einheit als arithmetisches Rechenwerk werden die Überträge aus der nächstniedrigeren Wertstelle nur der zweiten Stufe zugeführt und in dieser verarbeitet. Ein derartiger Aufbau erfordert einen erheblichen Aufwand, da bei jeder Verknüpfungsoperation parallel auch alle Hilfsgrößen für die übrigen von der Anordnung ausführbaren Operationen erzeugt werden müssen.
Als Aufgabe vorliegender Erfindung wird es angesehen, eine verbesserte Arithmetisch-Logische-Einheit
709 520/191
anzugeben, die die Nachteile der bekannten Einrichtungen vermeidet und eine fehlergesicherte Ableitung sowohl der arithmetischen als auch der logischen Resultate in einem einzigen Operandendurchlauf gestattet. Gemäß der Erfindung wird dies dadurch erreicht, daß der erste Schaltungsteil aus den Operandenziffern (A, B) und deren Komplementen (Ä, "B) einerseits in Verbindung mit einer Und-Steuerkomponente (LM) und einer Addition-Exklusives Oder-Steuerkonmponente (N) nach der Beziehung
HE + HBLM + AELM + ABN
oder deren Äquivalente ein Zwischenresultatsignal (Sz) und andererseits in Verbindung mit den Kornplementen der Und-Steuerkomponente und der Addition-Exklusives Oder-Steuerkomponente nach der Beziehung
ABLM + ABLM + ABN
20
oder deren Äquivalente ein Komplementzwischenresultatsignal (Sz) erzeugt und daß der zweite Schaltungsteil aus den Übertragssignalen (ü, ü) von der nächstniedrigen Stelle und den Zwischenresultatsignalen (Sz, Sz) einerseits nach den Beziehungen
US + SÜ und SÜ + US
oder deren Äquivalente Endresultatsignale (S, S) und andererseits in Verbindung mit einem bei logischen Operationen zugeführten Übertragsblockiersignai (Verbindung) und dessen bei arithmetischen Operationen zugeführten Komplement sowie den Operanden und Operandenkomplementen des ersten Schaltungsteiles nach den Beziehungen
US + AB + Verbindung
35
US Verbindung + AB Verbindung
oder deren Äquivalente Übertragssignale (Oh, TJh) für die nächsthöhere Stelle erzeugt bzw. im Falle der logischen Operationen sperrt.
Die Erfindung soll nun an Hand eines Ausführungsbeispieles unter Bezugnahme auf die Zeichnungen beschrieben werden.
F i g. 1 zeigt die Gesamtanordnung der Operandenregister und der Arithmetisch-Logischen-Einheit einer Datenverarbeitungsanlage;
Fig. 2a und 2b zeigen die Schaltungsteile, weiche zur Komplementierung dienen und in denen bei der Verarbeitung von Dezimalzahlen vor der eigentlichen Addition sechs addiert wird;
Fig. 3 zeigt einen Teil der Arithmetisch-Logischen-Einheit zur Verarbeitung einer Binärstelle;
Fig. 4a bis 4c zeigen die Dezimalkorrekturschaltungen und einen Teil der Fehlerprüfschaltung der Arithmetisch-Logischen-Einheit;
Fig. 5 zeigt den Rest der Fehlerprüfschaltung der Arithmetisch-Logischen-Einheit.
In der dem Ausführungsbeispiel zugrunde liegenden Datenverarbeitungsanlage besteht ein Operand im allgemeinen aus zweiunddreißig Bits, während die Arithmetisch-Logische Einheit, die nachfolgend beschrieben wird, nur acht Biteingänge aufweist. Dies bedeutet, daß eine Steuerschaltung notwendig ist, um einen Operanden 8-bitweise in sogenannten Byts nacheinander in die Eingaberegister zu bringen. Diese Schaltungsteile stellen keinen Teil der Erfindung dar und werden deshalb nicht beschrieben. Die Inhalte der Eingaberegister werden mit A- und B-Operand bezeichnet. Die Länge der zu verarbeitenden Operanden muß aber nicht auf die Stellenzahl beschränkt sein, die in einem Gang durch die Arithmetisch-Logische-Einheit verarbeitet werden kann.
Jeder 8-Bit-Operand kann als achtstellige Binärzahl behandelt werden, wenn eine Operation im Binärmodus durchgeführt werden soll, oder als eine zweistellige binärcodierte Dezimalzahl, wenn die auszuführende Operation eine Operation im Dezimalmodus ist. Im Dezimalmodus wird jede Dezimalzahl im 8-4-2-1-Code durch vier aufeinanderfolgende Bits dargestellt.
Die Arithmetisch-Logische-Einheit (ALE) besteht aus drei Abschnitten: einer Verknüpfungsschaltung 1, in welcher die Operationen durchgeführt werden, einer Schaltung 2, in welcher der S-Operand komplementiert werden kann und/oder in welcher sechs addiert werden kann, wenn die Operation im Dezimalmodus durchgeführt wird, und schließlich einer Korrekturschaltung 3, die nachfolgend beschrieben wird. Das Ergebnis wird in echter und komplementärer Form geliefert. In der Fehlerprüfschaltung 4 wird geprüft, ob die zwei Formen des Ergebnisses komplementär sind.
Vor einer Operation werden die Operanden in das ^-Register 5 und in das J5-Register 6 gebracht. Wenn eine Subtraktion ausgeführt werden soll, wird der Subtrahend in das .B-Register 6 gebracht. Alle Übertragungen zwischen den Registern und der ALE werden parallel ausgeführt. In F i g. 1, in der einzelne Bitleitungen nicht gesondert dargestellt sind, ist neben den Leitungen die Zahl der Bits, die übertragen werden, angeschrieben.
Der Operand im .^-Register kann der Verknüpfungsschaltung 1 auf eine der folgenden Arten zugeführt werden:
a) unverändert,
b) teilweise unterdrückt, d. h. ohne die vier hohen oder die vier niederen Bits des Operanden,
c) derart, daß die vier hohen Bits mit den vier niederen Bits vertauscht sind, wobei die relative Ordnung der Inhalte jeder Gruppe von vier Bits die gleiche bleibt und
d) in einer Kombination von b) und c).
Diese Operationen werden unter der Steuerung der Eingangssignale »Tor A gerade« zu den Torschaltungen 7, »Tor A überkreuzt« zu den Torschaltungen 8, »Tor A hoch« zu den Torschaltungen 9 und »Tor A niedrig« zu den Torschaltungen 10 ausgelöst. F i g. 1 zeigt die Torschaltungen schematisch; für jedes Bit des Operanden A ist in Wirklichkeit ein Tor vorgesehen, das durch das zugeordnete Signal gesteuert wird. Somit bestehen die Torschaltungen 7 in Wirklichkeit aus acht Toren, die alle durch das Signal »Tor A gerade« geöffnet werden. Die Torschaltung 8 ist von gleichem Aufbau wie die Torschaltung?, die Überkreuzung wird durch Überkreuzen der Verbindungen zwischen den Eingangsund Ausgangsklemmen erreicht. Die Signale, die notwendig sind, um jede der oben angeführten Operationen A bis D durchzuführen, sind leicht aus F i g. 1 ableitbar. Sollen beispielsweise die vier niedrigstel-
5 6
ligen Bits des Operanden A unterdrückt werden und 216, 218 und 219; B 4 den Und-Schaltungen 217 die vier hohen Bits zu den niedrigen Stellen über- und 221 und schließlich ~E~4~ den Und-Schaltungen tragen werden, so sind die Steuersignale, die zuzu- 215, 216 und 222. Die Steuersignale werden folgenführen sind, »Tor A überkreuzt« und »Tor A niedrig«. den Schaltelementen der Fig. 2a zugeführt: »Echt«
Die Fig. 2a und 2b zeigen die Komplementie- 5 den Und-Schaltungen 200, 202, 205 und 207; rungs- und die Schaltung zur Addition von sechs »Komp« den Und-Schaltungen 201, 203, 204 und für die vier niederstelligen Bits des Operanden B. 208; »Hex« den Und-Schaltungen 205 und 207 und Beim Betrieb mit Dezimalzahlen, deren einzelne »Dez« den Und-Schaltungen 206 und 209. Den Stellen im 8-4-2-1-Binärcode dargestellt sind, muß Schaltelementen der Fig. 2 b werden folgende Steuerberücksichtigt werden, daß die Binärzahlen im Modul xo signale zugeführt: »Echt« den Und-Schaltungen 210, sechszehn dargestellt sind. Ein Übertrag von einer 213, 215, 216, 217, 220, 221, 223 und 224; »Komp« Dezimalstelle zu der nächsten wird nur auftreten, den Und-Schaltungen 211, 214, 218 und 222; »Hex« wenn die Summe der Dezimalzahlen fünfzehn über- den Und-Schaltungen 210, 215 und 217 und »Dez« schreitet. Um Fehler zu vermeiden, die in höheren den Und-Schaltungen 212, 219, 223 und 224. Dezimalstellen auftreten können, wenn ein »Über- 15 Der Inverter 233 gibt das Signal Ε/Κ Έ7, der Intragein«-Signal fehlt, wird zu jeder Dezimalziffer verier 234 das Signal E/K Bl, der Inverter 235 das einer der Operanden sechs addiert, ehe die Operation Signal E/K B 6, der Inverter 236 das Signal E/K Z?6, ausgeführt wird. Nach der Operation wird jeweils der Inverter 237 das Signal E/K B S, der Inverter sechs von den Dezimalstellen des Ergebnisses subtra- 238 das Signal Ε/Κ ΉΊ5, der Inverter 239 das Signal Wert, welche keinen Übertrag erzeugen. Die der 20 E/K B 4 und schließlich der Inverter 240 das Signal Schaltung gemäß Fig. 2a und 2b zugeführten Si- Ε/ΚΈΆ ab.
gnale sind folgende: Datensignale in echter und Um die Zeichnung verständlich zu machen, soll komplementärer Form vom .B-Register; ein »Echt«- erläutert werden, wie das Ausgangssignal E/K B 5 Signal, welches bewirkt, daß der S-Operand unver- erzeugt wird. Das Ausgangssignal E/KB5 ist das ändert zur Verknüpfungsschaltung 1 hindurchge- as Ausgangssignal des Inverters 237. Dieses Signal ist lassen wird; ein »Komplement«-Signal, welches be- dann vorhanden, wenn die Oder-Schaltung 229, die wirkt, daß jede Stelle des 5-Operanden komple- mit den Ausgängen der Und-Schaltungen 210 bis 213 mentiert wird, um z. B. eine Subtraktion auszuführen; verbunden ist, kein Ausgangssignal erzeugt. Den ein »Hex«-Signal (hexa dezimal) bewirkt, daß die Und-Schaltungen 210 bis 213 werden Eingangs-ALE im Binärmodus betrieben wird, und das »Dez«- 30 signale zugeführt, die anzeigen, wann das Ausgangs-Signal (dezimal), was bewirkt, daß die ALE im signal Ε/Κ Ή~5 erzeugt werden soll. Die Und-Schal-Dezimalmodus betrieben wird. Wenn das Signal tung 210 gibt ein Signal ab, wenn die ALE im Binär- »Dez« zugeführt wird, werden binäre Einsen in die modus arbeiten soll, wenn der Operand B unkomple-StellenS6 und 55 eingeführt; das ist die binäre mentiert zur Verknüpfungsschaltung 1 hmdurch-Darstellung der Zahl sechs. 35 gelassen werden soll und wenn das Bit B 5 im
Die Schaltungen der Fig. 2a und 2b enthalten 5-Register »0« ist. Die Und-Schaltung 211 gibt ein Und-Schaltungen 200 bis 224, Oder-Schaltungen 225 Ausgangssignal ab, wenn das Bit 5 5 »1« ist, aber der bis 232 und Inverter 233 bis 240. Die Und-Schal- Operand B komplementiert wird. Die Und-Schaltung tungen sind in Gruppen angeordnet, die Ausgänge 212 gibt ein Ausgangssignal ab, wenn das Bit B 5 jeder Gruppe werden in einer Oder-Schaltung ver- 40 »1« ist und das Bit B 6 (nächstniedere Stelle) »0« ist einigt und danach einem Inverter zugeführt. Die und wenn die ALE im Dezimalmodus arbeiten soll. Und-Schaltungen 200 und 201 sind über die Oder- Die Und-Schaltung 213 gibt ein Ausgangssignal ab, Schaltung 225 mit dem Inverter 233 verbunden. Die wenn das Bit .B 5 »0«, das Bit B 6 »1« ist und der Und-Schaltungen202 und 203 sind über die Oder- Operands unkomplementiert zur Verknüpfungs-Schaltung 226 mit dem Inverter 234 verbunden. An 45 schaltung 1 hindurchgelassen werden soll, die Und-Schaltungen 204, 205 und 206 ist über die Die F i g. 3 zeigt den Teil der Verknüpfungsschal-Oder-Schaltung 227 der Inverter 235 angeschaltet. tungl, welcher die Bits A 4 und B 4 zusammen mit Die Und-Schaltungen 207, 208 und 209 sind über einem Übertrag aus der nächstniederen Stelle verdie Oder-Schaltung 228 mit dem Inverter 236 ver- arbeitet, um ein »Summe 4«-Bit und ein Übertragsbit bunden. Die Und-Schaltungen 210, 211, 212 und 213 50 »Übertrag 4« in echter und komplementärer Form sind über die Oder-Schaltung 229 mit dem Inverter zu erzeugen. Die Schaltung der F i g. 3 ist in der 237 verbunden. Die Und-Schaltungen 214, 215 und Lage, die Addition oder eine der drei logischen 216 sind über die Oder-Schaltung 230 an den In- Operationen Und, Oder oder Exklusiv-Oder durchverter 238 angeschaltet. Die Ausgänge der Und- zuführen, was durch die Steuersignale LM, TM, N, 27 Schaltungen 217, 218, 219 und 220 sind in der 55 und »Verbindung«, »Verbindung« gesteuert wird. Oder-Schaltung 231 vereinigt, dessen Ausgang mit Da die Subtraktion in der ALE durch komplemendem Inverter 239 verbunden ist. Schließlich sind die täre Addition durchgeführt wird, ist es notwendig, Und-Schaltungen 221, 222, 223 und 224 über die daß die Verknüpfungsschaltung 1 die Addition aus-Oder-Schaltung 232 mit dem Inverter 240 verbunden. führen kann. Ein Unterschied zwischen den zwei Die Datensignale werden folgenden Und-Schal- 60 Operationen besteht nur darin, daß ein Übertrag in tungen zugeführt: B 7 den Und-Schaltungen 200 und die niedrigste Stelle der Verknüpfungsschaltung ein-202, ΖΓ7 den Und-Schaltungen 201 und 203; B 6 den gegeben wird, wenn eine Subtraktion ausgeführt Und-Schaltungen 204 und 207 in Fig. 2a und den werden soll.
Und-Schaltungen 213, 220 und 224 in Fig. 2b; Ζ?δ Die logischen Operationen sind Operationen für
den Und-Schaltungen 205, 206, 208 und 209 in 65 gleichstellige Bits der zwei Operanden (hier mit a
Fig. 2a und den Und-Schaltungen212, 216 und und b bezeichnet), aus denen Summenbits der glei-
219 in F i g. 2 b; B 5 den Und-Schaltungen 211, 214, chen Stelle (hier s genannt) erzeugt werden. Die logi-
220 und 223; Z?5 den Und-Schaltungen 210, 213, sehen Funktionen werden wie folgt definiert: »Und«:
7 8
Wenn, und nur wenn« und b beide binäre Einsen ser Und-Schaltung wird im Inverter323 invertiert, sind, dann ist es eine binäre »1«. »Oder«: Wenn α so daß das Ausgangssignal des Inverters 323 sich auf oder b oder beide binäre Einsen sind, dann ist s eine niedrigem Potential befindet. Keiner der Eingänge binäre »1«, wenn α und b beide »0« sind, dann ist s der Oder-Schaltung 316 führt ein Signal, so daß der »0«. »Exklusiv Oder«: Wenn α oder b, aber nicht 5 Ausgang des Inverters 322 auf hohem Potential ist. beide binäre Einsen sind, dann ist s eine binäre »1«. Wenn ein »Übertragein«-Signal (Ü = 1, ü = 0) vorWenn α oder b beide binäre Einsen sind oder beide handen ist, gibt die Und-Schaltung 308 ein Ausgangsbinäre Nullen, dann ist s »0«. Die Steuersignale, die signal ab, so daß sich der Ausgang »Summe 4« auf zur Ausführung jeder Operation notwendig sind, niedrigem Potential befindet. Weder die Und-Schalsind die folgenden: io tung 310 noch die Und-Schaltung 311 geben Ausgangssignale ab, so daß der »Summe ^«-Ausgang sich
Addition Verbindung, TM, N auf hohem Potential befindet. Weder die Und-Schal-
Und Verbindung, LM, Ή tung 312 noch die Und-Schaltung 313 geben ein
Oder . . . Verbindung, TM, Ή Ausgangssignal ab, so daß sich der Ausgang »Über-
Exkulsiv Oder Verbindung, TM, N *5 trag 4« vom Inverter 326 auf hohem Potential be-
6 findet. Schließlich gibt die Und-Schaltung 314 ein
Der 5-Operand kann vor jeder Operation komple- Si8nal ab' um das »Übertrag 4«-Signal zu unter-
mentiert werden. Die Schaltung der Fig. 3 enthält drücken. Wenn kein »Übertragem«-Signal (CT = O,
Und-Schaltungen301 bis 315, Oder-Schaltungen 316 ü = 1) vorhanden ist, geben die Und-Schaltungen
bis 321 und Inverter 322 bis 327. Die Schaltung er- ™ 311 und 312 Ausgangssignale ab und unterdrucken
hält als Eingangssignale die Datensignale E/KB4, die Signale »Summe"?« und »Übertrag 4«. Es wer-
Ε/ΚΉΆ, A4,~M,Ü und ü sowie die obenerwähn- den somit die Signale »Summe 4« und »übertrag 4«
ten Steuersignale. Die Und-Schaltungen 301 bis 304 erzeugt,
sind über die Oder-Schaltung 316 mit dem Inverter Uncj
322 verbunden. Die Ausgänge der Und-Schaltungen as
305 bis 307 sind in der Oder-Schaltung 317 zusam- Die Und-Schaltung 303 wird durch die Signale LM, mengefaßt, deren Ausgang mit dem Inverter 323 ver- A 4 und Ε/Κ ΉΆ eingeschaltet. Der Ausgang des bunden ist. Die Und-Schaltungen 308 und 309 sind Inverters 322 ist deshalb auf niedrigem Potential, über die Oder-Schaltung 318 mit dem Inverter 324 während der des Inverters 323 sich auf hohem Potenverbunden. Die Und-Schaltungen 310 und 311 sind 3° tial befindet, weil keine der Und-Schaltungen 305 bis über die Oder-Schaltung 319 mit dem Eingang des 307 eingeschaltet ist, um ein Eingangssignal für die Inverters 325 verbunden. Die Ausgänge der Und- Oder-Schaltung 317 zu erzeugen. Das Signal »VerSchaltungen 312 und 313 sind über die Oder-Schal- bindung« wird direkt der Oder-Schaltung 320 zugetung 320 mit dem Inverter 326 verbunden, schließlich führt, wodurch das Signal »Übertrag 4« unterdrückt sind die Und-Schaltungen 314 und 315 über die 35 wird. Da das Signal »Verbindung« den gleichen Oder-Schaltung 321 mit dem Inverter 327 verknüpft. Effekt auf die nächstniedere Stelle der Verknüpfungs-Das E/K B 4-Signal wird den Und-Schaltungen schaltung hat, wird der Übertrag Ü = 0, ü = 1 sein. 302, 304, 305, 307 und 315 zugeführt. Das Signal Die Und-Schaltung 309 wird durch ü und den Aus- Ε/ΚΉΆ wird je einem Eingang der Und-Schaltungen gang des Inverters 323 eingeschaltet. Als Ausgänge 301,303,313 und 306 zugeführt. Das Signal A 4 wird 40 erscheinen die Signale »Summe 4~« und »übertrag 4«. den Und-Schaltungen 303, 304, 306, 307 und 315
zugeführt. Das Signal ΡΓ4" ist mit je einem Eingang Oder
der Und-Schaltungen 301, 302, 313 und 305 verbunden. Das Signal Ü bildet jeweils einen Eingang Da das Steuersignal »Verbindung« vorhanden ist, der Und-Schaltungen 308, 310 und 314. Das Si- 45 wird das Signal »Übertrag 4« unterdrückt, und am gnal ü wird den Und-Schaltungen 309, 311 und 312 Ausgang erscheint das Signal »übertrag 4«, wie oben zugeführt, die Steuersignale werden wie folgt züge- an Hand der Und-Operation schon erläutert. Die führt: LM den Und-Schaltungen 302 und 303; TM Und-Schaltung 306 wird durch die Signale TM, A 4 den Und-Schaltungen305 und 306; N der Und- und Ε/ΚΉ4 eingeschaltet, der Ausgang des Inver-Schaltung 304; 77 der Und-Schaltung 307; Verbin- 50 ters 323 ist deshalb auf niedrigem Potential. Da keine dung der Oder-Schaltung 320; Verbindung den Und- der Und-Schaltungen 301 bis 304 eingeschaltet ist, ist Schaltungen 314 und 315. der Ausgang des Inverters 322 auf hohem Potential. Der Ausgang des Inverters 322 ist mit je einem Die Und-Schaltung 311 wird durch ü und das AusEingang der Und-Schaltungen 308, 311, 312 und 314 gangssignal des Inverters 322 eingeschaltet. Als Ausverbunden; der Ausgang des Inverters 323 ist mit je 55 gangssignale erscheinen »Summe4« und »übertrag 4«. einem Eingang der Und-Schaltungen309 und 310 t1 . n,
verbunden. Der Inverter 324 erzeugt das Ausgangs- txklusiv Oder
signal »Summe 4«, der Inverter 325 erzeugt ein Aus- Diese Operation ist gleich der Oder-Operation, gangssignal »Summe 4"«, der Inverter 326 ein Aus- wenn Eingangsbedingungen vorliegen, wie sie oben gangssignal »Übertrag 4« und der Inverter 327 ein 60 beschrieben sind. »Summe 4«- und »übertrag 4«- Ausgangssignal »übertrag 4«. Signale werden erzeugt.
Die Operation wird an Hand des Ausführungsbei- Die Exklusiv-Oder-Operation ist jedoch verschie-
spiels A4 = 1, 54 = 0 beschrieben; damit sind den von der Oder-Operation, wenn A4 = B4 = 1.
~Ä4~ — 0 und 2?3 = 1. In einer Oder-Operation mit dem Steuersignal "N wird
65 die Und-Schaltung 307 eingeschaltet, was zu der Er-
Addition zeugung eines Ausgangssignals »Summe 4« führt. In
Der Und-Schaltung 306 werden die Signale TM, einer Exklusiv-Oder-Operation hingegen mit dem
A 4 und Ε/Κ Έ4~ zugeführt. Das Ausgangssignal die- Steuersignal N wird die Und-Schaltung 304 einge-
schaltet, wodurch ein Ausgangssignal »
erzeugt wird.
Die Fig. 4a, 4b und 4c zeigen die Schaltungen zur Dezimalkorrektur, die Ausgangsschaltung und einen Teil der Fehlerprüfschaltung, nämlich die für die vier niedrigen Bits »Summe 4« bis »Summe 7« des Ergebnisses. Da eine dezimale Korrektur an jeder Dezimalstelle, die aus vier Bits besteht, durchgeführt wird, wird die Dezimalkorrektur für die vier höheren Stellen in der gleichen Weise ausgeführt und hier nicht beschrieben. Wie bereits erwähnt, wird, wenn am Ende der Dezimaladdition (oder Subtraktion durch komplementäre Addition) kein Übertrag von der höchsten Binärstelle der binärcodierten Dezimalsumme vorhanden ist, sechs von der Dezimalsumme subtrahiert. Diese Bedingung wird der in den F i g. 4 a bis 4 c dargestellten Schaltung durch die Anwesenheit des Signals »übertrag 4« definiert.
Die Schaltung der F i g. 4 a bis 4 c enthält die Und-Schaltungen 401 bis 419, die Oder-Schaltungen 420 bis 425 und die Exklusiv-Oder-Schaltungen 426 bis 429. Die Und-Schaltungen 401 bis 403 sind mit der Oder-Schaltung 420, die Und-Schaltungen 404 bis 406 mit der Oder-Schaltung 421, die Und-Schaltungen 407 bis 410 mit der Oder-Schaltung 422, die Und-Schaltungen 411 bis 414 mit der Oder-Schaltung 423, die Und-Schaltungen 415 bis 417 mit der Oder-Schaltung 424 und die Und-Schaltungen 418 und 419 mit der Oder-Schaltung 425 verbunden.
Die Ausgänge der Verknüpfungsschaltung 1 sind wie folgt verbunden: »Summe 7« und »Summe 7« direkt mit dem Ausgang, »Summe 5« mit den Und-Schaltungen 401, 402, 404 und 409, »Summe 6« mit den Und-Schaltungen 403, 405, 406, 410, 413 und
416, »Summe 5« mit den Und-Schaltungen 407, 408, 409, 413 und 416, »Summe 5« mit den Und-Schaltungen 410, 411, 412 und 414, »Summe 4« mit den Und-Schaltungen 415, 416 und 417, »Summe <?« mit der Und-Schaltung 418 und der Oder-Schaltung 425. Die Steuersignale werden wie folgt zugeführt: »Übertrag 4« den Und-Schaltungen 402, 406, 408, 412 und
417, »übertrag 4« den Und-Schaltungen 403, 404, 409, 410, 413, 418 und 419, »Hex« wird den Und-Schaltungen 401, 405, 407, 411 und 415 zugeführt, »Dez« den Und-Schaltungen 403, 404^410, 413, 418 und 419, die »Summe 7»- und »Summe 7«-Leitungen bilden Eingänge der Exklusiv-Oder-Schaltung 426.
Die Oder-Schaltungen 421, 422 und 424 erzeugen jeweils die Ausgangssignale des S 6, S 5 und S 4. Die Oder-Schaltungen 420, 423 und 425 erzeugen jeweils Ausgangssignale 55, 55 und 34". Die Oder-Schaltungen 420 und 421 sind mit den Eingängen der Exklusiv-Oder-Schaltung 427 verbunden. Die Oder-Schaltungen 422 und 423 bilden die Eingänge der Exklusiv-Oder-Schaltung 428. Die Oder-Schaltungen 427 und 425 sind mit den Eingängen der Exklusiv-Oder-Schaltung 429 verbunden.
Die Exklusiv-Oder-Schaltungen 426 bis 429 erzeugen die Eingangssignale Vl, V6, V5 und V 4 für die Fehlerprüfschaltung, die in F i g. 5 dargestellt ist.
Es ist klar, daß die niedrigste Summenstelle durch die Subtraktion von sechs (0110) vom Ausgang der Verknüpfungsschaltung 1 unbeeinflußt bleibt. Die Signale »Summe 7« und »Summe 7« benötigen deshalb keine Korrektur und werden, wie F i g. 4 a zeigt, direkt zum Ausgang und zu der Fehlerprüfschaltung geführt. Wenn die höchste Stelle »0« ist, wird an dieser Stelle eine »1« erzeugt, wenn keine Korrektur durchgeführt wird. Die Leitung »Summe 4"« ist deshalb direkt mit der Oder-Schaltung425 in Fig. 4c verbunden.
Es gibt zwei Fälle in welchen der Ausgang der Verknüpfungsschaltung 1 unverändert bleibt: Wenn die ALE im Binärmodus arbeitet, was durch das Hex-Signal ausgelöst wird, und wenn ein Übertrag von der höchsten Binärstelle der binärcodierten Dezimalzahl erzeugt wird, was durch die Anwesenheit des »Übertrag 4«-Signals angezeigt wird. Der erste Zustand wird durch die Und-Schaltungen 401, 405, 407, 411 und 415 erzeugt. Der zweite Zustand wird durch die Und-Schaltungen 402, 406, 408, 412 und 417 erzeugt.
Die zweitniedrigste Ziffernstelle wird invertiert, wenn sechs vom Ausgang der Verknüpfungsschaltung subtrahiert wird. Dies wird in der Schaltung gemäß Fig. 4a durch die Und-Schaltungen403 und 404 bewirkt. Wenn die drittniedrigste Stelle »1« ist, so bleibt sie nach der Korrektur nur unverändert, wenn die nächstniedere Stelle »0« ist. Die einzigen bekannten Fälle sind 1100 und 1101, die nach der Korrektur zu 0110 bzw. Olli werden. Dies wird durch die Und-Schaltung 409 bewirkt.
Wenn die drittniedrigste Stelle »0« ist, wird sie nach der Korrektur nur »1«, wenn die nächstniedrige Stelle »1« ist. Die einzigen möglichen Fälle sind 1010 und 1011, die nach der Korrektur zu 0100 bzw. 0101 werden. Dies wird durch die Und-Schaltung 410 bewirkt. Es ist notwendig, die Operationen der Und-Schaltung 410 zu unterdrücken, wenn die ALE im Binärmodus arbeitet, so daß ein »Dez«-Eingang erforderlich ist, um sie einzuschalten. Die Einschaltung der Und-Schaltung 409 kann die Richtigkeit des Ergebnisses nicht beeinflussen, wenn die ALE im Binärmodus arbeitet. Ähnliche Betrachtungen wie die oben angeführten, bestimmen die Eingänge zu den Und-Schaltungen 413 und 414, aber es erscheint nicht notwendig, sie im einzelnen zu beschreiben, weil sie bei der Betrachtung der Fig. 4b klar werden. Die höchste Binärstelle bleibt, wenn sie eine »1« ist, nur dann unverändert, wenn die zwei nächstniederen Stellen beide »1« sind. Wenn eine ,davon »0« ist, dann wird auch die höchste Stelle»Ö« sein. Diese Bedingungen werden durch die Und-Schaltungen 416, 418 und 419 der Fig. 4c geschaffen.
Jedes Zeichen des Ergebnisses wird in echter und komplementärer Form dargestellt, und jedes entsprechende Paar von Ausgangsleitungen wird einer Exklusiv-Oder-Schaltung zugeführt. Die F i g. 4 a bis 4 c zeigen die Exklusiv-Oder-Schaltungen 426 bis 429, die den vier niedrigsten Stellen des Ergebnisses zugeordnet sind. Die Ausgänge aller Exklusiv-Oder-Schaltungen werden als Eingänge einer Und-Schaltung 51 (F i g. 5) zugeführt. Da eine Exklusiv-Oder-Schaltung nur dann ein Ausgangssignal abgibt, wenn ihre Eingänge komplementär sind, erzeugt die Und-Schaltung 51 ein ALE-Prüfsignal, nur wenn jedes Paar von Ausgängen der dezimalen Korrekturschaltung der F i g. 4 a bis 4 c komplementär ist. Ist dies nicht der Fall, so ist der Ausgang des Inverters 52 auf hohem Potential, und ein ALE-Fehlersignal wird erzeugt.

Claims (5)

Patentansprüche:
1. Arithmetisch-Logische-Einheit zur wahlweisen Ausführung binärer arithmetischer und logischer Operationen (Addition, Subtraktion,
709 520/191
Und, Oder, Exklusives Oder) mit Hilfe von zwei aufeinanderfolgenden Schaltungsteilen, von denen der erste Zwischenwerte bildet, die im zweiten Schaltungsteil mit den Übertragen aus der nächstniedrigeren Wertstelle verarbeitet werden, dadurch gekennzeichnet, daß der erste Schaltungsteil aus den Operandenziffern (A, B) und deren Komplementen (Ä, Έ) einerseits in Verbindung mit einer Und-Steuerkomponente (LM) und einer Addition-Exklusives-Oder-Steuerkomponente (N) nach der Beziehung
Zi? + HBLM + ÄBLM + ABN
oder deren Äquivalente ein Zwischenresultatsignal (5z) und andererseits in Verbindung mit den Komplementen der Und-Steuerkomponente und der Addition-Exklusives-Oder-Steuerkomponente nach der Beziehung
+ ΑΉΣΜ + ABN
oder deren Äquivalente ein Komplementzwischenresultatsignal (Si) erzeugt und daß der zweite Schaltungsteil aus den Übertragssignalen (ü, ü) von der nächstniedrigen Stelle und den Zwischenresulatsignalen (Sz, Si) einerseits nach den Beziehungen
US+StT und SÜ+~ÜS
oder deren Äquivalente Endresultatsignale (5, S) und andererseits in Verbindung mit einem bei logischen Operationen zugeführten Übertragsblockiersignal (Verbindung) und dessen bei arithmetischen Operationen zugeführten Komplement sowie den Operanden und Operandenkomplementen des ersten Schaltungsteils nach den Beziehungen
US +AB + Verbindung
US Verbindung + AB Verbindung
oder deren Äquivalente Übertragssignale (ph, Uli) für die nächsthöhere Stelle erzeugt bzw. im Falle der logischen Operationen sperrt.
2. Arithmetisch-Logische-Einheit nach Anspruch 1, dadurch gekennzeichnet, daß im Zuführungsweg eines der beiden Operanden eine Konstanten-Addier-Schaltung (2) vorgesehen ist, in der vor Zuführung einer Dezimalzahl zu jeder in bekannter Weise durch vier binäre Bits dargestellten Dezimalstelle sechs addiert wird, und daß im Resultatweg eine Konstanten-Subtrabier-Schaltung (3) vorgesehen ist, in der von der Summe sechs subtrahiert wird, wenn in der jeweiligen Dezimalstelle kein Übertrag entstanden ist.
3. Arithmetisch-Logische-Einheit nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, daß am Resultatausgang jeder binären Stelle eine Exklusiv-Oder-Schaltung (4) vorhanden ist, der das jeweilige Resultatbit in echter und komplementärer Form zugeführt wird, so daß ein Fehler (gleichartige statt komplementäre Bits) ein Fehlersignal erzeugt.
4. Arithmetisch-Logische-Einheit nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß im Zuführungsweg wenigstens eines der Operanden wahlweise einschaltbare Leitungsüberkreuzungsschaltungen (8) zum Vertauschen der niedrigstelligen Bits mit den höherstelligen Bits eines Operanden vorhanden sind.
5. Arithmetisch-Logische-Einheit nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß im Zuführungsweg wenigstens eines der Operanden Schalter (9,10) vorhanden sind, die unabhängig voneinander betätigbar sind, um wahlweise einen Teil der Bits eines Operanden unterdrücken zu können.
40 In Betracht gezogene Druckschriften:
Deutsche Auslegeschriften Nr. 1157 009,
1084497;
USA.-Patentschrift Nr. 3 056 552.
In Betracht gezogene ältere Patente:
Deutsches Patent Nr. 1184125.
Hierzu 3 Blatt Zeichnungen
709 520/1913.67 © Bundesdruckerei Berlin
DEJ27790A 1964-04-06 1965-03-27 Arithmetisch-Logische-Einheit Pending DE1237363B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US357372A US3400371A (en) 1964-04-06 1964-04-06 Data processing system

Publications (1)

Publication Number Publication Date
DE1237363B true DE1237363B (de) 1967-03-23

Family

ID=23405304

Family Applications (6)

Application Number Title Priority Date Filing Date
DENDAT1250659D Pending DE1250659B (de) 1964-04-06 Mikroprogrammgesteuerte Datenverarbeitungsanlage
DEJ27677A Pending DE1246289B (de) 1964-04-06 1965-03-11 Bedingungsregister fuer eine programmgesteuerte Datenverarbeitungsanlage
DE19651303416D Pending DE1303416B (de) 1964-04-06 1965-03-19
DE19651499200 Pending DE1499200B2 (de) 1964-04-06 1965-03-20 Datenverarbeitungsanlage mit vorranggesteuerter programm unterbrechung
DE19651499201 Pending DE1499201B2 (de) 1964-04-06 1965-03-26 Schaltungsanordnung zur Umwandlung von Informationen in gepackter Bytedar stellung in eine ungepackte Darstellung
DEJ27790A Pending DE1237363B (de) 1964-04-06 1965-03-27 Arithmetisch-Logische-Einheit

Family Applications Before (5)

Application Number Title Priority Date Filing Date
DENDAT1250659D Pending DE1250659B (de) 1964-04-06 Mikroprogrammgesteuerte Datenverarbeitungsanlage
DEJ27677A Pending DE1246289B (de) 1964-04-06 1965-03-11 Bedingungsregister fuer eine programmgesteuerte Datenverarbeitungsanlage
DE19651303416D Pending DE1303416B (de) 1964-04-06 1965-03-19
DE19651499200 Pending DE1499200B2 (de) 1964-04-06 1965-03-20 Datenverarbeitungsanlage mit vorranggesteuerter programm unterbrechung
DE19651499201 Pending DE1499201B2 (de) 1964-04-06 1965-03-26 Schaltungsanordnung zur Umwandlung von Informationen in gepackter Bytedar stellung in eine ungepackte Darstellung

Country Status (12)

Country Link
US (1) US3400371A (de)
AT (4) AT264162B (de)
BE (5) BE662154A (de)
CH (6) CH422394A (de)
DE (6) DE1246289B (de)
ES (3) ES311385A1 (de)
FI (1) FI46568C (de)
GB (7) GB1061361A (de)
IL (1) IL23159A (de)
NL (5) NL143351B (de)
NO (1) NO117054B (de)
SE (3) SE310277B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2230188A1 (de) * 1971-06-28 1973-01-11 Burroughs Corp Arithmetische einheit fuer variable wortlaengen
DE2500201A1 (de) * 1974-01-07 1975-07-17 Cii Zeichenoperator fuer binaer codierte dezimalziffern

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB768767A (en) * 1954-05-20 1957-02-20 Univ Kingston Method and apparatus for density control
US3388239A (en) * 1965-12-02 1968-06-11 Litton Systems Inc Adder
DE1524158B1 (de) * 1966-06-03 1970-08-06 Ibm Addier-Subtrahier-Schaltung für kodierte Dezimalzahlen insbesondere solche in Byte-Darstellung
DE1549531A1 (de) * 1966-08-16 1971-04-01 Scient Data Systems Inc Digitale Rechenanlage
US3478322A (en) * 1967-05-23 1969-11-11 Ibm Data processor employing electronically changeable control storage
US3544969A (en) * 1967-11-27 1970-12-01 Standard Computer Corp Language independent computer
US3568163A (en) * 1968-10-07 1971-03-02 Hewlett Packard Co Incremental display circuit
US3577189A (en) * 1969-01-15 1971-05-04 Ibm Apparatus and method in a digital computer for allowing improved program branching with branch anticipation reduction of the number of branches, and reduction of branch delays
US4558411A (en) * 1969-05-19 1985-12-10 Burroughs Corp. Polymorphic programmable units employing plural levels of sub-instruction sets
US3701972A (en) * 1969-12-16 1972-10-31 Computer Retrieval Systems Inc Data processing system
US3761893A (en) * 1970-07-02 1973-09-25 Modicon Corp Digital computer
US3740722A (en) * 1970-07-02 1973-06-19 Modicon Corp Digital computer
GB1349950A (en) * 1971-12-21 1974-04-10 Ibm Microprogramme control system
US3740728A (en) * 1972-01-19 1973-06-19 Hughes Aircraft Co Input/output controller
US3768077A (en) * 1972-04-24 1973-10-23 Ibm Data processor with reflect capability for shift operations
US3825902A (en) * 1973-04-30 1974-07-23 Ibm Interlevel communication in multilevel priority interrupt system
DE2336676C3 (de) * 1973-07-19 1981-06-19 Ibm Deutschland Gmbh, 7000 Stuttgart Einrichtung zur Modifizierung von Mikroprogrammbefehlen
DE2560129C2 (de) * 1974-09-25 1982-11-04 Data General Corp., 01581 Westboro, Mass. Verfahren für die Erzeugung und Ausführung der Anfangsmikroinstruktion einer zur Ausführung einer Makroinstruktion dienenden Mikroinstruktionsfolge
US3990052A (en) * 1974-09-25 1976-11-02 Data General Corporation Central processing unit employing microprogrammable control for use in a data processing system
JPS5931734B2 (ja) * 1977-10-25 1984-08-03 デイジタル イクイプメント コ−ポレ−シヨン 特別のオペランド指定子を持つた命令を実行する中央処理装置
US4342078A (en) * 1979-05-21 1982-07-27 Motorola, Inc. Instruction register sequence decoder for microprogrammed data processor and method
US4310895A (en) * 1979-11-02 1982-01-12 International Business Machines Corporation Plural null digital interconnections
FR2469752B1 (fr) * 1979-11-14 1986-05-16 Bull Sa Dispositif de partage d'un sous-systeme central d'un systeme de traitement de l'information en plusieurs sous-systemes independants
US4368513A (en) * 1980-03-24 1983-01-11 International Business Machines Corp. Partial roll mode transfer for cyclic bulk memory
US4453209A (en) * 1980-03-24 1984-06-05 International Business Machines Corporation System for optimizing performance of paging store
US4408273A (en) * 1980-05-27 1983-10-04 International Business Machines Corporation Method and means for cataloging data sets using dual keyed data sets and direct pointers
US4480304A (en) * 1980-10-06 1984-10-30 International Business Machines Corporation Method and means for the retention of locks across system, subsystem, and communication failures in a multiprocessing, multiprogramming, shared data environment
US4399504A (en) * 1980-10-06 1983-08-16 International Business Machines Corporation Method and means for the sharing of data resources in a multiprocessing, multiprogramming environment
US4435753A (en) 1980-10-31 1984-03-06 International Business Machines Corporation Register allocation system using recursive queuing during source code compilation
NL8205076A (nl) * 1982-12-31 1984-07-16 Philips Nv Data processor eenheid voorzien van een stuurgedeelte welk een adresgenerator bevat voor het genereren van adressen welke uit karakteristieke adresdelen zijn samengesteld.
US4567574A (en) 1983-03-14 1986-01-28 International Business Machines Corporation Optimizing cobol object code instruction path length with respect to perform statements
US4575798A (en) * 1983-06-03 1986-03-11 International Business Machines Corporation External sorting using key value distribution and range formation
US4584643A (en) * 1983-08-31 1986-04-22 International Business Machines Corporation Decentralized synchronization of clocks
US4531185A (en) * 1983-08-31 1985-07-23 International Business Machines Corporation Centralized synchronization of clocks
US4587628A (en) * 1983-12-05 1986-05-06 International Business Machines Corporation Method and apparatus for dynamic invocation of utilities
US4603323A (en) * 1984-05-25 1986-07-29 International Business Machines Corporation Method for extending the exponent range of an IBM 370-type floating point processor
US4631673A (en) 1985-01-22 1986-12-23 International Business Machines Corporation Method for refreshing multicolumn tables in a relational data base using minimal information
US4782444A (en) * 1985-12-17 1988-11-01 International Business Machine Corporation Compilation using two-colored pebbling register allocation method such that spill code amount is invariant with basic block's textual ordering
US4775969A (en) * 1986-05-15 1988-10-04 Aquidneck Systems International, Inc. Optical disk storage format, method and apparatus for emulating a magnetic tape drive
US5034914A (en) * 1986-05-15 1991-07-23 Aquidneck Systems International, Inc. Optical disk data storage method and apparatus with buffered interface
US5247646A (en) * 1986-05-15 1993-09-21 Aquidneck Systems International, Inc. Compressed data optical disk storage system
US4823306A (en) * 1987-08-14 1989-04-18 International Business Machines Corporation Text search system
EP0381655A3 (de) * 1989-01-31 1992-12-02 International Business Machines Corporation Verfahren für die Tasksynchronisierungszuweisung zwischen Multiaufgabenbetriebssystemen
EP0409808A3 (en) * 1989-07-19 1991-11-27 International Business Machines Corporation Method for ensuring map integrity in a system-managed store of a computer
US5218696A (en) * 1989-07-24 1993-06-08 International Business Machines Corporation Method for dynamically expanding and rapidly accessing file directories
US5301290A (en) * 1990-03-14 1994-04-05 International Business Machines Corporation Method for minimizing lock processing while ensuring consistency among pages common to local processor caches and a shared external store
US5226143A (en) * 1990-03-14 1993-07-06 International Business Machines Corporation Multiprocessor system includes operating system for notifying only those cache managers who are holders of shared locks on a designated page by global lock manager
JP2575543B2 (ja) * 1990-04-04 1997-01-29 インターナショナル・ビジネス・マシーンズ・コーポレイション 同時アクセス管理方法
EP0472814B1 (de) * 1990-08-31 1996-12-18 International Business Machines Corporation Kanäle in einem Rechnerein-Ausgabesystem
US5379398A (en) * 1992-04-20 1995-01-03 International Business Machines Corporation Method and system for concurrent access during backup copying of data
US5584039A (en) * 1993-11-08 1996-12-10 International Business Machines Corporation System for coordinating execution of multiple concurrent channel programs without host processor involvement using suspend and resume commands to control data transfer between I/O devices
US5487077A (en) * 1994-05-23 1996-01-23 International Business Machines Corporation Location dependent variable error correction processing for multi-track recording media using variable length coding means
US7607133B2 (en) * 2004-02-11 2009-10-20 Arm Limited Interrupt processing control
GB2506169A (en) * 2012-09-24 2014-03-26 Imagination Tech Ltd Limiting task context restore if a flag indicates task processing is disabled
CN109171701B (zh) * 2018-07-05 2023-02-03 北京谷山丰生物医学技术有限公司 提高心电采集系统频率响应的方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1084497B (de) * 1957-11-13 1960-06-30 Emi Ltd Logistische elektronische Rechenvorrichtung
US3056552A (en) * 1959-01-28 1962-10-02 Ibm Asynchronous parallel adder deriving intermediate sums and carries by repeated additions and multiplications
DE1157009B (de) * 1961-09-13 1963-11-07 Telefunken Patent Rechenwerk einer digitalen Rechenmaschine
DE1184125B (de) 1961-11-17 1964-12-23 Telefunken Patent Zweistufiges Rechenwerk

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2843841A (en) * 1954-09-20 1958-07-15 Internat Telemeter Corp Information storage system
US2872666A (en) * 1955-07-19 1959-02-03 Ibm Data transfer and translating system
US3319230A (en) * 1956-09-26 1967-05-09 Ibm Data processing machine including program interrupt feature
NL233967A (de) * 1957-12-09
IT600467A (de) * 1957-12-23
IT614744A (de) * 1958-08-29 1900-01-01
US3153775A (en) * 1959-02-11 1964-10-20 Ibm Table look-up system
US3141151A (en) * 1959-03-23 1964-07-14 Burroughs Corp Magnetic tape storage system for digital computers wherein an indication of the number of bits in a message is stored with the message
NL255604A (de) * 1959-09-08
US3185966A (en) * 1959-09-08 1965-05-25 Ibm Data editing system
NL136144C (de) * 1959-10-19 1900-01-01
US3111648A (en) * 1960-03-31 1963-11-19 Ibm Conversion apparatus
NL267513A (de) * 1960-07-25
US3233224A (en) * 1960-09-15 1966-02-01 Burroughs Corp Data processing system
US3119098A (en) * 1960-10-31 1964-01-21 Ibm Stream editing unit
US3228005A (en) * 1960-12-30 1966-01-04 Ibm Apparatus for manipulating data on a byte basis
NL274015A (de) * 1961-01-27
US3273126A (en) * 1961-08-25 1966-09-13 Ibm Computer control system
NL283190A (de) * 1961-09-13
GB993879A (de) * 1961-11-16
US3258748A (en) * 1962-01-08 1966-06-28 Fntan, fntin
BE626951A (de) * 1962-01-22
US3248708A (en) * 1962-01-22 1966-04-26 Ibm Memory organization for fast read storage
NL292579A (de) * 1962-05-10
FR1365593A (de) * 1962-06-22 1964-11-03
BE634161A (de) * 1962-07-03
US3267433A (en) * 1962-08-24 1966-08-16 Ibm Computing system with special purpose index registers
US3292152A (en) * 1962-09-17 1966-12-13 Burroughs Corp Memory
BE637749A (de) * 1962-10-01
US3286239A (en) * 1962-11-30 1966-11-15 Burroughs Corp Automatic interrupt system for a data processor
US3319226A (en) * 1962-11-30 1967-05-09 Burroughs Corp Data processor module for a modular data processing system for operation with a time-shared memory in the simultaneous execution of multi-tasks and multi-programs
US3264615A (en) * 1962-12-11 1966-08-02 Ibm Memory protection system
US3271744A (en) * 1962-12-31 1966-09-06 Handling of multiple matches and fencing in memories
US3292155A (en) * 1963-03-15 1966-12-13 Burroughs Corp Computer branch command
US3268875A (en) * 1963-12-20 1966-08-23 Ibm Translation operation
US3297997A (en) * 1963-06-10 1967-01-10 Beckman Instruments Inc List control
DE1218761B (de) * 1963-07-19 1966-06-08 International Business Machines Corporation, Armonk, N. Y. (V. St. A.) Datenspeidbereinrichtung
US3300764A (en) * 1963-08-26 1967-01-24 Collins Radio Co Data processor
US3297999A (en) * 1963-08-26 1967-01-10 Burroughs Corp Multi-programming computer
US3302183A (en) * 1963-11-26 1967-01-31 Burroughs Corp Micro-program digital computer
US3290658A (en) * 1963-12-11 1966-12-06 Rca Corp Electronic computer with interrupt facility
US3312946A (en) * 1963-12-18 1967-04-04 Ibm Processor for coded data
US3328768A (en) * 1964-04-06 1967-06-27 Ibm Storage protection systems
US3315235A (en) * 1964-08-04 1967-04-18 Ibm Data processing system
US3325785A (en) * 1964-12-18 1967-06-13 Ibm Efficient utilization of control storage and access controls therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1084497B (de) * 1957-11-13 1960-06-30 Emi Ltd Logistische elektronische Rechenvorrichtung
US3056552A (en) * 1959-01-28 1962-10-02 Ibm Asynchronous parallel adder deriving intermediate sums and carries by repeated additions and multiplications
DE1157009B (de) * 1961-09-13 1963-11-07 Telefunken Patent Rechenwerk einer digitalen Rechenmaschine
DE1184125B (de) 1961-11-17 1964-12-23 Telefunken Patent Zweistufiges Rechenwerk

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2230188A1 (de) * 1971-06-28 1973-01-11 Burroughs Corp Arithmetische einheit fuer variable wortlaengen
DE2500201A1 (de) * 1974-01-07 1975-07-17 Cii Zeichenoperator fuer binaer codierte dezimalziffern

Also Published As

Publication number Publication date
BE662154A (de) 1965-08-02
BE662151A (de) 1965-08-02
ES311385A1 (es) 1965-11-01
SE311445B (de) 1969-06-09
GB1108802A (en) 1968-04-03
GB1054725A (de)
ES311414A1 (es) 1966-01-16
GB1108800A (en) 1968-04-03
NL6504270A (de) 1965-10-07
DE1499201A1 (de) 1970-10-22
NL6504273A (de) 1965-10-07
SE310277B (de) 1969-04-21
AT267226B (de) 1968-12-27
NL6504269A (de) 1965-10-07
CH432065A (de) 1967-03-15
FI46568B (fi) 1973-01-02
NO117054B (de) 1969-06-23
NL6504271A (de) 1965-10-07
ES311413A1 (es) 1965-10-01
DE1250659B (de) 1967-09-21
GB1061361A (en) 1967-03-08
DE1246289B (de) 1967-08-03
CH418011A (de) 1966-07-31
NL6504272A (de) 1965-10-07
SE316936B (de) 1969-11-03
GB1108801A (en) 1968-04-03
AT253260B (de) 1967-03-28
AT264162B (de) 1968-08-26
DE1303416B (de) 1971-12-23
DE1499200A1 (de) 1970-03-05
BE662152A (de) 1965-08-02
CH422394A (de) 1966-10-15
DE1499200B2 (de) 1971-04-15
CH424324A (de) 1966-11-15
DE1499201B2 (de) 1971-01-21
CH425282A (de) 1966-11-30
US3400371A (en) 1968-09-03
IL23159A (en) 1969-01-29
BE662153A (de) 1965-08-02
FI46568C (fi) 1973-04-10
BE662149A (de) 1965-08-02
CH426321A (de) 1966-12-15
GB1055704A (en) 1967-01-18
AT255801B (de) 1967-07-25
GB1045425A (en) 1966-10-12
NL143351B (nl) 1974-09-16

Similar Documents

Publication Publication Date Title
DE1237363B (de) Arithmetisch-Logische-Einheit
DE2755273C2 (de)
DE1178623C2 (de) Programmgesteuerte datenverarbeitende Maschine
DE1499722B1 (de) Einrichtung zur modifizierung von informationswoertern
DE2712224A1 (de) Datenverarbeitungsanlage
DE1197650B (de) Parallel-Addierer
DE1236834B (de) Rechengeraet
DE1549480A1 (de) Datenverarbeitungsanlage
DE2532125C2 (de) Modularbaustein für Datenverarbeitungsanlagen
DE1935944B2 (de) Steuereinrichtung in einer elektronischen Datenverarbeitungsanlage
DE3303269C2 (de)
DE2302061C3 (de) Assoziativspeicher
DE68927398T2 (de) Digitale Divisionsschaltung mit einem N/2-Bit-Subtrahierer für N-Subtraktionen
DE2310553A1 (de) Vorrichtung zur durchfuehrung arithmetischer und logischer operationen
DE2746355A1 (de) Einrichtung und verfahren zur wahlweisen multiplikation oder division zweier als binaerzahlen vorliegender operanden
DE1187403B (de) Verfahren und Einrichtung zur logischen Verknuepfung zweier Operanden
DE1774771A1 (de) Anordnung,um wechselweise eine Addition oder eine aus einer Anzahl logischer Funktionen zwischen den Inhalten einer Stelle zweier Binaerworte durchzufuehren
DE1499227C3 (de) Schaltungsanordnung für arithmetische und logische Grundoperationen
DE1184122B (de) Addiervorrichtung
DE1281193B (de) Schaltungsanordnung zur Erzeugung eines Pruefbits
DE1524197B1 (de) Aritmetisch-logische einheit
DE1296427B (de) Datenbearbeitungssystem
DE69026363T2 (de) Multipositionsverschieber mit Paritätsbitgenerator
DE1549485C3 (de) Anordnung zur Division binärer Operanden ohne Rückstellung des Restes
DE19851690A1 (de) Residuum-Prüfung von Datenumwandlungen

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977