DE1549480A1

DE1549480A1 - Datenverarbeitungsanlage

Info

Publication number: DE1549480A1
Application number: DE19671549480
Authority: DE
Inventors: Arulpragasam Jeganan Amelandra; Frye Harold Eugene
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1966-09-23
Filing date: 1967-09-21
Publication date: 1971-01-21
Also published as: FR1554667A; NL6712927A; US3434114A; SE330276B

Description

PATENTANWALT DIPL-ING. H. E. BÖHM

703 BOBLINGEN SINDELFINGER STRASSE 49 FERNSPRECHER (07031)6 613040

Anmelde rin:

Amtliches Aktenzeichen:

Aktenzeichen der Anmelderin:

Böblingen, 15. September 19Q7 km-oc

International Business Machines Corporation, Armonk, N. Y. 10 504

Neuanmeldung

Docket PO 966 007

Datenverarbeitungsanlage

Die Erfindung bezieht sich auf eine Datenverarbeitungsanlage mit einem Speicher, in dem Operanden fester Länge gespeichert sind, und mit einer Verarbeitungseinheit, der die Operanden über Torschaltungen zugeführt werden.

Es ist bei Datenverarbeitungsanlagen üblich, arithmetische Operationen mit Operanden bestimmter Länge bzw. Stellenzahl auszuführen. Sofern es sich um Gleitkommaoperationen handelt, bedeutet eine Vergrößerung der Operandenlänge eine Erhöhung der Operanden- und Resultatgenauigkeit. Jede derartige Vergrößerung der Genauigkeit erfordert die Verarbeitung zusätzlicher Ziffernstellen und damit auch zusätzliche Rechenzeit. Besonders deutlich tritt dies bei Operationen in Erscheinung, zu deren Ausführung für jede Stelle eines Operanden eine iterative Operation mit einem anderen Operanden auszuführen ist, wie beispielsweise bei

009884/1680

BAD ORIGINAL

1 549A80

Multiplikationen oder Divisionen. Nun gibt es häufig Fälle, wo eine Resultatgenauigkeit, die den vollen Stellenbereich der Operandenspeiche rplätze erfaßt, nicht benötigt wird. Um in diesen Fällen Operationszeit einzusparen, sind bereits Anlagen vorgeschlagen worden, die zwei unterschiedliche Genauigkeitsgrade verwenden. Da dies besonders bei Gleitkommaoperationen erwünscht ist, deren Operandenstellenzahlen im -ftöten Umfange streut, sind in diesen Anlagen zwei Arten Gleitkomma-Operationsbefehle vorgesehen. Die eine Art wird bei Operationen einfacher Genauigkeit (einfache Operandenlänge) und die andere Art bei Operationen doppelter Genauigkeit (doppelte Operandenlänge) verwendet (IBM Journal of Research and Development, Januar 1967, Seiten 34 bis 53).

Der Programmierer kann so jeweils die Eefehlsart für eine Operation wählen, die der geforderten Resultatgenauigkeit entspricht. Eine solche Arbeitsweise gestattet jedoch nur eine grobe Annäherung bei der Erfüllung der bestehenden Forderungen nach kleinstmöglicher Operations zeit, da nur zwei Genauigkeitsstufen vorgesehen sind, die tatsächlich benötigte Genauigkeit jedoch in feineren Stufen variiert. Andererseits würde die Erhöhung der Genauigkeitsstufen durch Verwendung zusätz-

1 3

licher Befehle, z. B. mit — Genauigkeit oder — Genauigkeit, die Programmierung und den Maschinenaufbau übermäßig komplizieren.

Es ist ferner bei Datenverarbeitungsanlagenbereits bekannt, in den

009884/1680 bad original

PO 966 007

Befehlswörtern besondere Steuer ziffern vorzusehen, die die Länge der Operanden festlegen, auf deren Verarbeitung der betreffende Befehl gerichtet ist (DAS 1 168 129). Hierdurch läßt sich für jede Operation eine individuelle Operandenlänge festlegen, ohne daß das Prinzip der festen Wortlänge aufgegeben werden muß. Dieses Verfahren erfordert . jedoch einen zusätzlichen Speicherraum für die um die Steuerziffern größeren Befehlswörter sowie einen erheblichen Aufwand an Programmierarbeit, der zum Teil auch dadurch bedingt ist, daß die Operandenlängeninformation in jedem Befehl programmiert- werden muß, obwohl sie oft über das gesamte Programm oder zumindest über gewisse Teile eines Programmes unverändert bleibt.

Aufgabe vorliegender Erfindung ist es, eine Datenverarbeitungsanlage anzugeben, bei der die Verarbeitungsgenauigkeit auf beliebige Genauigkeitsgrade relativ einfach und ohne großen Programmieraufwand einstellbar ist. Gemäß der Erfindung wird dies dadurch erreicht, daß ein Ge~ nauigkeitsregister, das durch einen Schalter am Steuerpult der Maschine oder durch einen besonderen Programmbefehl einstellbar ist, zur Aufnahme einer den generellen Genauigkeitsgrad der Verarbeitungsoperationen eines Programmes oder einesProgrammabschnittes bezeichnenden Information dient und daß im Datenpfad zwischen Speicher und Verarbeitungseinheit eine von diesem Register gesteuerte Torschaltung vorgesehen ist, die entsprechend dem eingestellten Genauigkeitsgrad die dem Speicher entnommenen Operanden an ihrem niedrigstelligen Ende um einen

009884/1680 _BAD oR.G.NAL

PO 966 007

bestimmten Stellenteil verkürzt.

Die erfindungsgemäße Datenverarbeitungsanlage hat den Vorteil, daß vorhandene Standardprogramme, die beispielsweise ursprünglich für eine Programmbibliothek geschrieben wurden und die eine volle Ausnutzung der durch die m'aschinerLabhängige Operandenlänge gegebenen Verarbeitungsgenauigkeit vorsehen, zu einem späteren Zeitpunkt zugunsten der Einsparung von Maschinenzeit mit einer wahlweise verminderten Verarbeitungsgenauigkeit ablaufen können, wenn für den betreffenden Anwendungsfall eine geringere Verarbeitungsgenauigkeit ausreichend ist.

Verschiedene vorteilhafte Ausgestaltungen der Erfindung sind aus den Ansprüchen zu ersehen. Nachfolgend ist ein Ausführungsbeispiel der Erfindung anhand von Zeichnungen beschrieben. Es zeigen:

Fig. 1 ein vereinfachtes Blockschaltbild der erfindungsgemäßen

Datenverarbeitungsanlage,

Fig. 2 eine schema tische Darstellung des Befehlsaufbaues, wie

er in der Anlage von Fig. 1 verwendet wird,

Fig. 3 ein Blockschaltbild der Schaltung zur Genauigkeitsein

stellung der Anlage von Fig. 1,

PO966007 009884/1680

BAD ORIGINAL

Fig. 4 ein Blockschaltbild eines Genauigkeitsregisters, wie es

gemäß der Erfindung in der Anlage von Fig. 1 verwendet wird,

Fig. 5 ein Blockschaltbild einer Steuerschaltung zur Einstellung

eines Iterationszählers in der Anlage von Fig. 1,

Fig. 6 eine vereinfachte Blockdarstellung eines Decodierers, der

zur Verwendung in Verbindung mit der Schaltung von Fig. vorgesehen ist,

Fig. 7 ein Blockschaltbild einer Steuerschaltung zur Operandenverkürzung in der Anlage von Fig. 1,

Fig. 8A u. ein Blockschaltbild einer Torschaltung, wie sie in Verbin-8B

dung mit der Steuerschaltung von Fig. 7 verwendbar ist und

Fig. 9 ein Blockschaltbild einer erfindungsgemäßen Steuerschaltung

zur Ausrichtung der verkürzten Operanden.

Die Ausführung von Multiplikationen und Divisionen erfordert üblicherweise die Durchführung aufeinanderfolgender Iterationen, für die zumeist ein halber oder ein ganzer Maschinenzyklus pro Bit eines der beiden

009884/1680 bad original

Operanden notwendig ist. Durch Reduzierung der Bitzahl in den Operanden aufgrund der Festlegung einer geringeren Genauigkeit kann daher eine beträchtliche Anzahl Iterationen eingespart werden. Die Art der verschiedenen Multiplikations- und Divisionsiterationen ist ohne Bedeutung für die vorliegende Erfindung. In modernen Datenverarbeitungsanlagen werden eine große Anzahl verschiedener Multiplikations- und Divisionsalgorithmen verwendet, von denen jeder die Ausführung bestimmter Multiplikationsund Divisionsiterationen erfordert. Die vorliegende Erfindung ist für jede Art dieser Iterationen in gleichem Maße geeignet.

Da die Erfindung die Einsparung von Rechenzeit durch Eliminierung unnötiger Iterationen bei Gleitkomma-Multiplikationen und -Divisionen betrifft, werden die Grundprinzipien dieser Typen von Operationen zur Erleichterung des Verständnisses der vorliegenden Erfindung nachstehend erläutert. Bei Multiplikations operationen besteht der Grundalgorithmus darin, eine wiederholte Akkumulation aufeinanderfolgender, stellenverschobener Teile des Multiplikanden unter Steuerung des Multiplikators auszuführen. Divisionsoperationen bestehen dagegen in ihrer einfachsten Form darin, eine Serie von Subtraktionen des einen Operanden mit in abfallender Stellenordnung aufeinanderfolgenden Gruppen des anderen Operanden auszuführen. Beide Algorithmen wurden in verschiedener Weise durchgebildet, um die Arbeitsgeschwindigkeit zu erhöhen. Das Vorhandensein oder Nichtvorhandensein derartiger Abwandlungen sowie deren Art sind für die vorliegende Erfindung nicht wesentlich. Diese bezieht sich

009884/1680

BAD ORIGINAL PO 966 007

ausschließlich auf die Eliminierung von Iterationen durch den Wegfall eines Teiles der niedrigen Wertstellen des Operanden, die entsprechend einer vorbestimmten Verringerung der Resultatgenauigkeit nicht benötigt werden.

In Fig. 1 ist ein Beispiel des Datenflusses in einem Computer gezeigt. Bei den zu verarbeitenden Daten handelt es sich um Datenwörter, die aus 32 binären Bits bestehen. Die Anlage umfaßt einen Speicher 20 (STG), der durch ein Speicheradressregister 21 (SARl, SAR2) adressiert werden kann. An den Ausgang des Speichers 20 ist ein Speicher-Datenregister 22 (SDR) angeschlossen, über welches Daten zu einer Gferadeaus/Uber-Kreuz-Schaltung'24 übertragen werden, die in der nachfolgenden Beschreibung mitunter auch als S/C-Sehaltung bezeichnet wird. Die Schaltung 24 ist über eine Torschaltung 26 mit A-JB-und C-Registern 28, 30 und 32 verbunden. Die A- und C-Register 28 und 30 sind mit ihren Ausgängen an die Eingänge eines Übertrags voraus schau-Addierers 32a (CLA) angeschlossen, dessen Ausgang zu einem der Eingänge de rT or schaltung 26 zurückgeführt ist. Der Ausgang des B-Registers 32 ist mit einem Eingang des Speicher« Datenregisters 22, mit dem Speicheradressregister 21 und mit dem Eingang eines Programmstatuswort-Registers 34 (PSW) verbunden, welches einen Befehlszählerteil 35 (IC) umfaßt, der entsprechend dem Inhalt eines BX-Registers 33 einstellbar ist. DasSpeicherdatenregister 22 empfängt auch Daten von dem Programmstatuswort-Register 34 sowie der Anlage über eine Dateneingangs Sammelleitung 19 von außen zugeführte Daten. Das Register 22 liefert Daten zum Speicher 20 und zu einer Datenaus gangs -

009884/1680

PO 966 007

— ο ~*

Sammelleitung 18.

Zur Erleichterung des Verständnisses der Erfindung wurde die allgemeine Steuerung der Anlage nur vereinfacht dargestellt, da der genaue Aufbau der zur Anwendung kommenden Steuereinrichtung ohne Bedeutung für das Wesen der Erfindung ist. Die Anlage weist in üblicher Weise eine Schaltung 36 zur Operationsdecodierung, - Taktung und zur Adressierung auf. Zusätzlich ist eine Datenfluß-Steuerschaltung 38 vorgesehen, die unter dem Einfluß der Schaltung 36 steht.

Der Ausgang des A-Registers 38 ist ebenfalls an einen Eingang der Torschaltung 26 angeschlossen und führt außerdem zu einer Steuerschaltung 40 für die Exponentenregister und die Gleitkommaarithmetik. Außerdem ist das Register 28 mit einem AX-Register 42 gekoppelt um den Inhalt des A-Registers 28 zum AX-Register 42 und gleichzeitig den Inhalt des AX-Registers 42 zum A-Register 28 zu übertragen. Der untere Teil der in Fig. 1 dargestellten Schaltungsanordnung umfaßt Gleitkommaarbeit sregister 44 und allgemeine Gleitkommaregister 46. Die Gleitkommaregister 46 empfangen Daten vom Ausgang des B-Registers 32 ebenso wie die Mehrzweckregister 48 (GR). Die Register 46 und 48 sind wahlweise durch das die Anlage steuernde Programm adressierbar.

Die Steuerschaltung 40 umfaßt einen Stellenverschiebezähler 50 und einen Null-Detektor 52 zur Bestimmung des Zeitpunktes, wenn der Zähler 50

009884/1680

PO 966 007

den Wert Null erreicht hat. Einen weiteren Teil der Schaltung 40 bildet eine Genauigkeitssteuerschaltung 24, die im Detail in den Fig. 4 bis 6 und 9 dargestellt ist und die zur Veränderung der ursprünglichen Einstellung des Stellenverschiebezählers 50 dient. Die Genauigkeitssteuerschaltung 54 und der Stellanwerschiebezähler 50 arbeiten mit der Schaltung 36 zur Operationsdecodierung, -Taktung und Adressierung bei der Steuerung der Iterationen für die arithmetischen Operationen zusammen. Die Genauigkeitssteuerschaltung 54 ist durch Genauigkeits schalter 56, die in Fig. 3 im Detail dargestellt sind, sowie in Abhängigkeit von einem Programm-befehl wahlweise einstellbar. Die Schaltung 50 umfaßt zusätzlich zu den Schaltungen 50 bis 56 noch verschiedene Gleitkomma register und andere Gleitkommasteuerschaltungen, die in Fig. 1 mit 40Ä bezeichnet sind. Die Genauigkeitssteuerschaltung 24 bestimmt außerdem zum Teil die Operation der Geradeaus/ Über Kreuz-Steuerschaltung 57, wie in Verbindung mit Fig. 7 erläutert wird, um eine Operandenverkürzung in der Geradeaus/Über Kreuz-Schaltung 24, die im Detail in Fig. 8 dargestellt ist, auszuführen. In Fig. 2 ist der Aufbau eines Gleitkommaoperanden gezeigt, wie er in der Anordnung von Fig. 1 verwendet wird. Der Operand besteht aus einem 32 Bit langen Datenwort, das einen acht Bit langen Exponenten aufweist, der den hochstelligen Teil der Bitstellen einnimmt, und der ferner eine 24 Bit lange Mantisse besitzt, die durch die Bitstellen 8 bis 31 verkörpert wird. Die Bitstellen des Operanden sind in fünf Bytes unterteilt. Entsprechend der vorliegenden Erfindung wird die Mantisse unter dem Einfluß der Genauigkeitssteuerschaltung auf

009884/1680

PO 966 007

154948Ü

20 oder 16 Bits verkürzt. Der Einfachheit halber ist bei dem Operanden von Fig. 2 nur eine Verkürzung der 24 Bit langen Mantisse auf 20 oder 16 Bits vorgesehen. Es sind jedoch auch beliebige andere Verkürzungen möglich. Z. B. können die Operanden 32 zusätzliche Maatissenbitstellen haben, so daß die Gesamtlänge der Operanden 34 Bitstellen beträgt. Von dieser Operandenlänge kann bei Anwendung der Prinzipien vorliegender Erfindung die 54 Bitstellen große Mantisse um 4, 8 oder eine wählbare andere Anzahl Bitstellen verkürzt werden.

In Fig. 3 sind von der Bedienungsperson des Computers betätigbare Schalter dargestellt, die zur Auswahl des jeweils gewünschten Genauigkeitsgrades dienen. Ein Auswahlschalter 60 ist so einstellbar, daß er einSignal zu einer von drei Leitungen liefert, in Abhängigkeit davon, ob eine Operandengenauigkeit von 16, 20 oder 24 Bitstellen benötigt wird. Um zu verhindern, daß die Stellung des Schalters 60 während der Operation der Anordnung geändert wird, was zu fehlerhaften Resultaten führen kann,ist ein zweiter Schalter 62 vorgesehen, der den Schalter 60 nur dann wirksam macht, wenn dies von der Bedienungsperson gewünscht wird und wenn es durch eine Und-Schaltung 64, die auf den Ruhezustand des Computers, beispielsweise den Wartezustand, anspricht, zugelassen wird. Diese Zulässigkeit wird durch ein Signal auf Leitung 66 angezeigt. Die Und-Schaltung 64 kann daher auf Leitung 68 nur dann ein "Genauigkeit einstellen"-Signal liefern, wenn die Bedienungsperson dies durch Betätigen des Schalters 62 anfordert und zugleich ein Ruhezustand des Computers

009884/1680

PO 966 007

vorliegt. Als Ruhezustand des Computers kann dabei nicht nur der in

r ■

Fig. 3 vorgesehene Warte zustand dienen, der dadurch gekennzeichnet ist, daß der Programmablauf stillsteht, sondern auch beliebige andere Ruhezustände, die zum Teil von der Art des verwendeten Computers abhängen.

In Fig. 4 ist ein Genauigkeitsregister dargestellt, das zum Festhalten des eingestellten Genauigkeitsgrades verwendet wird. Dieses Register besteht aus einer Anzahl Verriegelungsschaltungen 70, von denen jede über eine Oder-Schaltung 71, 72 in Abhängigkeit vom Kondi ti onie rungszustand zweier Und-Schaltungen 73, 74 einstellbar ist. Die.Und-Schaltungen 73 dienen zur Einstellung des Registers unter Steuerung eines Befehles "Genauigkeit einstellen". Wenn dieser Befehl in der Operationsdecodierschaltung 36 (Fig. 1) decodiert wird, erhält die Und-Schaltung 75 (Fig. 4) ein Signal auf Leitung 76 zugeführt. Dies geschieht zu einer geeigneten Zeit des jeweiligen Befehlsintervalls, wie beispielsweise während des Zyklus 1, der durch ein Signal auf Leitung 77 angezeigt wird. Der Ausgang der Und-Schaltung 75 ist mit einer Leitung 78 verbunden. Signale, die auf dieser Leitung auftreten, steuern die Übertragung des Inhaltes der Stellen 13 bis 15 des B-Registers zum Genauigkeitsregister von Fig. 4, indem sie die entsprechenden Und-Schaltungen 73 dieses Registers konditionieren.Das Signal auf Leitung 78 gelangt außerdem zu einer Anzahl Und-Schaltungen 80, die gemeinsam mit Und-Schaltungen 82 über entsprechenden Oder-Schaltungen 84, 85 zur Einstellung

009884/1680

PO 966 007

der zugeordneten Verriegelungsschaltung 70 in ihren Rückstellzustand (auch Aus- oder . Null zustand) dienen. Die Und-Schaltungen 80, 82 und die Und-Schaltungen 73, 74 dienen zur bipolaren Einstellung der Verriegelungsschaltungen 70, Mit einem Signal auf Leitung 78 wird daher jede dieser Ve rriegelungs schaltungen entweder in ihren Einstellzustand oder in ihren Rückstellzustand gebracht, in Abhängigkeit davon, ob das zugeordnete Bit im B-Register eine binäre Eins oder eine binäre Null ist.

In der in Fig. 1 in vereinfachter Form dargestellten Datenverarbeitungsanlage wird eine Serie Befehle verwendet, die als "Unmittelbare- Befehle bezeichnet werden. Diese Befehle umfassen in ihren Bitstellen Null bis Sieben einen aus acht Binärstellen bestehenden Operationssteuerteil, der die auszuführende Operation bestimmt, sowie in den Bitstellen 8 bis 15 ein achtstelliges Datenbyte, das unmittelbarer Operand genannt wird, da es unmittelbar durch den betreffenden Befehl verarbeitet wird. Ein derartiger Befehl kann zur Einstellung des Genauigkeitsregisters verwendet werden, indem ein Operations steuerteil vorgesehen wird, der die Einstellung des Genauigkeits registers entsprechend einem Datenfeld steuert, das den gewünschten Grad der Genauigkeit bezeichnet. Eine so vorgenommene Einstellung bringt die zentrale Verarbeitungseinheit der Datenverarbeitungsanlage in einen bestimmten Betriebszustand, in welchem sie die Gleitkommaoperationen solange steuert, bis ein anderer Genauigkeitsgrad entweder durch den Schalter 60 von Fig. 3 oder einen weiteren

009884/1680

PO 966 007

Befehl der vorgenannten Art eingestellt worden ist. Im dargestellten Ausführungsbeispiel werden nur die drei niedrigsten Bitstellen der. "Unmittelbar"-Daten, nämlich die Bitstellen 13 bis 15 des Genauigkeit-Einstellen-Befehles, zur Bestimmung der Genauigkeit von 24, 20 und 16 Operandenstellen verwendet. Es ist natürlich auch möglich, diese Bitstellen in codierter Form zu benützen. Im vorliegenden Beispiel dient das Bit 15 zur Anzeige der Genauigkeit 16, das Bit 14 zur Anzeige der Genauigkeit 20 und das Vorhandensein beider Bits 14 und 15 zur Anzeige der Genauigkeit 24, Die verbleibenden Bits des "Unmittelbar"-Datenfeldes des Befehls könnten in völlig analoger Weise codiert verwendet werden, um die Genauigkeit des jeweiligen Rechnersystems auf eine beliebige Bitzahl festzulegen. Eine andere Möglichkeit zur Steuerung der Genauigkeit besteht darin, das Basis- und Versetzung-Adressenfeld eines "Unmittelbar"· Befehls oder irgendeines anderen Befehls zur Bestimmung der Einstellung des Genauigkeitsregisters zu benutzen.

Die Und-Schaltungen 74 und 82 werden durch die Betätigung des Schalters 62 (Fig. 3) konditioniert zur Einstellung der Verriegelungsschaltungen 70 entsprechend der An- oder Abwesenheit von Signalen auf den Ausgangsleitungen des Schalters 60. Inverterschaltungen bilden zu den Signalen auf diesen Leitungen entsprechende Negationen, wie z. B. das Signal "Nicht SW 16". Die Oder-Schaltungen 72 unterscheiden sich von den Oder-Schaltungen 70 darin, daß sie zusätzlich auch durch ein Signal "CPU RST" auf Leitung 86 aktiviert werden können. Hierdurch wird erreicht, daß die Genauigkeitssteuerung automatisch auf die maximale Genauigkeit eingestellt

009884/1680

PO 9Q8 007 .

wird, wenn die zentrale Verarbeitungseinheit in den Ruhezustand rückgestellt wird. Die Leitung 86 führt auch zu den Oder-Schaltungen 84 der Verriegelungsschaltungen 70, die der Genauigkeit von 16 und 20 entsprechen, um diese in den Ruhezustand zurückzustellen. Das Signal auf Leitung 86 zeigt lediglich an, daß eine Rückstellung des Genauigkeitsregisters vorzunehmen ist. Die Oder-Schaltung 85 hat dagegen keinen Rückstelleingang, so daß bei jeder Rückstelloperation die Verriegelungsschaltung 70, die der Genauigkeit von 24 entspricht, automatisch in den Einstellzustand und die anderen beiden Verriegelungsschaltungen in ihren Rückstellzustand gebracht werden.

Eine der Verwendungen des Ausganges des Genauigkeitsregisters von Fig. 4 besteht darin, die Iterationen von arithmetischen Operationen abzukürzen durch Einstellung des Verschiebezählers 50 (Fig. 1) auf einen Anfangswert, der vom Grad der gewünschten Genauigkeit abhängt. Es ist offensichtlich, daß dieAusführung einer Gleitkommadivision mit 16-Bit-Operanden weniger Iterationen erfordert als' eine entsprechende Operation mit 24-Bit-Operanden. Die Eliminierung dieser Iterationen ergibt eine große Einsparung an Rechenzeit bei solchen Gleitkommaoperationen, die eine hohe Gaauigköit nicht erfordern. In Fig. 5 sind Und-Schaltungen 90 bis 92 dargestellt, die durch ein das Vorliegen einer Gleitkommaoperation anzeigendes Signal auf Leitung 93 gemeinsam mit einem die Zykluszeit 1 anzeigenden Signal auf Leitung 94 konditioniert werden. Jede dieser Und"-Schaltungen ist einem bestimmten Ausgang des Genauigkeitsregisters von Fig 4 zugeordnet, um ein entsprechendes Signal zur Einstellung des

009884/1680

SAD PO 966 007

1 5Λ9Α80

Verschiebezählers 50 am Beginn einer Gleitkomma operation, wenn die

Tor-Schaltungen 90 bis 92 durch Signale auf den Leitungen 93 und 94 konditioniert sind, zu erzeugen. Die Ausgangsleitungen der Und-Schaltungen 90 bis 92 sind zu einem binären Codierer 95 in Fig. 6 geführt, der Zählereinstellsignale für den Verschiebezähler 50 erzeugt. Der Codierer 95 ist ein einfacher Binärcodierer, Hierbei wurde davon ausgegangen, daß für jedes Bit im Operanden, dessen Länge der jeweils geforderten Genauigkeit entspricht, eine Iteration auszuführen ist. Der Verschiebe zähler 50 kann daher in die Zählstellung 16 gebracht werden, wenn eine Genauigkeit von 16 Bits angezeigt wird, und in die Zählstellung 24 gebracht werden, wenn eine Genauigkeit von 24 Bits erforderlich ist. In bestimmten Fällen kann es notwendig sein, den Verschiebezähler 50 auf einen höheren oder niedrigeren Wert einzustellen, entsprechend der jeweiligen Ausführungsform der zur Anwendung kommenden Steuerschaltung. Wenn z.B. eine Vorprüfung der Operanden ausgeführt wird, die ein oder zwei Maschinenzyklen in Anspruch nimmt, würde der Verschiebe zähler 50 auf einen Wert eingestellt werden, der um eins oder zwei höher liegt als die Bitzahl, die der jeweils gewünschten Genauigkeit entspricht. Andererseits kann es bei Divisionen, die unter Verwendung gleichförmiger Stellenverschiebungen um zwei Stellen ausgeführt werden, erforderlich sein, daß der Verschiebezähler 50 nur entsprechend der Hälfte der Zahl der Bits eingestellt wird, die der gewünschten Genauigkeit entspricht. Dies rührt daher, daß je zwei Bits in einem Maschinenzyklus verarbeitet werden.

In Fig. 7 ist die Steuerschaltung zur Übertragung eines mehr oder weniger

009884/1680

PO 966 007

.ie- 15A9A8Ü

großen Teiles eines Operanden in Übereinstimmung mit dem erforderlichen Grad der Genauigkeit dargestellt. Die Verkürzung der Operanden entsprechend einem veränderlichen Genauigkeitsgrad wird dementsprechend durch selektive Übertragung von Teilen des Operanden erzielt während gleichzeitig diejenigen Teile des Operanden für eine Übertragung gesperrt werden, deren Beibehaltung eine größere als die geforderte Genauigkeit ergeben würde. Die Aus gangs signale der Schaltungsanordnung von Fig. 7 dienen zur Steuerung der jeweiligen Operandenverkürzung. Ein Signal auf Leitung 98, das der Übertragung der Operandenstellen 0 bis 15 zur Tor-Schaltung 26 (Fig. 1) zugeordnet ist, gelangt zu einer Und-Schaltung 100, die ein Ausgangssignal auf einer Leitung 106 erzeugt, sofern ein "Nicht Gleitkommaoperation"-Signal auf Leitung 93* vorliegt. Durch Fehlen eines Signales auf Leitung 106 wird die Übertragung des Exponenten in eines der Register A, B oder C verhindert. Wenn es sich dagegen um eine andere Operation, also nicht um eine Gleitkomma operation handelt, erscheint ein Signal auf Leitung 106, wodurch bewirkt wird, daß bei Auftreten eines Übertragungs-Steuersignals auf Leitung 98 sowohl die Operandenbits 0 bis 7 als auch die Operandenbits 8 bis 15 zur Torschaltung 26 übertragen werden. Ein zweites Byte des Operanden, das die Bits 16 bis 23 umfaßt, wird bei Auftreten eines Signals auf Leitung 111 zur Torschaltung 26 übertragen. Diese Leitung

ο ist in Fig. 7 zu fünf Und-Schaltungen 101 bis 105 geführt. Die Und-Schalo

J? tungen 101 und 102 bewirken eine normale Übertragung der Bits 24 bis 31

*- zur Und-Schaltung 26, wenn die Leitung 93* signalführend ist, d.h. also, (jy wenn keine Gleitkommaoperation ausgeführt wird. Die Und-Schaltungen

° 104 und 105 können nur bei Auftreten eines Signals auf Leitung 93 (Gleitkommaoperation) signalführend werden, um Signale auf den Leitungen 107 PO 966 007

Ί5Λ9Λ80

— 1 / »·

und 108 zur Übertragung der Bits 24 bis 31 zur Torschaltung 26 zu steuern. Die Bitstellen 16 bis 23 werden in jedem Falle zu der Tor-* schaltung 26 übertragen, unabhängig davon ob es sich um eine Gleitkomma operation oder eine andere Operation handelt. Dies geschieht durch ein Signal auf Leitung 109. Die Und-Schaltung 103 wird wirksam, wenn das Genauigkeitsregister von Fig. 4 eine Genauigkeit von 20 Operandenstellen anzeigt, und die Und-Schaltung 1.0.4 wird wirksam, wenn das Genauigkeitsregister eine Genauigkeit von 24 Operandenstellen anzeigt. Die Bits 24 bis 27 werden daher bei einer Genauigkeit von 20 und 24, nicht aber bei einer Genauigkeit von nur 16 Operandenstellen zur Torschaltung 26 übertragen. In ähnlicher Weise steuert die Und-Schaltung 105 eine Übertragung der Bitstellen 28 bis 31, wenn eine Genauigkeit von 24 Bitstellen erforderlich ist. Die Und-Schaltung 105 wird jedoch nicht wirksam bei Genauigkeiten von 16 oder 20 Operandenstellen.

Wie die Aus gangs signale der Schaltung von Fig. 7 in der Schaltung 24 wirksam werden, zeigen die Fig. 8A und 8B. In diesen Figuren ist die Schaltung 24 von Fig. 1 im Detail dargestellt. Sie weist Oder-Schaltungen 124 auf, denen Und-Schaltungen 126 vorgeschaltet sind, die als Torschaltungen dienen und in Abhängigkeit von bestimmten Eingangssignalkombinationen Aus gangs signale erzeugen. Die von der Schaltung 57 in Fig. gelieferten Signale dienen zur Konditionierung der Und-Schaltungen für eine Übertragung der von der Schaltung 24 (Fig. 8) abgegebenen Datensignale zu der Torschaltung 26 von Fig. 1, Durch das Vorhandensein

009884/1680

_₁₈_ 1 b 4 9 4 8 ü

oder Nichtvorhandensein bestimmter Signale am Ausgang der Schaltung von Fig. 7 wird somit nur ein unterschiedlich großer Teil der Operandenstellen durch die Schaltungsanordnung 126, 124 hindurchgelassen, während ein niedrigstelliger Teil bestimmter Größe, der unterhalb des geforderten Grades an Genauigkeit liegt, für einen Durchlaß gesperrt wird.

Im Falle einer Multiplikationsoperation hinterläßt die Operandenverkürzung eine Anzahl niedrigstelliger Nullen, so daß die Multiplikati ons operation auch über diesen Nullbereich fortschreiten würde. Die Verkürzung der Iterationsfolge durch eine geeignete Einstellung des Verschiebezählers 50 würde nicht nützen, es sei denn die verkürzten Operanden werden so ausgerichtet, daß nach der Verkürzung das Bit des niedrigsten Stellenwertes in der niedrigsten Wertstelle des Registers zu stehen kommt, aus welchem der Operand zur Ausführung der Multiplikation entnommen wird. Die Register 32 und 33 (B und BX) sehen die Möglichkeit einer variablen Stellenverschiebung der in ihnen gespeicherten Operanden nach rechts oder nach links bei Zuführung bestimmter Steuersignale in für sich bekannter Weise vor. Soweit es für die Erfindung von Bedeutung ist, werden diese Steuersignale in der Schaltung von Fig. 9 erzeugt. Eine Oder-Schaltung 128 liefert ein STVS R4-Signal bei Auftreten eines Steuersignals auf einer Leitung 127, die von einer geeigneten Steuerschaltung des Computers in für sich bekannter Weise signalführend gemacht wird, oder durch Ausgangssignale von Und-Schaltungen 129 bis 130. Jede der Und-Schaltungen 129 bis 131 kann nur bei Vorliegen einer Gleitkommamultiplikation wirksam

009884/1680

PO 966 007

1 5Λ9480

werden. Dies wird durch Signale auf den Leitungen 93 und 132 bestimmt, die vom Operationsdecodierer 36 (Fig. 1) in für sich bekannter Weise aus dem. Operationssteuerteil des jeweiligen Befehles abgeleitet werden. Die Schaltung von Fig. 9 kann während eines Α-Zyklus über die Und-Schaltungen 129 oder 120 oder während eines B»Zyklus über die Und-Schaltung 131 wirksam werden. Die Zyklen A und B bestimmen die geeigneten Zeiten für eine Ausrichtung eines Operanden während einer Multiplkationsope ration, um nach einer Operandenverkürzung die niedrigste Ziffer in die niedrigste Stelle der B- und BX-Register 32, 33 zu bringen. Der Zyklus A wird durch ein Signal auf Leitung 133 definiert, die mit den Und-Schaltungen 12 9 und 130 verbunden ist. Wenn eine Genauigkeit von 20 Operandenstellen im Genauigkeitsregister 70 eingestellt ist, wird die Und-Schaltung 129 zur Zykluszeit A wirksam und löst eine Stellenverschiebung von vier Bitstellen nach rechts in den Registern und 33 aus. Wenn andererseits eine Genauigkeit von 16 angezeigt wird, dann macht das Signal auf Leitung 133 die Und-Schaltung 130 wirksam, um ein STVS R4-Signal während des Α-Zyklus zu erzeugen. Außerdem wird die Und-Schaltung 131 zur Zykluszeit B durch ein Signal auf Leitnng 134 wirksam, so daß ein zweites STVS' R4-Signal für eine weitere Stellenverschiebung des Operanden um vier Bits nach rechts erzeugt wird. Durch die zwei Signale STVS R4 wird somit eine Stellenverschiebung um insgesamt acht Stellen nach rechts erzielt. Natürlich kann diese Stellenverschiebung auch in anderer Weise, also z. B. in einem einzigen Schritt ausgeführt werden. Die Art der Steuerung richtet sich jedoch jeweils nach dem Aufbau der Datenverarbeitungsanlage., in der die Erfindung

009884/1680

PO 966 007

angewendet wird.

Die erfindungsgemäße Genauigkeitssteuerung ist nicht nur bei Gleitkommamuliiplikationen oder -divisionen anwendbar. Sie eignet sich z. B. auch bei solchen Gleitkommaoperationen, bei denen ein geringerer Grad an Genauigkeit, als ihn die normale Operandenlänge bietet, vertretbar ist. Additions- und Subtraktionsoperationen werden zwar üblicherweise nicht nach iterativen Algorithmen ausgeführt; eine Einsparung von Operations ze it kann jedoch auch bei diesen Operationen mit Hilfe der Erfindung erzielt werden, wenn beispielsweise die Anzahl der im Rechenwerk parallel verarbeitbaren Stellen kleiner ist als die Zahl der Operandenstellen in Operanden normaler Länge. Während. z..B. bei einer Rechenkapazität von sechzehn Stellen die Verarbeitung von 24-stelligen Operanden zwei Maschinenzyklen erfordert, wäre bei einer geforderten Stellengenauigkeit von 16 nach einer entsprechenden Operandenverkürzung in der vorausgehend beschriebenen Weise nur noch ein Maschinenzyklus notwendig. In einem solchen Falle ist weder eine Ausrichtung der verkürzten Operanden noch eine Voreinstellung des Iterationszählers notwendig.

009884/1680

PO 966 007

Claims

- 21 - Böblingeif; 1SeOTSi Söptemoer km-hä PATENTANSPRÜCHE

1. Datenverarbeitungsanlage mit einem Speicher, in dem Operanden fester Länge gespeichert sind, und mit einer Verarbeitungseinheit, der die Operanden über die T or schaltungen zugeführt werden, dadurch gekennzeichnet, daß ein Genauigkeitsregister (70), das durch einen Schalter (60) am Steuerpult de.r Maschine oder durch einen besonderen Programmbefehl einstellbar ist, zur Aufnahme einer den generellen Genauigkeitsgrad der Verarbeitungsoperationen eines Programmes oder eines Programmabschnittes bezeichnenden Information dient und daß im Datenpfad zwischen Speicher und Verarbeitungseinheit eine von diesem Register gesteuerte Torschaltung (124, 126) vorgesehen ist, die entsprechend dem eingestellten Genauigkeitsgrad die dem Speicher entnommenen Operanden an ihrem niedrigstelligen Ende um einen bestimmten Stellenteil verkürzt.

2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß die vom Inhalt des Genauigkeitsregisters (70) abgeleiteten Steuersignale Und-Schaltungen (103 bis 105) zugeführt werden, die diese Signale nur dann wirksam werden lassen, wenn vom Operationsteil bestimmter Programmbefehle abgeleitete Operationssignale vorliegen.

PO 9-66-007

009884/1680

3. Datenverarbeitungsanlage nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Operandenstellen in Gruppen unterteilt sind, denen im Genauigkeitsregister (70) einstellbare Genauigkeitswerte zugeordnet sind, und daß für jeden derartigen Genauigkeitswert eine der zugeordneten Stellengruppe entsprechende Anzahl Tore (124, 126) in einem parallelen Datenpfad zwischen dem Speicher und der Verarbeitungseinheit gesperrt werden.

4. Datenverarbeitungsanlage nach Anspruch 1 bis 3, bei der die Operan-• den in der Verarbeitungseinheit unter Steuerung eines Iterationszählers iterativ verarbeitet werden, dadurch gekennzeichnet, daß der Iterationszähler zur Verringerung der Iterationszyklen entsprechend der vom Genauigkeitsregister (70) gesteuerten Operandenverkürzung in Abhängigkeit vom Inhalt dieses Registers voreinstellbar ist.

5. Datenverarbeitungsanlage nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß eine Stellenverschiebe-Steuerschaltung (128 bis 131) vorgesehen ist, die in Abhängigkeit vom Inhalt des Genauigkeitsregisters (70) eine Stellenverschiebung der Operanden um den verkürzten Stellenteil in Richtung der niedrigeren Stellen auslöst.

6. Datenverarbeitungsanlage nach Anspruch 5, dadurch gekennzeichnet, daß zur Stellenverschiebung wenigstens eines der Register (32, 33)

00988A/1680

PO 9-66-007

der Datenverarbeitungseinheit dient, das in für sich bekannter Weise mit einer Stellenverschiebe-Einrichtung versehen ist, die von der Stellenverschiebe-Steuerschaltung (128 bis 131) gesteuert wird.

7. Datenverarbeitungsanlage nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Verarbeitungseinheit eine Gleitkommarecheneinheit ist und daß die vom Genauigkeitsregister (70) gesteuerte Operandenverkürzung im Mantissenteil der Gleitkommaoperanden wirksam wird.

8. Datenverarbeitungsanlage nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß am Steuerpult der Anlage ein Vielstellungsschalter (60) vorgesehen ist, der in seinen verschiedenen Schaltstellungen Einstellsignale zum Genauigkeitsregister (70) liefert, durch die dieses entsprechend einem der betreffenden Schaltstellung zugeordneten Genauigkeitsgrad eingestellt wird, wenn durch einen weiteren ebenfalls am Steuerpult angeordneten Schalter (63) ein Fr eigabe signal zur Durchführung einer Genauigkeitsänderung erzeugt wird.

009884/1680