DE1537307C - Binares Schaltwerk - Google Patents

Description

■ ' ; . 1 ■ ■ . 2 ■■■·■■

Die vorliegende Erfindung betrifft ein binäres Im folgenden werden Ausführungs- und Anwen-

Schaltwerk, das innerhalb eines einzigen Zyklus eines dungsbeispiele der Erfindung an Hand der Zeichnung

binären Steuersignals arbeitet, mit zwei Schwellwert- näher erläutert, es zeigt

gattern, die jeweils einen logischen Schaltschwellwert F i g. 1 ein Blocksymbol eines Schwellwertgatters,

sowie mindestens 2m+l (m ganzzahlig) Eingänge 5 das in den Schaltungsanordnungen der folgenden,

aufweisen, wobei das erste Schwellwertgatter ein Figuren vorkommt,: ? · .'

Minoritätsgatter ist und das zweite Schwellwertgatter Fig. 2 ein Blockschaltbild eines Ausführungsbei-

einen Eingang aufweist, der ein größeres Gewicht hat Spieles des Schaltwerks gemäß der Erfindung, ·

als jeder andere Eingang dieses Gatters. F i g. 3 ein Blockschaltbild einer weiteren Ausfüh-

Unter einem Schwellwertgatter mit logischem io rungsform eines Schaltwerks gemäß der Erfindung,

Schwellwert soll im Gegensatz zu Verknüpfungs- die als Speicherschaltung verwendet werden kann,

gliedern die einen zur Störungsunterdrückung dienen- Fig. 4 ein Blockschaltbild eines tastbaren Flip-

den Ansprechschwellwert haben, Verknüpfungs- Flops, der ein Schaltwerk gemäß der Erfindung ent-

schaltungen verstanden werden, deren Ausgangssignal hält,

den einen oder anderen Binärwert annimmt, je nach- 15 Fig. 5 ein Blockschaltbild eines aus zwei Schalt-

dem, ob die arithmetische Summe der Werte der Ein- werken gemäß der Erfindung bestehenden tastbaren

gangssignale unterhalb oder oberhalb eines vorge- Flip-Flops,

gebenen »logischen« Schaltschwellwertes liegt. F i g. 6 ein Blockschaltbild einer Schaltungsanord-

Ein spezieller Typ solcher Schwellwertgatter sind nung aus Schaltwerken · gemäß der Erfindung, die

die sogenannten Majoritäts- oder Minoritätsgatter, ao während eines ersten Arbeitszyklus ein Informations-

Solche Schwellwertgatter und mit diesen aufgebaute bit speichert und ein anderes Informationsbit emp-

Schaltwerke zur Verknüpfung binärer Informations- fängt und während des nächsten Arbeitszyklus das

signale sind z. B. in der französischen Patentschrift letztgenannte Informationsbit speichert und ein drittes

1427 281 beschrieben. Bit empfängt.

Der vorliegenden Erfindung liegt die Aufgabe zu- 25 F i g. 7 ein Blockschaltbild einer Schaltungsanord-

grunde, die Arbeitsgeschwindigkeit und die Einsatz- nung aus binären Schaltwerken gemäß der Erfindung, .

möglichkeit solcher binärer Schaltwerke zu ver- die zwei verschiedene Informationsbits zu empfangen

größern. und zu speichern vermag,

Gemäß der Erfindung wird diese Aufgabe bei einem F i g. 8 und 9 Weiterentwicklungen der Schaltung

binären Schaltwerk der eingangs genannten Art da- 30 gemäß Fig. 7,

durch gelöst, daß an den Eingängen des ersten Gatters . Fig. 10 einen abgewandelten. Teil der in Fig. 9 ein Informationssignal, das Steuersignal und ein Vor- dargestellten Schaltungsanordnung, Spannungssignal liegen, daß das Ausgangssignal des F i g. 11 ein Blockschaltbild einer Schaltungsanordersten Gatters dem Eingang größeren Gewichtes des nung aus binären Schaltwerken gemäß der Erfindung, zweiten Gatters zugeführt ist, an dessen Eingängen 35 die neue Information aufzunehmen und gleichzeitig außerdem noch das Steuersignal und ein Signal, das ein Ausgangssignal, das von einer früher gespeicherals Vorspannung wirkt, liegen, so daß die Zuführung ten Information abhängt, zu erzeugen vermag, und eines Steuersignals eines ersten Binärwertes, der Fig. 12 ein Blockschaltbild eines Registers, das gleich dem Wert des Vorspannungssignals am ersten aus mehreren Schaltungen in dessen Fig. 11 darge-Gatter ist, dieses unempfindlich bezüglich des Wertes 40 stellten Typs besteht. · . . des ihm zugeführten Informationssignals macht,daß Die in den Schaltbildern dargestellten Blöcke be-", das Steuersignal dieses ersten Binärwertes zusammen deuten logische Gatter, die mit binären Eingangsmit dem dem zweiten Gatter zugeführten Vorspan- Signalen gespeist werden und binäre Ausgangssignale nungssignal und dem Ausgangssignal des ersten liefern. Die Signale können die Binärziffern 1 oder 0 Gatters das zweite Gatter unempfindlich gegen den 45 darstellen, und es wird im folgenden häufig der Ein-Wert des vom ersten Gatter erzeugten Signals macht; fachheit halber davon gesprochen werden, daß einer daß die Zuführung eines Steuersignals eines zweiten Stufe oder einem Eingang eine »1« oder eine »0« Binärwertes, der dem Wert des Vorspannungssignals zugeführt werden. . , .: . · ■ ■■ ■ am ersten Gatter entgegengesetzt ist, dieses erste Die logischen Schaltungen gemäß der Erfindung Gatter veranlaßt, ein Ausgangssignal zu erzeugen, das 50 bestehen aus Majoritäts-Minoritäts-Gattern. Ein Magieich dem Komplement des Informationssignals ist, joritätsgatter ist eine Schwellwertschaltung mit einer und daß das gleichzeitige Zuführen des Steuersignals ungeraden Anzahl η . von Eingangssignaleinheiten dieses zweiten Wertes zusammen mit dem Vorspan- oder »Eingangssignalgewichten« und dem logischen nungssignal des ersten Wertes und dem vom ersten Schwellwert (n+l)/2, die ein Ausgangssignal liefert, Gatter veranlassen, an einem Minoritätsausgang ein 55 das gleich der Majorität der Eingangssigna'gewichte Ausgangssignal zu erzeugen, das gleich dem Wert ist. Ein Minoritätsgatter ist eine Schwellwertschaltung des dem ersten Gatter zugeführten Informations- mit einer ungeraden Anzahl η von Eingangssignalsignals ist. gewichten und dem logischen Schwellwert (n + l)/2,"

Eine wichtige Eigenschaft des binären Schalt- die ein Ausgangssignal liefert, das gleich dem Wert Werkes gemäß der Erfindung besteht darin, daß das 60 der Minorität der Eingangssignalgewichte .ist. Ein Informationssignal in einem einzigen Arbeitszyklus Majoritäts-Minoritäts-Gatter liefert zwei Ausgangsder Schaltung verarbeitet werden kann, d. h., daß ein signale, von 'denen das eine der Majorität und das anliegendes Informationssignal beim Zuführen des andere, komplementäre der Minorität der Eingangs-Steuersignals sofort verarbeitet wird und am Ausgang signalgewichte entspricht. In den Figuren ist jeweils der Schaltung zur Verfügung steht. 65 das Minoritätsausgangssignal durch einen überstriche-

Weiterbildungcn, Ausgestaltungen und Anwendun- nen Großbuchstaben und das Majoritätsausgangsgen der Erfindung sind in den Untcransprüchen ge- signal durch einen nichtüberstrichenen Großbuchkennzeichnet. stäben dargestellt.

In Fig. 1 ist das Blockschaltungssymbol eines Majoritäts-Minoritäts-Gatters mit drei Eingängen dargestellt, die jeweils das Gewicht 1 haben. Oberhalb des Schaltungssymbols stehen die Booleschen Gleichungen für die Majoritäts- und Minoritätsfunktionen.

Das Majoritäts-Minoritäts-Gatter der F i g. 1 kann auf verschiedene Weise aufgebaut sein. Schaltungsanordnungen dieser Art sind bekannt bzw. an anderer Stelle vorgeschlagen.

Der Einfachheit halber wird in allen Figuren ein Gatter des in Fig. 1 dargestellten Typs verwendet. In denjenigen Fällen, in denen nur der Minoritätsausgang eines Gatters benötigt wird, kann selbstverständlich ein Minoritätsgatter an Stelle des Majoritäts-Minoritäts-Gatters verwendet werden, dasselbe gilt entsprechend für Majoritätsgatter.

F i g. 2 zeigt ein binäres Schaltwerk, das in allen folgenden komplizierten Schaltungen vorkommt. Das Schaltwerk besteht aus zwei Gattern 10, 12, die in der dargestellten Weise miteinander verbunden sind. Dem ersten Gatter 10 sind eine feste Vorspannung 0, ein Informationssignal χ und ein Steuersignal C zugeführt. Dem zweiten Gatter 12 sind das Minoritätsausgangssignal 77 des Gatters 10, das Steuersignal C, ein Vorspannungssignal 0 und ein weiteres Informationssignal y zugeführt.

Das dem zweiten Gatter 12 zugeführte Ausgangssignal 77 des ersten Gatters 10 hat das doppelte Gewicht, also den doppelten Einfluß auf das Gatter 12 wie die anderen Eingangssignale dieses Gatters. Das Gewicht des Signals 77 ist also effektiv doppelt so groß wie z. B. das Gewicht des Signals y. Dies kann dadurch erreicht werden, daß man das Signal 77 zweien der fünf Eingangsklemmen des Gatters 12 zuführt, wie in F i g. 2 dargestellt ist. Eine andere Möglichkeit besteht darin, das Signal 77 nur einer einzigen Eingangsklemme eines vier Eingangsklemmen aufweisenden Transistorgatters zuzuführen, der ein Widerstand in Reihe geschaltet ist, welcher effektiv nur die Hälfte des Wertes der jeweils den anderen Eingangsklemmen in Reihe geschalteten Widerstände hat.

Wenn im Betrieb das Steuersignal C den Wert 0 hat, hat 77 den Wert 1 unabhängig davon, welchen Wert das Informationssignal χ hat. Dies beruht darauf, daß zwei der drei Eingänge des Gatters 10 gleich 0 sind und das Minoritätsausgangssignal dieses Gatters daher den Wert 1 haben muß. Im Gatter 12 hebt das Signal 7? die gemeinsame Wirkung des Vorspannungssignals 0 und des Steuersignals C=O auf. Das Ausgangssignal des Gatters 12 wird daher ausschließlich durch den Wert des Informationseingangssignals y bestimmt. Es gilt also T=J oder P=y.

Wenn C gleich 1 ist, ist 77=x. Wenn beispielsweise x=l ist, sind zwei der drei Eingänge des Gatters 10 gleich 1 und K=O. Wenn x=0 ist, sind zwei der drei Eingänge des Gatters 10 gleich 0 und Tf=I. Die Eingänge des zweiten Gatters 12 sind 77, 1, 0 und y. Die Eingänge 1 und 0 heben sich auf, so daß das Gatter 12 wie ein Schwellwertgatter mit drei Eingängen arbeitet, von denen zwei aus dem Signal 77 bestehen. Dementsprechend ist T=R, und da R=χ ist, ist T=x. Mit anderen Worten gesagt, wird das Informationsbit χ unabhängig vom Wert des Signals y in die Stufe 12 übertragen, wenn der Wert des Signals C von 0 nach 1 wechselt.

Eine wichtige Eigenschaft der in F i g. 2 dargestellten Schaltungsanordnung besteht darin, daß sie ihre Funktionen in einem Arbeitszyklus auszuüben vermag. Sobald C auf 1 wechselt, wird die Information x, wenn sie vorhanden ist, in die Schaltung eingetastet. Die Anwesenheit der Information χ hat andererseits keinen Einfluß auf die Arbeitsweise der Schaltung, wenn C gleich 0 ist.

Die in Fig. 3 dargestellte Schaltungsanordnung basiert auf der Schaltung gemäß F i g. 2, sie unterscheidet sich von dieser jedoch durch eine zusätzliche

ίο Rückkopplungsverbindung von der Ausgangsklemme P des Gatters 12 zur Eingangsklemme y des Gatters 12. An den Gattern liegt außerdem noch ein Vorspannungssignal B, das, wie noch erläutert werden wird, den festen Wert 0 oder 1 haben kann.

Bei der Erläuterung der Arbeitsweise der in F i g. 3 dargestellten Schaltungsanordnung so!l zuerst angenommen werden, daß 5=0 und C=O ist. Wie bei F i g. 2 kann der Wert von χ dann die Arbeitsweise der Schaltung nicht beeinflussen, das Ausgangssignal ist also unabhängig von x. Das dem Gatter 12 als Eingangssignal mit doppeltem Gewicht zugeführte Signal 37=1 kompensiert außerdem die Eingangssignale C=O und B=O dieses Gatters. Das Minoritätsausgangssignal T des Gatters 12 ist also gleich dem Komplement des fünften Eingangssigna'.s, also des Signals P, es ist also T=T. Mit anderen Worten gesagt, arbeitet das Gatter 12 als Speicherelement, wenn sowohl B als auch C gleich 0 sind, und es speichert jeweils diejenige Information, die früher in das Gatter 12 eingegeben worden war.

Wenn B=O ist und C den Wert 1 annimmt, wird das Informationssignal χ in die Schaltungsanordnung der F i g. 3 eingegeben. Unter diesen Bedingungen sind dann Tt=χ und T=R=X.

Es sei nun angenommen, daß das Vorspannungssignal B = 1 und das Steuersignal C=I sind. In diesem Falle ist dann 77=0 und T=T. Mit anderen Worten gesagt, speichert das Gatter 12 das Informationssignal, das früher in dieses Gatter eingegeben worden war. Wenn JS = I und C=O sind, sind 77=χ und T=R=X. Mit anderen Worten gesagt, wird das Informationssignal in das Gatter 12'eingegeben und dort gespeichert, wenn C wieder 1 wird.

Die in Fig. 4 dargestellte Schaltungsanordnung enthält Gatter 14, 16, 18, 20, die in der aus dem Schaltbild ersichtlichen Weise miteinander verbunden sind. Die Gatter 16 und 20 entsprechen der Schaltungsanordnung gemäß Fig. 2. Wenn C=O ist, kompensiert das zwei Eingängen des Gatters 20 zugeführte Signal 77=1, das Vorspannungssignal 0 und das Steuersignal C=O, die an zwei weiteren Eingängen dieses Gatters liegen. Das Gatter 20 arbeitet dann in an sich bekannter Weise wie ein Majoritäts-Minoritäts-Gatter mit drei Eingängen.

Eine an anderer Stelle vorgeschlagene Schaltungsanordnung entsprechend den Gattern 14, 18 und 20 läßt sich als Stufe eines Binärzählers oder als tastbare Flip-Flop-Stufe verwenden. Die Schaltung gemäß F i g. 4 ermöglicht außerdem noch das Einschleusen von Information in die Schaltung. Dies kann dadurch erfolgen, daß man C= 1 macht. 77 ist in diesem Falle gleich x, und da C=I und das Vorspannungssignal gleich 0 ist, haben mindestens drei der sieben Eingänge des Gatters 20 den Wert 77=X. Außerdem hat

mindestens einer der restlichen drei Eingänge P, V und W denselben Wert wie 77 (es existiert nämlich kein stabiler Betriebszustand für P=V-W). Mindestens vier der sieben Eingangssignale haben also den

Wert Tf₅ so daß T=R=X ist. Mit anderen Worten wird das Bit χ in das Gatter 20 eingeschleust, wenn C den Wert einnimmt, und dieses Bit bleibt gespeichert, wenn C wieder 0 wird.

Die oben erläuterte Arbeitsweise der Schaltung ist in der folgenden Tabelle I dargestellt. Die erste Spalte dieser Tabelle gibt den angenommenen Ausgangszustand der Schaltung an. In diesem Zustand sind ^₁ = Ar₂=O und V=W=P=O. Spalte2 gibt den Zustand der Schaltung für C=I und das Eingangsinformationsbit x=l an. Man beachte, daß P=I ist. Die Spalte 3 gibt den Zustand der Schaltung für C=I und das Eingangsinformationsbit λ:=0 an. Man beachte, daß in diesem Falle dann P gleich 0 ist.

Tabelle I

	t	1	2	3
	V	0	0	0
Gatter 14	P	0	0	0
	K	0	0	1
	W	0	0	0
	X	1	1	1
Gatter 16	C	0	1	0
	V	0	1	1
Gatter 18		1	1	1
	P	0	0	0
	W	1	1	0
	P	0	0	0
Gatter 20	V	0	0	1
	Vorsp.	1	1	1
		0	0	0
	C	1	0	1
	W	0	1	1
	P	0	0	0
Ausgang	1	1	0

0 = ohne Einfluß.

Nachdem das Eingangsbit in der Stufe 20 gespeichert worden ist, wechselt der Wert des Steuersignals C wieder auf 0, und es kann ein Tastimpuls t zugeführt werden. Anschließend arbeitet die Schaltungsanordnung genauso wie die bereits oben erwähnte vorgeschlagene Schaltung.

Die in Fig. 5 dargestellte Schaltungsanordnung stellt ein tastbares Flip-Flop dar, das vier Schwellwertgatter 22, 24, 26 und 28 enthält. Der Minoritätsausgang des Gatters 26 wird auf einen Eingang des Gatters 24 rückgekoppelt, und der Majoritätsausgang des Gatters 28 wird auf einen Eingang des Gatters 22 rückgekoppelt. Außerdem dient der Majoritätsausgang des Gatters 26 als Eingangssignal für das Gatter 26, und der Majoritätsausgang des Gatters 28 dient als Eingangssignal für das Gatter 28.

Wenn im Betrieb der in F i g. 5 dargestellten Schaltungsanordnung t=0 und V=I sind, heben sich vier der fünf Eingangssignale des als Majoritätsgatter arbeitenden Gatters 26 gegenseitig auf. Dieses Gatter speichert also das Bit, das ihm früher zugeführt worden war. Zwei der drei Bits an den Eingängen des Gatters 24 heben sich auf, und W, das Ausgangssignal des Gatters 24, ist gleich P (dem Komplement des dritten Eingangssignals des Gatters 24). Q, das Ausgangssignal des Gatters 28, ist gleich W, und dies wiederum gleich P, so daß <2=P ist. Mit anderen Worten gesagt, ist der Minoritätsausgang des Gatters 26 gleich dem Minoritätsausgang des Gatters 28.

Wenn t=l ist, sind TF=O, Q=Q (das Gatter 28 speichert das früher in dieses Gatter eingeschleuste Bit), V=U und P=V=U, so daß T=U ist. Mit anderen Worten gesagt, sind die Minoritätsausgänge der

ίο Gatter 26 und 28 verschieden, d. h., daß die Schaltung in einen neuen Betriebszustand geschaltet worden ist und in diesen verbleibt, wenn t wieder 0 wird. Ein Arbeitszyklus der Schaltung gemäß F i g. 5 ist in der folgenden Tabelle II aufgeführt. Dabei wurde angenommen, daß im ursprünglichen Zustand der Schaltung P=I und t=0 ist.

	1	0	Tabelle	II	1	0	0
P	0	1	0	1	0	1	0
t	1	0	0	1	1	0	1
V	1	0	1	1	1	0	0
W	1	1	0	0	1	1	0
Q		01	0

Die Schaltung gemäß F i g. 6 entspricht der der Fig. 5, mit der Ausnahme, daß keine geschlossene Rückkopplungsschleife vorhanden ist. Der Ausgang Q des Gatters 28 wird nämlich nur einem Eingang des Gatters 28 und nicht dem Gatter 22 zugeführt. Der dritte Eingang des Gatters 22 besteht aus einem In-. formationsbit x.

Wenn im Betrieb der in Fig. 6 dargestellten Schaltung C=I, V=X und T=V=X ist, ist P=X. Mit anderen Worten gesagt, wird das Eingangsbit χ in die Stufe 26 eingeschleust und dort gespeichert. Weiterhin ist, da zwei der drei Eingänge des Gatters 24 den Wert 1 haben, W=O, und das Gatter 28 speichert dementsprechend das vorher in dieses Gatter eingeschleuste Bit.

Wenn C von 1 auf 0 wechselt, wird V=I, und das Gatter 26 speichert das Bit T=x, das im vorangehenden Halbzyklus von C empfangen worden war. Der Ausgang W des Gatters 24 ist gleich P und Q=P=x. Mit anderen Worten gesagt, ist die während des vorangehenden Halbzyklus von C im Gatter 26 gespeicherte Information nun in das Gatter 28 geschleust und dort gespeichert worden. Während eines Halbzyklus der Schaltung gemäß F i g. 6 wird also Ein-. gangsinformation χ im Gatter 26 gespeichert, und während des nächsten Halbzyklus wird die früher im Gatter 28 gespeicherte Information entfernt, und das im Gatter 26 gespeicherte Informationsbit λ: wird in das Gatter 28 geschoben. Während des nächsten Halbzyklus kann das Gatter 22 ein neues Bit χ aufnehmen, während das Gatter 28 das alte Bit χ speichert.

Die Schaltung gemäß F i g. 6 kann beispielsweise als Akkumulator verwendet werden. Während ein neues Bit χ von einer Quelle für logische Signale,

z. B. einer Addierschaltung, empfangen wird, liefert die Schaltung gemäß F i g. 6 während der gleichen Arbeitsphase ein früher gespeichertes Bit U, das ein Addendenbit sein kann. In F i g. 6 ist zwar nur eine einzige Stufe, die aus vier Gattern besteht, dargestellt, selbstverständlich können in der Praxis mehrere solcher Stufen parallel geschaltet sein, um eine Speicherund Gatter-Untereinheit einer Datenverarbeitungsanlage zu bilden.

Die in Fig. 7 dargestellte Schaltungsanordnung vermag mehrere Bits zu empfangen. Diese Schaltung enthält drei Gatter 30, 32 und 34. Ein Steuersignal C₁ wird den Gattern 30 und 34 und ein Steuersignal C₂ wird den Gattern 32 und 34 zugeführt. Die Gatter 30 und 32 erhalten außerdem feste Vorspannungssignale 0 bzw. 1 und Informationsbits X₁ bzw. x₂. Die Minoritätsausgänge der Gatter 30 und 32 sind jeweils mit doppeltem Gewicht dem Gatter 34 zugeführt. Der Majoritätsausgang des Gatters 34 ist auf einen Eingang desselben Gatters rückgekoppelt.

Wenn im Betrieb der Schaltung gemäß Fig. 7 C₁ = C₂=O (C₂=I) ist, ist F=I, W=O, und das Gatter 34 speichert ein früher in dieses Gatter eingegebenes Bit. Wenn C₁=I und C₂=O (C₂=I) ist, ist V=x, W=O (W hebt dementsprechend C₁ und C₂ auf) und P=F=X₁. Mit anderen Worten gesagt, wird das Bit X₁ unter diesen Umständen in die Schaltung eingeschleust und im Gatter 34 gespeichert. Wenn C=I und C₂=I (C₂=O) ist, ist F=I (F hebt dementsprechend C₁ und C₂ auf), W=X₂ und T=W=X₂. Mit anderen Worten gesagt, wird unter diesen Umständen dann das Bit X₂ in die Schaltung eingeschleust und im Gatter 34 der F i g. 7 gespeichert.

Man kann mehrere Stufen, wie sie in F i g. 7 dargestellt sind, miteinander verbinden, um mehr als zwei Eingangsbits verarbeiten zu können. Eine für die Verarbeitung von vier Bits geeignete Schaltung ist beispielsweise in F i g. 8 dargestellt. Der Majoritätsausgang P des unteren Gatters ist nun nicht mehr auf einen Eingang desselben Gatters rückgekoppelt, sondern mit einem folgenden Gatter verbunden. Im Falle des Gatters 34_χ ist dieser Ausgang mit einem Eingang des Gatters 34₂ verbunden. Beim letzten Gatter einer Kette, wie dem Gatter 34₂, kann der Ausgang auf einen Eingang des ersten Gatters der Kette, wie 34_1; rückgekoppelt sein.

Mit der in F i g. 8 dargestellten Schaltung kann eines der vier Eingangsbits X₁ bis X₄ ausgewählt und gespeichert werden. Um ein Bit auszuwählen, z. B. das Bit JC₁, werden das entsprechende Steuersignal C₁ gleich 1 und die übrigen Steuersignale C₂, C₃ und C₄ gleich 0 gemacht. Es ist dann IP=X₁, P=X₁ und Q=X₁. Man beachte, daß sich sechs der sieben Eingänge des Gatters 34₂ aufheben, wenn C₃=C₄ = O ist und der Ausgang ~Q des Gatters 34₂ gleich F ist. Wenn C₁ wieder 0 wird, so daß C₁=C₂=C₃=C₁ ist, wird Q=P auf das Gatter M₁ rückgekoppelt, so daß dieses Gatter weiterhin das Ausgangssignal P=P liefert. In der Schaltung gemäß F i g. 8 kann jedes beliebige Eingangsbit gespeichert werden, indem man das entsprechende Steuerbit C gleich 1 und alle anderen Steuerbits gleich 0 macht. Für die Speicherung von x, werden also beispielsweise C₂ gleich 1 und C₁, C₃ und C₄ gleich 0 gemacht.

Fig. 9 zeigt eine Fig. 8 analoge Schaltung zur Auswahl und Speicherung eines Bits aus η Bits, wenn η eine gerade Zahl ist. Wenn die Anzahl der Eingangsbits ungerade ist, muß die Schaltung entsprechend Fig. 10 abgewandelt werden. Im übrigen entspricht sie jedoch der Schaltung gemäß Fig. 9.

Die in Fig. 11 dargestellte Schaltungsanordnung enthält neun Schwellwertgatter 51 bis 59. Den Gattern 51 bis 54 werden jeweils eines von vier Eingangsbits X₁ bis X₄ und von vier Steuersignalen C₁ bis C₄ zugeführt. Die Schaltung nimmt ein Bit x,- auf, wenn Cj=I und alle anderen Steuersignale C gleich 0 sind. Wenn C₁ wieder 0 wird, ist X₁ gespeichert. Um ein anderes Bitx^ zu speichern, während x_t abgefragt werden kann, wird C₁ gleich 1 gemacht. Wenn C-, wieder O wird, wird x,- gespeichert.

Die Schaltung gemäß Fig. 11 kann als Schieber registerzelle verwendet werden. Die Informationsbits können von folgenden Quellen kommen: X₁ vom Ausgang der links anschließenden Zelle; x₂ vom Ausgang der rechts folgenden Zelle; X₃ von einer Quelle für neue Datenbits und X₄ vom Komplementausgang P ίο des Gatters 59, der als ein Eingang rückgekoppelt ist, wie in Fig. 11 durch die gestrichelte Linie 60 angedeutet ist. Die Steuersignale entsprechen den folgenden Kommandos.

C₁=I Rechtsverschiebung

^₂=I Linksverschiebung

C₃=1 Einspeicherungskommando

C₄=I Register-Komplementkommando

Für eine etwas eingehendere Erläuterung der Arbeitsweise der in Fig. 11 dargestellten Schaltung sei angenommen, daß C₁ = I und C₂ = C₃=C₄=O sei. Es ist nun F=X₁, J=F=X₁, am Gatter 57 hebt U₂ das Signal C₃ auf, C₁=I und C₄=I, so daß E=I ist, unabhängig davon, welchen Wert 7 hat; am Gatter 55 ist H=J=X₁, am Gatter 58 ist C₁=I und U₄=I, so daß F=O ist, unabhängig davon, welchen Wert H hat. Von den drei Eingängen des Gatters 59 ist E=I und F=O, so daß das Gatter 59 das früher eingegebene Bit P weiter speichert.

Nun wird C₁ wieder 0, während C₂, C₃ und C₄ 0 . bleiben. Das Gatter 59 speichert weiter das früher eingegebene Bit, dies gilt auch für das Gatter 55. Bei der vorangehenden Betrachtung war gezeigt worden, daß J=X₁ und H=X₁ ist. In den Gattern 57 und 58 heben sich alle Steuersignale gegenseitig auf, so daß E=J=X₁ und F=H=X₁ ist. Das Gatter 59 erhält also als Eingangssignale X₁, X₁ und ρ liefert als Ausgang P=X₁, was auch gespeichert wird.

Fig. 12 zeigt ein Register, dessen Zellen aus Schaltungen gemäß Fig. 11 bestehen. Das ,Steuerkabel ist in Form einer einzigen Leitung dargestellt, die durch kurze schräge Striche gekreuzt wird.

Claims (9)

Patentansprüche:

1. Binäres Schaltwerk, das innerhalb eines einzigen Zyklus eines binären Steuersignals arbeitet, mit zwei Gattern, die jeweils einen logischen Schaltschwellwert sowie jeweils mindestens 2 m+1 (m ganzzahlig) Eingänge aufweisen, wobei das erste Gatter ein Minoritätsglied ist und das zweite Gatter einen Eingang aufweist, der ein größeres Gewicht hat als jeder andere Eingang dieses Gatters, dadurch gekennzeichnet, daß an den Eingängen des ersten Gatters (10) ein Informationssignal (x), das Steuersignal (C) und ein Vorspannungssignal liegen, daß das Ausgangssignal (R) des ersten Gatters dem Eingang größeren Gewichtes des zweiten Gatters (12) zugeführt ist, an dessen Eingängen außerdem noch das Steuersignal (C) und ein Signal, das als Vorspannung wirkt, liegen, so daß die Zuführung eines Steuersignals eines ersten Binärwertes, der gleich dem Wert des Vorspannungssignals am ersten Gatter ist, dieses unempfindlich bezüglich des ihm zugeführten Informationssignals (x) macht, daß das Steuersignal (C) dieses ersten Binärwertes zusammen mit dem dem zweiten Gatter (12) zu-

009 551/327

geführten Vorspannungssignal (»0«) und dem Ausgangssignal (R) des ersten Gatters das zweite Gatter unempfindlich gegen den Wert des vom ersten Gatter erzeugten Signals macht; daß die Zuführung eines Steuersignals eines zweiten Binärwertes, der dem Wert des Vorspannungssignals am ersten Gatter entgegengesetzt ist, dieses erste Gatter veranlaßt, ein Ausgangssignal zu erzeugen, das gleich dem Komplement des Informationssignals (χ) ist, und daß das gleichzeitige Zuführen des Steuersignals dieses zweiten Wertes zusammen mit dem Vorspannungssignal des ersten Wertes und dem vom ersten Gatter (10) erzeugten Ausgangssignals das zweite veranlassen, an einem Minoritätsausgang ein Ausgangssignal zu erzeugen, das gleich dem Wert des dem ersten Gatter zugeführten Informationssignals (x) ist.

2. Schaltwerk nach Anspruch 1, dadurch gekennzeichnet, daß den beiden Gattern (10, 12) dasselbe Vorspannungssignal zugeführt ist.

3. Schaltwerk nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das zweite Gatter (12) den logischen Schwellwert 3 hat, daß das Ausgangssignal (R) des ersten Gatters (10) dem zweiten Gatter (12) mit dem Gewicht 2 zugeführt ist, daß das Vorspannungssignal und das Steuersignal dem zweiten Gatter mit dem Gewicht 1 zugeführt sind und daß das zweite Gatter außerdem noch einen weiteren Eingang mit dem Gewicht 1 hat, dem ein zweites Informationssignal (y) zuführbar ist.

4. Schaltwerk nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das erste Gatter den logischen Schwellwert 2 hat und jeder seiner Eingänge das Gewicht 1 haben, daß das zweite Gatter (12) den logischen Schwellwert (n+l)/2 und seine Eingänge das Gesamtgewicht η haben, wobei η eine ungerade Zahl ist, daß der Eingang oder die Eingänge des zweiten Gatters (12), denen das Ausgangssignal (R) des ersten Gatters (10) zugeführt sind, das Gewicht 2 haben, daß die Eingänge des zweiten Gatters, denen das Steuersignal und das Vorspannungssignal zugeführt sind, jeweils das Gewicht 1 haben und das zweite Gatter (12) mindestens einen zusätzlichen Eingang mit dem Gewicht 1 hat, dem ein zusätzliches Informationssignal (y) zuführbar ist.

5. Schaltwerk nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß der zusätzliche Eingang des zweiten Gatters (12) mit einem Majoritätsausgang des zweiten Gatters verbunden ist (Fig. 3).

6. Schaltwerk nach Anspruchs,' gekennzeichnet durch die Verwendung als Eingangsschleuse in einem tastbaren Flip-Flop (Fig. 4), wobei das zweite Gatter (20) des Schaltwerkes (16, 20) ein Majoritäts-Minoritäts-Gatter mit sieben Eingängen ist, dessen Majoritätsausgang (P) außerdem mit einem Eingang eines ersten zusätzlichen Majoritäts-Minoritäts-Gatters (14) mit fünf Eingängen und dessen Minoritätsausgang (P) mit einer Ausgangsklemme des Flip-Flops und einem Eingang eines zweiten zusätzlichen Majoritäts-Minoritäts-Gatters (18) mit fünf Eingängen gekoppelt sind, wobei ferner je ein Eingang der zusätzlichen Majoritäts-Minoritäts-Gatter (14, 18) mit einer Taktimpulsklemme (t) verbunden ist, der Majoritätsausgang des ersten zusätzlichen Majoritäts-Minoritäts-Gatters. (14) mit einem Eingang dieses Gatters gekoppelt ist, der Minoritätsausgang (W) des zweiten zusätzlichen Majoritäts-Minoritäts-Gatters (18) mit einem weiteren Eingang des ersten zusätzlichen Majoritäts-Minoritäts-Gatters (14) verbunden ist, der Majoritätsausgang (W) des zweiten zusätzlichen Majoritäts-Minoritäts-Gatters (18) mit einem seiner Eingänge und mit einem Eingang des zweiten Gatters (20) des Schaltwerkes gekoppelt ist, der Minoritätsausgang (V) des ersten zusätzlichen Majoritäts-Minoritäts-Gatters (14) mit einem Eingang des zweiten Gatters (20) des Schaltwerkes und einem Eingang des zweiten zusätzlichen Majoritäts-Minoritäts-Gatters verbunden ist und einem Eingang jedes der zusätzlichen Majoritäts-Minoritäts-Gatter (14, 18) noch jeweils ein Vorspannungssignal (k₂, Ic₁) zugeführt ist.

7. Schaltwerk nach Anspruch 3 und 4, gekennzeichnet durch die Verwendung in einem tastbaren Flip-Flop (Fig. 5), wobei zwei solcher Schaltwerke, die jeweils zwei Majoritäts-Minoritäts-Gatter (22, 26; 24, 28) enthalten, vorgesehen sind, den Steuersignaleingängen der vier Gatter ein Taktsignal (i) zugeführt ist, den ersten Gattern (22, 24) der beiden Schaltwerke Vorspannungssignale verschiedener Binärwerte zugeführt sind, der Majoritätsausgang (P) des zweiten Gatters (26) des ersten Schaltwerkes mit einem Eingang dieses Gatters gekoppelt ist, der Minoritätsausgang (P) dieses Gatters (26) mit einer ersten Ausgangsklemme des Flip-Flops und mit einem Eingang des ersten Gatters (24) des zweiten Schaltwerkes gekoppelt ist, der Majoritätsausgang des zweiten Gatters (28) des zweiten Schaltwerkes mit einem Eingang dieses Gatters und einem Eingang des ersten Gatters (22) des ersten Schaltwerkes gekoppelt ist und der Minoritätsausgang (£7) des zweiten Gatters (28) des zweiten Schaltwerkes mit einer zweiten Ausgangsklemme des Flip-Flops verbunden ist.

8. Schaltwerk nach Anspruch 3 und 4, gekennzeichnet durch die Verwendung in einem Akkumulator (Fig. 6), wobei zwei solcher Schaltwerke, die jeweils zwei Majoritäts-Minoritäts-Gatter (22,26; 24,28) enthalten, vorgesehen sind, Steuersignaleingänge der vier Gatter mit einer Steuersignal-Eingangsklemme (C) verbunden sind, den beiden Gattern des einen Schaltwerkes ein Vorspannungssignal eines anderen Binärwertes als den Gattern des anderen Schaltwerkes zugeführt ist, der Majoritätsausgang (P, Q) des zweiten Gatters (26, 28) jedes Schaltwerkes mit einem Eingang des betreffenden Gatters gekoppelt ist, der Minoritätsausgang (P) des zweiten Gatters (26) des ersten Schaltwerkes mit einem Eingang des ersten Gatters (24) des zweiten Schaltwerkes gekoppelt ist und der Minoritätsausgang des zweiten Gatters (28) des zweiten Schaltwerkes mit einer Ausgangsklemme verbunden ist.

9. Schaltwerk nach Anspruch 4, gekennzeichnet durch die Verwendung in einer η Stufen enthaltenden Speicherschaltung (F i g. 7, 8 oder 9) zum Speichern von einem aus (2ri) Bits, wobei jede Stufe ein Schaltwerk (30, 34), dessen zweites Gatter (34) ein Majoritäts-Minoritäts-Gatter mit sieben Eingängen ist, sowie ein zusätzliches Minoritätsgatter (32) mit drei Eingängen enthält, wobei ferner den Eingängen des ersten Gatters (30) des Schaltwerkes und des zusätzlichen Minoritäts-

gatters (32) jeder Stufe Vorspannungssignale verschiedener Binärwerte, jeweils eines der speicherbaren Signale (x_v X₂...) und jeweils ein Steuersignal (Cj, C₂; C₃, C₄...), die auch an jeweils einem Eingang des zweiten Gatters (34) des Schaltwerkes liegen, zugeführt sind, daß der Minoritätsausgang (W) des zusätzlichen Minoritäts-

gatters (32) mit zwei Eingängen des zweiten Gatters (34) des Schaltwerkes verbunden ist und daß die η Stufen dadurch zu einem Ring verbunden sind, daß der Majoritätsausgang (P) des zweiten Gatters (34) des Schaltwerkes jeder Stufe mit einem Eingang des zweiten Gatters des Schaltwerkes der jeweils nächsten Stufe verbunden ist.

Hierzu 1 Blatt Zeichnungen