DE1948604A1 - Schaltungsanordnung zur Erzeugung eines negierten Gruppenuebertrages mit Hilfe von NOR-Schaltungen - Google Patents
Schaltungsanordnung zur Erzeugung eines negierten Gruppenuebertrages mit Hilfe von NOR-SchaltungenInfo
- Publication number
- DE1948604A1 DE1948604A1 DE19691948604 DE1948604A DE1948604A1 DE 1948604 A1 DE1948604 A1 DE 1948604A1 DE 19691948604 DE19691948604 DE 19691948604 DE 1948604 A DE1948604 A DE 1948604A DE 1948604 A1 DE1948604 A1 DE 1948604A1
- Authority
- DE
- Germany
- Prior art keywords
- adder
- circuit
- carry
- group
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 102100034033 Alpha-adducin Human genes 0.000 claims description 17
- 101000799076 Homo sapiens Alpha-adducin Proteins 0.000 claims description 17
- 101000629598 Rattus norvegicus Sterol regulatory element-binding protein 1 Proteins 0.000 claims description 17
- 102100024348 Beta-adducin Human genes 0.000 description 6
- 101000689619 Homo sapiens Beta-adducin Proteins 0.000 description 6
- 102100034004 Gamma-adducin Human genes 0.000 description 5
- 101000799011 Homo sapiens Gamma-adducin Proteins 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
- G06F7/505—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
- G06F7/506—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages
- G06F7/508—Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages using carry look-ahead circuits
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Description
Schaltungsanordnung zur Erzeugung eines negierten Gruppenübertrages
mit Hilfe von NOR-Schaltungen
Die Erfindung bezieht si^h auf eine Schaltungsanordnung
zur Erzeugung eines negierten Gruppei.überträges mit
Hilfe von NOR- bzw. NAND-Schaltungen bei einem in Gruppen aufgeteilten Paralleladdierer, bei der der
Gruppenübertrag parallel gebildet wird.
Um die Laufzeit der Übertragsbildung bei Paralleladdierern mit vielen Addierstufen herabzusetzen, wird der Addierer
gewöhnlich in mehrere Gruppen aufgeteilt« Jede Gruppe enthält eine bestimmte Anzahl von Addierstufen, die bezüglich
der anliegenden Operanden parallel arbeiten.
Für jede einzelne Gruppe muß dann aber ein Gruppenübertrag erzeugt werden, der der höherwertigen Gruppe, do h,
der Gruppe, die die höherwertigen Operanden verarbeite-t, zugeführt v/ird. Dieser Gruppenübertrag kann mit Hilfe
eines parallelen Übertragungsnetzwerkes gebildet werden: Das Übertragsnetzwerk realisiert dann die Übertragsgleichung für parallele Übertragserzeugung, die z. B0
für vier Addierstufen folgendermaßen aussieht: U4 » gh
+ef (g£h) + Cd (g:j:h) (e:/:f)
+ab (gih) (e*f) (c*d) +Üo (gnh) (e*f) (
PA 9/415/668 Il/Fdl
— 2 —
109814/1841
tL ist der Gruppenübertrag für den vierstufigen Paralleladdierer, a,b c,d ·— e,f — g,h sind die Eingangs-
Operanden für die einzelnen Addierstufen und Üo ist der
Übertrag von der vorhergehenden niederwertigen Gruppe. Der Übertrag U4 wird der nächsten höherwertigen Gruppe
zugleitet.
Die Schaltungsanordnung zur Bildung des Gruppenübertrages soll nun so ausgebildet sein, daß die Laufzeit
der Übertragsbildung möglichst klein ist» Dies wird dann schwierig, wenn die Addierstufen und das Übertragsnetzwerk mit Hilfe von NOR- oder NAND-Schaltungen realisiert
werden. Dann nämlich muß der Gruppenübertrag in negierter Form gebildet werden. Die Negation des
aus der vorausgehenden niederwertigeren Gruppe anfallen-,
den Übertrages vergrößert aber die Laufzeit.
Die Aufgabe der Erfindung·besteht darin, eine Schaltungsanordnung
zur Bildung des negierten Gruppenübertrages mit Hilfe von NOR-Schaltunken anzugeben, bei der die
Laufzeit der Gruppenübertragsbildung ein Minimum ist.
Die Aufgabe wird dadurch gelöst, daß für jeden parallel zu verarbeitenden Übertrag in einer Gruppe/eine NOR-Schaltung
vorgesehen ist, daß die Ausgänge der NOR-Schaltungen miteinander verbunden sind, daß jeder Addierstufe
je einer NOR-Schaltung zugeordnet ist, daß jede Addierstufe mit dem Ausgang, an dem die Disjunktion der Eingangsoperanden auftritt, mit einem Eingang der zugeordneten
NOR-Schaltung verbunden ist, daß die keiner
Addierstufe zugeordnete NOR-Schal tung an die L.eitung für den Übertrag von der niederwertigeren Gruppe angeschlossen
ist, daß jede NOR-Schal tung mit den Äquivalenzausgängen
der gegenüber der zugeordneten Addierstufe höherwertigen.Addierstufe verbunden ist und daß die keiner
PA 9/415/668 . - 3 -
1098U/1841
Addierstufe zugeordnete NOH-Schaltung an die leitung
für den Übertrag von der niederwertigeren Gruppe angeschlossen
ist, daß jede NOR-Schaltung mit den Äquivalenzausgängen
der gegenüber der zugeordneten Addierstufe höherwertigen Addierstufe verbunden ist und daß die keiner
Addierstufe zugeordnete NOR-Sehaltung an die Äquivalenz-ausgänge
aller Addiersftufen angeschlossen ist»
Mit der erfindungsgemäßen Schaltungsanordnung ist somit
zur Bildung des Gruppenübertrages nur die Laufzeit f
eine NOR-Schaltung erforderlich.
Als Äquivalenzausgänge einer Addierstufe wird derjenige
Ausgang bezeichnet, an dem die Äquivalenz der Eingangsoperanden auftritt.
Die Erfindung soll anhand eines Ausführungsbeispieles weiter erläutert v/erden.
In Pig. 1 ist ein Blockschaltbild einer Gruppe aus vier Addier stuf en zusammen mit der erfindungsgemäßen Schal tungs-r
anordnung zur Bildung des Übertrages dargestellt= Die Addierstufen sind mit ADD1 bis ADD4 benannt, wobei ADD1 ■ (
diejnige Addierstufe ist, der die niederwertigsten
Operanden zugeführt werden. Die Eingangsoperanden der Addierstufe ADD1 sind a,b der Addierstufe ADD2 c,d, der
Addierstufe ADD3 e,f und der Addierstufe ADD4 g,h. Der
ersten Addierstufe ADD1 wird außerdem der Übertrag Üo von der vorhergehenden Gruppe zugeführt, und zwar in
negierter Form. Der sich innerhalb der Addierstufe ADDl bildende Übertrag Ü1 wird der zweiten Addierstufe ADD2,
der sich in der Addierstufe ADD2 bildende Übertrag Ü2 in negierter Form der Addierstufe ADD3 und der sich in
PA 9/415/668 - 4 _
1 0 i - L ! 1 B U 1
der Addierstufe ADD3 bildende Übertrag Ü3 der Addierstufe
ADD4 zugeleitet. Von der Addierstufe ADD4 kann dann der Übertrag Ü4 in negierter Form abgenommen werden.
Diese Übertragung des Übertrages von einer Addierstufe zur nächsten, ist zur Summenbildung notwendige Die Laufzeit
zur Bildung des negierter Übertrages Ü4 auf diese Weise ist jedoch zu große Aus diesem Grunde kann der
Übertrag Ü4 am Ausgang der Addierstufe ADD4 niht als
Gruppenübertrag für die nächst höhere Gruppe verwendet werden« Die benachbarten Addierstufen sind verschieden
aufgebaut. Darum wird die eine Addierstufe mit Art 1, die nächste als Art 2 benannt» Der genaue Aufbau der
Addierstufen ergibt sich aus Fig. 2.
Die erfindungsgemäße Schaltungsanordnung zur Erzeugung des Gruppenübertrages besteht aus NOR-Schaltungen NO bis
N4. Die Ausgänge dieser NOR-Schaltungen NO bis N4 sind mit einer Sammelschiene miteinander verbunden, an
der der negierte Gruppenübertrag Ü4~ abgenommen v/erden
kann. Die Anzahl der NOR-Schaltungen entspricht der Anzahl der parallel zu verarbeitenden Überträge in der
Addierergrujpe. Jeder Addierstufe ADD1 bis ADD4 ist je
eine NOR-Schaltung zugeordnet. Z. B0 ist der Addierstufe
ADD1 die NOR-Schaltung N1, der Addierstufe ADD2 die NOR-Schaltung N2, der Addierstufe ADD3 die NOR-Schaltung
N3, der Addierstufe ADD4 die NOR-Schaltung N4 zugeordnete
Jede Addierstufe ADD1 bis ADD4 ist nun mit demjenigen Ausgang, an dem die Disjunktion der Eingangsoperanden
auftritt - dieser Ausgang ist mit der Schaltfunktion bezeichnet - mit einem Eingang der zugeordneten NOR-Schaltung
N1 bis N4 verbunden. Also ist an den Ausgang a + b der Addierstufe ADD1 ein Eingang der NOR-Schaltung NI, an
den Ausgang c + d der Addierstufe ADD2 ein Eingang der NOR-Schaltung N2 angeschlossen usw. Die keiner Addierstufe
PA 9/415/668 ~ 5; _
' 1 0 9 ■ ■ ' l ^ /, 1
ADD1 bis ADD4 zugeordnete NOR-Schaltung NO führt mit
einem Eingang zu der leitung für den negierten Übertrag UO der vorhergehenden Gruppe. Weiterhin ist jede NOR-Schaltung
N1 Ms'N4 mit den Äquivalenzausgängen der gegenüber
der zugeordneten Addierstufe höherwertigen Addierstufen verbunden. Die Äquivalenzausgänge der Addierstufen
ADD1 bis ADD4 sind ebenfalls mit der Schaltfunktion bezeichnet= Somit ist die NOR-Schaltung N1 an die
Äquivalenzausgänge der Addierstufen ADD2 bis ADD4, die NOR-Schaltung N2 an die Äquivalenzausgänge der
Addierstufen ADD3 und ADD4 und die NOR-Schaltung N3 an den Äquivalenzuausgang der Addierstufe ADD4 angeschlossen.
Die keiner Addierstufe zugeordnete NOR-Schaltung NO ist mit den Äquivalenzausgängen aller Addierstufen
ADD1 bis ADD4 verbunden.
Die richtige Punktion der erfindungsgemäßen Schaltungsanordnung kann leicht mit zwei Beispielen nachgewiesen
werden. Den Addierstufen ADD1 bis ADD4 sei an den Leitungen für die Eingangsoperanden die in Fig. 1 eingetragenen
binären Größen zugeführt. Am Äquivalenz- und Disjunktionsausgang der Addierstufen ADD1 bis ADD4 treten dann die
ebenfalls eingetragenen Größen in der entsprechenden Reihenfolge auf. Diese Größen werden den NOR-Schaltungen
N1 bis N4 zugeführt. Der Gruppenübertrag Üo der vorhergehenden Gruppe ist ebenfalls eingezeichnet. Die dann
an den Ausgängen der NOR-Schaltungen NO-N4 gebildeten
Größen sind in der richtigen Reihenfolge in Figo 1 eingetragen. Setzt man diese Größen in die Gleichung
•für den Übertrag Ü4 ein, dann stellt man fest, daß im ersten Beispiel ein Übertrag entsteht, im zweiten Beispiel
jedoch nicht. Wird der Ausgangswert auf der Sammelschiene der erfindungsgemäßen Schaltungsanordnung mit
diesem berechneten fieri, verglichen, so ergibt sich, daß
PA 9/415/668 - 6 -
1 0 9 Γ; ι A / 1 8 4 1
der Ausgangswert jeweils zu dem "berechneten Wert negiert
ist, d. h. im Beispiel eins "0", im Beispiel zwei "1". "In Pig. 1 ist die erfindungsgemäße Schaltungsanordnung
mit NOR-Schaltungen realisiert worden. Es ist selbstverständlich
, daß die Schaltungsanordnung auch aus NAND-Schaltungen aufgebaut sein kann.
( In Pig. 2 ist gezeigt, wie die Addierstufen ADD1 bis
ADD4 mit Hilfe von NOR-Schaltungen realisiert sein können. Die untere Schaltung entspricht der Art 1 der
Addierstufen, die obere Schaltung der Art 2 der Addierstufen. Um das Zusammenwirken der einzelnen NOR-Schaltungen
besser zu zeigen, sind Binärmuster in den Schaltungen eingezeichnet.. Die Eingangsoperanden sind hier mit al, b1
und a2, b2 bezeichnet, die Summenausgänge mit S1 und S2
und die Überträge mit ÜÖ, Üt und Ü2. Die Disjunktion der
Eingangsoperanden wird an einem ODER-Ausgang der NOR/ODER-Schaltungen
G11, G21 gewonnen, die Äquivalenz der Eingangsoperanden an einem ODER-Ausgang der NOR/ODER-Schaltungen
G12 und G-22. Entsprechendes gilt für die übrigen
Addierstufen de/Gruppe. In Fig. 1 besteht die Gruppe aus
4 Addierstufen. Es ist selbstversiändlich möglich, daß
die Anzahl der Addierstufen größer oder kleiner als vier ist. Der Aufbau der Addierstufe kann auch arf andere
Art erfolgen. Notwendig ist nur, daS jede Addierstufe
ein Äquivaienzausgang und einen Disjunktionsausgang des Eingangsoperanden aufweist.
2 Figuren
1 Patentanspruch
PA 9/415/668 - ·?. -
10 9:1 !4/1841
Claims (1)
1. Schaltungsanordnung zur Erzeugung eines negierten
Gruppenübertrages mit Hilfe von NOR-Schaltungen bei einem in Gruppen aufgeteilten Paralleladdierer, bei der
der Gruppenübertrag parallel gebildet wird, dadurch
gekennze ichnet, daß für jeden parallel zu verarbeitenden Übertrag in einer Gruppe je eine NOR-Schaltung
vorgesehen ist, daß die Ausgänge der NOR-Schaltungen (NO bis N4) miteinander v.erbunden sind,
daß jede Addierstufe (ADD1 bis ADD4-) je eine NOR-Schaltung
(N1 bis N4) zugeordnet ist, daß jede Addierstufe (ADD1 bis ADD4) mit dem Ausgang, an dem die Disjunktion
der Eingangsoperanden auftritt, mit einem Eingang der zugeordneten NOR-Schaltungen (N1 bis N4) verbunden
ist, daß die keiner Addierstufe zugeordnete NOR-Schaltung (NO) an die Leitung für den Übertrag von der
niedervvertigeren Gruppe angeschlossen ist, daß jede
NOR-Schaltung (N1 bis N4) mit den Äquivalenzausgängen der
gegenüber der zugeordneten Addierstufe höherwertigen Addierstufen verbunden ist und daß die keiner Addierstufe
(NO) zugeordnete NOR-Schaltung an die Äquivalenzausgänge
aller Addierstufen (ADD1 bis ADD4) angeschlossen ist.
PA 9/415/668
10!-
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
BE756676D BE756676A (fr) | 1969-09-25 | Montage pour la production d'un report de groupe inverse a l'aide de circuits ni | |
DE19691948604 DE1948604B2 (de) | 1969-09-25 | 1969-09-25 | Schaltungsanordnung zur erzeugung eines negierten gruppenuebertrages mit hilfe von nor-schaltungen |
US69308A US3681584A (en) | 1969-09-25 | 1970-09-03 | Carry transfer circuit for a parallel binary adder |
NL7013629A NL7013629A (de) | 1969-09-25 | 1970-09-15 | |
FR7034141A FR2062436A5 (de) | 1969-09-25 | 1970-09-21 | |
LU61725D LU61725A1 (de) | 1969-09-25 | 1970-09-21 | |
GB45431/70A GB1294209A (en) | 1969-09-25 | 1970-09-24 | Improvements in or relating to parallel adders |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691948604 DE1948604B2 (de) | 1969-09-25 | 1969-09-25 | Schaltungsanordnung zur erzeugung eines negierten gruppenuebertrages mit hilfe von nor-schaltungen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1948604A1 true DE1948604A1 (de) | 1971-04-01 |
DE1948604B2 DE1948604B2 (de) | 1973-02-15 |
Family
ID=5746523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19691948604 Granted DE1948604B2 (de) | 1969-09-25 | 1969-09-25 | Schaltungsanordnung zur erzeugung eines negierten gruppenuebertrages mit hilfe von nor-schaltungen |
Country Status (7)
Country | Link |
---|---|
US (1) | US3681584A (de) |
BE (1) | BE756676A (de) |
DE (1) | DE1948604B2 (de) |
FR (1) | FR2062436A5 (de) |
GB (1) | GB1294209A (de) |
LU (1) | LU61725A1 (de) |
NL (1) | NL7013629A (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS549009B1 (de) * | 1971-02-17 | 1979-04-20 | ||
US3728532A (en) * | 1972-01-21 | 1973-04-17 | Rca Corp | Carry skip-ahead network |
EP0052157A1 (de) * | 1980-11-15 | 1982-05-26 | Deutsche ITT Industries GmbH | Binärer MOS-Carry-Look-Ahead-Paralleladdierer |
-
0
- BE BE756676D patent/BE756676A/xx unknown
-
1969
- 1969-09-25 DE DE19691948604 patent/DE1948604B2/de active Granted
-
1970
- 1970-09-03 US US69308A patent/US3681584A/en not_active Expired - Lifetime
- 1970-09-15 NL NL7013629A patent/NL7013629A/xx unknown
- 1970-09-21 FR FR7034141A patent/FR2062436A5/fr not_active Expired
- 1970-09-21 LU LU61725D patent/LU61725A1/xx unknown
- 1970-09-24 GB GB45431/70A patent/GB1294209A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US3681584A (en) | 1972-08-01 |
NL7013629A (de) | 1971-03-29 |
LU61725A1 (de) | 1971-07-22 |
FR2062436A5 (de) | 1971-06-25 |
DE1948604B2 (de) | 1973-02-15 |
BE756676A (fr) | 1971-03-25 |
GB1294209A (en) | 1972-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4302898C2 (de) | Arithmetische Recheneinheit mit Akkumulierfunktion | |
DE2246968A1 (de) | Einrichtung zur kombination, insbesondere multiplikation, zweier gleitkommazahlen | |
DE2616717A1 (de) | Digitales addierwerk | |
DE3700991A1 (de) | Digitaler uebertragsvorgriffsaddierer | |
DE2913327C2 (de) | Matrix-Multiplizierer | |
DE1197650B (de) | Parallel-Addierer | |
DE1549508C3 (de) | Anordnung zur Übertragsberechnung mit kurzer Signallaufzeit | |
DE3524981A1 (de) | Anordnung mit einem saettigbaren carry-save-addierer | |
DE3434777C2 (de) | ||
DE1948604A1 (de) | Schaltungsanordnung zur Erzeugung eines negierten Gruppenuebertrages mit Hilfe von NOR-Schaltungen | |
DE1167068B (de) | Supraleitender digitaler Baustein | |
DE19525781A1 (de) | Pseudo-Zufallsmuster-Generatorschaltung | |
DE3889746T2 (de) | Zähler. | |
DE1549461C3 (de) | ||
DE3302013A1 (de) | Divisionsvorrichtung | |
DE1524156B2 (de) | Digitale elektronische recheneinrichtung | |
DE2140858C3 (de) | Paritätsbit- Vorhersage schaltung für eine Stellenverschiebeeinrichtung | |
DE1269392B (de) | Einrichtung zur Division von Dezimalziffern | |
EP0752130A1 (de) | Multiplizierer mit geringer laufzeit | |
DE2902488C2 (de) | ||
DE2855947A1 (de) | Pla-addierschaltung | |
DE1184125B (de) | Zweistufiges Rechenwerk | |
DE69720073T2 (de) | Führungsverfahren zum entfernen von zyklen in vertikaler erzwungener darstellung | |
DE2432450C2 (de) | Binäres Parallelrechenwerk für Additionen oder Subtraktionen | |
DE1462429B2 (de) | Verknuepfungsschalter zur durchfuehrung logischer funktionen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |