DE3302013A1

DE3302013A1 - Divisionsvorrichtung

Info

Publication number: DE3302013A1
Application number: DE19833302013
Authority: DE
Inventors: Hideo Hadano Sawada
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1982-02-03
Filing date: 1983-01-21
Publication date: 1983-08-18
Also published as: JPS6248857B2; GB8301620D0; JPS58132837A; GB2116757B; DE3302013C2; GB2116757A; US4546447A

Description

HITACHI, LTD.

5-1, Marunouchi 1-chome, Chiyoda-ku,

Tokyo, Japan

Divisionsvorrichtung

Die Erfindung betrifft eine Divisionsvorrichtung für ein Datenverarbeitungssystem.

Es sind bislang zwei Arten von Divisionsoperationen bekannt. Das ist die umspeichernde Division mit Bildung eines positiven Rests,wie sie in Fig. 1 schematisch dargestellt ist,und die nichtumspeichernde Division, wie sie in Fig. 2 dargestellt ist. In diesen Figuren wird durch ein Symbol 1OP ein Dividend oder ein Zwischenrest dargestellt (im folgenden wird hierbei allgemein von Zwischenrest solange gesprochen, wie eine Unterscheidung von Zwischenrest und Dividend nicht nötig ist), 2OP stellt ein ganzzahliges Vielfaches eines Divisors und CARY einen übertrage der von einer vorhergehenden arithmetischen Operation erhalten wird, dar. Aus den Fig. 1 und 2 ist deutlich zu sehen, daß die Bestimmung eines Quotienten mit einer Ziffer oder Stelle und eines Zwischenrests die iterative Ausführung zweier Verarbeitungsschritte benötigt, und zwar sowohl beim umspeichernden Divisionstyp als auch beim nichtumspeichernden Divisionstyp, d. h, den arithmetischen Operationsschritt der Addition

oder Subtraktion des Zwischenrests und des ganzzahligen Vielfachen des Divisions und den Entscheidungsschritt, ob ein Übertrag im Ergebnis des arithmetischen Operationsschritts enthalten ist. Der umspeichernde Divisionstyp benötigt zusätzlich einen Verarbeitungsschritt,um den Zwischenrest zu korrigieren. Im Falle des nichtumspeichernden Divisionstyps müssen die Verarbeitungen, wie sie mit (a) und (b) in Fig. 2 dargestellt sind, jeweils, wenn der Quotient einer Ziffer oder einer Stelle bestimmt wird, wiederholt werden. Somit benötigen die bislang bekannten DivisionsVerarbeitungen eine große Anzahl Verarbeitungsschritte, wodurch sich die Verarbeitungsgeschwindigkeit nur schwer steigern läßt.

Es ist daher Aufgabe der Erfindung, eine Divisionsvorrichtung zu ermöglichen, die die Division mit weniger Verarbeitungsschritten und somit mit einer erhöhten Verarbeitungsgeschwindigkeit durchführen kann.

Die technische Lehre der Erfindung besteht darin, daß der Quotient einer Ziffer oder Stelle und der Zwischenrest durch Wiederholung eines einzigen Verarbeitungstyps, der den Zwischenrest und das ganzzahlige Vielfache des Divisiors addiert, ermittelt werden, wie in Fig. 3 dargestellt ist. In Fig. 3 stellt das Symbol 2OP¹ einerseits das ganzzahlige Vielfache des Divisors, wenn der aus der vorhergehenden Operation resultierende Übertrag O ist und andererseits das Komplement des ganzzahligen Vielfachen des Divisors, wenn der aus der vorhergehenden Operation sich ergebende Übertrag 1 ist, dar. Außerdem wird der Anfangsübertrag einer gegebenen Operation auf gesetzt, wenn der aus der vorhergehenden Operation sich

ergebende Übertrag O ist, während er auf 1 gesetzt wird, wenn der Übertrag der vorhergehenden Operation 1 ist.

Die Erfindung wird im folgenden anhand der Zeichnung näher beschrieben. Es zeigen:

Fig. 1 eine schematische Darstellung des bekannten umspeichernden Typs für eine Dezimaldivision, die den Quotienten einer Ziffer und einen Zwischenrest bestimmt;

Fig. 2 (a) und (b) das schematisch dargestellte Prinzip des bekannten nichtumspeichernden Typs einer Dezimaldivision, die einen Quotienten 'einer Ziffer und einen Rest bestimmt;

Fig. 3 eine Prinzipdarstellung einer erfindungsgemäßen Dezimaldivision, die einen Quotient "einer Ziffer und einen Zwischenrest bestimmt;

Fig. 4 ein Funktionsblockschaltbild einer Anordnung einer erfindungsgemäßen Dezimaldivisionsvorrichtung;

Fig* 5 eine schematische Darstellung eines arithmetischen Operationszyklus, der von der in Fig. 4 dargestellten Vorrichtung ausgeführt wird; und

Fig. 6 eine schematische Darstellung einer Dezimaldivision, die einen Quotienten einer Ziffer und einen· Zwischenrest jeweils aufgrund eines fünffachen und eines einzelnen Vielfachen eines Divisors bestimmt.

Im Fall der in den Fig. 3, 4 und 5 dargestellten Ausführungsbeispiele ist angenommen, daß lediglich ein

einfaches Vielfaches eines Divisors als ganzzahliges Vielfaches des Divisors verwendet wird. In Fig* 4, die ein Funktionsblockschaltbild einer erfindungsgemäßen Ausführung einer Dezimaldivisionsvorrichtung zeigt,wird ein Dividend oder ein Zwischenrest A in einem Register 1, ein ganzzahliges Vielfaches B (das ist in diesem Fall ein einzelnes Vielfaches) des Divisors in einem Register 2 und ein sich aus einer vorangehenden arithmetischen Operation ergebender Übertrag in einem Register 5 gespeichert. Ein Zähler 6 zählt die arithmetischen Operationszyklen. Eine

Wählerschaltung 3 wählt den Inhalt des Registers 2, der über eine Leitung 13 am Eingang angelegt ist, wenn der Inhalt des Registers 5 O ist, und das Komplement des Inhalts des Registers 2, das über eine Leitung 14 am Ein-

// u gang anliegt, wenn der Inhalt des Registers 5 1 ist.

Eine arithmetische Einheit 4 führt eine Dezimaloperation mit den vom Register 1 und der Wählerschaltung 3 jeweils über die Leitungen 8 und 9 zur Verfügung gestellten Daten aus. Die arithmetische Einheit 4 holt den Inhalt des Registers 5 über eine Leitung 11 als anfänglichen Übertrag und gibt das Operationsergebnis auf einer Leitung 10 und einen Übertrag auf einer Leitung 12, wenn ein Überlauf auftritt, aus. Die Daten auf den Leitungen 10 und 12 werden jeweils in die Register 1 und 5 gesetzt.. Eine Konstantenadditions/Subtraktionsschaltung führt eine Addition und/oder Subtraktion eines dem"ganzζahligen Vielfachen "entsprechenden Wert aus. Die Konstantenadditions/Subtraktionseinheit 7 subtrahiert, wenn der Inhalt des Registers O ist und addiert, wenn der Inhalt des Registers 5 1 ist. Da als ganzzahliges Vielfaches des Divisors lediglich die einzelne Vielfache gleich 1 verwendet werden, kann die Konstantenadditions/Subtraktionseinheit einer

1-Additions/Subtraktionseinheit äquivalent angesehen werden. Eine Steuereinheit 15 steuert das gesamte System z. B. mittels eines Mikroprogramms. Die in Fig. 4 gezeigte erfindungsgemäße Vorrichtung ist so angeordnet, daß die Verarbeitung in vorgegebenen Zyklen fortschreitet, wobei ein Verarbeitungsschritt in jedem Zyklus ausgeführt wird. Am Ende jedes Verarbeitungyzyklus werden das Ergebnis der arithmetischen Operation und ein neuer Übertrag erzeugt und die Steuereinheit 15 bestimmt, ob der im vorangehenden Operationszyklus erzeugte Übertrag vorhanden oder nicht vorhanden ist, indem sie den Inhalt des Registers 5 parallel zur Ausführung der arithmetischen Operation prüft, wie Fig. 5 zeigt. Aufgrund des Ergebnisses der Übertragsprüfung bestimmt die Steuerungseinheit 15, ob der in Fig. 3 dargestellte Verarbeitungszyklus wiederholt werden soll oder ob im darauffolgenden Zyklus eine Schiebeverarbeitung ausgeführt wird. Genauer gesagt, gibt die Steuerungseinheit 15 die Anweisung, daß der arithmetische Verarbeitungszyklus im darauffolgenden Zyklus wiederholt werden soll, wenn der Übertrag festgestellt wurde. Wenn der Übertrag jedoch O war, gibt die Steuerungseinheit 15 die Anweisung, daß die Verarbeitung, wie das Schieben des Zwischenrests im darauffolgenden Zyklus ausgeführt werden soll.

Nun wird die Funktion der in Fig.4 dargestellten Vorrichtung beschrieben:

Zu Beginn wird in das Register a ein Dividend A und ein einfaches Vielfaches des Divisors B in das Register gesetzt, während in das Register 5 eine 1 und in das Register 6 eine O gesetzt wird. Danach wird ein erster

arithmetischer Verarbeitungszyklus aktiviert. Da der Inhalt des Registers 5 nun eine 1 ist, stellt der Ausgang der Wählerschaltung 3 das Komplement des Divisors B dar. Da außerdem der anfängliche Übertrag gleich 1 ist, führt die arithmetische Einheit 4 im laufenden Verarbeitungszyklus folgende arithmetische Operation aus: A + B + 1 = A - B, d. h. B wird von A subtrahiert. Falls in diesem Zusammenhang auf der Leitung 12 ein Übertrag 1 ausgegeben wird, so heißt dies, daß zwischen der Größe des Dividenden A und der Größe des Divisors B die Beziehung A >. B galt. Dieser Übertrag wird in das Register gespeichert und zeigt an, daß im darauffolgenden Verarbeitungszyklus eine Subtraktion durchgeführt werden soll. Die Konstantenadditions/Subtraktionsschaltung 7 hat außerdem die Funktion, den Inhalt des Registers 6 um 1 zu inkrementieren, da der Inhalt des Registers 5 im Falle des oben beschriebenen ersten Operationszyklus 1 ist. Außerdem gibt die Steuerungseinheit .15 die Anweisung, daß die arithmetische Operation wiederholt werden soll, da der Inhalt des Registers 5 1 ist.

Auf diese Weise wird der zweite Verarbeitungszyklus aktiviert, indem die Subtraktion in gleicher Weise wie im vorangehenden Zyklus ausgeführt wird. Im Ablauf des zweiten Operationszyklus inkrementiert die Konstantenadditions/Subtraktionsschaltung 7 den Inhalt des Registers

Il H

um 1, da der Inhalt des Registers 5 1 ist. Außerdem gibt die Steuerungseinheit 15 die Anweisung, daß der Verarbeitungszyklus wiederholt ausgeführt werden soll.

Auf diese Weise wird dieselbe Verarbeitung solange wiederholt, wie der auf der Leitung 12 ausg egebene Übertrag

eine 1 bleibt. Wenn der auf der Leitung 12. ausgegebene übertrag im Ablauf der wiederholten Ausführung desselben Verarbeitungszyklus O wird, stellt der im Register 1 gesetzte Inhalt einen Wert dar, der um das einfache Vielfache des Divisors kleiner ist als der erzielte Zwischenrest.

Somit wird der Inhalt des Registers 5 im darauffolgenden arithmetischen Verarbeitungszyklus O. Dementsprechend gibt die Wählerschaltung 3 den Inhalt des Registers 2 unverändert aus. Außerdem ist der anfängliche übertrag O. Deshalb führt die arithmetische Einheit folgende arithmetische Operation aus: A + B + 0 = A + B, d. h. A und B werden addiert. Die Addition liefert notwendigerweise entweder einen positiven Wert oder O, der gleich dem beabsichtigten Zwischenrest ist. Zur selben Zeit wird der übertrag ohne Fehler ausgegeben.

Zwischenzeitlich dekrementiert die KonstantenaxUäitions/Subtraktionsschaltung 7 den Inhalt des Registers 6 um 1 und trägt damit Rechnung, daß der Inhalt des Registers 5 " "O"is,t Außerdem gibt die Steuerungseinheit nicht mehr die Anweisung, den Verarbeitungszyklus zu wiederholen, da der Inhalt des Registers 5 "0" ist.

Nach vollständiger Ausführung des letzten Verarbeitungszyklus führt die Steuerungseinheit 15 die benötigten Verarbeitungen, wie das Schieben des Zwischenrests, der in das Register 1 gesetzt wurde, aus. Nach der Ausführung dieser Verarbeitung werden dieselben oben beschriebenen Operationen zur Bestimmung einer neuen Quotientenziffer wiederholt.

Mit der oben beschriebenen Dezimaldivisionsvorrichtung kann der Quotient einer Ziffer sowie der Rest einer gegebenen Dezimaldivision in (i + 2) Zyklen bestimmt werden, wobei i_ den Quotienten einer gegebenen Zahl O, 1, 2 ... oder 9 darstellt. Entsprechend genügen im Mittel 6,5

9
Zyklen = 1/10 Σ U+²) für den auszuführenden arith-

.1=0
metischen Verarbeitungsschritt. Dagegen sind im Fall der bekannten umspeichernden Division, die anhand Fig. 1 beschrieben wurde, (21 + 3) Zyklen zur Bestimmung des Quotienten einer Ziffer nötig. Dementsprechend werden zur Ausführung des arithmetischen Verarbeitungsschritts

im Mittel 12 Zyklen (= 1/10 Jf (2i+3))nötig. Die in Fig.

i=0
dargestellte nichtumspeichernde Division benötigt zur Ausführung des Verarbeitungsschritts im Mittel 11 Zyklen (= 1/10 .§L (2i+2)), da die Bestimmung des Quotienten

einer Ziffer (2i+2) Zyklen braucht.

Somit ist deutlich zu sehen, daß die in Fig. 4 dargestellte Dezimaldivisionsvorrichtung eine etwa doppelt so große Verarbeitungsgeschwindigkeit als die bislang bekannte Vorrichtung aufweist.

Aus der vorangegangenen beisielhaften Beschreibung der Erfindung wird deutlich, daß der Quotient einer Ziffer und der Rest lediglich durch Wiederholung einer einzigen

wxrdT, axe den

Prozedur .bestimmt /zwischenrest mit dem ganzzahligen Vielfachen des Divisors addiert, wie es in Fig. 3 dargestellt ist, wodurch die Verarbeitungsgeschwindigkeit der Divisionsoperation verglichen mit den bislang bekannten Divisionsvorrichtungen wesentlich erhöht wird.

Im oben beschriebenen Beispiel wird . als Divisor B lediglich ein einfaches Vielfaches eines Divisiors verwendet. Selbstverständlichfergibt sich die höhere Verarbeitungsgeschwindigkeit auch wenn der Quotient nicht kleiner als 5 bestimmt werden soll, indem ein fünfaches Vielfaches des Divisors zusätzlich zu dessen einfachem Vielfachen vorgesehen ist, wie die Fig. 6 zeigt.

Falls beispielsweise der Quotient 6 ermittelt werden soll, wird ein fünffaches Vielfaches des Divisors im ersten arithmetischen Verarbeitungyzyklus subtrahiert und erzeugt einen übertrag. Entsprechend wird im darauffolgenden oder zweiten arithmetischen Zyklus eine Subtraktionsoperation, .mit einer einfachen Vielfachen durchgeführt. Während dem zweiten arithmetischen Zyklus wird der aus demvorhergehenden Zyklus sich ergebende übertrag bestimmt, woraufhin zu einer arithmetischen Verarbeitungsschleife verzweigt wird, die den Quotienten größer als 5 bestimmt. Weil der übertrag auch bei der zweiten arithmetischen Operation auftritt, wird auch im dritten arithmetischen Zyklus ein einfaches¹ Vielfaches des Divisors subtrahiert (das ist der erste Schritt der arithmetischen Operationsschleife, die den Quotienten bestimmt). Da außerdem der aus dem zweiten Operationszyklus sich ergebende übertrag 1 ist, wird die Ausführung der arithm eäschen Operationsschleife im vierten Operationszyklus wiederholt. Wenn jedoch der sich aus dem dritten Operationszyklus : ergebende übertrag (das ist die Subtraktion des Vielfachen von 1) O ist, wird eine Addition des einfachen Vielfachen im vierten Zyklus durchgeführt, dem eine Schiebeoperation folgt. Gleichzeitig enthält das Register, das den "Quotienten speichert, 6 = 5 + 1 + 1-^1.

Obwohl die Beschreibung des Ausführungsbeispiels auf der Annahme beruht, daß die Erfindung bei einer Dezimaldivision angewendet wird, ist es selbstverständlich, daß die vorliegende Erfindung ebenfalls bei einer Binärdivision anwendbar ist.

Leerseite

Claims

Patentansprüche
JDI Visionsvorrichtung,

gekennzeichnet durch

- ein erstes Register (1), das einen Dividenden oder einen Zwischenrest speichert,

-ein zweites Register (2), das ein ganzzahliges Vielfaches eines Divisors speichert,

- ein drittes Register (5), das einen übertrag, der sich aus einer arithmetischen Operation ergibt, speichert,

- eine Wählerschaltung (3), die das Komplement (14) des ganzzahligen Vielfachen des Divisors wählt, wenn der aus der vorangehenden Operation sich ergebende übertrag 1 ist und das ganzzahlige Vielfache (13) des Divisors wählt, wenn der aus der vorangehenden Operation sich ergebende übertrag O ist,

- eine arithmetische Einheit (4), die den Ausgang der Wählerschaltung (3), der einem Eingang (9) zugeführt wird, und den Inhalt des ersten Registers (1), der am anderen Eingang (8) anliegt, addiert, wobei der 3μΞ der vorangehenden Operation sich ergebende übertrag als anfänglicher übertrag verwendet wird,

- einen Zähler (6), der eine Zahl, die der ganzzahligen Vielfachen des Divisors entspricht, zählt, wobei

81-A 7458-03-AtF

- die Funktion der arithmetischen Einheit (4) von dem aus der vorangehenden Operation sich ergebenden übertragswert abhängt, das Ergebnis der Operation in das erste Register (1) gesetzt und der Quotient aufgrund des Inhalts des Zählers (6) bestimmt wird.
2. Divisionsvorrichtung nach Anspruch 1, dadurch gekennzeichnet,

daß der Anfangswert des dritten Registers (5) zur Einleitung der Divisionsoperation auf 1 gesetzt wird.