DE3302013C2 - - Google Patents

Info

Publication number
DE3302013C2
DE3302013C2 DE3302013A DE3302013A DE3302013C2 DE 3302013 C2 DE3302013 C2 DE 3302013C2 DE 3302013 A DE3302013 A DE 3302013A DE 3302013 A DE3302013 A DE 3302013A DE 3302013 C2 DE3302013 C2 DE 3302013C2
Authority
DE
Germany
Prior art keywords
register
carry
divisor
arithmetic
operation cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3302013A
Other languages
English (en)
Other versions
DE3302013A1 (de
Inventor
Hideo Hadano Jp Sawada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3302013A1 publication Critical patent/DE3302013A1/de
Application granted granted Critical
Publication of DE3302013C2 publication Critical patent/DE3302013C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52Multiplying; Dividing
    • G06F7/535Dividing only
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491Computations with decimal numbers radix 12 or 20.
    • G06F7/4915Multiplying; Dividing
    • G06F7/4917Dividing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Executing Machine-Instructions (AREA)

Description

Die Erfindung betrifft eine Divisionsvorrichtung gemäß dem Oberbegriff des Patentanspruchs. Eine solche Divisionsvorrichtung ist aus der DE-AS 15 49 461 bekannt.
Es sind bislang zwei Arten von Divisionsoperationen bekannt. Das ist die umspeichernde Division mit Bildung eines positiven Rests, wie sie in Fig. 1 schematisch dargestellt ist, und die nichumspeicherte Division, wie sie in Fig. 2 dargestellt ist. In diesen Fig. wird durch ein Symbol 10P ein Dividend oder ein Zwischenrest dargestellt (im folgenden wird hierbei allgemein von Zwischenrest solange gesprochen, wie eine Unterscheidung von Zwischenrest und Dividend nicht nötig ist), 20P stellt ein ganzzahliges Vielfaches eines Divisors und CARY einen Übertrag, der von einer vorhergehenden arithmetischen Operation erhalten wird, dar. Aus den Fig. 1 und 2 ist deutlich zu sehen, daß die Bestimmung eines Quotienten mit einer Ziffer oder Stelle und eines Zwischenrests die iterative Ausführung zweier Verarbeitungsschritte benötigt, und zwar sowohl beim umspeichernden Divisionstyp als auch beim nichtumspeichernden Divisionstyp, d. h. den arithmetischen Operationsschritt der Addition oder Subtraktion des Zwischenrests und des ganzzahligen Vielfachen des Divisions und den Entscheidungsschritt, ob ein Übertrag im Ergebnis des arithmetischen Operationsschritts enthalten ist. Der umspeichernde Divisionstyp benötigt zusätzlich einen Verarbeitungsschritt, um den Zwischenrest zu korrigieren. Im Falle des nichtumspeichernden Divisionstyps müssen die Verarbeitungen, wie sie mit (a) und (b) in Fig. 2 dargestellt sind, jeweils, wenn der Quotient einer Ziffer oder einer Stelle bestimmt wird, wiederholt werden. Somit benötigen die bislang bekannten Divisionsverarbeitungen eine große Anzahl Verarbeitungsschritte, wodurch sich die Verarbeitungsgeschwindigkeit nur schwer steigern läßt.
Die aus der DE-AS 15 49 461 bekannte Divisionseinrichtung hat im Unterschied zum beanspruchten Gegenstand folgende Merkmale:
1. Bei der bekannten Divisionseinrichtung wird der Zwischenrest, der durch den den vorangehenden Subtraktionsschritt erzeugt wird, gehalten und, sobald der Zwischenrest in einem Subtraktionsschritt negativ wird, ein Transfer zur arithmetischen Operation für die nächste Ziffer unter Verwendung des gehaltenen Zwischenrests des vorangehenden Subtraktionsschritts durchgeführt.
Die bekannte Divisionsvorrichtung führt keine Operation zur Erzeugung eines positiven Rests durch Addition eines Divisors mit einem Zwischenrest, der negativ geworden ist, aus. Zum Halten des Zwischenrests offenbart die DE-AS 15 49 461 ein erstes und zweites Register, in die die Daten jeweils abwechselnd mit jeder Arithmetikoperation, durch die der Divisor subtrahiert wird, eingeschrieben werden.
Somit wird bei der bekannten Divisionsvorrichtung die Division lediglich durch wiederholte Subtraktionsschritte durchgeführt.
Es ist Aufgabe der Erfindung, eine Divisionsvorrichtung zu ermöglichen, die die Division mit weniger Verarbeitungsschritten und somit mit einer erhöhten Verarbeitungsgeschwindigkeit durchführen kann.
Diese Aufgabe wird bei einer Divisionsvorrichtung gemäß dem Oberbegriff des Anspruchs 1 erfindungsgemäß durch die in dessen kennzeichnenden Teil angegebenen Merkmale gelöst.
Die Erfindung wird im folgenden anhand der Zeichnung näher beschrieben. Es zeigt
Fig. 3 eine Prinzipdarstellung einer Dezimaldivision, die mit der erfindungsgemäßen Divisionsvorrichtung durchgeführt wird und einen Quotient einer Ziffer und einen Zwischenrest erzeugt;
Fig. 4 ein Funktionsblockschaltbild einer Anordnung einer vorgeschlagenen Divisionsvorrichtung;
Fig. 5 eine schematische Darstellung eines arithmetischen Operationszyklus, der von der in Fig. 4 dargestellten Vorrichtung ausgeführt wird; und
Fig. 6 eine schematische Darstellung einer Dezimaldivision, die einen Quotienten einer Ziffer und einen Zwischenrest jeweils aufgrund eines fünffachen und eines einzelnen Vielfachen eines Divisors erzeugt.
Im Fall der in den Fig. 3, 4 und 5 dargestellten Ausführungsbeispiele ist angenommen, daß lediglich ein einfaches Vielfaches eines Divisors als ganzzahliges Vielfaches des Divisors verwendet wird. In Fig. 4, die ein Funktionsblockschaltbild einer erfindungsgemäßen Ausführung einer Dezimaldivisionsvorrichtung zeigt, wird ein Dividend oder ein Zwischenrest A in einem Register 1, ein ganzzahliges Vielfaches B (das ist in diesem Fall ein einfaches Vielfaches) des Divisors in einem Register 2 und ein sich aus einer vorangehenden arithmetischen Operation ergebender Übertrag in einem Register 5 gespeichert. Ein Zähler 6 zählt die arithmetischen Operationszyklen. Eine Wählerschaltung 3 wählt den Inhalt des Registers 2, der über eine Leitung 13 am Eingang angelegt ist, wenn der Inhalt des Registers 5 "0" ist, und das Komplement des Inhalts des Registers 2, das über eine Leitung 14 am Eingang anliegt, wenn der Inhalt des Registers 5 "1" ist. Eine arithmetische Einheit 4 führt eine Dezimaloperation mit den vom Register 1 und der Wählerschaltung 3 jeweils über die Leitungen 8 und 9 zur Verfügung gestellten Daten aus. Die arithmetische Einheit 4 holt den Inhalt des Registers 5 über eine Leitung 11 als anfänglichen Übertrag und gibt das Operationsergebnis auf einer Leitung 10 und einen Übertrag auf einer Leitung 12, wenn ein Überlauf auftritt, aus. Die Daten auf den Leitungen 10 und 12 werden jeweils in die Register 1 und 5 gesetzt. Eine Konstantenadditions/Subtraktionsschaltung 7 führt eine Addition und/oder Subtraktion eines dem ganzzahligen Vielfachen entsprechenden Wert aus. Die Konstantenadditions/Subtraktionseinheit 7 subtrahiert, wenn der Inhalt des Registers 5 "0" ist und addiert, wenn der Inhalt des Registers 5 "1" ist. Da als ganzzahliges Vielfaches des Divisors lediglich die einfachen Vielfache verwendet werden, kann die Konstantenadditions/Subtraktionseinheit einer 1-Additions/Subtraktionseinheit äquivalent angesehen werden. Eine Steuereinheit 15 steuert das gesamte System z. B. mittels eines Mikroprogramms. Die in Fig. 4 gezeigte erfindungsgemäße Vorrichtung ist so angeordnet, daß die Verarbeitung in vorgegebenen Zyklen fortschreitet, wobei ein Verarbeitungsschritt in jedem Zyklus ausgeführt wird. Am Ende jedes Verarbeitungszyklus werden das Ergebnis der arithmetischen Operation und ein neuer Übertrag erzeugt und die Steuereinheit 15 bestimmt, ob der im vorangehenden Operationszyklus erzeugte Übertrag vorhanden oder nicht vorhanden ist, indem sie den Inhalt des Registers 5 parallel zur Ausführung der arithmetischen Operation prüft, wie Fig. 5 zeigt. Aufgrund des Ergebnisses der Übertragsprüfung bestimmt die Steuerungseinheit 15, ob der in Fig. 3 dargestellte Verarbeitungszyklus wiederholt werden soll oder ob im darauffolgenden Zyklus eine Schiebeverarbeitung ausgeführt wird. Genauer gesagt, gibt die Steuerungseinheit 15 die Anweisung, daß der arithmetische Verarbeitungszyklus im darauffolgenden Zyklus wiederholt werden soll, wenn der Übertrag 1 festgestellt wurde. Wenn der Übertrag jedoch 0 war, gibt die Steuerungseinheit 15 die Anweisung, daß die Verarbeitung, wie das Schieben des Zwischenrests im darauffolgenden Zyklus ausgeführt werden soll.
Nun wird die Funktion der in Fig. 4 dargestellten Vorrichtung beschrieben:
Zu Beginn wird in das Register 1 ein Dividend A und ein einfaches Vielfaches des Divisors B in das Register 2 gesetzt, während in das Register 5 eine 1 und in das Register 6 eine 0 gesetzt wird. Danach wird ein erster arithmetischer Verarbeitungszyklus aktiviert. Da der Inhalt des Registers 5 nun eine 1 ist, stellt der Ausgang der Wählerschaltung 3 das Komplement des Divisors B dar. Da außerdem der anfängliche Übertrag gleich 1 ist, führt die arithmetische Einheit 4 im laufenden Verarbeitungszyklus folgende arithmetische Operation aus:
A+ +1=A-B,
d. h. B wird von A subtrahiert. Falls bei einer dieser Operation auf der Leitung 12 ein Übertrag 1 ausgegeben wird, bedeutet dies, daß zwischen der Größe des Dividenden A und der Größe des Divisors B die Beziehung AB galt. Dieser Übertrag wird in das Register 5 gespeichert und zeigt an, daß im darauffolgenden Verarbeitungszyklus eine Subtraktion durchgeführt werden soll. Die Konstantenadditions/Subtraktionsschaltung 7 hat außerdem die Funktion, den Inhalt des Registers 6 um 1 zu inkrementieren, da der Inhalt des Registers 5 im Falle des oben beschriebenen ersten Operationszyklus 1 ist. Außerdem gibt die Steuereinheit 15 die Anweisung, daß die arithmetische Operation wiederholt werden soll, da der Inhalt des Registers 5 "1" ist.
Auf diese Weise wird der zweite Verarbeitungszyklus aktiviert, indem die Subtraktion in gleicher Weise wie im vorangehenden Zyklus ausgeführt wird. Im Ablauf des zweiten Operationszyklus inkrementiert die Konstantenadditions/Subtraktionsschaltung 7 den Inhalt des Registers 6 um 1, da der Inhalt des Registers 5 "1" ist. Außerdem gibt die Steuerungseinheit 15 die Anweisung, daß der Verarbeitungszyklus wiederholt ausgeführt werden soll.
Auf diese Weise wird dieselbe Verarbeitung solange wiederholt, wie der auf der Leitung 12 ausgegebene Übertrag "1" bleibt. Wenn der auf der Leitung 12 ausgegebene Übertrag im Ablauf der wiederholten Ausführung desselben Verarbeitungszyklus 0 wird, stellt der im Register 1 gesetzte Inhalt einen Wert dar, der um das einfache Vielfache des Divisors kleiner ist als der erzielte Zwischenrest.
Somit ist der Inhalt des Registers 5 im darauffolgenden arithmetischen Verarbeitungszyklus 0. Dementsprechend gibt die Wählerschaltung 3 den Inhalt des Registers 2 unverändert aus. Außerdem ist der Anfangsübertrag 0. Deshalb führt die arithmetische Einheit 4 folgende arithmetische Operation aus:
A+B+0=A+B,
d. h. A und B werden addiert. Die Addition liefert notwendigerweise entweder einen positiven Wert oder 0, der gleich dem beabsichtigten Zwischenrest ist. Zur selben Zeit wird der Übertrag ohne Fehler ausgegeben.
Zwischenzeitlich dekrementiert die Konstantenadditions/Subtraktionsschaltung 7 den Inhalt des Registers 6 um 1 und trägt damit Rechnung, daß der Inhalt des Registers 5 "0" ist. Der Inhalt des Registers 6 gibt nach dem Dekrementieren um 1 den Quotienten einer Ziffer an. Außerdem gibt die Steuereinheit 15 nicht mehr die Anweisung, den Verarbeitungszyklus zu wiederholen, da der Inhalt des Registers 5 "0" ist.
Nach vollständiger Ausführung des letzten Verarbeitungszyklus führt die Steuerungseinheit 15 die benötigten Verarbeitungen, wie das Schieben des Zwischenrests, der in das Register 1 gesetzt wurde, aus. Nach der Ausführung dieser Verarbeitung werden dieselben oben beschriebenen Operationen zur Bestimmung einer neuen Quotientenziffer wiederholt.
Mit der oben beschriebenen Dezimaldivisionsvorrichtung kann der Quotient einer Ziffer sowie der Rest einer gegebenen Dezimaldivision in (i+2) Zyklen bestimmt werden, wobei i den Quotienten einer gegebenen Zahl 0, 1, 2 . . . oder 9 darstellt. Entsprechend genügen im Mittel 6,5 Zyklen
für den auszuführenden arithmetischen Verarbeitungsschritt. Dagegen sind im Fall der bekannten umspeichernden Division, die anhand Fig. 1 beschrieben wurde, (2i+3) Zyklen zur Bestimmung des Quotienten einer Ziffer nötig. Dementsprechend werden zur Ausführung des arithmetischen Verarbeitungsschritts im Mittel 12 Zyklen
nötig. Die in Fig. 2 dargestellte nichtumspeichernde Division benötigt zur Ausführung des Verarbeitungsschritts im Mittel 11 Zyklen
da die Bestimmung des Quotienten einer Ziffer (2i+2) Zyklen braucht.
Somit ist deutlich zu sehen, daß die in Fig. 4 dargestellte Dezimaldivisionsvorrichtung eine etwa doppelt so große Verarbeitungsgeschwindigkeit als die bislang bekannte Vorrichtung aufweist.
Aus der vorangegangenen beispielhaften Beschreibung der Erfindung wird deutlich, daß der Quotient einer Ziffer und der Rest lediglich durch Wiederholung einer einzigen Prozedur bestimmt wird, die den Zwischenrest mit dem ganzzahligen Vielfachen des Divisors addiert, wie es in Fig. 3 dargestellt ist, wodurch die Verarbeitungsgeschwindigkeit der Divisionsoperation verglichen mit den bislang bekannten Divisionsvorrichtungen wesentlich erhöht wird.
Im oben beschriebenen Beispiel wird als Divisor B lediglich ein einfaches Vielfaches eines Divisors verwendet. Selbstverständlich ergibt sich die höhere Verarbeitungsgeschwindigkeit auch wenn der Quotient nicht kleiner als 5 bstimmt werden soll, indem ein fünffaches Vielfaches des Divisors zusätzlich zu dessen einfachem Vielfachen vorgesehen ist, wie die Fig. 6 zeigt.
Falls beispielsweise der Quotient 6 ermittelt werden soll, wird ein fünffaches Vielfaches des Divisors im ersten arithmetischen Verarbeitungszyklus subtrahiert und erzeugt einen Übertrag. Entsprechend wird im darauffolgenden oder zweiten arithmetischen Zyklus eine Subtraktionsoperation mit einer einfachen Vielfachen durchgeführt. Während dem zweiten arithmetischen Zyklus wird der aus dem vorhergehenden Zyklus sich ergebende Übertrag bestimmt, woraufhin zu einer arithmetischen Verarbeitungsschleife verzweigt wird, die den Quotienten größer als 5 bestimmt. Weil der Übertrag auch bei der zweiten arithmetischen Operation auftritt, wird auch im dritten arithmetischen Zyklus ein einfaches Vielfaches des Divisors subtrahiert (das ist der erste Schritt der arithmetischen Operationsschleife, die den Quotienten 5 bestimmt). Da außerdem der aus dem zweiten Operationszyklus sich ergebende Übertrag 1 ist, wird die Ausführung der arithmetischen Operationsschleife im vierten Operationszyklus wiederholt. Wenn jedoch der sich aus dem dritten Operationszyklus ergebende Übertrag (das ist die Subtraktion des Vielfachen von 1) 0 ist, wird eine Addition des einfachen Vielfachen im vierten Zyklus durchgeführt, dem eine Schiebeoperation folgt. Gleichzeitig enthält das Register, das den Quotienten speichert, 6=5+1+1-1.
Obwohl die Beschreibung des Ausführungsbeispiels auf der Annahme beruht, daß die Erfindung bei einer Dezimaldivision angewendet wird, ist es selbstverständlich, daß die vorliegende Erfindung ebenfalls bei einer Binärdivision anwendbar ist.

Claims (2)

  1. Divisionsvorrichtung, die durch aufeinanderfolgende Arithmetikoperationen aus einem Dividenden und einem Divisor einen Quotienten ermittelt, mit
    • - einem Dividendenregister, das einen Dividenden oder einen Zwischenrest speichert,
    • - einem Divisorregister, das ein ganzzahliges Vielfaches eines Divisors oder diesen selbst speichert,
    • - einer Komplementiereinrichtung, die mit dem Divisorregister zur Erzeugung des Komplements des Divisors bzw. dessen Vielfachen verbunden ist,
    • - einem Übertragsregister, das einen Übertrag, der sich aus den jeweiligen Arithmetikoperationen ergibt, speichert,
    • - einer Arithmetikeinheit, die die Arithmetikoperationen Addition und Subtraktion ausführt und dazu mit dem Dividendenregister, der Komplementiereinrichtung und dem Übertragsregister verbunden ist, wobei der Übertrag, der sich aus dem vorangehend ausgeführten Arithmetikoperationszyklus ergibt, als Anfangsübertrag verwendet wird,
    • - einem Quotientenzähler, der abhängig vom Übertrag im Übertragsregister vorwärts oder rückwärts gezählt wird, und
    • - einer Steuereinrichtung, die die Operation des Quotientenzählers und der Arithmetikeinheit abhängig vom Ergebnis der Arithmetikoperation steuert,
  2. dadurch gekennzeichnet, daß
    • - eine Wählschaltung (3) vorgesehen ist, die mit dem Divisorregister (2) und mit der Komplementiereinrichtung (14) verbunden ist und das Komplement des Divisors bzw. des Vielfachen des Divisors wählt, wenn der sich aus der im vorangehend ausgeführten Arithmetikoperationszyklus ergebende Übertrag nach Maßgabe des Inhalts des Übertragsregisters (5) "1" ist, und den Divisor oder sein Vielfaches wählt, wenn der sich aus der im vorangehend ausgeführten Arithmetikoperationszyklus ergebene Übertrag nach Maßgabe des Inhalts des Übertragsregisters (5) "0" ist,
    • - die Steuereinrichtung (15), wenn der während dem vorangehenden Arithmetikoperationszyklus erzeugte Übertrag nach Maßgabe des Inhalts des Übertragsregisters (5) "1" ist, einen Arithmetikoperationszyklus als nächsten Operationszyklus wählt und, wenn nach Maßgabe des Inhalts des Übertragsregisters (5) der Übertrag "0" ist, einen Schiebeoperationszyklus wählt, während gleichzeitig die Arithmetikeinheit den gegenwärtigen Arithmetikoperationszyklus als Addition durchführt und dann das Verschieben des Ergebnisses der Arithmetikoperation, das in dem Dividendenregister (1) gesetzt wurde, ausführt,
      wobei das Ergebnis der Arithmetikoperation in das Dividendenregister (1) gesetzt wird, wenn die Steuereinrichtung (15) als nächstes den Arithmetikoperationszyklus gewählt hat und das durch die Schiebeoperation verschobene Ergebnis in das Dividendenregister (1) gesetzt wird, wenn die Steuereinrichtung (15) als nächstes den Schiebeoperationszyklus gewählt hat.
DE19833302013 1982-02-03 1983-01-21 Divisionsvorrichtung Granted DE3302013A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57014967A JPS58132837A (ja) 1982-02-03 1982-02-03 10進除算装置

Publications (2)

Publication Number Publication Date
DE3302013A1 DE3302013A1 (de) 1983-08-18
DE3302013C2 true DE3302013C2 (de) 1988-07-28

Family

ID=11875741

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833302013 Granted DE3302013A1 (de) 1982-02-03 1983-01-21 Divisionsvorrichtung

Country Status (4)

Country Link
US (1) US4546447A (de)
JP (1) JPS58132837A (de)
DE (1) DE3302013A1 (de)
GB (1) GB2116757B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016210A (en) * 1989-11-15 1991-05-14 United Technologies Corporation Binary division of signed operands
US5128891A (en) * 1990-04-02 1992-07-07 Advanced Micro Devices, Inc. High speed divider with square root capability
JPH0731592B2 (ja) * 1990-11-29 1995-04-10 株式会社東芝 除算回路
US5297073A (en) * 1992-08-19 1994-03-22 Nec Electronics, Inc. Integer divide using shift and subtract
US5258944A (en) * 1992-09-01 1993-11-02 Cray Research, Inc. High performance mantissa divider
JP3506753B2 (ja) * 1994-02-28 2004-03-15 富士通株式会社 除算方法および除算装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB780431A (en) * 1954-09-17 1957-07-31 British Tabulating Mach Co Ltd Improvements in or relating to electronic calculating apparatus
US3249745A (en) * 1962-01-09 1966-05-03 Monroe Int Two-register calculator for performing multiplication and division using identical operational steps
FR91575E (fr) * 1966-01-07 1968-07-05 Commissariat Energie Atomique Diviseur arithmétique électronique
DE1549461B2 (de) * 1967-03-02 1974-03-07 Ibm Deutschland Gmbh, 7000 Stuttgart Divisionseinrichtung
US3591787A (en) * 1968-01-29 1971-07-06 Ibm Division system and method
US3684879A (en) * 1970-09-09 1972-08-15 Sperry Rand Corp Division utilizing multiples of the divisor stored in an addressable memory
NL7101258A (de) * 1971-01-30 1972-08-01
JPS52144936A (en) * 1976-05-28 1977-12-02 Fujitsu Ltd Decimal system division system
US4413326A (en) * 1978-10-18 1983-11-01 Honeywell Inc. Floating point division control
JPS6029977B2 (ja) * 1979-01-10 1985-07-13 株式会社日立製作所 2進演算回路
JPS56103739A (en) * 1980-01-23 1981-08-19 Toshiba Corp Decimal divider
US4320464A (en) * 1980-05-05 1982-03-16 Control Data Corporation Binary divider with carry-save adders

Also Published As

Publication number Publication date
US4546447A (en) 1985-10-08
DE3302013A1 (de) 1983-08-18
JPS6248857B2 (de) 1987-10-15
GB2116757A (en) 1983-09-28
JPS58132837A (ja) 1983-08-08
GB2116757B (en) 1985-12-11
GB8301620D0 (en) 1983-02-23

Similar Documents

Publication Publication Date Title
DE2246968C2 (de) Einrichtung zur Multiplikation zweier Gleitkommazahlen
DE2523860C3 (de) Vorrichtung zur digitalen, linearen Interpolation einer fabulierten Funktion
DE1956209C3 (de) Multipliziervorrichtung
DE1169166B (de) Modulí¬9 Pruefzahl-Rechner
DE3447729C2 (de)
DE3303269C2 (de)
DE3440680C2 (de)
DE3302013C2 (de)
DE2743575A1 (de) Verfahren und einrichtung zur multiplikation einer ersten zahl mit einer zweiten zahl
DE3424078C2 (de)
DE2203143C3 (de) Rechenanordnung zum Dividieren von Dezimalzahlen
EP0265555A1 (de) Verfahren und Schaltungsanordnung zur Addition von Gleitkommazahlen
DE1774771B2 (de) Anordnung, um wechselweise eine addition oder eine aus einer anzahl logischer funktionen zwischen den stellenwerten zweier binaerwoerter durchzufuehren
DE1549485C3 (de) Anordnung zur Division binärer Operanden ohne Rückstellung des Restes
DE1549461C3 (de)
DE1259122B (de) Schaltungsanordnung zur Durchfuehrung verkuerzter Multiplikationen oder Divisionen
DE1234055B (de) Anordnung zur Addition oder Subtraktion
DE2737483C3 (de) Korrektur-Schaltungsanordnung für Additions- oder Substraktionsoperationen mit nicht-hexadezimalen Operanden in hexadezimalen Rechenwerken
DE1181459B (de) Multiplikationsschaltung fuer elektronische Zifferrechenmaschinen
DE1269392B (de) Einrichtung zur Division von Dezimalziffern
DE1101818B (de) Rechenmaschine zur Ausfuehrung von Divisionen und Multiplikationen
DE1944058A1 (de) Schaltung zum Zaehlen von Impulsen
DE1303692C2 (de) Binaerrechner
DE2438592C2 (de) Einrichtung zur division nach der methode der iterativen substraktion
DE3303316A1 (de) Verfahren und vorrichtung zur dezimalarithmetik

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition