DE1123496B

DE1123496B - Elektronische Multiplikations- und Divisionseinrichtung

Info

Publication number: DE1123496B
Application number: DEI10922A
Authority: DE
Inventors: Byron L Havens
Original assignee: IBM Deutschland GmbH
Current assignee: IBM Deutschland GmbH
Priority date: 1954-11-22
Filing date: 1955-11-22
Publication date: 1962-02-08
Also published as: US3018957A; US2994076A; FR1160634A; BE542991A; GB807882A; NL202210A

Description

DEUTSCHES

PATENTAMT

110922 IXc/42m

ANMELDETAG: 22. NOVEMBER 1955

BEKANNTMACHUNG DER ANMELDUNG UNDAUSGABE DER AUSLEGESCHRIFT: 8. FEBRUAR 1962

Zum Multiplizieren und Dividieren in elektronischen Rechenmaschinen und anderen Geräten zur automatischen Datenverarbeitung sind bereits Multiplikations- und Divisionseinrichtungen bekannt, die nach dem Prinzip der wiederholten Addition des Multiplikanden bzw. der wiederholten Subtraktion des Devisors vom Dividenden bzw. jeweiligen Dividendenrest arbeiten. Diese Einrichtungen benötigen eine sehr große Zahl von Rechenschritten und arbeiten daher relativ langsam. Andere Einrichtungen dieser Art stellen unmittelbar einige bestimmte Vielfache des Multiplikanden bzw. des Divisors her und erfordern daher zur Bildung der den Multiplikatorziffern entsprechenden Teilprodukte bzw. der den einzelnen Quotientenziffern entsprechenden Divisorvielfachen durchschnittlich ebenfalls mehrere Rechenschritte und darüber hinaus gegebenenfalls noch zusätzliche Korrekturschritte zur Bestimmung der richtigen Quotientenziffer bzw. des richtigen Dividendenrestes.

Gegenstand der Erfindung ist eine Divisions- und Multiplikationseinrichtung für 0-L codierte Dezimalzahlen mit gemeinsamen Hauptbestandteilen für beide Rechenarten, in welcher von dem Divisor eine Anzahl Vielfacher — vorzugsweise die ersten neun Vielfachen — gebildet und von dem Dividenden subtrahiert werden, welche diese Nachteile nicht aufweist. Dies wird erfindungsgemäß dadurch erreicht, daß eine der Zahl der gebildeten Vielfachen gleiche Anzahl von binär-dezimalen Addierschaltungen mit ihren ersten Eingängen mit je einem Ausgang des die Vielfachen bildenden Produktgenerators, mit ihren zweiten Eingängen mit dem Ausgang einer weiteren Addierschaltung und mit den Ausgängen, die einen in ihnen auftretenden Übertrag anzeigen, mit den Eingängen eines Quotientengenerators verbunden ist, daß die weitere Addierschaltung mit ihrem ersten Eingang über einen von dem Ausgang des den Dividenden aufnehmenden Registers steuerbaren Wahlschalter an einen der Ausgänge des Produktgenerators und mit ihrem zweiten Eingang entweder über einen Komplementgenerator, der an seinem Ausgang das Neunerkomplement der an seinem Eingang angelegten Ziffern bildet, an den Ausgang des Dividendenregisters oder über ein Verzögerungsglied an seinen eigenen Ausgang angelegt ist und daß der Quotientengenerator mit seinem Ausgang an den Eingang des Dividendenregisters angeschlossen ist und abhängig von den in den mit seinen Eingängen verbundenen Addierschaltungen auftretenden Überträgen die richtige Quotientenziffer ermittelt und an das Dividendenregister überträgt.

Nach einem weiteren Merkmal der Erfindung ist Elektronische Multiplikationsund Divisionseinrichtung

Anmelder:

IBM Deutschland Internationale Büro-Maschinen Gesellschaft

m.b.H.,
Sindelfingen (Württ.), Tübinger Allee 49

Beanspruchte Priorität: V. St. v. Amerika vom 22. November 1954 (Nr. 470 160)

Byron L. Havens, Closter, N. J. (V. St. A.), ist als Erfinder genannt worden

die Divisions- und Multiplikationseinrichtung derart aufgebaut, daß zum Multiplizieren eine der Stellenzahl der die beiden Faktoren aufnehmenden Register gleiche Anzahl von binär-dezimalen Addierschaltungen mit ihren ersten Eingängen über je einen von der entsprechenden Stelle des Dividendenregisters steuerbaren Wahlschalter mit einem der Ausgänge des Produktgenerators mit ihren zweiten Eingängen über je ein Verzögerungsglied jeweils mit dem Ausgang der Addierschaltung der nächsthöheren Stufe verbunden werden kann, so daß an dem Ausgang der Addierschaltung der niedersten Stufe nacheinander die Ziffern des Produktes entnehmbar sind, und daß zum Dividieren bei einem Teil der Addierschaltungen die Verbindungen zwischen den zweiten Eingängen und den Ausgängen der nächsthöheren Stufen mit Hilfe von Umschaltern gelöst und die Verbindungen zum Betrieb nach Ansprach 1 aufgebaut werden können.

Die Einrichtung nach der Erfindung erzeugt sämtliche neun Multiplikanden- bzw. Divisorvielfachen gleichzeitig. Sie wählt bei der Multiplikation alle den Multiplikatorziffern entsprechenden Vielfachen gleichzeitig aus und addiert sie im gleichen Arbeitsgang als Teilprodukte stellenrichtig zum Produkt. Bei der Division vergleicht die Einrichtung sämtliche Divisorvielfachen gleichzeitig mit dem Dividenden bzw. dem jeweiligen Dividendenrest und ermittelt dadurch die jeweilige Quotientenziffer. Das dieser entsprechende Divisorvielfache wird anschließend vom Dividenden bzw. Dividendenrest subtrahiert. Mit dem dabei entstehenden neuen Dividendenrest werden praktisch

209 508/173

gleichzeitig wieder sämtliche Divisorvielfachen verglichen und dadurch die nächste Quotientenziffer ermittelt usf. bis zur Erschöpfung des Dividenden.

Diese bedeutende Abkürzung beider Rechenverfahren durch die Multiplikations- und Divisionseinrichtung gemäß der Erfindung wird ermöglicht durch die Darstellung aller Zahlen im binär-dezimalen Zahlensystem, und zwar der Dezimalziffern des Dividenden, des Divisors und des Multiplikanden nach der Reihenmethode, d. h. in zeitlicher Aufeinanderfolge erst der niedrigen und dann der hohen Dezimalstellen, und der Dezimalziffern des Multiplikators nach der Parallelmethode, d. h. aller Dezimalstellen gleichzeitig. Bei der Multiplikation ist nämlich eine gleichzeitige stellenrichtige Addition aller den Multiplikatorziffern entsprechenden Teilprodukte (Multiplikandenvielfachen) in einem einzigen Arbeitsgang mit wirtschaftlichem Aufwand nur mittels der Reihendarstellung dieser Teilprodukte möglich. Bei dieser Darstellung ist die erforderliche Stellenverschiebung der letzteren gegeneinander in einfacher Weise durch zeitliche Verzögerung ihrer Ziffernfolgen gegeneinander um je einen Ziffern-Zeitabstand erzielbar. Die gleichzeitige Auswahl aller Teilprodukte setzt ihre gleichzeitige Steuerung durch sämtliche Multiplikatorziffern, also deren Paralleldarstellung voraus. Bei der Division erfolgt erfindungsgemäß der Vergleich zwischen sämtlichen Divisorvielfachen und dem Dividenden bzw. Dividendenrest ebenso wie die Bildung des Dividendenrestes durch Subtraktion in Form von komplementärer Addition. Diese gleichzeitigen Subtraktionen aller Divisorvielfachen vom Dividenden bzw. Dividendenrest bedingen die Reihendarstellung sowohl des Divisors bzw. seiner neun Vielfachen als auch des Dividenden bzw. seines Neunerkomplementes. Die bei diesen Vergleichssubtraktionen entstehenden bzw. fehlenden Zehnerüberträge aus den höchsten Dezimalstellen der Differenzwerte bestimmen die jeweilige richtige Quotientenziffer und somit das anschließend vom Dividenden bzw. Dividendenrest zu subtrahierende richtige Divisorvielfache.

Die Reihendarstellung der Dezimalziffern der genannten Zahlen hat gegenüber einer rein binären Reihendarstellung mit ihrer gegenüber den Dezimalziffern etwa dreifachen Anzahl von Binärziffern den weiteren Vorteil des um diesen Faktor geringeren Zeitaufwandes. Die einzelnen Dezimalziffern werden bei der vorliegenden Multiplikations- und Divisionseinrichtung in der für die röhrenschaltungsmäßige Verkörperung, zweckmäßigen binären Form dargestellt. Beim binär-dezimalen Zahlensystem ist nun die Darstellung der Binärkomponenten der einzelnen Dezimalstellen entweder nach der Parallelmethode oder nach der Reihenmethode möglich.

Für die Paralleldarstellung der Binärkomponenten werden nachstehend Ausführungsbeispiele einer kombinierten Multiplikations- und Divisionseinrichtung sowie von vereinfachten Multiplikationseinrichtungen nebst zugehörigen Bestandteilen an Hand von Zeichnungen beschrieben, ferner Ausführungsbeispiele von Multiplikationseinrichtungen und deren Bestandteilen, bei denen die Binärkomponenten der Reihen-Dezimalziffern ebenfalls nach der Reihenmethode, also in zeitlicher Aufeinanderfolge, dargestellt sind.

Für die Herstellung der Multiplikanden- (bzw. Divisor-) Vielfachen und der Teilprodukte sind, gemäß der Erfindung zwei Methoden vorgesehen. Bei der ersten werden sämtliche neun Vielfachen erzeugt, und zwar entsprechend den vorstehenden Erläuterungen entweder in binärer Parallel- oder Reihendarstellung; die ausgewählten dieser Vielfachen werden dann unmittelbar als Teilprodukte verwendet. Nach der zweiten Methode werden in etwas einfacherer Weise nur die 1-, 2-, 4- und 8fachen des Multiplikanden erzeugt, und zwar wieder entweder in binärer Parallel- oder Reihendarstellung. Die einzelnen Teilprodukte müssen dann entsprechend den Binärkomponenten der zugehörigen Multiplikatordezimalziffern gegebenenfalls aus mehreren dieser Vielfachen erst gebildet werden. Die Addition dieser Vielfachen zum Teilprodukt erfolgt jedoch praktisch gleichzeitig mit ihrer Auswahl, also ohne Zeitverlust.
Das Ausführungsbeispiel der kombinierten Multiplikationsund Divisionseinrichtung sowie einige Multiplikationseinrichtungen arbeiten mit neun Multiplikanden- bzw. Divisorvielfachen in Parallel- bzw. Reihendarstellung der Binärkomponenten der Dezimalziffern. Zwei andere Ausführungsbeispiele der Multiplikationseinrichtung erzeugen unmittelbar nur die 1-, 2-, 4- und 8fachen des Multiplikanden in Parallel- bzw. Reihendarstellung der Binärkomponenten.

Von den der Beschreibung zugrunde liegenden Zeichnungen ist

Fig. IA ein Schaltbild eines für die Multiplikationsund Divisionseinrichtung gemäß der Erfindung geeigneten UND-Kreises,

Fig. IB ein Blockschaltbild der Schaltung nach Fig. IA,

Fig. IC ein Schaltbild eines geeigneten ODER-Kreises,

Fig. ID ein Blockbild der Schaltung nach Fig. IC, Fig. IE ein Schaltbild eines Umkehrkreises,
Fig. IF ein Blockbild der Schaltung Fig. IE,

Fig. 1G ein Schaltbild eines Kathodenverstärkers, Fig. IH ein Blockbild der Schaltung Fig. 1G,

Fig. 1J ein Schaltbild eines Verzögerungskreises,

Fig. IK Spannungsdiagramme für verschiedene Punkte der Schaltung Fig. 1J₅

Fig. IL ein Blockbild der Schaltung Fig. U,

Fig. IM eine Blockschaltung des nach der kombinierten Parallel-Reihen-Methode arbeitenden binärdezimalen Addierwerks,

Fig. IN ein Blockbild des Addierwerks nach Fig. IM,

Fig. IP, IQ in der Anordnung nach Fig. IR eine Blockschaltung eines 3stelligen Universalregisters für Werteingabe und -ausgabe nach der Reihen- oder Parallelmethode,

Fig. IS ein Blockbild des 13stelligen Universalregisters,

Fig. 2 eine Blockschaltung des nach der kombinierten Parallel-Reihen-Methode arbeitenden Produktbildners für die 1- bis 9fachen eines binär-dezimalen Eingangswertes,

Fig. 3 eine Blockschaltung des Binär-in-dezimal-Übersetzers,

Fig. 3 A ein Blockbild des Übersetzers nach Fig. 3, Fig. 4 A bis 4 E in der Anordnung nach Fig. 4 F eine Blockschaltung des vierpoligen Neunwegewählschalters,

Fig. 5 eine Blockschaltung des vierpoligen Zweiwegeschalters,
Fig. 5 A ein Blockbild des Schalters nach Fig. 5,

Fig. 6 eine Blockschaltung des vierpoligen Einwegschalters,

Fig. 6 A ein Blockbild des Schalters nach Fig. 6,

Fig. 7 eine Blockschaltung des neuartigen Dezimalin-binär-dezimal-Übersetzers,

Fig. 7 A ein Blockbild des Übersetzers nach Fig. 7,

Fig. 8 eine Blockschaltung des neuartigen Quotientbilders,

Fig. 8 A ein Blockbild des Quotientbilders nach Fig. 8,

Fig. 9 eine Blockschaltung des Neunerkomplementbilders,

Fig. 9 A ein Blockbild des Komplementbilders nach Fig. 9,

Fig. 1OA bis IOC in der Anordnung nach Fig. IOD eine Blockschaltung der Multiplikationssteuerung,

Fig. 1OE, 1OF Diagramme der von der Steuerschaltung nach Fig. 1OA bis IOC erzeugten Spannungen,

Fig. 11A bis HD in der Anordnung nach Fig. HE eine Blockschaltung der Divisionssteuerung,

Fig. HF, HG in der Anordnung nach Fig. HH Diagramme der von der Steuerschaltung nach Fig. HA bis HD erzeugten Spannungen,

Fig. 12 eine Blockschaltung des nach der Reihenmethode arbeitenden binär-dezimalen Addierwerks,

Fig. 12 A ein Blockbild des Addierwerks nach Fig. 12,

Fig. 13 A bis 13 C in der Anordnung nach Fig. 13 D eine Blockschaltung des neuartigen nach der Reihenmethode arbeitenden Produktbilders für die 1- bis 9fachen eines binär-dezimalen Eingangswertes,

Fig. 14 eine Blockschaltung des neuartigen binärdezimalen einpoligen Neunwegeübersetzerschalters,

Fig. 15 A bis 15 E Werttabellen der einzelnen Multiplikationsschritte für ein Zahlenbeispiel,

Fig. 16 A, 16 B in der Anordnung nach Fig. 16 C eine Blockschaltung eines Ausführungsbeispiels der erfindungsgemäßen binär-dezimalen Multiplikationseinrichtung mit Parallel-Multiplikator, Parallel-Reihen-Multiplikand und 1- bis 9fachen des Multiplikanden,

Fig. 16 D eine Zeittabelle des Zahlenfiusses in der Einrichtung nach Fig. 16 A, 16 B für das Zahlenbeispiel nach Fig. ISA bis 15E,

Fig. 17 A bis 17 C in der Anordnung nach Fig. 17 D eine Blockschaltung eines anderen Ausführungsbeispiels der binär-dezimalen Parallel-Reihen-Multiplikationseinrichtung mit 1-, 2-, 4- und 8fachen des Multiplikanden,

Fig. 18 eine Blockschaltung eines Ausführungsbeispiels der binär-dezimalen Reihen-Multiplikationseinrichtung mit 1- bis 9fachen des Reihen-Multiplikanden und Parallel-Multiplikator,

Fig. 19 A, 19 B in der Anordnung nach Fig. 19 C eine Blockschaltung eines weiteren Ausführungsbeispiels der binär-dezimalen Reihen-Multiplikationseinrichtung mit 1-, 2-, 4- und 8fachen des Reihen-Multiplikanden,

Fig. 2OA bis 2ON in der Anordnung nach Fig. 20 P eine Blockschaltung der 13stelligen binärdezimalen Parallel-Reihen-Multiplikations- und Divisionseinrichtung mit 1- bis 9fachen des Multiplikanden bzw. des Divisors,

Fig. 21A bis 21D in der Anordnung nach Fig. 21E eine Zeittabelle des Zahlenflusses in der Einrichtung nach Fig. 20A bis 2ON bei der Multiplikation von zwei 13stelligen Faktoren,

Fig. 22 A, 22 B Werttabellen der einzelnen Divisionsschritte für das Zahlenbeispiel nach Fig. 15, Fig. 23 A bis 23 K in der Anordnung nach

Fig. 23 M eine Zeittabelle des Zahlenflusses in der Einrichtung nach Fig. 2OA bis 20N bzw. Zeitdiagramme für verschiedene Teile derselben für das Divisions-Zahlenbeispiel nach Fig. 22,

Fig. 24 eine Blocksohaltung der Vorrichtung zur Verhinderung falschen Arbeitens der Divisionseinrichtung nach Fig. 2OA bis 2ON.

uenmtionen

In der folgenden Beschreibung von Ausführungsbeispielen des Erfindungsgedankens werden die nachstehend kurz erläuterten Bezeichnungen häufig wiederkehrend benutzt:

Eine »HOCH«-Spannung an einem bestimmten Stromkreispunkt ist die positivere von zwei Spannungen, die dort vorhanden sein können.

Eine »TIEF«-Spannung an einer bestimmten Stromkreisstelle ist die weniger positive der beiden Spannungen, die dort vorhanden sein können.

»Zeitabschnitt« ist eine bestimmte verstrichene Zeit, deren Dauer keinen Einfluß auf die Erfindung hat, vorausgesetzt, sie ist in jedem Fall einheitlich. »Ziffemposition« bezieht sich nur auf das Dezimalsystem und bezeichnet die numerische Stelle, beginnend von rechts, die die betreffende Ziffer einnimmt. Zum Beispiel hat in der Zahl 864 die Ziffer 4 die erste Ziffemposition, die Ziffer 6 die zweite und die Ziffer 8 die dritte oder höchste Ziffemposition inne. »Rechtsverschiebung« ist die Operation, durch die jede Ziffer während jedes aufeinanderfolgenden Zeitabschnittes, in welchem die Operation wirksam ist, in die nächstniedrige Ziffemposition verschoben wird. »Linksverschiebung« ist die Operation, durch die jede Ziffer während jedes aufeinanderfolgenden Zeitabschnittes, in welchem die Operation wirksam ist, in die nächsthöhere Ziffemposition verschoben wird.

»Ausschließlicher ODER-Kreis« ist eine Schaltung mit mehreren Eingängen und einem einzigen Ausgang, worin der Ausgang HOCH ist, wenn ein Eingang HOCH ist, und TIEF, wenn alle oder kein Eingang HOCH sind.

Eine Schaltung M wird als »vorbereitet« bezeich-

net, wenn ihre Betätigung durch einen bestimmten nachfolgenden und vorherbestimmten elektrischen Vorgang bewirkt werden kann. Eine Schaltung wird als »unvorbereitet« bezeichnet, wenn sie nicht betätigt werden kann durch einen elektrischen Vorgang, der normalerweise für ihre Betätigung verwendet wird.

Ein »Verriegelungskreis« ist eine Schaltung, die

bestimmte, erste Eingänge hat, welche gleichzeitig HOCH sein müssen, um einen Ausgang zu erzeugen, der danach HOCH-bleibt, bis ein bestimmter anderer Eingang TIEF-gegangen ist.

»Echte Form« bezeichnet die Darstellung von Ziffern oder Zahlen gemäß ihrem regulären Wert. Zum Beispiel wird die Ziffer 3 immer durch eine 3 dargestellt.

»Komplementäre Form« bezeichnet die Darstellung von Ziffern oder Zahlen in Form ihres Neunerkomplements. Zum Beispiel wird die Ziffer 3 in komplementärer Form durch eine 6 dargestellt, die durch die Subtraktion der 3 von 9 gebildet wird.

»Binärziffer« ist eine binäre 1 oder eine binäre 0.

Ein »Bit« ist eine mögliche Binärzifferdarstellung

im binären oder binär-dezimalen System ohne Rücksieht auf das Vorhandensein oder Fehlen derselben.

Ein »Operand« ist eine mehrstellige Zahl, die zur Bildung einer anderen Zahl verwendet wird. Operanden sind z. B. ein Divisor, ein Dividend, ein Teildividend, ein Multiplikator, ein Multiplikand und ein Zwischenprodukt.

Häufig verwendete Schaltungen
Gemäß Fig. 1A sind mehrere Eingangsklemmen

densator28 geerdet und über einen Widerstand 29 •mit Klemme B + verbunden. Der Kondensator 28 und der Widerstand 29 dienen gemeinsam als Entkopplungsschaltung. Die Kathode der Röhre 27 ist 5 über die Spannungsteilerwiderstände 30 und 31 an die Klemme B — angeschlossen, welche außerdem über den »Pull-down«-Widerstand 32 an den Verbindungspunkt 26 angeschlossen ist, der mit den Kathoden der Dioden 23, 24 und 25 verbunden ist. Der

10 mit den Bezeichnungen 10^4, 10ß bzw. IOC an io Verbindungspunkt der Widerstände 30 und 31 ist an die Kathoden von Dioden 11,12 und 13 angeschlos- die Ausgangsklemme 33 angeschlossen, sen, deren Anoden gemeinsam an einen Verbindungs- Wenn eine oder mehrere der Eingangsklemmen

punktl4 angeschlossen sind. Dieser ist über einen 22 A, 22 B und 22 C HOCH oder auf etwa 4- 5 Volt Schutzwiderstand ps mit dem Steuergitter der Ka- sind, sind der Verbindungspunkt 26 und damit auch thodenverstärkerröhre 15 verbunden, deren Anode 15 das Steuergitter der Röhre 27 HOCH, und daher ist über den Kondensator 16 geerdet und durch den auch die Ausgangsklemme 33 HOCH. Wenn alle EinWiderstand 17 an eine B +-Spannungsquelle ange- gangsklemmen TIEF sind, ist die Ausgangsklemme schlossen ist. Der Kondensator 16 und der Widerstand 33 TIEF.

17 dienen zusammen als Entkopplungskreis zwischen Die Unterbrechung in der gemeinsamen Verbinder Quelle hoher Spannung B + und der Anode der 20 dung der Kathoden der Dioden 23, 24 und 25 zeigt Kathodenverstärkerröhre 15. Die Anode der Röhre an, daß jede beliebige Anzahl von Dioden so ange-15 ist außerdem durch einen »Pull-up«-Widerstand schlossen werden kann. Wenn die Verwendung eines

18 an den Verbindungspunkt 14 angeschlossen. Die Kathodenverstärkers nicht durch die Strombedürf-Kathode der Röhre 15 ist über die Spannungsteiler- nisse erforderlich wird, kann die Ausgangsklemme 33 widerstände 19 und 20 mit Klemme B — verbunden. 25 direkt an den Verbindungspunkt 26 angeschlossen Der Verbindungspunkt der Widerstände 19 und 20 werden.

ist an die Ausgangsklemme 21 angeschlossen. Die Fig. ID veranschaulicht die Schaltung von Fig. IC

Unterbrechung in der gemeinsamen Verbindung der in Form eines Blockbildes. Wenn die Buchstaben CF Anoden der Dioden 11, 12 und 13 zeigt an, daß jede in dem Block nicht gezeigt sind, zeigt das an, daß die beliebige Anzahl von Eingangsklemmen 10 und ent- 30 Kathodenverstärkerröhre 27 nicht verwendet wird sprechend jeder eine Diode verwendet werden und daß die Ausgangsklemme 33 direkt an den Verkönnen. bindungspunkt 26 angeschlossen ist. Auch hier zeigen

Wenn alle Eingangsklemmen 10 gleichzeitig HOCH die Pfeile die Richtung der Impulsübertragung an. sind, gehen der Verbindungspunkt 14 und das Steuer- Gemäß Fig. 1E veranlaßt ein der Eingangsklemme

gitter der Kathodenverstärkerröhre 15 HOCH. Da- 35 35 aufgeprägter positiver Impuls den Umkehrkreis, durch geht die Ausgangsklemme 21 HOCH. einen negativen Impuls an seiner Ausgangsklemme

Durch die Kathodenverstärkerröhre 15 entsteht 36 zu erzeugen. Die Eingangsklemme 35 ist über eine Trennung zwischen den Eingangsklemmen 10 einen Schutzwiderstand ps mit dem Steuergitter der und der Ausgangsklemme 21. Die Strombedürfnisse Röhre 37 L verbunden. Wenn die Eingangsklemme einer an die Klemme 21 angeschlossenen Belastung 40 35 HOCH ist, macht das Steuergitter die Röhre 37 L machen die Verwendung eines Kathodenverstärkers leitend und bewirkt, daß deren Anode TIEF-geht. wünschenswert. Falls die Verwendung eines Ka- Die Anode der Röhre 37 L ist über den Anodenthodenverstärkers unnötig ist, wird die Ausgangs- belastungswiderstand 38 und den Entkopplungsklemme 21 direkt an den Verbindungspunkt 14 ange- widerstand 39 mit der Klemme B + verbunden. Der schlossen, der außerdem über einen »Pull-up«-Wider- 45 Verbindungspunkt der Widerstände 38 und 39 ist stand mit der Klemme B + verbunden ist. über den Kondensator 40 geerdet. Der Widerstand

Fig. IB ist ein Blockbild der Schaltung von 39 und der Kondensator 40 bilden eine Entkopp-Fig. IA. Die Richtung der Pfeile an den Eingangs- lungsschaltung. Spannungsteilerwiderstände 41 und verbindungen und an der Ausgangsverbindung gibt 42 liegen zwischen der Anode der Röhre 37 L und die Richtung der durch die Operation der Schaltung 50 der Klemme B — und koppeln das Gitter der Kabewirkten Impulsübertragung an. Wegen dieser Pfeile thodenverstärkerröhre 37 R direkt mit der Anode der ist es daher unnötig, die Klemmenbezeichnungen Röhre 37 L. Der Frequenzausgleichskondensator 43 jedesmal, wenn die Schaltung hier verwendet wird, ist mit dem Widerstand 41 parallel geschaltet, anzugeben oder das Blockbild in irgendeiner be- Wenn ein positiver Impuls der Eingangsklemme 35

stimmten Einheitsposition zu zeigen. Bei Verwen- 55 aufgeprägt wird, geht die Anode der Röhre 37L dung von Fig. IB ohne die darin enthaltenen Buch- TIEF, und das Steuergitter der Röhre 37 R geht stäben CF veranschaulicht sie einen UND-Kreis, der TIEF, und dadurch gehen die Kathode der Röhre keinen Kathodenverstärker umfaßt. Die Ausgangs- 37 R und mit ihr die daran angeschlossene Ausgangsklemme und der »Pull-up«-Widerstand sind daher in klemme 36 TIEF. Wenn die Eingangsklemme 35 diesem Falle direkt an den Verbindungspunkt der 60 TIEF ist, wird die Umkehrröhre 37 L abgeschaltet, Anoden der Dioden angeschlossen. und ihre Anode hat das Potential der Klemme B +.

In Fig. IC sind die Eingangsklemmen 22A, 22B Durch die Wirkung der Spannungsteilerwiderund 22C an die Anoden der Dioden 23, 24 bzw. 25 stände 41 und 42 geht das Gitter der Kathodenangeschlossen, deren Kathoden gemeinsam an einen verstärkerröhre 37 R HOCH. Die Ausgangsklemme Verbindungspunkt 26 angeschlossen sind. Dieser ist 65 36 ist daher HOCH, wenn die Eingangsklemme 35 über den Schutzwiderstand ps mit dem Steuergitter TIEF ist.

einer Kathodenverstärkerröhre 27 verbunden. Die Fig. IF zeigt in Blockbildform die Schaltung von

Anode der Röhre 27 ist außerdem über einen Kon- Fig. 1E.

9 10

Gemäß Fig. 1G ist die Eingangsklemme 45 des an der Ausgangsklemme 61. Dies ist in Fig. 1K wäh-

Kathodenverstärkerkreises über einen Schutzwider- rend der ersten Hälfte des Zeitabschnitts T 4 gezeigt,

stand ps an das Steuergitter der Kathodenverstärker- Wenn also der Begrenzerimpuls negativ wird, werden

röhre 46 angeschlossen. Die Kathode der Röhre 46 die Gleichrichter 78, 79 und 80 leitend,

ist über die Spannungsteilerwiderstände 47 und 48 5 Die Eingangs- und Synchronimpulse werden zum

mit Klemme B — verbunden. Eine Ausgangsklemme erstenmal negativ kurz nach Beginn des Zeitabschnitts

50 ist an den Verbindungspunkt der Widerstände 47 Γ3 (Fig. IK). Daher geht die Spannung am Steuer-

und 48 angeschlossen. Die Anode der Röhre 46 ist gitter der Röhre 65 L TIEF, und deren Anode kann

über einen Kondensator 51 geerdet und über einen eine Spannung erreichen, die positiver als +150 Volt

Widerstand 52 mit der Klemme B + verbunden. Der io ist, infolge der Wirkung der Induktivität 66. Durch

Kondensator 51 und der Widerstand 52 bilden eine diesen Rücklauf wird der während des Zeitabschnitts

Entkopplungsschaltung. T 3 vorhandene Ausgangsimpuls eingestellt. Ein posi-

Wenn die Eingangsklemme 45 HOCH oder auf tiver Impuls wird über Kondensator 69 übertragen etwa + 5 Volt ist, ist auch die Ausgangsklemme 50 und läßt den Verbindungspunkt 70 HOCH-gehen. HOCH oder auf etwa + 5 Volt. Ebenso ist, wenn 15 Dadurch werden die Gleichricher 79 und 78 leitend, die Eingangsklemme 45 TIEF ist, auch die Ausgangs- und der Kondensator 75 wird aufgeladen. Das Steuerklemme 50 TIEF. Der Kathodenverstärker bildet gitter und die Kathodenverstärkerröhre 65 R gehen einen positiven Ausgang im Ansprechen auf den daher HOCH, so daß die Ausgangsklemme 61 eben-Empfang eines positiven Eingangs und wird für falls HOCH-geht.

Trennzwecke oder in einer Einheit verwendet, wo die 20 Ein Ausgangsimpuls kann an der Ausgangsklemme angegebene Stromquelle den nötigen Strom nicht 61 während desselben Zeitabschnitts, z.B. Zeitabliefern kann. schnitt Γ 3, erzeugt werden, in dem ein Eingangsim-

Fig. 1H zeigt die Schaltung von Fig. 1G in Block- puls der Eingangsklemme 60 aufgeprägt wird. Das

form. Der Pfeil an den Eingangs- und Ausgangsver- wird ermöglicht durch die Ausnutzung des Rücklaufs

bindungen zeigt die Richtung der Impulsübertra- 25 während des einen vorher ausgewählten Zeitabschnitts

gung an. für die Erzeugung eines Ausgangsimpulses während

Fig. IJ zeigt das Schaltbild eines bereits vorge- des nächstfolgenden Zeitabschnitts und durch die schlagenen Verzögerungskreises, der einen positiven vollständige Trennung der gleichzeitig wirksamen Eingangsimpuls an seiner Eingangsklemme 60 wäh- Eingangs- und Ausgangskreise. Diese Trennung errend eines vorherbestimmten Zeitabschnitts emp- 30 hält man durch Verwendung des Kondensators 69, fängt und einen positiven Ausgangsimpuls an seiner der Gleichrichter 78, 79 und 80 und des Begrenzer-Ausgangsklemme 61 während des nächstfolgenden impulses.
Zeitabschnitts erzeugt. Fig. IL ist das Blockbild für das in Fig. IJ dar-

Fig. 1K zeigt die Wellenformen, die die Wirkungs- gestellte Schaltbild,

weise von Fig. 1J veranschaulichen. Begrenzerimpulse 35
werden der Klemme 62 und Synchronimpulse der

Klemme 63 zugeführt. Kurz kann gesagt werden, daß Binär-dezimales Addierwerk
die Eingangsklemmen 60 und die Synchronimpulsklemme 63 die Eingänge zu einem Zweieingang- Das hier verwendete binär-dezimale Addierwerk UND-Kreis 64 a bilden, dessen Ausgang über den 40 wurde mit Ausnahme des an jede Ausgangsklemme Schutzwiderstand ps mit dem Steuergitter der Röhre angeschlossenen Verzögerungskreises bereits vorge- 65 L verbunden ist. Deren Anode ist über die Induk- schlagen.

tivität66 und den Belastungswiderstand 67 an die Gemäß Fig. 1M umfaßt das binär-dezimale Addier- + 150-Volt-Klemme 68 angeschlossen. Außerdem ist werk Eingangsklemmen mit der allgemeinen Bezeichdiese Anode über den Kondensator 69 an den Ver- 45 rmng 90 und 91, welche je aus vier Klemmen zum bindungspunkt 70 angeschlossen, der über Wider- Empfang des 1-Bits, des 2-Bits, des 4-Bits bzw. des stand 71 mit der — 82-Volt-Klemme 72 verbunden 8-Bits bestehen. Die eine zu addierende dezimale ist, welche über den Belastungswiderstand 73 zu der Ziffer darstellenden binären Bits werden der entKathode der Kathodenverstärkerröhre 65 R führt. sprechend bezeichneten Klemme oder den Klemmen Deren Steuergitter ist über den Schutzwiderstand ps 50 der Eingangsklemmen 90 aufgeprägt, und die die anan den Verbindungspunkt 74 angeschlossen, der über dere zu addierende Dezimalziffer darstellenden Kondensator 75 geerdet ist. Der Widerstand 76 und binären Bits werden der entsprechend bezeichneten die Gleichrichter 78, 79 und 80 sind in Reihe ge- Klemme der Eingangsklemmen 91 aufgeprägt. Alle schaltet zwischen der Begrenzerimpulsklemme 62 diese zu addierenden Bits werden gleichzeitig ange- und der - 30-Volt-Klemme 81. 55 legt. Es sei z. B. angenommen, daß die Dezimal-

Der Gleichrichter 80 verhindert, daß der Verbin- ziffern 5 und 6 in derselben Ziffernposition stehen dungspunkt 70 wesentlich negativer als die 30-Volt- und addiert werden sollen und daß die 5 (0101) den Klemme 81 wird, und durch den Widerstand 71 wird Eingangsklemmen 90 und die 6 (0110) den Eingangsverhindert, daß die Spannung am Verbindungspunkt klemmen 91 zugeleitet werden sollen.
70 zwischen der Aufprägung aufeinanderfolgender 60 Es werden also den Klemmen 90-1 und 90-4 Im-Begrenzerimpulse schwankt. Der Gleichrichter 79 pulse, die dem 1- bzw. dem 4-Bit entsprechen, und wird leitend, um den Kondensator 75 aufzuladen, den Klemmen 91-2 und 91-4 Impulse, die dem 2- und wenn der Begrenzerimpuls negativ ist, hat die bzw. dem 4-Bit entsprechen, aufgeprägt,
obere Platte des Kondensators 75 anfangs eine Span- Für die Bearbeitung jedes der Bits ist ein binäres nung von etwa — 30 Volt. 65 Addierwerk vorgesehen. Das heißt, die 1-Bit-

Wenn der Begrenzerimpuls negativ wird, zieht er Klemmen 90-1 und 91-1 sind mit den Eingangs-

das Steuergitter der Röhre 65 R TIEF und löscht da- klemmen 92 und 93 des 1-Bit-Addierwerks verbun-

her die gespeicherten Angaben nach deren Erscheinen den, die Eingangsklemmen 90-2 und 91-2 mit den

Eingangsklemmen 92 und 93 des 2-Bit-Addierwerks, die Eingangsklemmen 90-4 und 91-4 mit den Eingangsklemmen 92 und 93 des 4-Bit-Addierwerks und die Eingangsklemmen 90-8 und 91-8 mit den Eingangsklemmen 92 und 93 des 8-Bit-Addierwerks. Die Übertragungsausgangsklemme 94 jedes binären Addierwerks ist an die Übertragungseingangsklemme 95 des Addierwerks für das nächsthöhere Bit angeschlossen mit Ausnahme der Übertragsausgangsklemme 94. Die binäre Summe wird an den Ausgangsklemmen 96-1, 96-2, 94-4 und 96-8 des 1-, des 2-, des 4- bzw. des 8-Bit-Addierwerks gebildet. Die Ausgangsklemmen 96-2, 96-4 und 96-8 des 2-, des 4- und des 8-Bit-Addierwerks und die Übertragungsausgangsklemme 94 des 8-Bit-Addierwerks liefern Eingänge für den Rationalisierer. Durch diese Eingänge werden die Stromkreise des Rationalisierers veranlaßt, einen solchen Ausgang zu erzeugen, daß die Ausgänge an der Klemme 97-1, die mit der Ausgangsklemme 96-1 des 1-Bit-Addierwerks verbunden ist, an den Klemmen 97-2, 97-4 und 97-8 die binärdezimale Summe der beiden zu addierenden Dezimalziffern darstellen. Dabei zeigt die der Klemmenbezeichnung nachgestellte Ziffer das von ihr dargestellte Bit an. Die Übertragsausgangsklemme 97-10 des Rationalisierers zeigt an, daß ein Übertragseingang der nächsten Ziffernposition zugeführt werden muß.

Diese Klemme ist an die Eingangsklemme 60 des Verzögerungskreises 91 angeschlossen, dessen Ausgangsklemme 61 mit der Ubertragseingangsklemme 95 des 1-Bit-Addierwerks verbunden ist. Daher wird dieser Übertragsimpuls um einen Zeitabschnitt verzögert und so als Eingang an das niedrigste Bit der nächsthöheren Stelle herangeführt, und zwar gleichzeitig mit der Anlegung der nächsten Eingänge an die Eingangsklemmen 90 und 91.

Die Ausgangsklemmen 97-1, 97-2, 97-4 und 97-8 sind mit der Eingangsklemme der Verzögerungskreise 98, 99, 100 bzw. 101 verbunden. Deren Ausgangsklemmen sind an die Ausgangsklemmen 102-1, 102-2, 102-4 bzw. 102-8 angeschlossen. Daher erscheint die Summe zweier Dezimalziffern im binär-dezimalen System an den Ausgangsklemmen 102 einen Zeitabschnitt nach Anlegung dieser Dezimalziffem an die Eingangsklemmen 90 und 91.

Wenn die Summe einer Ziffernposition größer als 9 ist, muß sie zwischen 10 und 19 liegen. In diesem Falle sind die Ausgänge der binären Addierwerke nicht im binär-dezimalen System. Das muß angezeigt werden durch einen Übertragsimpuls an der Übertragsklemme 96-8 des 8-Bit-Addierwerks plus einem Ausgang an der Klemme 96-4 des 4-Bit-Addierwerks oder durch einen Ausgang an der Klemme 96-8 des 8-Bit-Addierwerks und einen Ausgang an Klemme 96-2 des 2-Bit-Addierwerks. Der Rationalisierer enthält Stromkreise, welche auf jeden dieser Zustände ansprechen und daraufhin die Summe im binär-dezimalen System erscheinen lassen.

Fig. IN zeigt das binär-dezimale Addierwerk von Fig. IM in Blockform. Die (4) neben den an die Klemmen 90-1 und 90-2 angeschlossenen Leitungen zeigt an, daß die entsprechende Leitung vier Drähte darstellt. Die Klemme 61C entspricht dem Verbindungspunkt der Klemme 61 des Verzögerungskreises 91 mit der Klemme 95 des 1-Bit-Addierwerks. Diese Klemme 61C ist nachstehend nur gezeigt, wenn sie an andere Stromkreise angeschlossen ist. Dadurch wird das Vorhandensein oder Fehlen eines Übertrages von einer Ziffernposition aus während der Divisionsoperation angezeigt.

Universalregister

Das Schaltbild für drei Stellen oder Ziffernpositionen des ebenfalls bereits vorgeschlagenen Universalregisters zeigen die Fig. 1P und 1Q in der Anordnung gemäß Fig. IR. Das Register empfängt und speichert Angaben im binär-dezimalen System. Die Angaben können entweder serienweise oder parallel empfangen werden. Dann können sie nach rechts oder nach links verschoben werden, und die gespeicherten Angaben können entweder serienweise oder parallel entnommen werden.

Die in Fig. IP und IR dargestellten drei Stellen des Registers sind mit DPI, DP 2 und DP3 bezeichnet und entsprechen der Einer-, Zehner- bzw. Hunderterstelle. Das Register kann jedoch aus einer beliebigen Anzahl von Stellen bestehen. Zum Beispiel enthält das hier verwendete Register insgesamt dreizehn Stellen, wie Fig. 1S zeigt.

In Fig. IP und IQ kann eine Dezimalzahl serienweise in das Register eingeführt werden, d. h. nacheinander nach Dezimalziffem, indem zunächst die Ziffern von DPI zu Beginn eines beliebigen ausgewählten Zeitabschnitts in DP 3 des Registers eingebracht werden. Zu Beginn des nächsten Zeitabschnitts bewirkt das Register die Verschiebung der DP 1-Ziffer nach rechts oder von DP 3 nach DP 2 des Registers und die Einführung der DP 2-Ziffer in die DP 3 des Registers. Im nächsten oder dritten Zeitabschnitt wird das Register nach rechts verschoben, so daß die DP 1-Ziffer von DP 2 nach DPI und die DP 2-Ziffer von DP 3 nach DP 2 des Registers gehen und die DP 3-Ziffer in DP 3 des Registers eingeführt wird.

Zum Beispiel sei angenommen, daß die Zahl 579 serienweise in das Register eingeführt werden soll. Die im binär-dezimalen System ausgedrückte DPl-Ziffer 9 wird zuerst in DP 3 des Registers eingeführt, und zwar durch dessen Rechtsverschiebung. Während des nächsten Zeitabschnitts wird das Register wiederum nach rechts verschoben, die 9 wird in die DP 2-Stelle des Registers verschoben, und die DP 2-Ziffer 7 wird in DP 3 des Registers eingeführt. Während des nächsten oder dritten Zeitabschnitts erfolgt wieder eine Rechtsverschiebung des Registers, wobei die DP 1-Ziffer 9 von DP2 nach DPI des Registers und die DP 2-Ziffer 7 von DP 3 nach DP 2 des Registers verschoben werden und die DP 3-Ziffer 5 in die DP 3-Position des Registers eingeführt wird.

Zahlen können auch dadurch serienweise in das Register eingeführt werden, daß die höchste Stelle in die niedrigste Ziffernposition des Registers eingebracht wird. Zum Beispiel sei angenommen, daß die Zahl 579 so eingeführt werden soll. Während des ersten Zeitabschnitts wird dann die DP 3-Ziffer 5 in die Ziffernposition DPI des Registers eingeführt infolge der Linksverschiebung des Registers. Während des nächsten Zeitabschnitts wird das Register nach links verschoben und dadurch die DP 3-Ziffer 5 von DPI nach DP2 des Registers bewegt und die DP 2-Ziffer? in DPI des Registers eingegeben. Während des dritten Zeitabschnitts wird das Register wieder nach links verschoben und dadurch die DP 3-Ziffer 5 von DP 2 nach DP 3 des Registers und die DP 2-Ziffer 7 von DPI nach DP2 des Registers verschoben

und die DP 1-Ziffer 9 in die DP 1-Stelle des Registers eingeführt.

Jeder Stelle des Registers sind parallele Eingangsklemmen zugeordnet, um auch die gleichzeitige Einführung aller Ziffern in das Register zu ermöglichen. Zum Beispiel wird die Zahl 579 während eines Zeitabschnitts in das Register eingegeben.

Nach Einführung können alle Ziffern beliebig nach links oder nach rechts verschoben werden.

Jeder Ziffernposition des Registers sind außerdem Entnahmeklemmen zugeordnet, die die gleichzeitige Entnahme aus allen Ziffernpositionen gestatten.

Weil die eine einzelne Dezimalziffer darstellenden einzelnen binären Bits immer gleichzeitig oder parallel erscheinen, können die Gruppen von binären Bits, die eine Dezimalzahl oder mehrere Ziffern darstellen, entweder serienweise oder parallel in das Register eingeführt oder daraus entnommen werden.

Alle Ziffernpositionen des Registers gleichen einander. Die zweite Ziffernposition DP 2 ist genauer dargestellt, während die Positionen DPI und DP3 durch Blocks mit den Bezeichnungen DPI bzw. DP3 dargestellt sind. Jede Ziffernposition ist mit einer Gruppe paralleler Eingangsklemmen 105-1, 105-2, 105-4 und 105-8 versehen für das 1-, das 2-, das 4- bzw. das 8-Bit. Außerdem hat jede Ziffernposition Eingangsklemmen 106-1, 106-2, 106-4 und 106-8 und Ausgangsklemmen 107-1, 107-2, 107-4 und 108-8. Die nachgestellte Ziffer zeigt jeweils den Dezimalwert des betreffenden Bits an. Steuerklemmen 110, 111, 112 und 113 sind an jede Ziffernposition des Registers angeschlossen. Während des Betriebs ist jeweils nur eine einzige dieser Steuerklemmen HOCH und bewirkt dann die angegebene Funktion. Wenn z. B. Klemme 110 HOCH ist, kann das Register nach rechts verschoben werden.

Jede Ziffernposition des Registers enthält ähnliche Einheiten 115-1, 115-2, 115-4 und 115-8 für die jeweiligen Bits. Jede dieser Einheiten umfaßt UND-Kreise 110«, 111«, 112« und 113 a und einen Viereingang-ODER-Kreis 116, der an ihre Ausgänge angeschlossen ist, einen Kathodenverstärker 117, dessen Eingang an den Ausgang des ODER-Kreises 116 angeschlossen ist, und einen Verzögerungskreis 118, dessen Eingangsklemme 60 an den Ausgang des Kathodenverstärkers 117 angeschlossen ist. Die rechten Eingänge der UND-Kreise 110a, lila, 112a bzw. 113 a jeder Einheit 115 sind mit den Steuerklemmen 110, 111, 112 bzw. 113 verbunden. Die linke Eingangsklemme jedes der UND-Kreise 110 a ist an die entsprechende Eingangsklemme 106 der betreffenden Ziffernposition des Registers angeschlossen, der linke Eingang jedes der UND-Kreise lila an die Paralleleingangsklemme 105, die dasselbe Bit empfängt, der linke Eingang jedes der UND-Kreise 112 α an die entsprechende Klemme 119, die mit der Ausgangsklemme 107 der nächstniedrigen Ziffernposition des Registers verbunden ist, und der linke Eingang jedes der UND-Kreise 113 a an die Ausgangsklemme 61 des entsprechenden Verzögerungskreises 118.

Wenn beide Eingänge der UND-Kreise HOa HOCH sind, wird eine Rechtsverschiebung bewirkt; wenn beide Eingänge der UND-Kreise lila HOCH sind, kann eine parallele Einführung erfolgen; wenn beide Eingänge der UND-Kreise 112 a HOCH sind, wird eine Linksverschiebung bewirkt, und wenn beide Eingänge der UND-Kreise 113 a HOCH sind, werden die Angaben in dem Register ständig gespeichert.

Wenn die Rechtsverschiebungs-Steuerklemnie 110 in einem beliebigen Zeitabschnitt HOCH ist, sind die übrigen Steuerklemmen 111, 112 und 113 TIEF. Das bedeutet, daß das Register für die Rechtsverschiebung vorbereitet ist. Die binär-dezimalen Ziffernangaben an den Ausgangsklemmen 107 der Ziffernposition DP 3 des Registers werden der Eingangsklemme 106 der

ίο Ziffemposition DP2 des Registers und den linken Eingängen der UND-Kreise HOa zugeleitet. Der rechte Eingang der UND-Kreise HOa ist HOCH, weil die Rechtsverschiebungs-Steuerklemme 110 ebenfalls HOCH ist. Daher bewirken die Klemmen 106 der Ziffemposition DP 2, die eine binäre 1 darstellen, daß die Ausgänge der entsprechenden UND-Kreise HOa HOCH-gehen. Als Beispiel dafür sei angenommen, daß der UND-Kreis HOa, dessen linker Eingang mit der Eingangsklemme 106-1 verbunden

so ist, HOCH ist. Infolgedessen geht der ODER-Kreis 116 der Einheit 115-1 HOCH. Der Ausgang des Kathodenverstärkers 117 geht HOCH und läßt die Ausgangsklemme 61 des Verzögerungskreises 118 während des nächstfolgenden Zeitabschnitts HOCH-gehen. Daher geht die Ausgangsklemme 107-1 der Ziffemposition DP 2 HOCH während des nächstfolgenden Zeitabschnitts und vollendet damit eine Verschiebung der Angaben von DP 3 nach DP 2. Die Steuerklemmen bestimmen, ob diese Angaben in DP 2 aufgenommen werden. Wenn sie angenommen werden, können sie von der Eingangsklemme 106-1 der Position DP 2 zu der Ausgangsklemme 107-1 der Position DPI während des nächsten Zeitabschnitts verschoben werden.

Wenn in einem beliebigen Zeitabschnitt die Paralleleinführungs-Steuerklemme 111 HOCH ist, sind die anderen Steuerklemmen TIEF, und der rechte Eingang der UND-Kreise IHa ist HOCH. Die linken Eingangsklemmen der UND-Kreise Hl α sind an die der betreffenden Ziffemposition zugeordnete Paralleleinführungsklemme angeschlossen. Daher ist in der Ziffemposition DP 2 die Paralleleinführungsklemme 105, die das 1-Bit empfängt, mit der Unken Eingangsklemme des UND-Kreises IHa der Einheit 115-1 verbunden. Bei Zuleitung einer binären 1 zu der Paralleleinführungsklemme 105-1 geht der linke Eingang dieses UND-Kreises IHa HOCH, und daher geht auch sein Ausgang HOCH. Infolgedessen gehen die Ausgangsklemme des ODER-Kreises 116 und der Kathodenverstärker 117 HOCH. Dadurch geht die Ausgangsklemme 61 des Verzögerungskreises 118 der Einheit 115-1 während des nächstfolgenden Zeitabschnitts HOCH. Auf diese Weise werden die an den Paralleleinführungsklemmen vorhandenen Angaben in die entsprechenden Einheiten 115 der zugeordneten Ziffemposition eingeführt.

Wenn die Linksverschiebungs-Steuerklemme 112 während eines beliebigen Zeitabschnitts HOCH ist, sind die anderen Steuerklemmen TIEF, und das Re-

6c gister ist für die Bewirkung einer Linksverschiebungsoperation vorbereitet. Das bedeutet, daß der rechte Eingang jedes UND-Kreises 112 a HOCH ist. Wenn während dieses Zeitabschnitts die entsprechende Eingangsklemme der nächstniedrigen Ziffemposition HOCH ist, wird die dadurch dargestellte binare 1 zu der Ziffemposition unmittelbar links davon übertragen. Es sei z. B. angenommen, daß die Eingangskiemme 107-1 der Ziffemposition DPI HOCH ist.

Diese Eingangsklemme ist über Klemme 119-1 der Ziffernposition DP 2 mit dem linken Eingang des UND-Kreises Ι12α der Einheit 115-1 der Ziffernposition DP 2 verbunden. Infolgedessen geht die Ausgangsklemme dieses UND-Kreises 112 a HOCH, die Ausgänge des ODER-Kreises 116 und des Kathodenverstärkers 117 gehen HOCH, so daß die Ausgangsklemme 61 des Verzögerungskreises 118 im nächstfolgenden Zeitabschnitt HOCH-geht.

Wenn die Speichersteuerklemme 113 während eines beliebigen Zeitabschnitts HOCH und die übrigen Steuerklemmen TIEF sind, ist der rechte Eingang jedes UND-Kreises 113 a HOCH.

Wieder sei angenommen, daß die Ausgangsklemme 61 des Verzögerungskreises 118 der Einheit 115-1 von DP 2 HOCH ist. Diese Ausgangsklemme ist an den linken Eingang des UND-Kreises 113 α der Einheit 115-1 der Ziffernposition DP 2 angeschlossen. Infolgedessen geht der Ausgang des UND-Kreises 113 a HOCH, der Ausgang des ODER-Kreises 116 geht HOCH, und der Ausgang des Kathodenverstärkers 117 geht HOCH, um den Ausgang des Verzögerungskreises 118 seiner Eingangsklemme 60 aufzuprägen. Daher werden die Angaben innerhalb derselben Ziffernposition des Registers in Umlauf versetzt oder gespeichert.

Die Rechtsverschiebung, die Paralleleinfuhrung, die Linksverschiebung und die Speicherung der Angaben können nun, wie man sieht beliebig lange fortgesetzt werden. Daher können die Angaben in dem Register aus der Ziffernposition DPI hinaus verschoben werden, es können Angaben gleichzeitig in alle Ziffernpositionen eingeführt werden, die Angaben können aus der Ziffernposition DP 3 hinaus verschoben werden, und sie können dauernd gespeichert werden. Außerdem dürfte klar sein, daß das Register jede beliebige Anzahl von Ziffernpositionen umfassen kann. Das in der erfindungsgemäßen Multiplizier- und Dividierschaltung verwendete Register hat dreizehn Ziffernpositionen DPI bis DP 13.

Zur Vereinfachung der Darstellung der Register in den zugeordneten Schaltungen wird das Blockbild von Fig. 1S benutzt.

Nachstehend wird angenommen, daß der Multiplikator, der Multiplikand, der Divisor und der Dividend richtig in das richtige Register eingeführt worden sind. Diese Einführung erfolgt gemäß Fig. IP und IQ.

Gemäß Fig. 1S steht neben den die Eingänge 106 und die Ausgänge 107 darstellenden Leitungen eine (4), welche anzeigt, daß tatsächlich vier Leitungen vorhanden sind, und zwar eine für das 1-Bit, eine für das 2-Bit, eine für das 4-Bit und eine für das 8-Bit oder deren Zehnervielfache. Zum Beispiel führen die Ausgangsleitungen 107 von DP 3 die 100-, 200-, 400- bzw. 800-Bits.

Produktbilder

Der Produktbilder empfängt dezimalziffernweise im binär-dezimalen System eine Zahl an seinen Eingangsklemmen und bildet gleichzeitig deren Vielfache von 1 bis 9 im binär-dezimalen System an seinen Ausgangsklemmen. Daher arbeitet dieser Produktbilder serienweise nach Dezimalziffern und parallel nach binären Bits, wobei die eine Dezimalziffer darstellenden binären Bits gleichzeitig erscheinen.

Gemäß Fig. 2 wird die Zahl, deren Vielfache von 1 bis 9 gebildet werden sollen, den Eingangsklemmen 130 zugeführt. Die erste Vielfache M erscheint an der Ausgangsklemme 131, die zweite Vielfache IM an der Ausgangsklemme 132, die dritte Vielfache 3 M an der Ausgangsklemme 133, die vierte Vielfache 4M an der Ausgangsklemme 134, die fünfte Vielfache 5 M an der Ausgangsklemme 135, die sechste Vielfache 6 M an der Ausgangsklemme 136, die siebte Vielfache 7 M an der Ausgangsklemme 137, die achte Vielfache 8 M an der Ausgangsklemme 138 und die

ίο neunte Vielfache 9 M an der Ausgangsklemme 139.

Die Verzögerungskreise 140, 141, 142 und 143

liegen zwischen den Eingangsklemmen 130 und den Ausgangsklemmen 131, so daß also eine Verzögerung von vier Zeitabschnitten zwischen dem Empfang der Impulse an der Eingangsklemme 130 und ihrem Erscheinen an der Ausgangsklemme 131 liegt. Aus der Spaltenanordnung von Fig. 2 ersieht man, daß eine gleiche Verzögerung von vier Zeitabschnitten zwischen den Eingangsklemmen 130 und allen Ausgangs-

zo klemmen 131 bis 139 liegt. Jede der angegebenen Klemmen steht für vier Klemmen für das 1-, das 2-, das 4- und das 8-Bit. Ähnlich stellt jede der gezeigten Leitungen vier Leitungen dar, was durch die (4) angezeigt wird. Daraus folgt, daß jeder der Verzögerungskreise vier Verzögerungskreise, je einen für jede Leitung, darstellt.

Wenn bei Bildung einer Vielfachen ein Übertrag entsteht, so wird dieser zur nächsten Ziffernposition addiert. Wo also die Vielfachen einer Einzelziffer gebildet werden sollen, bedeutet solch ein Übertrag, daß die gebildete Vielfache zweistellig sein wird. Bei Bildung der Vielfachen einer mehrstelligen Zahl wird der Übertragsimpuls zu der nächsten Ziffernposition mit deren jeweiliger Ziffer addiert. Das geht aus den folgenden Beispielen hervor.

Es sei angenommen, daß eine dezimale 3 (0011) den Eingangsklemmen 130 zugeführt wird. Die resultierende Operation des Produktbilders wird an Hand von Fig. 2 und der folgenden Tabelle I beschrieben, in der die tatsächlich vorhandenen binär-dezimalen Darstellungen durch die entsprechende Dezimalziffer angedeutet sind:

Tabelle I

Zeitplan für Fig. 2, wenn den Eingangsklemmen 130 eine 3 zugeführt wird

Eingang zu Eingangsklemme
130

Klemmenl31

Eingang 90, Addierwerk 145

Eingang 91, Addierwerk 145
Ausgang Addierwerk 145 ..

Klemmenl32

Eingang 90, Addierwerk 149

Eingang 91, Addierwerk 149
Ausgang Addierwerk 149
(Klemme 133)

Eingang 90, Addierwerk 150
Eingang 91, Addierwerk 150

Zeitabschnitte
12 3 4 5 6

6
6

Vielfache

IM

3M

Fortsetzung Tabelle I

	Zeitabschnitte	4	5	6	Viel
	12 3				fache
Ausgang Addierwerk 150 ..	2		2	1
Klemmen 134		1			4M
Eingang 90, Addierwerk 153	2
Eingang 91, Addierwerk 153	3	5	1
Ausgang Addierwerk 153 ..			5	1
Klemmen 135		3			5M
Eingang 90, Addierwerk 155		5	1
Eingang 91, Addierwerk 155
Ausgang Addierwerk 155			8	1
(Klemme 136)		6			6M
Eingang 90, Addierwerk 156		5	T-I
Eingang 91, Addierwerk 156
Ausgang Addierwerk 156			1	2
(Klemme 137)		2	1		IM
Eingang 90, Addierwerk 157		2	1
Eingang 91, Addierwerk 157
Ausgang Addierwerk 157			4	2
(Klemme 138)		5	1		SM
Eingang 90, Addierwerk 158		2	1
Eingang 91, Addierwerk 158
Ausgang Addierwerk 158			7	2
(Klemme 139)			9M

Bei Zuleitung einer 3 zu den Eingangsklemmen 130 während eines ersten Zeitabschnitts erscheint die erste Vielfache M an den Ausgangsklemmen 131 während des fünften Zeitabschnitts, wie die 3 in Tabelle I gegenüber den Ausgangsklemmen 131 und unter Zeitabschnitt 5 anzeigt.

Zur Bildung der zweiten Vielfachen 2 M werden die Eingangsklemmen 130 an die Eingänge 90 und 91 des binär-dezimalen Addierwerks 145 angeschlossen und erscheinen an den Ausgängen von dessen Verzögerungskreisen, die in Tabelle I mit Ausgang Addierwerk 145 bezeichnet sind, im zweiten Zeitabschnitt. Der Ausgang des Addierwerks 145 wird über die Verzögerungskreise 146, 147 und 148 zu den Ausgangsklemmen 132 oder 2 M übertragen. Die zweite Vielfache 2 M ist also gleich 6 und erscheint an den Ausgangsklemmen 132 während des fünften Zeitabschnitts.

Die dritte Vielfache 3 M erhält man durch Addieren der ersten Vielfachen M zu der zweiten Vielfachen 2 M. Da die dritte Vielfache ebenfalls an den Ausgangsklemmen 133 während des fünften Zeitabschnitts erscheinen muß, werden die erste und die zweite Vielfache den Eingängen 91 bzw. 90 des Addierwerks 149 während des vierten Zeitabschnitts zugeführt. Es wird also eine 6 den Eingangsklemmen 90 und eine 3 den Eingangsklemmen 91 des Addierwerks 149 während des vierten Zeitabschnitts aufgeprägt. Der Ausgang des Addierwerks 149 ist daher die dritte Vielfache 3 M oder 9, die an den Ausgangsklemmen 133 im fünften Zeitabschnitt erscheint.

Die vierte Vielfache 4M erlangt man durch Addieren der zweiten Vielfachen 2M zu sich selbst. Daher wird der Ausgang des Addierwerks 145 beiden Eingängen des Addierwerks 150 im zweiten Zeitabschnitt zugeleitet. Die Summen an den Ausgangsklemmen des Addierwerks 150 ist daher gleich 12, d. h. die vierte Vielfache von 3. Da jeder Eingangsklemme des Addierwerks 150 während des zweiten Zeitabschnitts eine 6 zugeführt wird, erscheint eine 2 am Ausgang von dessen Verzögerungskreisen während des dritten Zeitabschnitts, und eine 1 (nächste Ziffernposition) erscheint am Ausgang im vierten Zeitabschnitt. Die Ausgänge des Addierwerks 150 werden

ίο über Verzögerungskreise 151 und 152 zu den Klemmen 134 übertragen. Daher erscheinen die 2 an den Ausgangsklemmen 134 während des fünften Zeitabschnitts und die 1 während des sechsten Zeitabschnitts, und zwar stellen die 2 und die 1 die erste bzw. die zweite Ziffernposition der vierten Vielfachen von 3, d. h. 4M oder 12, dar.

Die fünfte Vielfache 5 M wird gebildet durch Addieren der ersten und der vierten Vielfachen innerhalb des binär-dezimalen Addierwerks 153 während des dritten und des vierten Zeitabschnitts. Daher erscheint die Summe der ersten Vielfachen 3 und 2, der ersten Ziffernposition der vierten Vielfachen, oder 5 an den Ausgangsklemmen des Addierwerks 153 während des vierten Zeitabschnitts, und die zweite Ziffernposition der vierten Vielfachen, d. h. 1, erscheint am Ausgang des Addierwerks 153 während des fünften Zeitabschnitts. Der Ausgang des Addierwerks 153 wird über Verzögerungskreise 154 zu den Ausgangsklemmen 135 übertragen. Daher erscheinen während des fünften Zeitabschnitts eine 5 an den Klemmen 135 und während des sechsten Zeitabschnitts eine 1. Die fünfte Vielfache 5 M oder 15 erscheint also an den Klemmen 135.

Die sechste Vielfache 6 M erlangt man durch Addieren der fünften und der ersten Vielfachen mit Hilfe des Addierwerks 155. Während des vierten Zeitabschnitts werden die erste Vielfache 3 und die Ziffer 5 in der ersten Ziffernposition der fünften Vielfachen den Eingangsklemmen 90 und 91 des Addierwerks 155 zugeleitet. Die Ziffer 1 aus der zweiten . Ziffernposition der fünften Vielfachen wird den Eingangsklemmen 91 des Addierwerks 155 im fünften Zeitabschnitt zugeführt. Die Summe von 5 und 3, d. h. 8, erscheint daher an den Ausgangsklemmen 136 während des fünften Zeitabschnitts, und eine 1 erscheint daran im sechsten Abschnitt. Auf diese Weise wird die sechste Vielfache von 3 oder 18 an den Klemmen 136 verfügbar gemacht.

Die siebte Vielfache wird am Ausgang des Addierwerks 156, der mit den Klemmen 137 verbunden ist, gebildet durch Addieren der zweiten und der fünften Vielfachen. Daher erscheint eine 1 an den Ausgangsklemmen 137 im fünften und eine 2 im sechsten Zeitabschnitt, und sie ergeben die Summe 21, die siebte Vielfache.

Die achte Vielfache erlangt man durch Addieren der vierten Vielfachen zu sich selbst. Die vierte Vielfache wird daher den Eingängen 90 und 91 des Addierwerks 157 zugeleitet und erscheint an dessen Ausgang, der mit den Klemmen 138 verbunden ist, als eine 4 und eine 2 im fünften bzw. sechsten Zeitabschnitt. Die achte Vielfache oder 24 wird also an den Ausgangsklemmen 138 gebildet.

Die neunte Vielfache entsteht durch Addieren der vierten und der fünften Vielfachen im Addierwerk 158, dessen Ausgang mit den Klemmen 139 verbunden ist. Gemäß Tabelle I erscheint eine 7 an den Klemmen 139 im fünften Zeitabschnitt und eine 2 an

209 508/173

diesen Klemmen im sechsten Zeitabschnitt, so daß die 27, die neunte Vielfache von 3, entsteht.

Die Wirkungsweise des Produktbilders von Fig. 2 geht vollständiger aus der Operation der Bildung von mehrstelligen Vielfachen einer Zahl hervor. Es sei z. B. angenommen, daß die Vielfachen 1 bis 9 oder M bis 9 M der Zahl 523 gebildet werden sollen. Die Ziffer 3 in der ersten Ziffernposition wird den Eingangsklemmen 130 im ersten Zeitabschnitt zugeleitet, die Ziffer 2 in der zweiten Ziffernposition im zweiten Zeitabschnitt und die Ziffer 5 aus der dritten Ziffernposition in einem dritten Zeitabschnitt. Die Ziffer in der ersten Ziffernposition der Vielfachen 1 bis 9 der Zahl 523 erscheint jeweils an den Ausgangsklemmen 131 bis 139 vier Zeitabschnitte nach Anlegung der Ziffer 3 aus der ersten Ziffernposition an die Eingangsklemmen 130. Daher erscheint die Ziffer, die in der ersten Ziffernposition der Vielfachen steht, während des fünften Zeitabschnitts, die Ziffer in der zweiten Ziffernposition während des sechsten Zeitabschnitts, die Ziffer in der dritten Position während des siebten Zeitabschnitts und die Ziffer in der vierten Ziffernposition während des achten Zeitabschnitts.

Wenn bei Bildung der verschiedenen Vielfachen ein Übertrag vorkommt, so wird er zu derselben Vielfachen der nächsthöheren Ziffer während des nächsten Zeitabschnitts addiert, so daß eine Summe gleich dem Übertrag plus der betreffenden Vielfachen gebildet wird. Das geht aus der nachstehenden Tabelle II hervor:

Tabellen
Vielfache der Zahl 523 unter Einschluß der Überträge

M 5 2 3

IM ohne Überträge 0 4 6

Übertrag 1

2M 1 0 4 6

3M ohne Überträge 5 6 9

Übertrag 1

3M 1 5 6 9

4M ohne Überträge 0 8 2

Überträge 2 1

4M 2 0 9 2

5 M ohne Überträge 5 0 5

Überträge ,. 2 1 1

5M 2 6 1 5

6M ohne Überträge 0 2 8

Überträge 3 1 1

6M 3 1 3 8

IM ohne Überträge 5 4 1

Überträge 3 1 2

IM 3 6 6 1

8 M ohne Überträge .. 0 6 4

Überträge 4 1 2

8M 4 18 4

9M ohne Überträge 5 8 7

Überträge 4 1 2

9M 4 7 0 7

In dieser Tabelle ist die vierte Vielfache von 523 ohne Berücksichtigung der Überträge gleich 082, wie es quer zu der Bezeichnung 4M ohne Überträge angezeigt ist. Die echte vierte Vielfache von 523 (einschließlich der Überträge), die mit 4M bezeichnet ist, ist 2092. Wie oben erwähnt, wird zur Bildung der vierten Vielfachen von 523 die 3 den Klemmen 130 von Fig. 2 während eines ersten Zeitabschnitts zugeführt, und die Ziffer in der ersten Ziffernposition der verschiedenen Vielfachen von 3 ist an den Ausgangsklemmen während des fünften Zeitabschnitts verfügbar. Die vierte Vielfache von 3 ist ohne Berücksichtigung des Übertrags gleich 2. Diese 2 erscheint im fünften Zeitabschnitt an den Ausgangsklemmen 132. Während des zweiten Zeitabschnitts wird die Ziffer 2 aus der zweiten Ziffernposition den Eingangsklemmen 130 zugeleitet. Die vierte Vielfache von 2, d. h. 8, plus dem Übertrag 1 aus der vorhergehenden Ziffernposition, der bei Bildung der vierten Vielfachen von 3 entsteht, oder die 9 erscheint an den Ausgangsklemmen 134 während des sechsten Zeitabschnitts. Im dritten Zeitabschnitt wird die Ziffer 5 aus der dritten Ziffernposition der Zahl 523 den Eingangsklemmen 130 aufgeprägt. Die vierte Vielfache von 5 ist gleich 0 plus der 2, die zur nächsthöheren Ziffernposition übertragen werden muß. Daher erscheint die 0 an den Ausgangsklemmen 134 während des siebten Zeitabschnitts, und der Übertrag 2 erscheint an den Ausgangsklemmen 134 im nächsten oder achten Zeitabschnitt.

Die vierte Vielfache von 523, die gleich 2092 ist, erscheint also serienweise nach Dezimalziffern an den Ausgangsklemmen 134 vom fünften bis zum achten Zeitabschnitt. Gemäß Tabelle II erscheinen alle Vielfachen zu einer ähnlichen Zeit. Die Ziffern in den ersten Ziffernpositionen oder die rechten Ziffern von Tabellen II erscheinen im fünften Zeitabschnitt, die Ziffern in der zweiten Ziffernposition im sechsten Zeitabschnitt, die dritten Ziffernpositionen im siebten Zeitabschnitt und die vierten im achten Zeitabschnitt.

Binär-in-dezimal-Übersetzer

Der in Fig. 3 gezeigte Binär-in-dezimal-Ubersetzer empfängt eine binär nach dem binär-dezimalen System ausgedrückte Dezimalziffer und wandelt die binär-dezimalen Darstellungen in eine der Dezimalziffer entsprechende Darstellung um.

Die Eingangsklemmen 160-1, 160-2, 160-4 und 160-8 empfangen Angaben entsprechend dem 1-Bit, dem 2-Bit, dem 4-Bit bzw. dem 8-Bit. Binär-dezimal ausgedrückte Angaben werden diesen Eingangsklemmen zu jeweils einer Dezimalziffer zugeleitet. Die Ausgangsklemmen 160,161, 162, 163, 164,165, 166, 167, 168 und 169 entsprechen den Dezimalziffern 1, 2, 3, 4, 5, 6, 7, 8 bzw. 9. Wenn daher die den Eingangsklemmen 160 zugeleiteten binär-dezimalen Darstellungen die Dezimalzahl 6 darstellen, geht die Ausgangsklemme 166 HOCH. Die Eingangsklemme 160-1, 160-2, 160-4 und 160-8 sind jeweils an den oberen Eingang der UND-Kreise 170 a, 171a, 172 a bzw. 173 a und an die Umkehrer 175, 176, 177 bzw. 178 angeschlossen. Die unteren Eingänge der Zweiemgang-UND-Kreise 170 a, 171a, 172 a und 173 a sind gemeinsam mit einer Klemme 180 verbunden. Es ist also klar, daß die UND-Kreise 170 α, 171a, 172 a und 173 a nur wirksam sind, wenn die Klemme 180 HOCH ist. Seine Hauptverwendung findet der Binär-in-dezimal-Übersetzer nach der Erfindung in der Multiplizieroperation. Daher wird die Klemme 180 die Multiplikationstorklemme genannt und ist während der ganzen Multiplikation HOCH.

Die Ausgänge der UND-Kreise 170 a, 171a, 172 a

und 173a und die Umkehrer 175, 176, 177 und 178 sind, wie Fig. 3 zeigt, an die Eingänge der UND-

Kreise 181«, 182α, 183«, 184α, 185α, 186α, 187 α, 188 α und 189 α angeschlossen, welche mit den Ausgangsklemmen 161, 162, 163, 164, 165, 166, 167, 168 bzw. 169 verbunden sind.

Die Wirkungsweise der Schaltung nach Fig. 3 wird nachstehend an Hand von Fig. 3 und der nachstehenden Tabelle III beschrieben:

Tabelle III

Binär- dezimales	Dezimal-	160-1	Eingangsklemmen	160-4	160-8
System	system	U	160-2	D	D
0001	1	D	D	D	D
0010	2	U	U	D	D
0011	3	D	U	U	D
0100	4	U	D	U	D
0101	5	D	D	U	D
0110	6	U	U	U	D
Olli	7	D	U	D	U
1000	8	U	D	D	U
1001	9	D

In Tabelle III entsprechen die binär-dezimalen Darstellungen der Dezimalziffern 1 bis 9 dem Spannungszustand an den Eingangsklemmen 160-1,160-2, 160-4 und 160-8. Ein »U« zeigt an, daß die betreffende Eingangsklemme HOCH ist, und ein »D«, daß sie TIEF ist. Wenn z. B. eine 4 (0100) den Eingangsklemmen des Übersetzers zugeleitet werden soll, ist die Eingangsklemme 160-4 HOCH, und die anderen sind TIEF.

Aus Tabelle III ist ersichtlich, daß eine binäre 1 in den Dezimalziffern 1, 3, 5, 7 und 9 enthalten ist. Das bedeutet, daß die Klemme 160-1 HOCH ist, wenn eine binär-dezimale Darstellung einer dieser Dezimalziffern an die Eingangsklemmen angelegt wird. Daher ist der Ausgang des UND-Kreises 170« HOCH bei Vorhandensein der Ziffern 1, 3, 5, 7 und 9. Das ist angedeutet durch die in einem auf diesen Ausgang gerichteten Rechteck stehenden Ziffern 1, 3, 5, 7 und 9. Ähnlich ist der HOCH-Zustand der verschiedenen Ausgänge in Fig. 11 angedeutet.

Wenn eine Eingangsklemme HOCH ist, ist der Ausgang des daran angeschlossenen Umkehrers TIEF, und wenn die Eingangsklemme TIEF ist, ist der Ausgang des Umkehrers HOCH. Daher ist der Ausgang des Umkehrers 175 HOCH, wenn der Ausgang des UND-Kreises 170 a TIEF ist oder wenn eine der Ziffern 2, 4, 6 und 8 vorhanden ist. Das ist angezeigt durch dieser Ziffern in einem Rechteck, das zum Ausgang des Umkehrers 175 gehört.

Aus den Anschlüssen der Eingänge der UND-Kreisel81a bis 189 a geht hervor, daß jeweils nur einer der Ausgänge HOCH ist und daß die Klemme, die HOCH ist, den den Eingangsklemmen 160 zugeführten Wert darstellt. Die Eingänge zu den UND-Kreisen 181a bis 189 a werden als erster, zweiter, dritter und vierter Eingang bezeichnet, beginnend mit dem obersten Eingang, wie die Zeichnung zeigt.

Der erste Eingang des UND-Kreises 181 α ist an den Ausgang des Umkehrers 177 angeschlossen und HOCH, wenn eine der Ziffern 1, 2, 3, 8 oder 9 vorhanden ist. Der zweite Eingang ist an den Ausgang des Umkehrers 176 angeschlossen und HOCH bei Vorhandensein einer der Ziffern 1, 4, 5, 8 oder 9.

Der dritte Eingang des UND-Kreises 181a ist an den Ausgang des Umkehrers 178 angeschlossen und HOCH, wenn einer der Eingänge 1, 2, 3, 4, 5, 6 oder 7 vorhanden ist. Der vierte Eingang des UND-Kreises 181a ist an den Ausgang des UND-Kreises 170 a angeschlossen und HOCH bei Vorhandensein einer der Ziffern 1, 3, 5, 7 oder 9. Damit der Ausgang des UND-Kreises 181a HOCH ist und dadurch eine Dezimal-1 angibt, müssen alle Eingänge HOCH

ίο sein. Aus dem vorstehend Gesagten geht nun klar hervor, daß alle Eingänge des UND-Kreises 181a nur dann HOCH sind, wenn eine Dezimalziffer 1 vorhanden ist. Das ist der Fall, weil die Ausgänge der Umkehrer 176, 177 und 178 und der Ausgang des UND-Kreises 170 a, der mit diesen Eingängen verbunden ist, alle gleichzeitig nur dann HOCH sind, wenn eine dezimale 1 vorhanden ist.

Der erste Eingang des UND-Kreises 182 a ist an den Ausgang des Umkehrers 177 angeschlossen, der HOCH ist, wenn eine der Ziffern 1, 2, 3, 8 oder 9 vorhanden ist. Der zweite Eingang des UND-Kreises

182 a ist an den Ausgang des UND-Kreises 171« angeschlossen und HOCH, wenn eine der Ziffern 2, 3, 6 oder 7 vorhanden ist. Der dritte Eingang des UND-Kreises 182 a ist an den Ausgang des Umkehrers 175 angeschlossen und HOCH, wenn eine der Ziffern 2, 4, 6 oder 8 vorhanden ist. Die dieser Aufzählung gemeinsame Ziffer ist die 2. Die Ausgangsklemme 162 ist daher nur dann HOCH, wenn die Dezimalziffer 2 den Eingangsklemmen 160 im binärdezimalen System zugeführt wird.

Der erste Eingang des UND-Kreises 183 α ist an den Ausgang des Umkehrers 177 angeschlossen, der HOCH ist, wenn eine der Ziffern 1, 2, 3, 8 oder 9 vorhanden ist. Der zweite Eingang des UND-Kreises

183 a ist an den Ausgang des UND-Kreises 171a angeschlossen und HOCH, wenn eine der Ziffern 2, 3, 6 oder 7 vorhanden ist. Der dritte Eingang des UND-Kreises 183a ist an den Ausgang des UND-Kreises 170 a angeschlossen, der HOCH ist bei Vorhandensein einer der Ziffern 1, 3, 5, 7 oder 9. Die diesen Reihen gemeinsame Ziffer ist die 3. Daher ist die Ausgangsklemme 163 nur bei Vorhandensein einer dezimalen 3 HOCH.

Der erste Eingang des UND-Kreises 184 a ist an den Ausgang des UND-Kreises 172 a angeschlossen, der HOCH ist, wenn eine der Ziffern 4, 5, 6 oder 7 vorhanden ist. Der zweite Eingang des UND-Kreises

184 a ist an den Ausgang des Umkehrers 176 angeschlossen, der HOCH ist, wenn eine der Ziffern 1, 4, 5, 8 oder 9 vorhanden ist. Der dritte Eingang des UND-Kreises 184 a ist an den Ausgang des Umkehrers 175 angeschlossen, der HOCH ist, wenn eine der Ziffern 2, 4, 6 oder 8 vorhanden ist. Die gemeinsame Ziffer ist hier die 4, und daher ist die Ausgangsklemme 164 nur bei Vorhandensein einer dezimalen 4 HOCH.

Der UND-Kreis 185 α ist an den Ausgang des UND-Kreises 172 a angeschlossen, der HOCH ist, wenn eine der Ziffern 4, 5, 6 oder 7 vorhanden ist. Der zweite Eingang des UND-Kreises 185 a ist an den Ausgang des Umkehrers 176 angeschlossen, der HOCH ist bei Vorhandensein einer der Ziffern 1, 4, 5, 8 oder 9. Der dritte Eingang des UND-Kreises 185 a ist an den Ausgang des UND-Kreises 170 a angeschlossen, der HOCH ist, wenn eine der Ziffern 1, 3, 5, 7 oder 9 vorhanden ist. Die dieser Aufzählung gemeinsame Ziffer ist die 5, und daher ist die Aus-

gangsHemme 165 nur bei Vorhandensein einer dezimalen 5 HOCH.

Der erste Eingang des UND-Kreises 186 a ist an den Ausgang des UND-Kreises 172a angeschlossen, der HOCH ist, wenn eine der Ziffern 4, 5, 6 oder 7 vorhanden ist. Der zweite Eingang des UND-Kreises 186« ist an den Ausgang des UND-Kreises 171 α angeschlossen, der HOCH ist bei Vorhandensein einer der Ziffern 2, 3, 6 oder 7. Der dritte Eingang des UND-Kreises 186 α ist an den Ausgang des Umkehrers 175 angeschlossen, der HOCH ist, wenn eine der Ziffern 2, 4, 6 oder 8 vorhanden ist. Die dieser Aufzählung gemeinsame Ziffer ist die 6. Daher ist die Ausgangsklemme 166 nur HOCH, wenn eine dezimale 6 vorhanden ist.

Der erste Eingang des UND-Kreises 187 α ist an den Ausgang des UND-Kreises 172 a angeschlossen, der HOCH ist, wenn eine der Ziffern 4, 5, 6 oder 7 vorhanden ist. Der zweite Eingang des UND-Kreises 187 a ist an den Ausgang des UND-Kreises 171a angeschlossen, der HOCH ist bei Vorhandensein einer der Ziffern 2, 3, 6 oder 7, und der dritte Eingang des UND-Kreises 187 a ist an den Ausgang des UND-Kreises 170a angeschlossen, der HOCH ist, wenn eine der Ziffern 1, 3, 5, 7 oder 9 vorhanden ist. Die gemeinsame Ziffer ist die 7, und daher ist die Ausgangsklemme 167 nur dann HOCH, wenn eine dezimale 7 vorhanden ist.

Der erste Eingang des UND-Kreises 188 a ist an den Ausgang des UND-Kreises 173 α angeschlossen, der HOCH ist, wenn die Ziffer 8 oder 9 vorhanden ist. Der zweite Eingang des UND-Kreises 188 α ist an den Ausgang des Umkehrers 175 a angeschlossen, welcher HOCH ist bei Vorhandensein einer der Ziffern 2, 4, 6 oder 8. Die gemeinsame Ziffer ist die 8, und daher ist die Ausgangsklemme 168 nur HOCH, wenn eine Dezimalziffer 8 vorhanden ist.

Der erste Eingang des UND-Kreises 189 a ist an den Ausgang des UND-Kreises 173 α angeschlossen, der HOCH ist bei Vorhandensein einer 8 oder einer 9. Der zweite Eingang des UND-Kreises 189 a ist an den Ausgang des UND-Kreises 170 a angeschlossen, und dieser ist HOCH bei einer der Ziffern 1, 3, 5, 7 oder 9. Die gemeinsame Ziffer ist die 9, und daher ist die Ausgangsklemme 169 HOCH bei Vorhandensein einer dezimalen 9.

Es ist nun klar, daß bei Zuleitung von Darstellungen an die Eingangsklemmen 160 im binär-dezimalen System die dadurch dargestellte Dezimalziffer an einer der Ausgangsklemmen 160 bis 169 erscheint. Es werden also binäre Darstellungen in dezimale übersetzt. Während der Übersetzungsoperation ist es häufig gemäß der Wirkungsweise der Erfindung erforderlich, daß eine bestimmte der Ausgangsklemmen des Binär-indezimal-Übersetzers HOCH ist. Für diesen Zweck wird ein Kathodenverstärker (Fig. 1 H) verwendet. Die Spannung an einer Dividiertorklemme 190 wird an die Eingangsklemme 45 des Kathodenverstärkers gelegt, damit dessen Ausgangsklemme 50 HOCH-geht. Diese Ausgangsklemme 50 ist an diejenige Ausgangsklemme des Binär-in-dezimal-Übersetzers angeschlossen, die in den HOCH-Zustand gebracht werden soll. Diese Verbindungen gehen aus der Darstellung des Binär-in-dezimal-Übersetzers in Fig. 3 A hervor.

In Fig. 3 A stellt die einzelne Verbindung von den Eingangsklemmen 160 aus die vier in Fig. 3 gezeigten Leitungen dar. Jede der Ausgangsklemmen 161 bis 169 ist für sich dargestellt. Die Divisionstorklemme 190 ist an die Eingangsklemme 45 (nicht gezeigt) des Kathodenverstärkers (Fig. IH) angeschlossen. Bei Verwendung des Kathodenverstärkers ist die Ausgangsklemme 50 mit einer vorher ausgewählten der Ausgangsklemmen 161 bis 169 verbunden, um aus den nachstehend genannten Gründen zu bewirken, daß die betreffende Klemme während einer bestimmten Operation HOCH bleibt.

Vierpoliger
neunstelüger Koinzidenz-Wählschalter

Dieser Wählschalter wird vierpolig und neunstellig genannt, weil er ähnlich einem mechanisch betätigten vierpoligen neunstelligen Schalter arbeitet. Das Schema des Wählschalters erhält man durch Anordnung der Fig. 4 A, 4 B, 4 C und 4 D gemäß Fig. 4 F. Eingänge werden an den Eingangsklemmen 161 bis 169 (Fig. 4E) und 131 bis 139 (Fig. 4A) empfangen, und Ausgänge erscheinen an den Ausgangsklemmen 195-1, 195-2, 195-4 und 195-8 (Fig. 4 B, 4 C, 4 D und 4E). Die der Bezeichnung jeder Klemmengruppe für die jeweiligen Eingangsklemmen 131 bis 139 und die Ausgangsklemmen 195 nachgestellte Ziffer entspricht dem Bitwert, der an der betreffenden Klemme erscheint. Zum Beispiel stellen die Eingangsklemme 131-4 und die Ausgangsklemme 195-4 jede ein 4-Bit dar, wenn sie HOCH sind. Im Betrieb zeigt der HOCH-Zustand einer der Klemmen 161 bis 169 an, daß die entsprechende Dezimalziffer vorhanden ist. Diese Klemmen entsprechen den Ausgangsklemmen 161 bis 169 des Binär-in-dezimal-Übersetzers von Fig. 3. Die Eingangsklemmen 131 bis 139 bewirken die Übertragung der Vielfachen 1 bis 9 wie angezeigt und entsprechen den Ausgangsklemmen 131 bis 139 des in Fig. 2 gezeigten Produktbilders.

Der Wählschalter dient zum Auswählen einer der neun Vielfachen, die an den Eingangsklemmen 131 bis 139 erscheinen, und stellt diese Vielfache an den Ausgangsklemmen 195 zur Verfügung. Die Auswahl der Vielfachen erfolgt durch die Angaben an den Eingangsklemmen 161 bis 169. Aus der Beschreibung des Binär-in-dezimal-Übersetzers (Fig. 3) versteht es sich, daß jeweils nur eine der Klemmen 161 bis 169 HOCH ist. Wenn daher z. B. eine dezimale 6 an den Eingangsklemmen 161 bis 169 liegt, so ist die Klemme 165 HOCH, und die übrigen Klemmen sind TIEF. Der Wählschalter verwendet diesen Zustand, um den Durchgang der fünften an den Eingangsklemmen 131 bis 139 erscheinenden Vielfachen zu gestatten, und diese fünfte Vielfache erscheint dann in binär-dezimaler Form an den Ausgangsklemmen 195. Wenn eine einen Multiplikanden darstellende Zahl den Eingangsklemmen 130 des Produktbilders von Fig. 2 zugeleitet wird, so werden die neun Vielfachen dieses Multiplikanden an den Ausgangsklemmen 131 bis 139 des Produktbilders gebildet. Diese Klemmen entsprechen den Eingangsklemmen 131 bis 139 des Wählschalters. Daher werden die neun Vielfachen des Multiplikanden den Eingangsklemmen 131 bis 139 des Wählschalters aufgeprägt. Wenn die Eingangsklemme 165 des Wählschalters während der Anlegung dieser Vielfachen HOCH ist, so erscheint die fünfte Vielfache an den Ausgangsklemmen 195. Diese fünfte Vielfache ist fünfmal so groß wie der Multiplikand und stellt daher die Multiplikation des Multiplikanden mit dem Multiplikator 5 dar.

Die Wirkungsweise des Wählschalters wird nun an Hand von Fig. 4 A bis 4 E, 3 und Tabelle IV beschrieben. In der nachstehenden Tabelle IV stellt die linke Spalte die Vielfachen M bis 9 M dar, die nächste Spalte rechts zeigt diese neun Vielfachen von 3 im Dezimalsystem, die nächste Spalte rechts davon zeigt die Vielfachen im binär-dezimalen System, und die äußerste rechte Spalte zeigt die Klemmennummern 131 bis 139, an denen diese Vielfachen erscheinen.

Tabelle IV

Vielfache	Vielfache im Dezimal system	Vielfache im binär dezimalen System	Klemme (Fig. 2,4A)
M	3	0000, 0011	131
IM	6	0000, 0110	132
3M	9	0000,1001	133
4M	12	0001, 0010	134
5M	15	0001, 0101	135
6M	18	0001, 1000	136
IM	21	0010, 0001	137
8M	24	0010, 0100	138
9M	27	0010, Olli	139

25

Gemäß der Beschreibung des Produktbilders nach Fig. 2 erscheint die erste Ziffer aller Vielfachen an den Ausgangsklemmen 131 bis 139 während des fünften Zeitabschnitts und die zweite Ziffernposition aller Vielfachen im sechsten Zeitabschnitt. Die vier rechten Spalten der Vielfachen im binär-dezimalen System erscheinen also im fünften und die vier linken Spalten im sechsten Zeitabschnitt.

In Fig. 4 B entsprechen die UND-Kreise 196 a-1 bis 196a-9 jeweils der angegebenen Vielfachen. Diese neun UND-Kreise sind an die Klemmen 131 bis 139 (Fig. 4A) angeschlossen und empfangen das 1-Bit der entsprechenden Vielfachen. Der rechte Eingang der UND-Kreise 196 a-1 bis 196 a-9 ist jeweils an die Eingangsklemmen 161 bis 169 (Fig. 4E) angeschlossen. Der Ausgang der UND-Kreise 196 a-1 bis 196a-3 ist jeweils mit den Eingängen des ODER-Kreises 197 verbunden, die Ausgänge der UND-Kreise 196 a-4 bis 196 a-6 sind mit den Eingängen der ODER-Kreise 198 verbunden, und die Ausgänge der UND-Kreise 196 a-7 bis 196 a-9 sind mit den Eingängen des ODER-Kreises 199 verbunden. Die Ausgänge der ODER-Kreise 197, 198 und 199 sind gemeinsam an die Ausgangsklemme 195-1 angeschlossen.

Wenn die Klemme 165 (Fig. 4E) HOCH ist, ist der rechte Eingang des UND-Kreises 196 a-5 HOCH. Wenn gleichzeitig die an den linken Eingang des UND-Kreises 196 a-5 angeschlossene Klemme 135-1 (Fig. 4 A) HOCH-geht, geht der Ausgang des ODER-Kreises 198 HOCH und läßt auch die Ausgangsklemme 195-1 HOCH-gehen. Das zeigt an, daß eine binäre 1 in der fünften Vielfachen vorhanden war. Da jeweils nur eine der Eingangsklemmen 161 bis 169 HOCH sein kann, kann nur der entsprechende der UND-Kreise 196 a-1 bis 196 a-9 von den Klemmen 131 bis 139 aus wirksam gemacht werden. Wenn eine binäre 1 an den Klemmen 131 bis 139 vorhanden ist entsprechend dem UND-Kreis, dessen rechter Eingang HOCH ist, so wird der betreffende UND-Kreis leitend, sein Ausgang geht HOCH, und der Ausgang des entsprechenden ODER-Kreises geht HOCH, und die Ausgangsklemme 195 geht HOCH.

Gemäß Fig. 4 C sind die rechten Eingänge der UND-Kreise 200 a-1 bis 200 a-9 an die entsprechenden Klemmen 161 bis 169 (Fig. 4E) und ihre linken Eingänge an die entsprechenden Klemmen 131 bis 139 angeschlossen. Zum Beispiel sind der an Klemme 166 angeschlossene rechte Anschluß des UND-Kreises 200 a-6 und der linke Eingang an die Klemme 136-2 angeschlossen. Die UND-Kreise 20Oa-I bis 200 a-9 sind also für die 2-Bits der neun Vielfachen da. Die Ausgänge der UND-Kreise 200 α-1 bis 200 a-3 sind an die Eingänge des ODER-Kreises

201 angeschlossen, die Ausgänge der UND-Kreise 200 a-4 bis 200 a-6 an die Eingänge des ODER-Kreises 202 und die Ausgänge der UND-Kreise 200a-7 bis 200a-9 an die Eingänge des ODER-Kreises 203. Die Ausgänge der ODER-Kreise 201,

202 und 203 sind gemeinsam mit der Ausgangsklemme 195-2 verbunden.

Gemäß Fig. 4 D sind die rechten Eingänge der UND-Kreise 204 a-1 bis 204 a-9 an die Eingangsklemmen 161 bis 169 und ihre linken Eingangsklemmen an die entsprechende 4-Bit-Klemme der Klemmen 131 bis 139 angeschlossen. Die Ausgänge der UND-Kreise 204 a-1 bis 204 a-3 sind mit den Eingängen des ODER-Kreises 205 verbunden, die Ausgänge der UND-Kreise 204 a-4 bis 204 a-6 mit den Eingängen des ODER-Kreises 206 und die Ausgänge der UND-Kreise 204 a-7 bis 204 a-9 mit den Eingängen des ODER-Kreises 207. Die Ausgänge der ODER-Kreise 205, 206 und 207 sind gemeinsam an die Ausgangsklemme 195-4 angeschlossen.

Gemäß Fig. 4 E sind die rechten Eingänge der UND-Kreise 208 a-1 bis 208 a-9 an die entsprechenden Eingangsklemmen 161 bis 169 angeschlossen, und die linken Eingangsklemmen dieser UND-Kreise sind an die entsprechende 8-Bit-Klemme der Klemmen 131 bis 139 angeschlossen.

Es sei angenommen, daß eine 3 (0011) den Eingangsklemmen 130 (Fig. 2) zugeführt wird. Aus den vier rechten binären Spalten (Tabelle IV) ist ersichtlich, daß folgende Eingangsklemmen (Fig. 4A) im fünften Zeitabschnitt HOCH sind: 131-1, 131-2 (M); 132-2, 132-4 (2M); 133-1, 133-8 (3M); 134-2 (4M); 135-1, 135-4 (5M); 136-8 (6M); 137-1 (7M); 138-4 (8M) und 139-1,139-2,139-4 (9M). Während des fünften Zeitabschnitts ist also jeweils der linke Eingang jedes der folgenden UND-Kreise HOCH: 196a-l, 196a-3, 196a-5, 196a-7 und 196a-9 von Fig. 4B; 20Oa-I, 200a-2, 200a-4 und 200a-9 von Fig. 4 C; 204 a-2, 204 a-5, 204 a-8 und 204 a-9 von Fig. 4 D und 208 a-3, 208 a-6 von Fig. 4 E. Wenn jetzt die Multiplikationstorklemme 180 (Fig. 3) HOCH ist und eine 4 (0100) den Eingangsklemmen 160 des Binär-in-dezimal-Übersetzers (Fig. 3) zugeführt wird, ist die Eingangsklemme 164 (Fig. 4E) des Wählschalters HOCH. Infolgedessen ist die rechte Eingangsklemme jedes der UND-Kreise 196 a-4, 200 a-4, 204 a-4 und 208 a-4 HOCH. Aus dem Vorstehenden ist ersichtlich, daß in diesen UND-Kreisen alle linken Eingänge TIEF sind mit Ausnahme des UND-Kreises 208-4, dessen linker Eingang HOCH ist. Daher sind der Ausgang des ODER-Kreises 202 und Klemme 195-2 HOCH, um 0010 oder 2 zu entnehmen.

Während des sechsten Zeitabschnitts sind die Eingangsklemmen 134-1, 136-1, 137-2, 138-2 und 139-2 (Fig. 4A) HOCH. Infolgedessen sind auch die linken Eingangsklemmen der UND-Kreise 196 a-4, 196 a-5,

209 508/173

196α-6, 200a-7, 200α-8 und 200α-9 HOCH. Auch hier ist wieder die Eingangsklemme 164 HOCH.

Von den oben aufgezählten UND-Kreisen sind also nur beim UND-Kreis 196 a-4 beide Eingänge HOCH. Infolgedessen ist im sechsten Zeitabschnitt nur die Ausgangsklemme 195-1 HOCH. Das bewirkt die Entnahme von 0001 oder 10. Während des fünften und des sechsten Zeitabschnitts ist also die vierte Vielfache von 3 oder die 12 entnommen worden. Das bedeutet, daß der Multiplikand 3 mit dem Multiplikator 4 multipliziert worden ist, um das Produkt 12 zu bilden. Ähnlich wird jeder beliebige Multiplikand mit jedem beliebigen Multiplikator multipliziert durch Bildung der Vielfachen 1 bis 9 des Multiplikanden im Produktbilder, Zuleitung dieser Vielfachen in binär-dezimaler Form zu den UND-Kreisen von Fig. 4 B bis 4 E und Auswählen derjenigen Vielfachen, deren Wert dem Multiplikator entspricht, indem der Multiplikator benutzt wird, um die richtigen UND-Kreise zu betätigen und so das Produkt an den Ausgangsklemmen 195 zu bilden.

Vierpoliger zweistelliger Schalter

Gemäß Fig. 5 ähnelt die Wirkungsweise dieses Schalters der eines mechanischen vierpoligen zweistelligen Schalters insofern, als vier Eingänge jeder von zwei Gruppen von Eingangsklemmen zugeleitet werden und der Eingang einer von ihnen einer einzigen Gruppe von vier Ausgangsklemmen zugeführt werden kann. Die eine Gruppe von Eingangsklemmen besteht aus den Klemmen 215-1, 215-2, 215-4 und 215-8, denen Angaben im binär-dezimalen System zugeleitet werden können. Die andere Gruppe umfaßt die Eingangsklemmen 216-1, 216-2, 216-4 und 216-8, denen Angaben im binär-dezimalen System zugeführt werden können. Die Ausgangsklemmen 217-1, 217-2, 217-4 und 217-8 empfangen die Eingänge von einer Eingangsklemmengruppe, d. h. entweder von den Klemmen 215 oder von den Klemmen 216. Die Klemmen 215-1 bis 215-8 sind an den einen Eingang der Zweieingang-UND-Kreise 218 a, 219 a, 220 a bzw. 221a angeschlossen und die Eingangsklemmen 216-1, 216-2, 216-4 und 216-8 an den einen Eingang der Zweieingang-UND-Kreise 222 a,

223 a, 224 a bzw. 225 a. Die andere Eingangsklemme jedes UND-Kreises 218 a, 219 a, 220 a und 221a ist mit einer Steuerklemme 226 und die andere Eingangsklemme jedes der UND-Kreise 222 a, 223 a,

224 a und 225 a mit einer Steuerklemme 227 verbunden. Die Steuerklemmen 226 und 227 sind niemals gleichzeitig HOCH.

Wenn die Steuerklemme 226 HOCH ist, gehen die Ausgänge der UND-Kreise 218 a, 219 a, 220 a und 221a HOCH im Ansprechen auf das Vorhandensein einer binären 1 an der entsprechenden Eingangsklemme 215. Die Ausgänge der UND-Kreise 218 a, 219 a, 220 a und 221a sind an den einen Eingang jedes der ODER-Kreise 228, 229, 230 und 231 angeschlossen. Wenn daher ein Ausgang eines der UND-Kreise 218 α, 219, 220α und 221α HOCH-geht, geht der Ausgang des entsprechenden ODER-Kreises HOCH, und die an den Ausgang des betreffenden ODER-Kreises angeschlossene Ausgangsklemme 217 geht HOCH. Wenn z. B. eine binäre 1 an der Ausgangsklemme 215-2 vorhanden ist, geht der Ausgang des UND-Kreises 219 α HOCH, der entsprechende Eingang zu dem ODER-Kreis 229 geht HOCH, der Ausgang des ODER-Kreises 229 geht HOCH, und die Ausgangsklemme 217-2 geht HOCH. Auf diese Weise werden die binär-dezimalen Eingänge an den Eingangsklemmen 215 zu den Ausgangsklemmen 217 übertragen. Wenn die Steuerklemme 226 TIEF ist, ist auch der Eingang jedes der UND-Kreise 218 a, 219 a, 220 a und 221a, der ihr entspricht, TIEF, und die den Eingangsklemmen 215 zugeleiteten Eingänge können die Ausgangsklemmen 217 nicht erreichen.

ίο Wenn die Steuerklemme 227 HOCH ist, ist auch der entsprechende Eingang der UND-Kreise 222 a, 223 a, 224 a und 225 a HOCH. Daher bewirkt eine binäre 1 an der Eingangsklemme 216, daß der Ausgang des entsprechenden UND-Kreises HOCH-geht.

is Diese UND-Kreise sind an den anderen Eingang der ODER-Kreise 228, 229, 230 bzw. 231 angeschlossen. Wenn daher der Ausgang eines der UND-Kreise 222 a, 223 a, 224 a und 225 a HOCH ist, ist der Eingang des entsprechenden ODER-Kreises HOCH, so daß

zo die den ODER-Kreisen angeschlossenen Ausgangsklemmen HOCH-gehen. Wenn z. B. eine binäre 1 an der Eingangsklemme 216-2 vorhanden ist, geht der Ausgang des UND-Kreises 223 α HOCH, der entsprechende Eingang zum ODER-Kreis 229 geht HOCH, der Ausgang des ODER-Kreises 229 geht HOCH, und die Ausgangsklemme 217 geht HOCH. Auf diese Weise werden an den Eingangsklemmen 216 in binärer Form vorhandene Angaben zu den Ausgangsklemmen 217 übertragen. Wenn die Steuerklemme 227 TIEF ist, können die binär-dezimalen Angaben an den Eingangsklemmen 216 die Ausgangsklemmen 217 nicht erreichen.

Es ist jetzt klar, daß, wenn die Steuerklemme 226 HOCH ist, der Schalter die binär-dezimalen Angaben an den Eingangsklemmen 215 zu den Ausgangsklemmen 217 weiterleitet und daß, wenn die Steuerklemme 227 HOCH ist, der Schalter die binär-dezimalen Eingänge an den Eingangsklemmen 216 zu den Ausgangsklemmen 217 weiterleitet.

Fig. 5 A zeigt den vierpoligen zweistelligen Schalter von Fig. 5 als Blockbild. Die Darstellung 5 A wird nachstehend für die Veranschaulichung dieses Schalters verwendet mit der Ausnahme, daß die Klemmen anders angeordnet sein können, um den verschiedenen Schaltungsbedingungen gerecht zu werden.

Vierpoliger einstelliger Schalter

Gemäß Fig. 6 werden Eingänge in binär-dezimaler Form den Eingangsklemmen 235-1, 235-2, 235-4 und 235-8 zugeleitet. Diese Eingangsklemmen sind jeweils an den einen Eingang der Zweieingang-UND-Kreise 236a, 237 a, 238 a bzw. 239 a angeschlossen. Die Ausgänge dieser UND-Kreise sind mit den Ausgangsklemmen 237-1, 237-2, 237-4 bzw. 237-8 verbunden. Der andere Eingang jedes der UND-Kreise ist gemeinsam an eine Steuerklemme 238 angeschlossen. Wenn die Steuerklemme 238 HOCH ist, wird der binär-dezimale Eingang an den Klemmen 235 über die entsprechenden UND-Kreise zu den Ausgangsklemmen 237 übertragen. Wenn die Steuerklemme 238 TIEF ist, kann der Eingang an den Klemmen 235 den Ausgang keines UND-Kreises HOCH-gehen lassen. Daher kann durch Steuerung des HOCH- und des TIEF-Zustandes der Steuerklemme 238 der Eingang an den Klemmen 235 zu den Ausgangsklemmen 237 weitergeleitet werden oder daran gehindert werden.

Ein Blockbild des vierpoligen einstelligen Schalters von Fig. 6 ist in Fig. 6 A gezeigt, und es wird nachstehend verwendet. Die Einstellung der Klemmen 235, 237, 238 kann anders als in Fig. 6 A sein.

Dezimal-in-binär-dezimal-Übersetzer

Gemäß Fig. 7 empfängt der Dezimal-in-binär-dezimal-Übersetzer Angaben nach dem Dezimalsystem an den Eingangsklemmen 241, 242, 243, 244, 245, 246, 247, 248 und 249, welche die Dezimalziffern 1 bis 9 darstellen. Wenn daher eine dezimale 1 vorhanden ist, ist die Klemme 241 HOCH, und bei einer dezimalen 6 ist die Klemme 246 HOCH. Während jedes Zeitabschnitts ist jeweils nur eine der Eingangsklemmen 241 bis 249 HOCH. Der einen Dezimalwert darstellende einzige Eingang wird über einen oder mehrere der ODER-Kreise 250, 251, 252, 253, 254, 255 und 256 zu den Ausgangsklemmen 257-1, 257-2, 257-4 und 257-8 übertragen, wo er in binär-dezimaler Form verfügbar gemacht wird. Die Ausgänge der ODER-Kreise 250 und 251 sind gemeinsam an die Ausgangsklemme 257-1 angeschlossen, die Ausgänge der ODER-Kreise 252 und 253 sind gemeinsam an die Ausgangsklemme 257-2 angeschlossen, die Ausgänge der ODER-Kreise 254 und 255 sind gemeinsam an die Ausgangsklemme 257-4 angeschlossen, und der Ausgang des ODER-Kreises 256 ist mit der Ausgangsklemme 257-8 verbunden.

Die Eingangsklemme 241 ist an einen Eingang des ODER-Kreises 250 angeschlossen. Die Eingangsklemme 242 ist mit dem einen Eingang des ODER-Kreises 252 verbunden. Die Eingangsklemme 243 ist mit dem einen Eingang jedes der ODER-Kreise 250 und 252 verbunden. Die Eingangsklemme 244 ist an den einen Eingang des ODER-Kreises 254 angeschlossen. Die Eingangsklemme 245 ist mit dem einen Eingang jedes der ODER-Kreise 250 und 254 angeschlossen, die Eingangsklemme 246 ist mit dem einen Eingang jedes der ODER-Kreise 253 und 255 verbunden. Die Eingangsklemme 247 ist an den einen Eingang jedes der ODER-Kreise 251, 253 und 255 angeschlossen, und die Eingangsklemme 248 ist mit dem einen Eingang des ODER-Kreises 256 und die Eingangsklemme 249 mit dem einen Eingang jedes der ODER-Kreise 251 und 256 verbunden.

Bei Einführung einer dezimalen 7 ist die Eingangsklemme 247 HOCH. Dadurch gehen auch die entsprechenden Eingänge der ODER-Kreise 251, 253 und 255 HOCH. Daher gehen deren Ausgänge ebenfalls HOCH. Diese Ausgänge sind an die Ausgangsklemmen 257-1, 257-2 bzw. 257-4 angeschlossen, die also nun HOCH sind, während die Ausgangsklemme 257-8 TIEF ist. Das bedeutet einen Ausgang Olli entsprechend dem Dezimalwert 7.

Die Wirkungsweise des Dezimal-in-binär-dezimal-Übersetzers wird besser verständlich an Hand der Tabelle III und insbesondere ihrer mit »Binär-dezimales System« und »Dezimalsystem« bezeichneten Spalten. Aus Tabelle III und Fig. 7 ist ersichtlich, daß der Dezimalwert 1 im binär-dezimalen System durch 0001 dargestellt wird. Bei einer dezimalen 1 muß daher die Ausgangsklemme 257-1 HOCH-gehen, und die übrigen Ausgangsklemmen müssen TIEF bleiben. Das geschieht durch Anschließen der Eingangsklemme 241 über den ODER-Kreis 250 an die Ausgangsklemme 257-1. Eine dezimale 3 wird im binär-dezimalen System durch 0011 dargestellt. Das bedeutet, daß die Ausgangsklemmen 257-1 und 257-2 HOCH-gehen müssen, wenn die Eingangsklemme 243 HOCH-geht, und daß die Ausgangsklemmen 257-4 und 257-8 TIEF bleiben müssen. Zu diesem Zweck wird die Eingangsklemme 243 an je einen Eingang jedes der ODER-Kreise 250 und 252 angeschlossen. Der Ausgang des ODER-Kreises 250 ist direkt mit der Ausgangsklemme 257-1 verbunden und der Ausgang des ODER-Kreises 252 mit dem

ίο Ausgang der ODER-Kreise 257-2. Daher gehen beim HOCH-gehen der Eingangsklemme 243 die Ausgangsklemmen 257-1 und 257-2 HOCH, und die Ausgangsklemmen 257-4 und 257-8 bleiben TIEF.

Als weiteres Beispiel wird der Dezimalwert 7 im binär-dezimalen System durch Olli dargestellt. Das bedeutet, daß, wenn die Eingangsklemme 247 HOCH ist, die Ausgangsklemmen 257-1, 257-2 und 257-4 HOCH-gehen und die Ausgangsklemme 257-8 TIEF bleiben müssen. Das geschieht durch Verbinden der Eingangsklemme 247 mit je einem Eingang jedes der ODER-Kreise 251, 253 und 255, welche an die Ausgangsklemmen 257-1, 257-2 bzw. 257-4 angeschlossen sind.

Der Dezimal-in-binär-dezimal-Übersetzer von Fig. 7 wird nachstehend in der Blockbilddarstellung nach Fig. 7A gezeigt.

Quotientbilder

Gemäß Fig. 8 umfaßt der Quotientbilder die Eingangsklemmen 260-1, 260-2, 260-3, 260-4, 260-5, 260-6, 260-7, 260-8 und 260-9 und die Ausgangsklemmen 261, 262, 263, 264, 265, 266, 267, 268 und 269. Diese Schaltung wird während der Dividieroperation verwendet, um jede Quotientziffer zu bestimmen. Daher ist während jedes Zeitabschnitts jeweils nur eine der Ausgangsklemmen 261 bis 269 HOCH. Die durch den HOCH-Zustand einer beliebigen Ausgangsklemme 261 bis 269 angezeigte Quotientziffer ist die der letzten Ziffer der kennzeichnenden Zahl; wenn z. B. Klemme 264 HOCH ist, ist die Quotientziffer eine 4, und wenn Klemme 268 HOCH ist, ist die Quotientziffer eine 8.

Um eine Quotientziffer zu bestimmen, werden Vielfache des Divisors zu dem Komplement des Dividenden oder je nachdem auch des Teildividenden addiert. Die größte Vielfache des Divisors, die bei ihrer Addition zu dem Komplement des Teildividenden keinen Übertragsimpuls erzeugt, ist die richtige Vielfache. Wenn z. B. die höchste Vielfache, die keinen Übertrag erzeugt, die fünfte ist, so ist die korrekte Quotientziffer eine 5. Daraus folgt, daß die Addition niedrigerer Vielfacher des Divisors zu dem Komplement des Dividenden oder Teildividenden keine Überträge erzeugt und daß die Addition jeder Vielfachen über der fünften einen Übertrag erzeugt. Da während der Dividieroperation die Vielfachen 1 bis 9 des Divisors zu dem Komplement des Dividenden oder des Teildividenden für die Bestimmung der Quotientziffer addiert werden, muß festgestellt werden, welche dieser neun Vielfachen bei ihrer Addition zu dem Komplement des Dividenden oder Teildividenden einen Übertrag erzeugt. Daher sind die Eingangsklemmen 260-1 bis 260-9 so angeschlossen, daß sie eine Anzeige für das Vorhandensein oder Fehlen eines Übertrags bei Addition der bezeichneten Vielfachen empfangen. Wenn z. B. die Eingangsklemme 260-3 TIEF ist, ist kein Übertrags-

impuls durch die Addition der dritten Vielfachen des Divisors zu dem Komplement des Dividenden oder Teildividenden erzeugt worden. Das Fehlen eines Übertrags an Klemme 260-3 zeigt an, daß die Quotientziffer mindestens gleich 3 ist. Wenn die Klemme 260-3 HOCH ist, ist ein Übertragsimpuls durch die Addition der dritten Vielfachen des Divisors zu dem Komplement des Dividenden oder Teildividenden erzeugt worden, und die korrekte Quotientziffer ist kleiner als 3. Ähnlich ist, wenn die Eingangsklemme 260-7 TIEF ist, kein Übertragsimpuls durch die Addition der siebten Vielfachen des Divisors zu dem Komplement des Dividenden oder Teildividenden erzeugt worden. Daher ist die richtige Quotientziffer mindestens gleich 7. Wenn die Klemme 206-7 HOCH ist, ist ein Übertrag durch die Addition der siebten Vielfachen des Divisors zu dem Komplement des Dividenden oder Teildividenden erzeugt worden, und die korrekte Quotientziffer ist daher kleiner als 7.

Wenn angenommen wird, daß die korrekte Quotientziffer eine 5 ist, so sind die Eingangsklemmen 260-1 bis 260-5 TIEF, und die Eingangsklemmen 260-6 bis 260-9 sind HOCH. Daher entspricht die Eingangsklemme 260-5 der höchsten Vielfachen des Divisors, die keinen Übertrag erzeugt, wenn sie zu dem Komplement des Dividenden oder Teildividenden addiert wird; das bedeutet, daß die korrekte Quotientziffer eine 5 ist, und daher muß die Ausgangsklemme 265 HOCH sein.

Die Eingangsklemmen 260-1 bis 260-9 sind jeweils an die Umkehrer 271 bis 278 angeschlossen. Die Eingangsklemmen 260-2 bis 260-9 sind an je einen Eingang der UND-Kreise 281 bis 288 angeschlossen. Die Ausgänge der Umkehrer 271 bis 278 sind jeweils mit dem anderen Eingang der UND-Kreise 281 bis 288 verbunden. Die Ausgänge der UND-Kreise 281 bis 288 sind mit den Ausgangsklemmen 261 bis 268 verbunden. Der Ausgang des Umkehrers 279 ist an die Ausgangsklemme 269 angeschlossen.

Wie oben erwähnt, sind, wenn die korrekte Quotientziffer eine 5 ist, die Eingangsklemmen 260-1 bis 260-5 TIEF. Man nimmt die Eingangsklemmen 260-1 und 260-2: Wenn 260-1 TIEF ist, geht der Ausgang des Umkehrers 271 HOCH, wodurch auch der angeschlossene Eingang des UND-Kreises 281 HOCH-geht. Der andere Eingang des UND-Kreises 281 ist jedoch direkt an die Eingangsklemme 206-2 angeschlossen, die TIEF ist. Der Ausgang des UND-Kreises 281 und seine Ausgangsklemme 261 sind daher TIEF.

Wenn die korrekte Quotientziffer eine 5 ist, sind die Eingangsklemmen 260-6 bis 260-9 HOCH. Man nimmt die Eingangsklemmen 260-5 und 260-6: Wenn die korrekte Quotientziffer eine 5 ist, ist Klemme 260-6 HOCH. Der Eingang des UND-Kreises 285, der daran angeschlossen ist, ist daher auch HOCH. Wenn die korrekte Quotientziffer eine 5 ist, ist die Eingangsklemme 260-5 TIEF, der Ausgang des Umkehrers 275 geht HOCH, und der daran angeschlossene Eingang des UND-Kreises 285 geht HOCH. Da nun beide Eingänge des Zweieingang-UND-Kreises 285 HOCH sind, ist auch die Ausgangsklemme 265 HOCH. Da die Eingangsklemmen 260-6 bis 260-8 HOCH sind, sind die entsprechenden Eingänge der UND-Kreise 286 bis 288 TIEF. Das bedeutet, daß die Ausgangsklemmen 266 bis 268 TIEF sind. Klemme 260-9 ist Hoch. Der an die Ausgangsklemme 269 angeschlossene Ausgang des Umkehrers 279 ist TIEF. Daher ist die Ausgangsklemme 269 TIEF. Wenn die 5 die korrekte Quotientziffer ist, ist als einzige die Ausgangsklemme 265 HOCH, die die Dezimalziffer 5 darstellt.

Nun dürfte klar sein, daß der Quotientbilder die Ubertragsanzeige, die der niedrigsten sie erzeugenden Quotientziffer entspricht, in Kombination mit der Spannungsanzeige der nächstniedrigen Quotientziffer verwendet, um eine Anzeige der richtigen Quotientziffer zu erzeugen. Der Quotientbilder kennzeichnet tatsächlich die höchste Dezimalziffer, bei der ein bestimmter einheitlicher Spannungszustand vorhanden ist. Diese Kennzeichnung hängt ab von einem anderen Spannungszustand an der nächsthöheren Dezimalklemme, ausgenommen dann, wenn der Spannungszustand aller Eingangsklemmen derselbe ist. In diesem Falle bewirkt die Kennzeichnung an der höchsten Dezimaleingangsklemme eine andere Spannungskennzeichnung an der höchsten Dezimalausgangsklemme.

Der Quotientbilder wird nachstehend in Verbindung mit der Divisionsoperation gemäß dem Blockbild von Fig. 8 A gezeigt.

Neunerkomplementbilder

Der Neunerkomplementbilder empfängt Angaben im binär-dezimalen System jeweils eine Dezimalziffer zur Zeit und macht deren Neunerkomplement im binär-dezimalen System an seine Ausgangsklemmen verfügbar. Zum Beispiel wird eine dezimale 3 den Eingangsklemmen als 0011 zugeleitet. Dadurch wird 0110 oder 6 (das Neunerkomplement von 3) an den Ausgangsklemmen zur Verfügung gestellt. Die nachstehende Tabelle V trägt wesentlich zum Verständnis des in Fig. 9 gezeigten Neunerkomplementbilders bei.

Tabelle V

Umwandlung einer Dezimalziffer
in ihr Neunerkomplement

Dezimalziffer	Binär-dezimales System	Neunerkomplement im binär-dezimalen System
0	0000	1001
1	0001	1000
2	0010	Olli
3	0011	0110
4	0100	0101
5	0101	0100
6	0110	0011
7	Olli	0010
8	1000	0001
9	1001	0000

In Tabelle V steht jede Dezimalziffer 0 bis 9 im binär-dezimalen System gegenüber der betreffenden Dezimalziffer. Das Neunerkomplement jeder Dezimalziffer ist im binär-dezimalen System ähnlich dargestellt. Aus der binär-dezimalen Darstellung für jede Ziffer und der binär-dezimalen Darstellung ihres Neunerkomplements können also die Veränderungen der die Ziffer darstellenden binären Bits für die Bildung des Neunerkomplements ersehen werden, und zwar kann die Umwandlung nach den folgenden fünf Regeln erfolgen:

1. Bei Umwandlung einer Ziffer in ihr Neunerkomplement verändert das 1-Bit stets seinen

33 34

Wert; d. h., eine binäre 1 wird in eine binäre O In einem ausschließlichen ODER-Kreis ist die

und eine binäre 0 in eine binäre 1 verwandelt. Ausgangsklemme TIEF, wenn alle Eingänge HOCH

Das geht aus der rechten Spalte hervor. sind oder wenn kein Eingang HOCH ist, und der Aus-

2. Das 2-Bit verändert bei Bildung des Neuner- gang ist HOCH, wenn irgendein Eingang HOCH ist. komplements einer Ziffer niemals seinen Wert, 5 Eine solche Schaltung kann also die von den Rewas aus der zweiten binären Spalte von rechts geln 3 und 4 geforderte Funktion ausführen. Daher hervorgeht. bilden der UND-Kreis294a, der Umkehrer 295, der

3. Wenn sowohl das 2-Bit als auch das 4-Bit UND-Kreis 296a und der ODER-Kreis 297 einen (zweite und dritte Spalte) oder keins von ihnen ausschließlichen ODER-Kreis.

in der Ziffer enthalten sind, enthält der Komple- io Die 2-Bit-Klemme 290-2 und die 4-Bit-Klemme mentwert kein 4-Bit. Zum Beispiel wird die De- 290-4 zum Empfang des 2- bzw. des 4-Bits bilden zimalziffero binär-dezimal als 0110 dargestellt. jede einen Eingang zu dem Zweieingang-UND-Kreis Ihr Neunerkomplement 3 wird als 0011 darge- 294 a und dem Zweieingang-ODER-Kreis 297. Wenn stellt. Die 6 enthält ein 2- und ein 4-Bit, und sowohl ein 2- als auch ein 4-Bit vorhanden sind, sind ihr Komplement 3 enthält kein 4-Bit. Die Dezi- 15 die Klemmen 290-2 und 290-4 HOCH. Beide Einmalziffer 1 wird als 0001 und ihr Neunerkom- gänge des UND-Kreises 294 α sind daher HOCH, der plement8 als 1000 dargestellt. Die binär-dezi- Ausgang des UND-Kreises 294 a, der an den Eingang male Darstellung der 1 enthält weder ein 2- des Umkehrers 295 angeschlossen ist, ist HOCH, der noch ein 4-Bit, und die binäre Darstellung ihres Ausgang des Umkehrers 295 ist TIEF, und der EinKomplements 8 enthält kein 4-Bit. 20 gang des UND-Kreises 296 a, der an den Ausgang des

4. Wenn entweder das 2- oder das 4-Bit (aber Umkehrers 295 angeschlossen ist, ist TIEF. Daher nicht beide) in der binär-dezimalen Darstellung sind der Ausgang des UND-Kreises 296 a und die einer Ziffer enthalten ist, enthält das Neuner- daran angeschlossene Ausgangsklemme 291-4 TIEF, komplement ein 4-Bit. Zum Beispiel wird die und das bedeutet, daß kein 4-Bit in dem Ausgang Dezimalziffer 2 binär-dezimal als 0010 und ihr 25 enthalten ist, womit die erste Bedingung der Regel 3 Neunerkomplement 7 als Olli dargestellt. Da- erfüllt ist.

her ist ein 2-Bit in der binär-dezimalen Darstel- Wenn weder ein 2- noch ein 4-Bit vorhanden ist,

lung der Ziffer 2 und ein 4-Bit in der binär-dezi- ist der Ausgang des UND-Kreises 294 α TIEF, der

malen Darstellung ihres Komplements 7 enthal- Ausgang des Umkehrers 295 ist HOCH, der ent-

ten. Die Dezimalziffer 4 wird binär als 0100 dar- 30 sprechende Eingang des UND-Kreises 296a ist

gestellt und ihr Neunerkomplement 5 als 0101. HOCH. Beide Eingänge des ODER-Kreises 297 sind

Hier ist ein 4-Bit in der binär-dezimalen Dar- jedoch TIEF, der Ausgang des ODER-Kreises 297 ist

stellung der Dezimalziffer 4 und ein 4-Bit in der TIEF, und der an den Ausgang des ODER-Kreises

binär-dezimalen Darstellung ihres Komple- 297 angeschlossene Eingang des UND-Kreises 296«

ments 5 enthalten. 35 ist TIEF. Der Ausgang des UND-Kreises 296 a und

5. Die binär-dezimale Darstellung des Komple- die Ausgangsklemme 291-4 sind daher TIEF, es ist mentwertes enthält kein 8-Bit, wenn die binär- kein 4-Bit in dem Ausgang enthalten, und die zweite dezimale Darstellung der Ausgangsziffer ein 2-, Bedingung der Regel 3 ist erfüllt.

ein 4- oder ein 8-Bit enthält. Diese Regel wird Wenn der Eingang ein 2-Bit enthält, ist die Einveranschaulicht durch die Darstellung der Dezi- 40 gangsklemme 290-2 HOCH, und der Eingang des malziffern2, 4 und 8 von Tabelle V in bezug UND-Kreises 294 a und der daran angeschlossene auf die 2-, 4- bzw. 8-Bits. ODER-Kreis 297 sind HOCH. Der Ausgang des

UND-Kreises 294 a ist TIEF, der Ausgang des Um-

Man sieht also, daß jeder Stromkreis, der Angaben kehrers 295 ist HOCH, und der Eingang des UND-dezimalziffernweise in binär-dezimaler Form emp- 45 Kreises 296 a, der daran angeschlossen ist, ist HOCH, fängt und sie nach den obenstehenden fünf Regeln Da ein Eingang des ODER-Kreises 297 HOCH ist, verarbeitet, einen das Neunerkomplement des Ein- ist sein Ausgang HOCH, und der entsprechende Eingangs darstellenden binär-dezimalen Ausgang er- gang des UND-Kreises 296 α ist HOCH. Da nun beide zeugt. Eingänge des UND-Kreises 296 a HOCH sind, sind

Ein solcher Stromkreis ist in Fig. 9 gezeigt. Gemäß 50 dessen Ausgang und die daran angeschlossene Aus-

Fig. 9 empfangen die Eingangsklemmen 290-1, 290-2, gangsklemme 291-4 HOCH, und der Ausgang enthält

290-4 und 290-8 Angaben im binär-dezimalen System ein 4-Bit.

und bilden deren Neunerkomplement in binär-dezi- Bei Vorhandensein eines 4-Bits und Fehlen eines

maler Form an den Ausgangsklemmen 291-1, 291-2, 2-Bits ist die Eingangsklemme 290-4 HOCH und die

291-4 und 291-8. 55 Emgangsklemme 290-2 TIEF. Daher ist der Eingang

Die das 1-Bit empfangende Klemme 290-1 ist über des UND-Kreises 296 a, der an den Ausgang des Um-

den Umkehrer 292 an die Ausgangsklemme 291-1 an- kehrers 295 angeschlossen ist, HOCH, wie es auch

geschlossen. Wenn die Eingangsklemme 290-1 HOCH der Fall ist bei Vorhandensein des 2-Bits und Fehlen

ist, ist die Ausgangsklemme 291-1 TIEF und umge- des 4-Bits. Ähnlich ist der an den Ausgang des ODER-

kehrt. Daher wird der Wert des 1-Bits immer ver- 60 Kreises 297 angeschlossene Eingang des UND-

ändert, und damit wird der Regel 1 entsprochen. Kreises 296 α HOCH, und die Ausgangsklemme 291-4

Die Eingangsklemme 290-2 ist über den Kathoden- ist HOCH, und ein 4-Bit ist im Ausgang enthalten,

verstärker 293 mit der Ausgangsklemme 291-2 ver- Ein 4-Bit ist daher immer dann im Ausgang enthalten,

bunden. Wenn daher die Eingangsklemme 290-2 wenn entweder ein 2-Bit oder ein 4-Bit (aber nicht

HOCH ist, ist die Ausgangsklemme 291-2 HOCH, 65 beide) im Eingang enthalten sind. Damit sind die Be-

und wenn Klemme 290-2 TIEF ist, ist auch Klemme dingungen der Regel 4 erfüllt.

291-2 TIEF. Daher verändert das 2-Bit niemals Die Eingangsklemmen 290-2, 290-4 und 290-8

seinen Wert, was der Regel 2 entspricht. bilden die Eingänge zu dem Dreieingang-ODER-Kreis

35 36

298, dessen Ausgang mit dem Eingang des Umkehrers schnitt später oder zur Zeitl HOCH und läßt den 299 verbunden ist, und dessen Ausgang ist wiederum Eingang des Verzögerungskreises DC 322 HOCH-mit der Ausgangsklemme 291-8 verbunden. Wenn gehen. Der Ausgang des Verzögerungskreises DC 322 entweder ein 2-, ein 4- oder ein 8-Bit vorhanden ist, geht einen Zeitabschnitt später oder zur Zeit 2 HOCH ist die entsprechende der Klemmen 290-2, 290-4 und 5 und läßt den Eingang des Verzögerungskreises DC 322 290-8 HOCH. Daher ist der Ausgang des ODER- HOCH-gehen. Dieser Vorgang wird fortgesetzt, bis Kreises 298 HOCH und der Ausgang des Umkehrers die Ausgangsklemme des Verzögerungskreises DC 336 299 TIEF. Wenn weder ein 2-Bit, ein 4-Bit noch ein HOCH-geht. Daher braucht dieser Vorgang sechzehn 8-Bit im Eingang enthalten ist, ist der Ausgang des Zeitabschnitte und dient als grundlegender Zeit-ODER-Kreises 298 TIEF. Der Ausgang des Um- io schalter für die Steuerung der Operation einer Multikehrers 299 ist HOCH, und die Ausgangsklemme pliziereinrichtung nach der Erfindung. Man sieht nun 291-8 ist HOCH. Wenn daher weder das 2- noch das z. B., daß der Ausgang des Verzögerungskreises 4- noch das 8-Bit im Eingang enthalten ist, ist kern DC 321 zur Zeit 1 HOCH- und zur Zeit 2 TIEF-geht, 8-Bit, das durch den HOCH-Zustand der Ausgangs- während der Ausgang des Verzögerungskreises DC 336 klemme291-8 dargestellt wird, im Ausgang enthalten, 15 (Fig. 10E) zur Zeitlö HOCH- und zur Zeitl? TIEF-was der Regel 5 entspricht. geht.

Aus dem Vorstehenden geht hervor, daß jede im Wenn der Eingang des ODER-Kreises 312

binär-dezimalen System dargestellte und den Ein- (Fig. 10B) zur ZeitO HOCH-geht, geht auch sein gangsklemmen 290 zugeführte Dezimalziffer ihr binär- Ausgang HOCH, der den Eingang des angeschlosdezimal dargestelltes Neunerkomplement an den Aus- 20 senen Verzögerungskreises DC 337 HOCH-gehen gangsklemmen 291 erzeugt. läßt. Daher geht also der Ausgang von DC 337 zur

Der Neunerkomplementbilder von Fig. 9 ist nach- Zeit 1 HOCH (Fig. 10B). Das bedeutet, daß die Leistehend gemäß Fig. 9 A dargestellt. tung340 und die daran angeschlossene Ausgangsklemme 341 (Fig. 10C) zur Zeit 1 HOCH-gehen und

Multipliziersteuerschaltung ^a5 daß die Leitung 342 (Fig. 10B), die ebenfalls an den

Ausgang von DC337 angeschlossen ist, zur Zeitl

Fig. 1OA, 1OB und IOC bilden in der Anordnung HOCH-geht. Die Leitung342 ist außerdem an den nach Fig. IOD das Schema für die Steuerung der linken Eingang des UND-Kreises 343α (Fig. 10B) erfindungsgemäßen Multiphziereinrichtung. angeschlossen, dessen Ausgang mit dem anderen Ein-

Die Multipliziersteuerschaltung wird an Hand von 30 gang des ODER-Kreises 312 verbunden ist. Fig. 1OA, 1OB und IOC und des in Fig. 1OE gezeig- Wenn alle drei Eingänge des UND-Kreises 343a

ten Zeitdiagramms dafür beschrieben. HOCH sind, ist auch sein Ausgang HOCH und

Die Multiplikation wird eingeleitet, indem die ebenso der Ausgang des ODER-Kreises312. Dadurch Klemme 300 (Fig. 10B) zum HOCH-gehen gebracht wird ein Eingangsimpuls an den Verzögerungskreis wird. Diese Klemme bleibt HOCH (Fig. 10E) wäh- 35 DC 337 gelegt. Einen Zeitabschnitt später wird dessen rend des ganzen Multiplikationsumlaufs. Am Ende Ausgang dem linken Eingang des UND-Kreises 343 α des Umlaufs geht sie TIEF. Wenn die Klemme 300 aufgeprägt, um wiederum eine Betätigung des UND-zur ZeitO (Fig. 10E) HOCH-geht, geht auch die Kreises343a zu bewirken. Wenn also der Ausgang daran angeschlossene Klemme 301 HOCH, die Lei- des UND-Kreises 303 α HOCH-geht, geht auch der tung 302 geht HOCH und läßt den entsprechenden 40 Ausgang des ODER-Kreises 312 HOCH. Der Ver-Eingang des UND-Kreises 303 α (Fig. 10B) HOCH- zögerungskreis£>C337 wird betätigt, und der UND-gehen. Der Eingang des Umkehrers 304 ist an die Kreis 343 α bleibt in Betrieb, bis einer seiner Ein-Klemme 300 angeschlossen. Daher geht zur Zeit 0 der gänge TIEF-geht. Diese aus den UND-Kreisen 303 a Eingang des Umkehrers 304 HOCH und sein Ausgang _und 343 a, dem ODER-Kreis 312 und dem Verzöge-TIEF. 45 rungskreisDC337 bestehende Schaltung wird daher

Zu dieser Zeit (Zeitabschnitt 0) ist der Ausgang als Verriegelungskreis bezeichnet. Die Operation des Verzögerungskreises DC 305 HOCH. Dieser Aus- dieser Schaltung muß durch den UND-Kreis303a gang ist über Leitung 306 mit dem anderen Eingang eingeleitet werden, und eine so eingeleitete Operation des UND-Kreises 303 α verbunden. Da jetzt beide kann fortgesetzt werden, solange die beiden rechten Eingänge desZweieingang-UND-Kreises303a HOCH 50 Eingänge des UND-Kreises 343 a HOCH bleiben, sind, geht sein Ausgang HOCH. Dieser Ausgang ist Der mittlere Eingang des UND-Kreises 343 a ist

durch Leitung 307 mit dem einenEingang des ODER- HOCH während der ganzen Multiplizieroperation, Kreises 308 (Fig. 10A), durch Leitung 309 mit der weil er direkt an die Multipliziersteuerklemme 300 Ausgangsklemme 310 und durch Leitung 311 mit dem angeschlossen ist. Zur Zeit 1 ist jedoch auch der einen Eingang des ODER-Kreises 312 (Fig. 10B) 55 rechte Eingang des UND-Kreises 343 α HOCH, verbunden. Zur Zeit 0 gehen also die Ausgangs- Der obere Eingang des UND-Kreises 344 a

klemme 310 und der Eingang zu den ODER-Kreisen (Fig. 10B) ist zur 1-Zeit TIEF, weil der daran ange-308 und 312 HOCH. Wenn dieser Eingang des schlossene Ausgang des Verzögerungskreises DC 322 ODER-Kreises 308 (Fig. 10 A) HOCH-geht, geht auch (Fig. 10A) TIEF ist. Daher ist der Ausgang des seine Ausgangsklemme HOCH. Der ODER-Kreis 60 UND-Kreises 344 a TIEF. Dieser Ausgang ist mit steuert die sechzehn Verzögerungskreise DC 321, dem Umkehrer 345 (Fig. 10B) verbunden, und daher DC 322, DC 323, DC 324, DC 325, DC 326, DC 327, ist dessen Ausgang HOCH. Die Eingänge des UND- DC 328, DC 329, DC 330, DC 331, DC 332, DC 333, Kreises 344 a sind zum erstenmal zur Zeit 18 gleich- DC 334, DC 335 und DC 336 (Fig. 10A), die in einer zeitig HOCH. Das bedeutet, daß der an Klemme 341 Reihenschaltung liegen. 65 angeschlossene Ausgang des Verzögerungskreises

Dadurch, daß Leitung307 zur ZeitO HOCH ist, DC377 bis zur Zeit 19 HOCH bleibt. Der Ausgang geht also der Eingang des Verzögerungskreises des UND-Kreises 303 a geht TIEF zu Beginn der DC321 HOCH. Sein Ausgang geht einen Zeitab- 1-Zeit, weil der Ausgang des Verzögerungskreises

DC 305 zur Zeit 1 TIEF-geht. Daher geht die Ausgangsklemme 310 (Fig. 10C) zur Zeit 1 TIEF.

Der Ausgang des Verzögerungskreises DC 336 (Fig. 10A) ist über Leitung 346 an den rechten Eingang des Dreieingang-UND-Kreises347a (Fig. 10B) angeschlossen. Dessen rechter Eingang bleibt daher TIEF, bis zur Zeit 16 der Ausgang des Verzögerungskreises DC 336 HOCH-geht. Vor der Zeit 16 sind daher die an den Ausgang des UND-Kreises 347 a angeschlossene Leitung 348 und ein Eingang des ODER-Kreises 308 (Fig. 10A) TIEF. Da der Ausgang des UND-Kreises 347« TIEF ist, ist der daran angeschlossene Eingang des ODER-Kreises 349 TIEF, und der Eingang des Verzögerungskreises DC 350 ist TIEF. Daher ist auch dessen Ausgang TIEF. Dieser Ausgang ist an den rechten Eingang der UND-Kreise 351a angeschlossen und an den Eingang des Umkehrers 352 und je einen Eingang der UND-Kreise 344 α und 353 a.

Die UND-Kreise 347 a und 351«, der ODER-Kreis 349 und der Verzögerungskreis DC 350 bilden zusammen einen Verriegelungskreis. Daher sind zur Zeit 16 die drei Eingänge des UND-Kreises 347 a HOCH, und die an den Ausgang des UND-Kreises 347 a angeschlossene Leitung 348 geht HOCH. Da letztere mit dem einen Eingang des ODER-Kreises 308 (Fig. 10 A) verbunden ist, geht der Eingang des Verzögerungskreises DC 321 (Fig. 10 a) zur Zeit 16 HOCH, und die Kette von Verzögerungskreisen DC 321 bis DC 336 wird wieder in Gang gesetzt. Außerdem geht der an den Ausgang des ODER-Kreises 349 angeschlossene Eingang des Verzögerungskreises DC 350 zur Zeit 16 HOCH. Anfangs müssen die drei Eingänge des UND-Kreises 347 a HOCH-gehen, damit der Ausgang des Verzögerungskreises DC 350 HOCH-geht. Daher gehen, wenn die Ausgangsklemme des Verzögerungskreises DC 350 HOCH-geht und die Multipliziersteuerklemme 300 HOCH ist, beide Eingänge des UND-Kreises 351a HOCH und bewirken, daß der Ausgang des Verzögerungskreises DC 350 im nächsten Zeitabschnitt HOCH-geht. Hierdurch gehen wieder beide Eingänge des UND-Kreises 351 α HOCH. Daher geht, wenn einmal der Ausgang des UND-Kreises 351a HOCH-geht, der Ausgang des Verzögerungskreises DC 350 während jedes folgenden Zeitabschnitts HOCH, bis die Multipliziersteuerklemme 300 TIEF-geht.

Anfangs ist der Ausgang des Verzögerungskreises DC 350 TIEF. Das bedeutet, daß der Ausgang des Umkehrers 352 und der daran angeschlossene linke Eingang des UND-Kreises 347 a HOCH sind. Der mittlere Eingang des UND-Kreises 347 a ist während der ganzen Multiplizieroperation HOCH, weil die Multipliziersteuerklemme 300 HOCH ist. Der rechte Eingang des UND-Kreises 347 a ist an den Ausgang des Verzögerungskreises DC 336 (Fig. 1OB, 10A) angeschlossen, der zur Zeit 16 HOCH-geht. Daher geht der Ausgang des UND-Kreises 347a zur Zeit 16 HOCH, und der Ausgang des Verzögerungskreises DC 350 (Fig. 10E) geht zur Zeit 17 HOCH und bleibt HOCH, bis die Multipliziersteuerklemme TIEF-geht. Daher geht der Ausgang von DC 350 zur Zeit 34 TIEF.

Da der obere Ausgang des UND-Kreises 344 a (Fig. 10B) an den Ausgang des Verzögerungskreises DC 322 (Fig. 10A) angeschlossen ist, ist dieser obere Eingang zur Zeit 2 HOCH. Der an den Ausgang des Verzögerungskreises DC 350 angeschlossene untere Eingang ist jedoch zur Zeit 2 TIEF. Dieser obere Eingang ist erst bei der zweiten Betätigung der Verzögerungskreise DC 321 bis DC 336 oder zur Zeit 18 wieder HOCH. Der untere Eingang des UND-Kreises 344 a, der an den Ausgang des Verzögerungskreises DC 350 angeschlossen ist, ist ebenfalls zur Zeit 18 HOCH. Das bedeutet, daß der Ausgang des UND-Kreises 344« oder Leitung 355 (Fig. 10E) und der Ausgang des Verzögerungskreises DC 322 zur Zeit 19

ίο TIEF-gehen. Daher gehen der obere Eingang des UND-Kreises 344 a (Fig. 10B) und die Leitung 355 zur Zeit 19 TIEF. Der obere Eingang des UND-Kreises 353a ist mit dem Ausgang des Verzögerungskreises DC 335 (Fig. 10 A) verbunden, der zur Zeit 15 HOCH-geht. Der Ausgang von DC 350 (Fig. 10B) ist zur Zeit 15 TIEF. Daher ist der an Leitung 356 (Fig. 10E) angeschlossene Ausgang des UND-Kreises 353 α zur Zeit 15 TIEF. Der Ausgang des Verzögerungskreises DC 335 ist zur Zeit 31 wieder HOCH.

Zu dieser Zeit sind beide Eingänge des UND-Kreises 353 a HOCH. Daher geht dessen Ausgang oder Leitung 356 zur Zeit 31 HOCH, wie durch 31T in einem zu der Leitung 356 führenden Rechteck angezeigt ist. Der Ausgang von DC 335 (Fig. 10 A) geht zur Zeit 32 TIEF. Daher geht auch Leitung 356 zur Zeit 32 TIEF (Fig. 1OB, IOC und 10E). Die Leitung 356 ist an den einen Eingang des Zweieingang-UND-Kreises 357 a (Fig. 10C), an den Eingang des Verzögerungskreises DC 358 und an den linken Eingang des Zweieingang-UND-Kreises 359 a angeschlossen. Da Leitung 356 bis zur Zeit 31 TIEF ist, müssen der Ausgang des UND-Kreises 357 α, des Verzögerungskreises DC 358 und des UND-Kreises 359 a mindestens bis zur Zeit 31 TIEF bleiben. Die Leitung 355 (Fig. 1OB und 10C), die zur Zeit 18 HOCH ist, ist an den einen Eingang des Zweieingang-UND-Kreises 360 a (Fig. 10C) angeschlossen. Der andere Eingang des UND-Kreises 360 α und der rechte Eingang des Dreieingang-UND-Kreises 361a (Fig. 10C) sind direkt mit der Multipliziersteuerklemme 300 verbunden. Der rechte Eingang des UND-Kreises 360 a ist daher während der ganzen Multiplizieroperation HOCH und der linke Eingang während der Zeit 18. Es sind also beide Eingänge nur während der Zeit 18 gemeinsam HOCH. Dadurch geht der an den einen Eingang des ODER-Kreises 362 angeschlossene Ausgang des UND-Kreises 360a zur Zeit 18 HOCH. Der Ausgang des ODER-Kreises 362 ist an den Verzögerungskreis DC 363 (Fig. 10C) angeschlossen. Dessen Eingang geht daher zur Zeit 18 HOCH und zur Zeit 19 TIEF, und deshalb geht sein Ausgang zur Zeit 19 HOCH. Dieser Ausgang ist an die Ausgangsklemme 364 und an den linken Eingang des UND-Kreises 361 α angeschlossen.

Man sieht also, daß die UND-Kreise 360 a und 361 a, der ODER-Kreis 362 und der Verzögerungskreis DC 363 einen Verriegelungskreis bilden und daß, wenn der Ausgang des UND-Kreises 360 a einmal HOCH-geht, der Ausgang des Verriegelungskreises DC 363 HOCH ist während der folgenden Zeitabschnitte, solange die beiden rechten Eingänge des UND-Kreises 361a HOCH bleiben. Der rechte Eingang des UND-Kreises 361a ist direkt an die Multipliziersteuerklemme 300 (Fig. 10B) angeschlossen und ist daher während der ganzen Multiplizieroperation HOCH. Der mittlere Eingang des UND-Kreises 361a ist durch Leitung 365 mit dem Ausgang des Umkehrers 366 (Fig. 10C) verbunden, dessen Eingang

39 40

mit dem Ausgang des ODER-Kreises 367 (Fig. 10C) gang des ODER-Kreises 370 (Fig. 10C) HOCH ist. verbunden ist. Der eine Eingang des ODER-Kreises Die Wirkungsweise des Multipliziersteuerkreises bei 367 ist mit dem Ausgang des Verzögerungskreises nur fünfundzwanzigstelligem Produkt wird erklärt, DC 358 (Fig. 10C) und der andere Eingang mit dem und darauf folgt die Erklärung für ein sechsund-Ausgang des UND-Kreises 357 a verbunden. Der eine 5 zwanzigstelliges Produkt.

Eingang des UND-Kreises 357 a und der Eingang des Wenn das Produkt nur 25 Stellen hat, bleiben die

Verzögerungskreises DC 358 sind an die Leitung 356 Klemmen 102 P während und nach Zeit 31 TIEF. angeschlossen, die zur Zeit 31 HOCH-geht. Vor der Infolgedessen bleibt der Ausgang des ODER-Kreises Zeit 31 ist also der Ausgang des UND-Kreises 357 a 370 TIEF. Dieser Ausgang ist an den Eingang des und der Ausgang des Verzögerungskreises DC 358 io Umkehrers 371 angeschlossen, so daß dessen Aus-TIEF, und daher sind beide Eingänge des ODER- gang HOCH bleibt. Dieser Ausgang ist der eine Ein-Kreises 367 TIEF. Der Ausgang des ODER-Kreises gang zu dem UND-Kreis 357 a, dessen anderer Ein-367 und der Eingang des Umkehrers 366 sind daher gang Leitung 356 ist, welche während der Zeit 31 vor der Zeit 31 TIEF, und daher sind der Ausgang HOCH ist. Da beide Eingänge während der Zeit 31 des Umkehrers 366 und die an den mittleren Eingang 15 HOCH sind, ist auch der Ausgang des UND-Kreises des UND-Kreises 361 α angeschlossene Leitung 365 bis 357 a HOCH. Dieser Ausgang dient als der eine EinZeit 31 HOCH. gang für den ODER-Kreis 367. Dessen Ausgang ist

Wenn also der linke Eingang des UND-Kreises als Eingang an den Umkehrer 366 und den Verzöge-361a zur Zeit 19 HOCH-geht, sind alle drei Eingänge rungskreis DC 372 (Fig. 10C) angeschlossen. Da der des UND-Kreises 36ί α HOCH. Daher geht sein Aus- 20 Eingang des Verzögerungskreises DC 372 zur Zeit 31 gang, der als der eine Eingang zu dem ODER-Kreis HOCH ist, ist sein an die Ausgangsklemme 373 362 angeschlossen ist, zur Zeit 19 HOCH. Infolge- (Fig. 10C) angeschlossener Ausgang zur Zeit 32 dessen geht der Eingang zu dem Verzögerungskreis HOCH.

DC 363 zur Zeit 19 HOCH, und zur Zeit 20 ist dessen Da die Leitung 356 zur Zeit 31 HOCH ist und einen

Ausgang wieder HOCH. Diese Operation wird fort- 25 Eingang zum Verzögerungskreis DC 358 (Fig. 10C) gesetzt, bis Leitung 365 TIEF-geht. Dieser Eingang überträgt, ist der Ausgang von DC 3SS, der als der zum Verzögerungskreis DC 363 kann erst einen Zeit- eine Eingang für den ODER-Kreis 367 angeschlossen abschnitt nach dem TIEF-gehen der Leitung 356 ist, zur Zeit 32 HOCH. Der Ausgang des ODER-TIEF-gehen, und zwar, weil ein Zeitabschnitt er- Kreises 367 und der Eingang zum Umkehrer 366 und forderlich ist, damit der Ausgang des Verzögerungs- 30 zum Verzögerungskreis 372 sind in der Zeit 32 kreises DC 358 TIEF-geht, nachdem sein Eingang HOCH. Das bedeutet, daß der Ausgang des Verzöge-TIEF-gegangen ist. Daher kann also die Klemme 364 rungskreises DC 372 und die Ausgangsklemme 373 nicht vor der Zeit 32 (Fig. 10E) TIEF-gehen. ebenfalls während der Zeit 33 HOCH sind. Da beide

Es ist eine Ausführung der erfindungsgemäßen Eingänge des ODER-Kreises 367 während der Zeit 33 Multipliziereinrichtung für die Durchführung der 35 TIEF sind, geht die Ausgangsklemme 373 zur Zeit 34 Multiplikation zweier dreizehnstelliger Zahlen gezeigt, TIEF.

Das Produkt umfaßt daher entweder 25 oder 26 Stel- Man beachte, daß die Leitung 356, die während

len. Man beachte, daß die Wirkungsweise der Steuer- der Zeit 31 HOCH ist, als der eine Eingang an den schaltung nach Fig. IOD teilweise durch die Anzahl Zweieingang-UND-Kreis359a (Fig. 10C) angeschlosvon Stellen in dem Produkt bestimmt werden muß, 40 sen ist. Dessen anderer Eingang empfängt den Ausda diese Ziffern entweder im Register 1 oder im Re- gang des Umkehrers 366. Daher ist also der Ausgang gister2 gespeichert sind. Die Multipliziersteuerschal- des Umkehrers 366 während der Zeit 31 TIEF, wenn rung muß also das Vorhandensein der seehsundzwan- nur 25 Ziffern im Produkt enthalten sind, und infolgezigsten Ziffer in einem Produkt früh genug feststellen, dessen ist der Ausgang des UND-Kreises 359 α wähum die Stromkreisoperation nach dieser Ziffer zu 45 rend der Zeit 31 TIEF. Dieser Ausgang ist als der richten. Dafür ist ein Zeitabschnitt erforderlich. Eingang des Verzögerungskreises DC 374 geschaltet,

Wenn eine sechsundzwanzigste Ziffer vorhanden dessen Ausgang an die Ausgangsklemme 375 angeist, so ist sie im Register 1 gespeichert. Zum Zwecke schlossen ist. Die Ausgangsklemme 375 (Fig. 10E) dieser Speicherung müssen die Register 1 und 2 jedes bleibt also zur Zeit 31 TIEF, um eine Ziffernposition nach rechts verschoben wer- 50 Wenn das Produkt nur 25 Stellen hat, wird die den, und die vorher in Ziffernposition DPI des Re- Multiplizieroperation zu Beginn der Zeit 33 abgegisters 1 stehende Ziffer muß in Ziffernposition DP 13 schlossen. Daher wird die an der Klemme 373 zu Bedes Registers 2 eingeführt werden. Diese Verschie- ginn der Zeit 32 entstehende HOCH-Spannung durch bung der fünfundzwanzig niedrigsten Stellen oder ein beliebiges herkömmliches Schaltmittel (nicht ge-Ziffernpositionen des Produktes ist erforderlich, weil 55 zeigt) verwendet, um die Multipliziersteuerklemme die zwölf niedrigsten Ziffern oder Ziffempositionen in 300 zu Beginn der Zeit 33 TIEF-gehen zu lassen, den Ziffempositionen DP 2 bis DP 13 des Registers 2 Dann geht die von dem Ausgang des Umkehrers

und die dreizehn höchststelligen Ziffern des Produktes 366 zu dem mittleren Eingang des UND-Kreises 361 α normalerweise in den dreizehn Ziffempositionen von führende Leitung365 zur Zeit31 TIEF, und der AusRegister 1 gespeichert sind. 60 gang des UND-Kreises 361a geht ebenfalls TIEF.

Wenn eine sechsundzwanzigste Ziffer in dem Pro- Der Ausgang des Verzögerungskreises DC 363 geht dukt enthalten ist, so erscheint sie an den Klemmen also zu Beginn, der Zeit 32 TIEF. Daher geht die 102P (Fig. 10C) einen Zeitabschnitt von ihrer Spei- Ausgangsklemme 364 zur Zeit 32 TIEF, und der cherung in einem Register. Das geht aus der nach- linke Eingang des UND-Kreises 361a geht TIEF. Die stehenden Erklärung der Lösung einer bestimmten 65 Verriegelungswirkung dieses dem UND-Kreis 361a MuMplikationsaufgabe klar hervor. Wenn daher eine zugeordneten Verriegelungskreises wird daher aufgesechsundzwanzigste Ziffer vorhanden ist, ist minde- hoben, bis beide Eingänge des UND-Kreises 360 a stens eine der Klemmen 102 P HOCH, damit der Aus- wieder HOCH-gehen. Das ist erst zur Zeit 18 des

nächstfolgenden Umlaufs des Multipliziersteuerkreises der Fall.

Wenn das Produkt 26 Stellen hat, d. h., wenn die sechsundzwanzigste Ziffernposition des Produktes größer als Null ist, sind einige der in den letzten Zeitabschnitten der Multipliziersteuerumlaufoperation erzeugten Spannungen anders als die während der gleichen Zeitabschnitte bei nur 25 Ziffern im Produkt erzeugten. Die Wellenformen von Fig. 1OF, die zur Zeit 30 beginnen, sind mit denen von Fig. 1OE, die vor der Zeit 30 auftreten, zu kombinieren, um die Wellenformen für einen vollständigen Umlauf der Multipliziersteuerschaltung bei sechsundzwanzigstelligem Produkt zu ergeben.

Bei sechsundzwanzigstelligem Produkt ist mindestens eine der Klemmen 102P (Fig. 10C) während der Zeit 31 HOCH. Daher ist also der Ausgang des ODER-Kreises 370 HOCH und der Ausgang des Umkehrers 371 TIEF. Infolgedessen ist der Ausgang des UND-Kreises 357 α TIEF und ebenso der Ausgang des ODER-Kreises 367. Das bedeutet, daß sein Ausgang und die Ausgangsklemme 373 während der Zeit 32 TIEF bleiben müssen.

Der Eingang zum Vergrößerungskreis DC 358 ist während der Zeit 31 HOCH. Daher ist sein Ausgang während der Zeit 32 HOCH, und der Ausgang des ODER-Kreises 367 ist auch zur Zeit 32 HOCH. Das heißt, daß der Eingang des Verzögerungskreises DC 372 zur Zeit 32 HOCH-geht und daß ein an die Ausgangsklemme 373 angeschlossener Ausgang zur Zeit 33 HOCH-geht. Die Klemme 373 geht zur Zeit 34 TIEF wie bei einem fünfundzwanzigstelligen Produkt.

Da der Ausgang des ODER-Kreises 367 zur Zeit 31 TIEF ist, wenn das Produkt 26 Ziffern umfaßt, geht der Ausgang des Umkehrers 366 zur Zeit 31 HOCH. Dieser Ausgang dient als der eine Eingang zu dem Zweieingang-UND-Kreis359a. Der andere durch Leitung 356 gebildete Eingang ist ebenfalls zur Zeit 31 HOCH. Der an den Eingang des Verzögerungskreises DC 374 (Fig. 10F) angeschlossene Ausgang des UND-Kreises 359 a geht also zur Zeit 31 HOCH. Daher gehen zur Zeit 32 der Ausgang des Verzögerungskreises DC 374 und die daran angeschlossene Ausgangsklemme 375 HOCH. Wenn der Ausgang von DC 358 zur Zeit 32 HOCH-geht, geht auch der Ausgang des ODER-Kreises 367 HOCH, der Ausgang des Umkehrers 366 geht TIEF, und der Eingang zum Verzögerungskreis DC 374 geht TIEF. Daher geht zur Zeit 33 die an den Ausgang des Verzögerungskreises DC 374 angeschlossene Ausgangsklemme 375 TIEF.

Wie erwähnt, ist der Ausgang des Umkehrers 366 zur Zeit 31 HOCH. Daher bleibt der mittlere Eingang des UND-Kreises 361 α während der Zeit 31 HOCH. Zur Zeit 32 gehen jedoch der Ausgang des Umkehrers 366 und der mittlere Eingang des UND-Kreises 361 a TIEF. Der Eingang zum Verzögerungskreis PC 363 geht daher zur Zeit 32 TIEF, und sein an die Ausgangsklemme 364 angeschlossener Ausgang geht zur Zeit 33 TIEF.

Da die Klemme 373 anfangs zur Zeit 33 HOCH-geht, läßt sie die Multipliziersteuerklemme 300 zur Zeit 34 TIEF-gehen.

Dividiersteuerschaltung

Die Dividiersteuerschaltung ist in Fig. HA, HB, HC und HD in der Anordnung nach Fig. HE dargestellt. Einige der von der Schaltung von Fig. HA bis 11 D erzeugten Hauptwellenformen sind in Fig. HF und HG in der Anordnung nach Fig. HH gezeigt. Die Ausgangsklemmen der Dividiersteuerschaltung liefern die von einer Ausführung der Erfindung benötigten Spannungen. Die Wirkungsweise der Steuerschaltung wird beschrieben an Hand des Schaltschemas von Fig. 11A bis HD und der Wellenformen in Fig. 11F und HG.
Der grundlegende Arbeitsumlauf der Dividiersteuerschaltung wird durch die sechzehn Verzögerungskreise DC 381 bis DC 396 (Fig. HA) bestimmt, welche in Reihe geschaltet sind. Ein Eingang wird der Eingangsklemme des VerzögerungskreisesZ)C381durch den ODER-Kreis 397 (Fig. 11 A) zugeleitet. Der Ausgang des ODER-Kreises 397 geht zur Zeit 0 HOCH, so daß der Ausgang des Verzögerungskreises DC 381 zur Zeit 1 HOCH-geht (Fig. HF). Die beiden nicht angeschlossenen Eingänge des ODER-Kreises 397 werden verwendet, wenn die Kette von Verzögerungs-

ao kreisen DC 381 bis DC 396 in Verbindung mit anderen Rechenoperationen als der Division verwendet wird.

Der Ausgang des Verzögerungskreises DC 381 wird

dem Eingang von DC 382 zugeleitet, dessen Ausgang zur Zeit 2 HOCH-geht. Der Ausgang des Verzögerungskreises DC 383 geht HOCH zur Zeit 3, der Ausgang von DC 384 zur Zeit 4 usw., bis der Ausgang von DC396 zur Zeit 16 HOCH-geht. Die die Ausgänge der Verzögerungskreise DC 381, DC384, DC 386, DC 393 und DC 396 darstellenden Wellenformen sind in Fig. HF und HG gezeigt. Die Ausgänge der vorgenannten Verzögerungskreise sind die einzigen Ausgänge der Verzögerungskreise DC 381 bis DC 396, die in der Erfindung ausgenutzt werden. Diese Ausgänge sind jeweils an den oberen Eingang der Zweieingang-UND-Kreise 398 a, 399 a, 400 a, 401a bzw. 402 a angeschlossen. Daher gehen der obere Eingang des UND-Kreises 398 a HOCH zur 1-Zeit, der obere Eingang des UND-Kreises 399 α zur Zeit 4, der obere Eingang des UND-Kreises 400 α zur Zeit 6, der obere Eingang des UND-Kreises 401a zur Zeit 13 und der obere Eingang des UND-Kreises 402 a zur Zeit 16, was aus den Wellenformen von Fig. HF und HG ersichtlich ist.

Fig. HF und HG veranschaulichen vier Umläufe von je sechzehn Zeitabschnitten. Diese Umläufe sind bezeichnet mit Umlauf 1, Umlauf 2, Umlauf m-1 und Umlauf/«. Wenn die dreizehnte Quotientziffer während des vierzehnten Umlaufs der Divisionssteuerschaltung erscheint, ist Umlauf m gleich 14. Wenn die dreizehnte Quotientziffer während des fünfzehnten Umlaufs der Dividiersteuerschaltung erscheint, ist Umlauf m gleich 15. Das ist nachstehend genauer erkennbar in Verbindung mit Klemme 107 (Fig. HD), die der Klemme 107 der Ziffernposition DP 13 des Registers 1 entspricht und nachstehend genau in Verbindung mit einer Ausführung der Dividiereinrichtung beschrieben wird. Wenn die erste Quotientziffer eine Null ist, ist ein zusätzlicher Umlauf der Dividiersteuerschaltung erforderlich, und die dreizehnte Quotientziffer erscheint während des fünfzehnten Umlaufs der Schaltung. Wenn die erste Quotientziffer nicht gleich Null ist, erscheint die dreizehnte Quotientziffer im vierzehnten Umlauf der Schaltung. Der Betrieb der Dividiersteuerschaltung wird beendet, wenn eine andere Ziffer als Null in der Ziffernposition ΖλΡ 13 des Registers 1 erscheint.

Soll eine Division bewirkt werden, so werden die Dividiersteuerklemme 405 (Fig. HB) und die Aus-

209 508/173

gangsklemme 406 (Fig. HD), die daran angeschlossen ist, veranlaßt, HOCH-zugehen und HOCH zu bleiben bis zur Zeit 5 nach Beendigung des Umlaufs m der Dividiersteuerschaltung, wie Fig. 11F und 11G zeigen. Wenn die Dividiersteuerklemme 405 zur ZeitO HOCH-geht (Fig. HF), so geht die Leitung 407 (Fig. HB), die an den Eingang des Verzögerungskreises DC 408, den UND-Kreis 409 a (Fig. HB) und den unteren Eingang der UND-Kreise 398 ö, 399 a, 400 a, 401g und 402 a angeschlossen ist, HOCH. Diese Leitung 407 ist außerdem mit dem rechten Eingang der UND-Kreise 410 a und 411a (Fig. 11C) und mit dem linken Eingang des UND-Kreises 412a (Fig. HD) verbunden. Die Leitung 407 und die daran angeschlossenen Eingänge bleiben daher HOCH während der ganzen Operation der Dividiersteuerschaltung.

Die Zeit 16 ist der letzte Zeitabschnitt jedes Umlaufs der Dividiersteuerschaltung, und das Ende der Zeit 16 ist der Beginn der Zeit 1 des nächstfolgenden Umlaufs. Aus der vorstehenden Beschreibung geht hervor, daß der Ausgang des Verzögerungskreises DC 396 (Fig. HA) zur Zeit 16 HOCH-geht. Dieser Ausgang ist an den oberen Eingang des Zweieingang-UND-Kreises402a (Fig. HB) angeschlossen. Daher sind beide Eingänge dieses UND-Kreises zur Zeit 16 HOCH. Sein an den Eingang des ODER-Kreises 413 (Fig. HB) angeschlossener Ausgang ist also HOCH zur Zeit 16, wie durch die 16 Γ in dem zu der Ausgangsleitung des UND-Kreises 402 a zeigenden Rechteck angedeutet wird. Darum geht der Ausgang des ODER-Kreises 413 zur Zeit 16 HOCH. Dieser Ausgang ist mit dem Eingang des ODER-Kreises 397 (Fig. 11 A) verbunden und läßt daher dessen Ausgang zur Zeit 16 HOCH-gehen. Dieser Ausgang ist an den Eingang des Verzögerungskreises DC 381 angeschlossen, der daher zur Zeit 1 HOCH ist. Auf diese Weise sind die Verzögerungskreise DC 381 bis DC 396 (Fig. HA) ständig ohne Steuerung von einer äußeren Quelle im Gang.

Anfangs ist, wenn die Dividiersteuerklemme 405 HOCH-geht, der Ausgang des Verzögerungskreises DC 408, der an den Eingang des Umkehrers 414 angeschlossen ist, TIEF. Der Ausgang des Umkehrers 414 (Fig. HB), der an den rechten Eingang des Zweieingang-UND-Kreises 409 a angeschlossen ist, ist daher HOCH. Daher sind zur Zeit 0 beide Eingänge des UND-Kreises 409 α HOCH. Dessen Ausgang, der mit dem unteren Eingang des ODER-Kreises 413 verbunden ist, ist darum HOCH, und dadurch geht der mit dem Eingang des ODER-Kreises 397 (Fig. HA) verbundene Ausgang des ODER-Kreises 413 zur Zeit 0 HOCH. Der Eingang des Verzögerungskreises DC381 geht also zur ZeitO HOCH und sein Ausgang zur Zeit 1. Auf diese Weise wird Umlauf 1 eingeleitet.

Da der Eingang des Verzögerungskreises DC 408 zur Zeit 0 HOCH ist, ist sein Ausgang zur Zeit 1 HOCH. Der Ausgang des Umkehrers 414 ist daher zur Zeit 1 TIEF, so daß auch der rechte Eingang des UND-Kreises 409 a TIEF ist. Infolgedessen sind der Ausgang des UND-Kreises 409 a und der Eingang des ODER-Kreises 413 zur Zeit 1 TIEF. Daher ist der Ausgang des ODER-Kreises 413, der den Eingang für den ODER-Kreis 397 (Fig. 11 A) bildet, zur Zeit 1 TIEF. Es wird also ein einziger Impuls dem Eingang des Verzögerungskreises DC 381 zur Zeit 0 aufgeprägt, und ein einziger.. Impuls wird ihm zur Zeit 16 jedes Arbeitsumlaufs der Dividiersteuerschaltung aufgeprägt.

Die Schaltungen innerhalb der gestrichelten Linien mit der Bezeichnung 415 (Fig. HB), 416 (Fig. HB), 417 (Fig. HC), 418 (Fig. HC) und 419 (Fig. HD) arbeiten als Verriegelungskreise. Für die Betätigung des Verriegelungskreises 419 müssen z. B. beide Eingänge des UND-Kreises 420 a HOCH sein. Der Ausgang des UND-Kreises 420 a, der als der rechte Eingang für den ODER-Kreis 421 dient, ist daher HOCH, und daher ist auch der als Eingang des Verzögerungskreises DC 422 angeschlossene Ausgang des ODER-Kreises 421 HOCH. Einen Zeitabschnitt danach ist der Ausgang von DC 422 HOCH. Dieser Ausgang ist über Leitung 423 mit dem linken Eingang des UND-Kreises 424 α verbunden. Wenn der rechte Eingang des UND-Kreises 424 a, der mit dem Ausgang des UND-Kreises 412a (Fig. HD) verbunden ist, ebenfalls HOCH ist, ist der Ausgang des UND-Kreises 424 α HOCH. Dieser Ausgang ist der linke Eingang des ODER-Kreises 421. Daher sind dessen Ausgang und der Eingang des Verzögerungskreises DC 422 HOCH. Die Arbeit des Verriegelungskreises wird also fortgesetzt, und der Ausgang des Verzögerungskreises DC 422 bleibt HOCH, solange der rechte Eingang des UND-Kreises 424 a HOCH bleibt. Die Operation des Verriegelungskreises kann jedoch nur eingeleitet werden, wenn beide Eingänge des UND-Kreises 420 a gleichzeitig HOCH sind.

Der Eingang des ODER-Kreises 425 (Fig. HD) ist an die Ausgangsklemmen 107 der Ziffernposition DP 13 des Registers 1 angeschlossen. Die Eingangsklemmen107 des ODER-Kreises 425 und damit die an seine Ausgangsklemme angeschlossene Leitung 426 sind nur dann HOCH, wenn der in Ziffernposition DP 13 des Registers 1 gespeicherte Wert keine Null ist. Wie man sieht, ist dieser Wert zur Zeit 6 des Umlaufs m (Fig. HG) keine Null. Daher geht Leitung 426 zum erstenmal zur Zeit 6 des Umlaufs m HOCH. Zur Zeit 0 ist also der Ausgang des Verzögerungskreises DC 422 TIEF. Der Ausgang von DC 422 ist über Leitung 428 mit dem Eingang des Umkehrers 429 (Fig. HC) verbunden. Daher sind dessen als rechter Eingang des UND-Kreises 430 dienender Ausgang und der rechte Eingang des UND-Kreises 431a zur Zeit 0 HOCH.

Der Ausgang des Verzögerungskreises DC 386 (Fig. HA) ist zur Zeit 4 HOCH. Der Ausgang des UND-Kreises 399 a (Fig. 11B) ist also zur Zeit 4 HOCH. Dieser Ausgang dient als mittlerer Eingang für den UND-Kreis 430 a (Fig. HC). Daher muß dessen Ausgang zur Zeit 0 TIEF sein. Dieser Ausgang dient als Eingang für den Verzögerungskreis DC 432, dessen Ausgang an die Ausgangsklemme

433 (Fig. HD) und an den rechten Eingang des ODER-Kreises 434 der Verriegelung 418 (Fig. HC) angeschlossen ist. Die Ausgangsklemme 433 (Fig. 11 F) ist daher zur Zeit 0 TIEF, und die Verriegelung 418 ist außer Betrieb. Der Ausgang des ODER-Kreises

434 ist also TIEF. Dieser Ausgang dient als Eingang für den Umkehrer 436 (Fig. HC). Dieser Eingang ist also zur Zeit 0 TIEF, und sein Ausgang ist HOCH.

--, Dieser Ausgang ist als oberer Eingang des Zweieingang-UND-Kreises437a geschaltet. Der untere Eingang für 437 a ist direkt an die Leitung 407 angeschlossen, die mit der Dividiersteuerklemme 405 verbunden ist. Daher sind beide Eingänge des UND-

Kreises 437 ß zur Zeit O HOCH. Das bedeutet, daß der Eingang zum Verzögerungskreis DC 438 zur Zeit 0 HOCH ist, und daher sind auch dessen Ausgang und die daran angeschlossene Ausgangsklemme 439 zur Zeit 1 HOCH.

Der linke Eingang des UND-Kreises 431a (Fig. 11 B) der Verriegelung 415 ist an den Ausgang des ODER-Kreises 413 (Fig. HB) angeschlossen, und daher sind beide Eingänge des UND-Kreises 431a zur Zeit OHOCH.

Daher ist der Ausgang des UND-Kreises 431a HOCH. Dieser Ausgang dient als der rechte Eingang für den ODER-Kreis 440 (Fig. HB). Dessen Ausgang dient als Eingang für den Verzögerungskreis DC 441 (Fig. HB) und ist zur Zeit 0 HOCH. Der Ausgang von DC 441 und die Ausgangsklemme 442 (Fig. HD) sind daher zur Zeit 1 HOCH. Der Ausgang von DC 441 ist außerdem über Leitung 443 an den linken Eingang des UND-Kreises 444 α angeschlossen. Der obere Eingang des UND-Kreises 401 a (Fig. HB) ist an den Ausgang des Verzögerungskreises 393 (Fig. 11 A) angeschlossen, der zur Zeit 13 HOCH ist. Das heißt, daß beide Eingänge zu dem UND-Kreis401a und damit auch sein Ausgang zur Zeit 13 HOCH-gehen. Dieser Ausgang ist über den Umkehrer 445 (Fig. 11B) geleitet, dessen Ausgang als rechter Eingang an den UND-Kreis 444 a angeschlossen ist. Die Operation der Verriegelung 415 wird daher über den UND-Kreis 444 a aufrechterhalten bis zur Zeit 13. Der Ausgang des Verzögerungskreises DC 441 und daher die Ausgangsklemme 442 bleiben bis zur Zeit 14 HOCH.

Anfangs ist die Verriegelung 417 (Fig. 11C) unwirksam. Der Ausgang ihres Verzögerungskreises DC 447 ist TIEF. Dieser Ausgang ist über den Umkehrer 448 an den rechten Eingang des UND-Kreises 449 a der Verriegelung 416 angeschlossen.

Zur Zeit 4 ist der an den Ausgang des UND-Kreises 399 a (Fig. HB) angeschlossene linke Eingang des UND-Kreises 449 a HOCH. Das bedeutet, daß der Ausgang des UND-Kreises 449 a, der als rechter Eingang an den ODER-Kreis 450 (Fig. HB) angeschlossen ist, zur Zeit 4 HOCH ist. Infolgedessen geht der mit dem Eingang des Verzögerungskreises DC 451 verbundene Ausgang des ODER-Kreises 450 HOCH. Während des nächsten Zeitabschnitts, d. h. zur Zeit 5, geht also der Ausgang von DC 451 HOCH. Dadurch geht die angeschlossene Ausgangsklemme 452 (Fig. HD) HOCH. Der Ausgang des Verzögerungskreises DC 451 (Fig. HB) ist außerdem über Leitung 453 an den linken Eingang des Zweieingang-UND-Kreises 454 a (Fig. HB) angeschlossen. Der obere Eingang des UND-Kreises 398 a (Fig. HB) ist mit dem Ausgang des Verzögerungskreises DC 381 (Fig. HA) verbunden. Da der Ausgang von DC 381 nur zur Zeit 1 HOCH ist, ist der Ausgang des UND-Kreises 398 a nur zur Zeit 1 HOCH. Dieser Ausgang ist an den Eingang des Umkehrers 455 angeschlossen, dessen Ausgang als rechter Eingang zu dem UND-Kreis 454 a führt. Wenn also der Ausgang des UND-Kreises 398 a HOCH ist, ist der rechte Eingang über den UND-Kreis 454 α TIEF, und wenn der Ausgang des UND-Kreises 398 a TIEF ist, ist der rechte Eingang des UND-Kreises 454 a HOCH. Daher ist der rechte Eingang des UND-Kreises 454 a zur Zeit 1 TIEF und zu allen anderen Zeiten HOCH. Zur Zeit 1 geht also der Ausgang des UND-Kreises 454 a TIEF. Daher geht der linke Eingang des ODER-Kreises 450 TIEF, und sein an den Eingang des Verzögerungskreises DC 451 angeschlossener Ausgang geht TIEF. Der Ausgang von DC 451 geht daher zur Zeit 5 des Umlaufs 1 HOCH und zur Zeit 2 des Umlaufs 2 TIEF (Fig. HF). Die Ausgangsklemme 452 (Fig. HD) ist darum von der Zeit5 des Umlaufs 1 bis zur Zeit 2 des Umlaufs 2 HOCH.

Wenn der Ausgang des UND-Kreises 399 a (Fig. HB) zur Zeit 4 HOCH-geht, geht der rechte ίο Eingang des ODER-Kreises 457 in der Verriegelung 417 (Fig. HC) HOCH. Der Ausgang des ODER-Kreises 457, der an den Eingang des Verzögerungskreises DC 447 angeschlossen ist, geht daher HOCH. Der Ausgang des Verzögerungskreises DC 447 geht is während des nächsten Zeitabschnitts oder zur Zeit 5 HOCH. Dieser Ausgang ist über eine Leitung 458 mit dem linken Eingang des UND-Kreises 410 α (Fig. HC) verbunden. Dessen rechter Eingang ist über Leitung 407 an die Dividiersteuerklemme 405 zo (Fig. HB) angeschlossen, die während der ganzen Dividieroperation HOCH ist. Daher geht zur Zeit 5 der Ausgang des UND-Kreises 410 α HOCH und veranlaßt den Ausgang des ODER-Kreises 457, der mit dem Eingang des Verzögerangskreises DC 447 verbunden ist, HOCH-zugehen. Dadurch wird sichergestellt, daß der Ausgang des Verzögerangskreises DC 447 zur Zeit 6 HOCH ist. Diese Operation wird fortgesetzt, bis der rechte Eingang des UND-Kreises 410 a oder die Dividiersteuerklemme TIEF-geht. Der Ausgang des Verzögerungskreises DC 447 ist also HOCH von Zeit 5 des Umlaufs 1 bis zur Zeit 6 nach dem Umlaufen (Fig. IF und HG). Der Ausgang des Verzögerungskreises DC 447 ist außerdem als linker Eingang an den Dreieingang-UND-Kreis 430 a (Fig. HC) angeschlossen. Dessen linker Eingang ist also HOCH, wenn der Ausgang von DC 447 HOCH ist.

Zur Zeit 4 ist der Ausgang des Verzögerangskreises DC422 (Fig. HD) TIEF (Fig. HF). Dieser Ausgang ist über Leitung 428 an den Umkehrer 429 (Fig. HC) angeschlossen, dessen Ausgang an den rechten Eingang des UND-Kreises 430 α angeschlossen ist. Daher sind während des Umlaufs 1 die rechten und mittleren Eingänge des UND-Kreises 430 beide zur Zeit 4 HOCH, und der linke mit dem Ausgang des Verzögerangskreises DC 447 verbundene Eingang ist TIEF. Zur Zeit 5 ist der linke Eingang HOCH, der rechte Eingang ist HOCH, und der mittlere Eingang ist TIEF. Daher bleibt der Ausgang des Verzögerungskreises DC 432 während Umlauf 1 TIEF. Zur Zeit 4 des Umlaufs 2 und der folgenden Umläufe ist jedoch der an den Ausgang des Verzögerangskreises DC 447 angeschlossene linke Eingang des UND-Kreises 430 a HOCH. Das bedeutet, daß der Ausgang des UND-Kreises 430 a zur Zeit 4 jedes Umlaufs nach Umlauf 1 HOCH-geht. Dieser Ausgang ist mit dem Eingang des Verzögerangskreises DC 432 (Fig. HC) verbunden, dessen Ausgang an die Ausgangsklemme 433 (Fig. HD) und an den rechten Eingang des ODER-Kreises 434 (Fig. HC) angeschlossen ist. Der Ausgang des Verzögerungskreises DC 432, die Ausgangsklemme 433 und der rechte Eingang des ODER-Kreises 434 sind also HOCH zur Zeit 5 jedes Umlaufs der Dividiersteuerschaltung nach Umlauf 1. Zur Zeit 5 geht der mittlere Eingang des UND-Kreises a stets TIEF. Das heißt, daß der Ausgang des Verzögerangskreises DC 432 einen Zeitabschnitt später oder zur Zeit 6 TIEF-geht. Die Ausgangs-

47 48

klemme 433 ist also von Zeit 5 bis Zeit 6 nach Um- des Umkehrers 436 und der Ausgang des UND-lauf 1 HOCH. Kreises 437« TIEF zur Zeit 5 des Umlaufs 2. Der

Der Ausgang des UND-Kreises 399 a (Fig. 11 B) Ausgang des Verzögerungskreises DC 438 und der ist an den Eingang des Umkehrers 460 (Fig. UD) Ausgang 439 gehen also während des nächsten Zeitangeschlossen. Da der Ausgang des UND-Kreises 5 abschnitts oder zur Zeit 6 TIEF (Fig. 11 F). Die 399 α nur zur Zeit 4 HOCH ist, ist auch der Eingang Ausgangsklemme 439 bleibt dann TIEF bis zur Zeit 1 zu dem Umkehrer 460 nur zur Zeit 4 HOCH. Der des Umlaufs 1 in der nächsten Divisionsoperation. Ausgang des Umkehrers 460 ist daher normalerweise Die beschriebene Operation der Dividiersteuer-

mit Ausnahme der Zeit 4 HOCH. Dieser Ausgang schaltung wird fortgesetzt bis zur Zeit 6 von Umlauf m ist der rechte Eingang zu dem UND-Kreis 412a io (Fig. HG). Zu dieser Zeit wird die dreizehnte (Fig. HD). Dessen linker Eingang ist über Leitung Quotientziffer im Register 1 gespeichert, und die in 407 mit der Dividiersteuerklemme 405 verbunden, der Ziffernposition DP 12 des Registers 1 gespeicherte die während der ganzen Dividieroperation HOCH ist. Ziffer wird nach links verschoben in die dreizehnte Daher sind beide Eingänge des UND-Kreises 412 a Ziffernposition DP 13. Dadurch gehen ein oder mehnormalerweise HOCH, und sein Ausgang ist HOCH 15 rere der Ausgänge 107 (Fig. HD, 20M) des DP 13 mit Ausnahme der Zeit 4, wenn er TIEF ist. Dieser des Registers 1 HOCH. Der Ausgang des ODER-Ausgang ist als rechter Eingang an den UND-Kreis Kreises 425 (Fig. HD) geht also HOCH. Dieser 424a (Fig. HD) angeschlossen und als Eingang zum Ausgang wird über Leitung426 (Fig. HF, HG) zu Verzögerungskreis DC461 (Fig. HD). Der Ausgang dem rechten Eingang des UND-Kreises 420a des Verzögerungskreises DC461 ist an die Dividier- 20 (Fig. HD) übertragen. Der obere Eingang des UND-klemme 462 angeschlossen und daher normalerweise Kreises 400 α ist an den Ausgang des Verzögerungs-HOCH (Fig. HF und HG). Der Eingang zum Ver- kreisesDC386 angeschlossen, der zur Zeit 6 jedes zögerungskreis DC461 (Fig. HD) ist nur von Zeit 4 Umlaufs HOCH ist. Daher ist der als linker Eingang bis 5 TIEF. Der Ausgang des Verzögerungskreises an den UND-Kreis 420 α angeschlossene Ausgang DC 461 und die Dividierklemme 462 sind daher nur 25 des UND-Kreises 400 α zur Zeit 5 jedes Umlaufs von Zeit 5 bis 6 jedes Umlaufs TIEF (Fig. 11F, 11 G). HOCH. Beide Eingänge des UND-Kreises 420a sind Es wurde bereits erklärt, daß der rechte Eingang jedoch nur zur Zeit 6 des Umlaufs m HOCH. Daher zu dem ODER-Kreis 434 (Fig. HC) von Zeit 5 bis 6 geht zur Zeit 6 des Umlaufs m der Ausgang des jedes Umlaufs nach Umlauf 1 HOCH ist. Daher geht UND-Kreises 420 α HOCH.

der Ausgang des ODER-Kreises 434 zum erstenmal 30 Dieser Ausgang dient als rechter Eingang zum zur Zeit 5 des Umlaufs 2 HOCH. Dieser Ausgang ist ODER-Kreis 421 (Fig. HD). Der Ausgang des an den Eingang des Verzögerungskreises DC 463 ODER-Kreises 421, der als Eingang zum Verzöge-(Fig. HC) angeschlossen. Dessen Ausgang ist also rungskreis DC 422 angeschlossen ist, geht daher HOCH während des nächsten Zeitabschnitts oder zur HOCH zur Zeit 6 des Umlaufs m. Das hat zur Folge, Zeit 6 von Umlauf 2. Dieser Ausgang ist über eine 35 daß der Ausgang von DC 422 zur Zeit 7 HOCH-geht. Leitung 464 an den linken Eingang des UND-Kreises Der obere Eingang zu dem Zweieingang-UND-Kreis 411a (Fig. HC) angeschlossen. Dessen rechter Ein- 470 a geht daher zur Zeit 7 HOCH. Der untere Eingang ist über die Leitung 407 an die Dividiersteuer- gang von 470 α ist an den Ausgang des UND-Kreises klemme 405 angeschlossen. Der Ausgang des UND- 399 a (Fig. HB) angeschlossen, der zur Zeit 4 Kreises 411a geht daher zur Zeit 6 von Umlauf 2 40 HOCH-geht. Daher bleibt der direkt an die Aus-HOCH. Das bedeutet, daß der Ausgang des ODER- gangsklemme471 (Fig. HD) angeschlossene AusKreises 434 und der Eingang zum Verzögerungskreis gang des UND-Kreises 470 α TIEF bis zur Zeit 4 des DC463 wieder zur Zeit6 HOCH-gehen. Diese Ope- nächsten Umlaufs, d.h. Zeit4 nach Umlauf m. Zu ration wird fortgesetzt, bis der an Klemme 405 ange- dieser Zeit ist der obere Eingang des UND-Kreises schlossene rechte Eingang des UND-Kreises 411 α 45 470 α HOCH, und der Ausgang des UND-Kreises TIEF-geht. Der Ausgang des Verzögerungskreises 399a (Fig. HD) ist HOCH, so daß auch der untere DC 463 ist direkt mit der Ausgangsklemme 465 Eingang des UND-Kreises 470 α HOCH ist. Daher (Fig. HD) verbunden, und daher geht die Ausgangs- ist die Ausgangsklemme 471 HOCH, und das kennklemme 465 HOCH zur Zeit 6 des Umlaufs 2 und zeichnet das Ende der Dividieroperation. Es kann bleibt HOCH bis zur Zeit 6 nach dem Umlauf m. 50 über ein beliebiges geeignetes Schaltmittel (nicht Der untere Eingang des Zweieingang-UND-Kreises gezeigt) eine Verbindung zwischen der Klemme 471 a (Fig. HC) ist über Leitung 407 mit der Divi- und der Dividiersteuerklemme 405 hergestellt werden, diersteuerklemme 405 verbunden. Der obere Eingang damit diese zur Zeit 5 nach Umlauf m TIEF-geht. des UND-Kreises 437 a ist mit dem Eingang des Wenn die Dividiersteuerklemme 405 zur Zeit 5

Umkehrers 436 (Fig. H C) verbunden, dessen Eingang 55 nach Umlauf m TIEF-geht, geht auch der untere direkt an den Ausgang des ODER-Kreises 434 ange- Eingang des UND-Kreises 470 a TIEF und damit schlossen ist. Da der Ausgang des ODER-Kreises 434 auch die Ausgangsklemme 471. anfangs TIEF ist, ist der Ausgang des Umkehrers 436 Beim TIEF-Gehen der Dividiersteuerklemme zur

anfangs HOCH. Daher sind zur ZeitO beide Ein- Zeit 5 geht auch der Eingang zum Verzögerangskreis gänge des UND-Kreises 437 a HOCH, und sein an 60 DC 408 (Fig. HB) TIEF, so daß der Ausgang dieses den Eingang des Verzögerungskreises DC 438 ange- Verzögerungskreises zur Zeit 6 TIEF-geht. Außerschlossener Ausgang ist HOCH. Der Ausgang des dem geht beim TIEF-Gehen der Dividiersteuer-Verzögerungskreises DC 438, der mit der Ausgangs- klemme 405 zur Zeit 5 der rechte Eingang des klemme 439 verbunden ist, geht also zur Zeitl UND-Kreises 410 a (Fig. HC) TIEF. Daher geht der HOCH, wie oben erklärt. 65 Ausgang des Verzögerungskreises DC 447 (Fig. HF,

Die Ausgangsklemme 439 bleibt HOCH, bis der H G) zu Beginn des nächsten Zeitabschnitts oder zur Ausgang des ODER-Kreises 434 zur Zeit 5 des Um- Zeit 6 TIEF. Ähnlich geht beim TIEF-Gehen der laufs 2 HOCH-geht. Dadurch gehen der Ausgang Dividiersteuerklemme 405 zur Zeit 5 der rechte Ein-

49 50

gang zum UND-Kreis 411 ö TIEF, und damit geht auch nicht im binär-dezimalen System sein. Der

auch der Ausgang des Verzögerungskreises DC 463 binär-dezimale Diskriminator 481 ist vorgesehen, um

während des nächsten Zeitabschnitts oder zur Zeit 6 sicherzustellen, daß die an der Ausgangsklemme 492

TIEF. des binären Addierwerks 482 erscheinende Summe Wenn der Ausgang des UND-Kreises 399 a 5 binär-dezimal ist. Der binär-dezimale Diskriminator

(Fig. 11 B) zur Zeit 4 nach Umlauf/« HOCH-geht, überprüft also den Ausgang des binären Addierwerks

geht der Eingang des Umkehrers 460 (Fig. HD) 480 und sendet Impulse zu dem binären Addierwerk

TIEF. Der Ausgang des UND-Kreises 412 a geht 482, um darin die Addition einer 6 (0010) zu be-

daher zur Zeit 4 TIEF, und der rechte Eingang des wirken, wenn die Summe zweier beliebiger Gruppen UND-Kreises 424«, der daran angeschlossen ist, io von je vier binären Bits (eine Dezimalspalte oder

geht ebenfalls zur Zeit 4 TIEF. Damit geht auch der Ziffernposition) größer als 9 ist.

Eingang des Verzögerungskreises £>C422 zur Zeit 4 Diese Überprüfung und Korrektur erfolgt je einmal

TIEF. Der Ausgang des Verzögerungskreises DC 422 für die Summe von je zwei addierten Gruppen von

geht also zur Zeit 5 nach Umlauf m TIEF. je vier binären Bits oder je einmal für jede Dezimal-

_c · · tr ·■ j · -ι AJj- ι ^{15 s}P^al^te °der Ziffernposition der Summe. Diese Zeit

Serienweises Binar-dezimal-Addierwerk ^ _bestimmt ^ ^ _Anlegung ^ _Spalten.

In diesem serienweise arbeitenden binär-dezimalen impulses an die Klemme 493 des binär-dezimalen

Addierwerk wird jede zu addierende Zahl serienweise Diskriminators 481. Dieser Spaltenimpuls tritt auf

im binär-dezimalen System einer getrennten Ein- während derselben binären Spalte oder Stelle jeder

gangsklemme zugeleitet. Ziffern, die entsprechende 20 Dezimalspalte und kann von einer beliebigen Quelle

Ziffernpositionen jeder Zahl einnehmen, werden erlangt werden. Das Mittel zur Lieferung eines

gleichzeitig zugeführt, und derselbe Zeitabschnitt solchen zeitlich gesteuerten Spaltenimpulses fällt nicht

verstreicht zwischen dem Auftreten aufeinander- in den Bereich der Erfindung,
folgender Bits. Um das Vorhandensein eines Übertrags festzu-

Fig. 12 zeigt ein binäres Addierwerk 480, einen 25 stellen, ist eine Leitung 494 zwischen die an das

binär-dezimalen Diskriminator 481, ein binäres Ad- binäre Addierwerk 480 angeschlossene Klemme 60

dierwerk 482 und fünf Verzögerungskreise 483 und die Klemme 495 des binär-dezimalen Diskrimi-

bis 487. nators eingeschaltet.

Ein eine zu addierende Dezimalzahl darstellender Für die Prüfung auf Vorhandensein einer binären 1

Eingang wird jeder der Eingangsklemmen 488 und 3° in der vierten binären Spalte plus einer binären 1 in

489 zugeleitet. Jeder dieser Eingänge hat die binär- der zweiten oder dritten binären Spalte (Dezimaldezimale Form, bei der ein Impuls eine binäre 1 summe größer als 9) brauchen nur die zweite, die und das Fehlen eines Impulses eine binäre 0 dar- dritte und die vierte binäre Spalte überprüft zu stellen. Eine dritte Eingangsklemme 61 wird von dem werden, da das Vorhandensein einer binären 1 in der Verzögerungskreis 483 gespeist, dessen Eingang an 35 ersten binären Spalte unwesentlich ist. Diese Überdie Klemme 23 angeschlossen ist, welche einen Über- prüfung erfolgt gleichzeitig mit der für den Übertrag tragsausgang vom binären Addierwerk 480 empfängt. und mit dem Auftreten eines Spaltenimpulses. Der

Das binäre Addierwerk bewirkt eine rein binäre Ausgang, der durch die Addition der ersten binären Addition im Ansprechen auf die Eingänge, die Serien- Spalten entsteht, geht von der Ausgangsklemme 492 weise nach binären Bits jeder der Eingangsklemmen 40 aus, und die Prüfung wird bewirkt, wenn die Summe 488, 489 und 61 zugeleitet werden. Diese Summe der zweiten binären Spalten an der Ausgangsklemme erscheint an der Ausgangsklemme 490. Die Klemme 492 erscheint, was durch eine von einem Kreis um-

490 ist an die Eingangsklemme 60 des Verzögerungs- gebene 2 angezeigt ist. Ähnlich zeigt eine im Kreis kreises 484 in Reihe mit dem Verzögerungskreis 485 stehende Dezimalzahl die Position in der Schaltung angeschlossen. Die Ausgangsklemme 60 des Ver- 45 der binären Spalte an, die sie darstellt, wenn die zögerungskreises 485 ist durch eine Leitung 491 mit Überprüfung bewirkt wird; d. h. die eingekreiste 4, der Eingangsklemme 488 des binären Addierwerks 8 und 16 für die dritte binäre Spalte, die vierte binäre 482 verbunden. Spalte bzw. den Übertrag. Daraus ist ersichtlich, daß

Jeder Verzögerungskreis empfängt einen Eingangs- von den binären Addierwerken 480 und 482 und von impuls, der ein binäres Bit darstellt, während des 50 dem binär-dezimalen Diskriminator nur eine verAuftretens einer binären Spalte und erzeugt einen nachlässigbare Verzögerung bewirkt wird.
Ausgang während der nächsten binären Spalte. Wenn Für die Überprüfung der vierten binären Spalte ist daher eine binäre 1, die die Dezimalziffer 8 darstellt, eine Leitung 496 zwischen die Klemme 61 des Veran der Eingangsklemme 60 des Verzögerungskreises zögerungskreises 484 und eine Klemme 497 des 484 vorhanden ist, ist die die dezimale 4 darstellende 55 binär-dezimalen Diskriminators 481 eingeschaltet, binäre 1 an der Ausgangsklemme 60 des Verzöge- Für die Prüfung der dritten binären Spalte befindet rungskreises 484 und der Eingangsklemme 61 des sich eine Leitung 498 zwischen den Klemmen 60-61 Verzögerungskreises 485 vorhanden. Die bewirkte (zwischen den Verzögerungskreisen 484 und 485) und Zeitverzögerung gleicht der Zeit zwischen aufein- einer Klemme 499 des Diskriminators 481, und ähnanderfolgenden binären Spalten oder einem Zeit- 60 lieh befindet sich für die Überprüfung der zweiten abschnitt. Dieser Zeitabschnitt hängt von der Kon- binären Spalte eine Leitung 500 zwischen der Klemme struktion ab, und zwar hat der hier verwendete eine 60 des Verzögerungskreises 485 und der Klemme 50 Dauer von etwa einer Mikrosekunde. des Diskriminators 481.

Da das binäre Addierwerk 480 in Verbindung mit Eine Leitung 502 ist zwischen die Eingangsklemme

dem Verzögerungskreis 483 die rein binäre Addition 65 61 des binären Addierwerks 482 und die Klemme 503

der beiden binär-dezimalen Zahlen bewirkt, die den des Diskriminators 481 eingeschaltet, um anzuzeigen,

Eingangsklemmen 488 und 489 zugeleitet werden, ob durch die binäre Addition der ersten binären

kann der an seiner Klemme 490 erzeugte Ausgang Spalte im binären Addierwerk 482 ein Übertrag ent-

51 52

steht oder nicht. Diese Addition kann bewirkt werden nach ihrer Anlegung an die Eingangsklemme 510 als Ergebnis der Addition einer 6 (0110) zu der erscheinen, denn jeder Verzögerungskreis bewirkt vorigen Gruppe von vier binären Bits. Diese Leitung eine Verzögerung von einem Zeitabschnitt. Daher 502 und die Leitung 496 sind also erforderlich, um ist der Ausgang an Klemme 511 identisch mit dem zu bestimmen, ob eine binäre 1 in der zweiten binären 5 Eingang an Klemme 510 und stellt die erste Viel-Spalte (dezimale 2) der Summe vorhanden ist oder fache M des Eingangs dar.

nicht. Die Eingangsklemme 510 ist direkt an die EinWenn ein Übertrag vorhanden ist oder die Summe gangsklemmen 488 und 489 des Addierwerks 532 größer als 9 ist, erzeugt der binär-dezimale Diskri- (Fig. 13A) angeschlossen. Gemäß der Beschreibung minator einen Impuls an semer Ausgangsklemme 504. io dieses in Fig. 12 gezeigten serienweisen binär-dezima-Dieser Impuls wird über eine Leitung 505 zu der len Addierwerks wird der Eingang zu sich selbst Eingangsklemme 489 des binären Addierwerks 482 addiert oder verdoppelt. Daher erscheint die zweite übertragen, um dort die Addition einer 2 (0010) zu Vierfache des der Klemme 510 aufgeprägten Eingangs bewirken. Derselbe Impuls, der an der Ausgangs- serienweise an der Ausgangsklemme 492 des Addierklemme 504 erscheint, liegt außerdem an der Klemme 15 werks 532. Diese zweite Vielfache wird durch den 506, die mit der Klemme 60 des Verzögerungskreises Verzögerungskreis DC 533 geschickt und erscheint an 486 verbunden ist. Der Verzögerungskreis 486 erzeugt dessen Ausgangsklemme während des dritten Zeiteinen Ausgangsimpuls an seiner Klemme 61 während abschnitts. Der Ausgang des Verzögerungskreises des nächsten Zeitabschnitts, wenn die dritte binäre DC 533 ist über die Verzögerungskreise DC 534 bis Spalte oder das die Dezimalziffer 4 darstellende Bit 20 DC 542, die in Reihe liegen, an die Klemme 512 an den Eingängen des binären Addierwerks 482 angeschlossen und beginnt an der Ausgangsklemme vorhanden ist. Dieser Impuls wird der Klemme 507 512 während des zwölften Zeitabschnitts zu erdes binär-dezimalen Diskriminators 481 aufgeprägt scheinen.

und bewirkt die Erzeugung eines Impulses an dessen Die Ausgänge des Verzögerungskreises DC 528

Ausgangsklemme 504. Dieser Impuls wird über die 25 und des Verzögerungskreises DC539 (Fig. 13B) sind Leitung 505 der Klemme 489 des binären Addier- an die Eingangsklemmen 488 bzw. 489 des Addierwerks 482 aufgeprägt, um dort die Addition einer 4 werks 544 angeschlossen. Dessen Eingänge sind da-(0100) zu bewirken. Insgesamt ist nun eine 6 (0110) her jeder in bezug auf die Eingangsklemme 510 um zu der dem binären Addierwerk 482 zugeleiteten neun Zeitabschnitte verzögert. Die erste Vielfache des Summe addiert worden, und die Summe der beiden 30 Eingangs erscheint am Ausgang des Verzögerungsden Eingangsklemmen 488 und 489 des binären kreises DC 528 und die zweite Vielfache am Ausgang Addierwerks 480 zugeleiteten Zahlen erscheint im des Verzögerungskreises DC 539. Da diese Ausgänge binär-dezimalen System an der Ausgangsklemme 492 die Eingänge zu dem Addierwerk 544 darstellen des binären Addierwerks 482. (Fig. 13 b), stellt dessen Ausgang die Summe der

Aus der vorstehenden Beschreibung ist ersichtlich, 35 ersten und der zweiten Vielfachen oder die dritte daß zwei Zeitabschnitte von der Zeit der Anlegung Vierfache dar. Dieser Ausgang wird durch den Vereines binären Bits an eine der Eingangsklemmen 488, zögerungskreis DC 545 geschickt, dessen Ausgang an 489 des binären Addierwerks 480 bis zum Erscheinen Klemme 513 angeschlossen ist. Daher beginnt die der Summe an der Ausgangsklemme 492 des binären dritte Vielfache an der Klemme 513 zu erscheinen, Addierwerks 482 verstreichen. Diese Zeitverzögerung 40 zwölf Zeitabschnitte nach ihrer Anlegung an die Einvon zwei Zeitabschnitten wird durch die Verzöge- gangsklemme 510.

rungskreise 484 und 485 bewirkt. Die vierte Vielfache erhält man durch Addieren

Das serienweise binär-dezimale Addierwerk nach der zweiten Vielfachen zu sich selbst. Der Ausgang Fig. 12 wird nachstehend in der vereinfachten Block- des Verzögerungskreises DC 533 (Fig. 13 A), der um form nach Fig. 12 A dargestellt. 45 drei Zeitabschnitte verzögert ist, wird den Eingangs

klemmen 488 und 489 des Addierwerks 546 (Fig. 13 A)

Serienweiser Produktbilder zugeführt. Dessen Ausgang wird durch den Verzöge

rungskreis DC 547 geschickt und in bezug auf die

Der serienweise arbeitende Produktbilder ist in Eingangsklemme 510 um sechs Zeitabschnitte ver-Fig. 13 A, 13 B und 13 C in der Anordnung nach 50 zögert. Der Ausgang des Verzögerungskreises DC 547 Fig. 13 D gezeigt. wird durch die sechs in Reihe hegenden Verzöge-

Angaben in binär-dezimaler Darstellung werden rungskreise DC 548 bis DC 553 zu der Ausgangsder Eingangsklemme 510 (Fig. 13 A) serienweise zu- klemme 514 übertragen, an der die vierte Vielgeführt, d. h., während eines ersten Zeitabschnitts fache 4M während des zwölften Zeitabschnitts zu wird ein 1-Bit angelegt, während des zweiten Zeit- 55 erscheinen beginnt.

abschnitts das 2-Bit, während des dritten Zeit- Die fünfte Vielfache wird gebildet durch Addieren

abschnitts das 4-Bit, während des vierten Zeit- der ersten und der vierten Vielfachen im Addierwerk abschnitts das 8-Bit und während des fünften Zeit- 554 (Fig. 13 B). Um diese Addition auszuführen, sind abschnitts das 10-Bit usw. derAusgangdesVerzögerungskreisesDC525(Fig.l3A)

Während des zwölften Zeitabschnitts beginnen die 60 und der Ausgang des Verzögerungskreises DC 547 Vierfachen 1 bis 9, die mit M bis 9 M bezeichnet und (Fig. 13 A) an die Eingangsklemmen 548 bzw. 549 im binär-dezimalen System ausgedrückt sind, aus des Addierwerks 554 angeschlossen. Der Ausgang des den entsprechenden Ausgangsklemmen 511 bis 519 Verzögerungskreises DC 555, der während des neun-(Fig. 13 B, 13C) herauszukommen. Die der Eingangs- ten Zeitabschnitts erscheint, wird durch die drei in klemme 510 zugeleiteten Angaben werden durch in 65 Reihe geschalteten Verzögerungskreise DC 556 bis Reihe liegende Verzögerungskreise DC 520 bis DC 531 DC 558 zu der Ausgangsklemme 515 (Fig. 13 C) über-(Fig. 13 A, 13B) zu der Ausgangsklemme 511 tragen, an der die fünfte Vielfache 5 M während des (Fig. 13B) übertragen, wo sie zwölf Zeitabschnitte zwölften Zeitabschnitts zu erscheinen beginnt.

Die sechste Vielfache erlangt man durch Addieren der ersten und der fünften Vielfachen während des neunten Zeitabschnitts. Zum Zwecke dieser Addition sind der Ausgang des Verzögerungskreises DC 528 (Fig. 13 B) und der Ausgang des Verzögerungskreises DC 555 (Fig. 13 B) an die Eingangsklemmen 489 bzw. 488 des Addierwerks 559 (Fig. 13 C) angeschlossen. Die sechste Vielfache 6 M wird also durch den Verzögerungskreis DC 560 geschickt, dessen Ausgang mit der Ausgangsklemme 516 verbunden ist, wo sie während des zwölften Zeitabschnitts zu erscheinen beginnt.

Die siebte Vielfache TM wird gebildet durch Addieren der zweiten und der fünften Vielfachen. Der Ausgang des Verzögerungskreises DC 539 (Fig. 13B) ist an die Eingangsklemme 489 des Addierwerks 561 (Fig. 13C) angeschlossen und der Ausgang des Verzögerungskreises DC 555 (Fig. 13B) an die Eingangsklemme 488 des Addierwerks 561. Daher werden die zweite und die fünfte Vielfache durch das Addierwerk 561 während des neunten Zeitabschnitts addiert. Der während des elften Zeitabschnitts auftretende Ausgang des Addierwerks 561 wird durch den Verzögerungskreis DC 562 geschickt, dessen Ausgang mit Klemme 517 verbunden ist, an welcher die siebte Vielfache im zwölften Zeitabschnitt zu erscheinen beginnt.

Die achte Vielfache erhält man durch Addieren der vierten Vielfachen zu sich selbst. Der Ausgang des Verzögerungskreises DC 550 (Fig. 13B), der im neunten Zeitabschnitt auftritt, ist an die Eingangsklemmen 488 und 489 des Addierwerks 563 (Fig. 13C) angeschlossen. Der Ausgang des Addierwerks 563 wird durch den Verzögerungskreis DC 564 (Fig. 13C) zu der Ausgangsklemme 518 übertragen, wo er während des zwölften Zeitabschnitts zu erscheinen beginnt.

Die neunte Vielfache 9 M wird gebildet durch Addieren der vierten und der fünften Vielfachen. Der im neunten Zeitabschnitt auftretende Ausgang des Verzögerungskreises DC 550 (Fig. 13B) ist an die Eingangsklemme 488 des Addierwerks 565 (Fig. 13 C) angeschlossen, und der im neunten Zeitabschnitt erscheinende Ausgang des Verzögerungskreises DC 555 ist an die Eingangsklemme 489 des Addierwerks 565 angeschlossen. Dessen Ausgang, der im elften Zeitabschnitt auftritt, wird durch den Verzögerungskreis DC 566 zu der Ausgangsklemme 519 übertragen, wo er während des zwölften Zeitabschnitts zu erscheinen beginnt.

Einpoliger Übersetzerschalter

Der in Fig. 14 gezeigte einpolige Übersetzerschalter entspricht in seiner Funktion einem Binär-in-dezimal-Übersetzer und einem einpoligen neunstelligen Schalter.

Gemäß Fig. 14 wird der Multiplikator in binärdezimaler Form den Eingangsklemmen 570-1, 570-2, 570-4 und 570-8 während der ganzen Operation des einpoligen Übersetzerschalters zugeleitet. Die neun Vielfachen M bis 9 M des Multiplikanden werden den Klemmen 511 bis 519 zugeführt, wie es durch den serienweisen Produktbilder von Fig. 13 A, 13 B und 13 C vorgesehen ist. Die neun UND-Kreise 571a bis 579 a haben jeweils einen Eingang, der so geschaltet ist, daß er die entsprechende Vielfache des Multiplikanden empfängt. Diese Vielfache ist angezeigt durch die letzte Ziffer der UND-Kreis-Kennzeichnung. Zum Beispiel ist der untere Eingang des UND-Kreises 578 α an die Klemme 518 angeschlossen, die die achte Vielfache 8 M des Multiplikanden empfängt. Die Ausgänge der UND-Kreise 571a bis 579 a sind so verbunden, daß sie einen gemeinsamen Kathoden-ODER-Kreis CCOR bilden, an den die Ausgangsklemme 580 angeschlossen ist.

Der den Eingangsklemmen 570 in binär-dezimaler Form zugeführte Multiplikator wird verwendet, um

ίο den seinem Dezimalwert entsprechenden UND-Kreis zum Ansprechen auf die entsprechende Vielfache des Multiplikanden zu bringen. Wenn z. B. der Dezimalwert des Multiplikators gleich 4 ist, ist die Klemme 570-4 HOCH. Dadurch gehen die drei oberen Eingänge des UND-Kreises 574 a HOCH, so daß die vierte Vielfache AM des Multiplikanden, die an der Klemme 514 erscheint und als unterer Eingang zu dem UND-Kreis 574 α dient, an der Ausgangsklemme 580 erscheinen kann. Die übrigen UND-Kreise 571 a, 572a, 573a, 575a, 576a, 577a, 578a und 579a bleiben während dieser Operation unbetätigt, d. h., es sind weniger als alle ihre Eingangsklemmen HOCH. Während der ganzen Operation erscheinen die neun Vielfachen des Multiplikanden an den entsprechenden Klemmen 511 bis 519. Der Multiplikator dient lediglich dazu, die dem Multiplikator entsprechende Vielfache des Multiplikanden auszuwählen.

Die I-Bit-Klemme 570-1 ist an den Eingang des Kathodenverstärkers 581 angeschlossen, dessen Ausgang mit Umkehrer 582 verbunden ist. Ähnlich ist die 2-Bit-Klemme 570-2 an den Kathodenverstärker 583 und den Umkehrer 584, die 4-Bit-Klemme 570-4 an den Kathodenverstärker 585 und den Umkehrer 586 und die 8-Bit-Klemme 570-8 an den Kathoden-Verstärker 587 und den Umkehrer 588 angeschlossen. Die Verbindungen des Ausganges der Kathodenverstärker 581, 583, 585 und 587 und des Ausganges der Umkehrer 582, 584, 586 und 588 gehen aus der weiter vorn stehenden Tabelle III hervor. Gemäß Tabelle III entsprechen die Klemmen 160-1, 160-2, 160-4 und 160-8 den Klemmen 570-1, 570-2, 570-4 bzw. 570-8 von Fig. 14.

Der Ausgang des Kathodenverstärkers 581 ist bei Vorhandensein eines 1-Bits HOCH. Ein 1-Bit ist vorhanden, wenn einer der Dezimalwerte 1, 3, 5, 7 oder 9 vorhanden ist. Daher ist der Ausgang des Kathodenverstärkers 581 als ein Eingang an jeden der UND-Kreise 571a, 573 a, 575 a, 577 a, 579 a angeschlossen. Die in einem Rechteck stehenden und auf den Ausgang des Kathodenverstärkers 581 gerichteten Dezimalwerte 1, 3, 5, 7 und 9 zeigen an, daß diese Leitung HOCH ist, wenn ein Multiplikator 1, 3, 5, 7 und 9 vorhanden ist. Ähnlich sind die Multiplikatorwerte, die die Ausgänge der Kathodenverstärker 583, 585 und 587 und die Ausgänge der Umkehrer 582, 584, 586 und 588 HOCH-gehen lassen, angezeigt. Der Ausgang des Umkehrers 582 ist HOCH, wenn Klemme 570-1 TIEF ist. Der Ausgang des Umkehrers 582 ist also HOCH bei einem Multiplikator des Wertes 2, 4, 6 oder 8. Das bedeutet, daß der Ausgang des Umkehrers 582 als der eine Eingang an jeden der UND-Kreise 572 a, 574 a, 576 α und 578 α angeschlossen ist.

Ebenso sind die Klemmen 570-2, 570-4 und 570-8 angeschlossen, wie man aus Tabelle III entnehmen kann.

Es sei angenommen, daß der Multiplikand 3 mit mit einem Multiplikator 5 multipliziert werden soll.

55 56

Der Multiplikator 5 (0101) läßt die Klemmen 570-1 Als nächstes wird die Ziffer 5 in der zweiten

und 570-4 HOCH-gehen. Das heißt, daß der zweit- Ziffernposition des Multiplikators mit der Ziffer jeder unterste Eingang jedes der UND-Kreise 271a, 273 a, Ziffernposition des Multiplikanden multipliziert, um 275 α, 277 a und 279 a HOCH-geht und daß der das zweite Zwischenprodukt (2.PP) zu bilden. Andrittunterste Eingang jedes der UND-Kreise 271 α, 5 fangs wird die Ziffer 5 des Multiplikators mit der 274 a und 275 a HOCH-geht, da der Ausgang des Ziffer 3 des Multiplikanden multipliziert und ergibt Umkehrers 584 HOCH-geht. Der Ausgang des Ka- das Produkts und einen Übertrag 1. Das zweite thodenverstärkers 585 geht HOCH und läßt den Zwischenprodukt wird gegenüber dem ersten eine obersten Ausgang jedes der UND-Kreise 574 a, 575 a, Ziffernposition nach links verschoben, d. h., die Ziffer 576 a und 577a HOCH-gehen. Der Ausgang des Um- io der ersten Stelle des zweiten Zwischenproduktes steht kehrers 588 geht HOCH und läßt den obersten Ein- direkt unter der Ziffer 8 in der zweiten Stelle des gang des UND-Kreises 571a HOCH-gehen. Der ersten Zwischenproduktes. Der Übertrag 1 wird daher unterste Eingang jedes UND-Kreises ist HOCH, weil unter die 0 des ersten Zwischenproduktes geschriedie entsprechend bezeichnete Vielfache des Multipli- ben. Die Ziffer 5 des Multiplikators wird dann mit kanden ihm zugeführt wird. Daher sind also nun alle 15 der Ziffer 2 in der zweiten Ziffernposition des Multivier Eingänge des UND-Kreises 575 a HOCH, und plikanden multipliziert. Das ergibt eine 0 in der je ein oder mehrere Eingänge jedes der übrigen UND- zweiten Stelle des zweiten Zwischenproduktes und Kreise ist TIEF. Infolgedessen geht der Ausgang des einen Übertrag 1 zu der dritten Ziffernposition. Die UND-Kreises 575 a jedesmal dann HOCH, wenn eine Ziffer 5 des Multiplikators wird anschließend mit der binäre 1 in der fünften Vielfachen des Multiplikanden 20 Ziffer 5 des Multiplikanden multipliziert, und es erenthalten ist. Der gewählte Multiplikand ist gleich 3. gibt sich die Ziffer 5 in der dritten Stelle des zweiten Seine fünfte Vielfache ist 15. Das bedeutet, daß an Zwischenproduktes und der Übertrag 2 zu der vierten der Ausgangsklemme 580 die Zahl 00010101 gebildet Stelle. Damit ist der zweite Schritt in dem Multipliwird. Während des dritten und des fünften Zeit- kationsvorgang beendet und das zweite Zwischenabschnitts geht also die Ausgangsklemme 580 HOCH. 25 produkt (2.PP) gebildet.

Während der übrigen Zeitabschnitte (2,4, 6,7 und 8) Dann wird die Ziffer 1 in der dritten Stelle des

bleibt die Ausgangsklemme 580 TIEF. Multiplikators mit der Ziffer in jeder Stelle des Multi-

Es sind also alle Eingänge jedes der UND-Kreise plikanden multipliziert. Die Ziffer 1 des Multiplika-571a bis 579 a nur dann HOCH, wenn ein Multi- tors wird also nacheinander mit den Ziffern 3,2 und 5 plikator zugeleitet wird, dessen Dezimalwert gleich 30 des Multiplikanden multipliziert, wodurch das dritte der letzten Ziffer der UND-Kreisbezeichnung ist. Zwischenprodukt (3.PP) gebildet wird und womit

nun der dritte Schritt des Multiplikationsvorgangs Multiplikation · abgeschlossen ist.

Danach werden die drei Zwischenprodukte Stellen-Gemäß Fig. 15 wird der Multiplikand 523 mit dem 35 weise von rechts nach links addiert. Die äußerste Multiplikator 154 multipliziert. Der Multiplikand ist rechte Ziffer des ersten Zwischenproduktes ist daher mit MC, der Multiplakator mit MP gekennzeichnet. die äußerste rechte Ziffer oder die Ziffer in Ziffern-In der üblichen manuellen Operation gemäß Fig. 12 position 1 des Produktes {Prod.). Die Ziffer in der erhält man das Produkt {Prod!) durch Addieren der nächsten Stelle des Produktes wird gebildet durch drei Zwischenprodukte l.PP, 2'.PP und 3.PP. Die 40 Zusammenzählen der Ziffern in Stellei des zweiten Addition der Zwischenprodukte erfolgt von rechts Zwischenproduktes und in Stelle 2 des ersten Zwinach links, d. h. beginnend mit der Einerstelle oder schenproduktes. Die Ziffernposition 1 des zweiten Ziffernposition 1. In jedem Zwischenprodukt sind die Zwischenproduktes enthält eine 5 und die Ziffernerlangten Überträge im Kreis dargestellt, und zwar in position 2 des ersten Zwischenproduktes eine 8, und der Ziffernposition, wo sie addiert werden. 45 ein Übertrag 1 erfolgt zur Ziffernposition 2 des ersten

Zur Erlangung des ersten Zwischenproduktes wird Zwischenproduktes durch die Multiplikation von die Ziffer der Einerstelle des Multiplikators MP mit 4 · 3, durch die die Ziffer 2 in der ersten Ziffernder Ziffer jeder Stelle des Multiplikanden MC multi- position des ersten Zwischenproduktes gebildet worpliziert. Zuerst wird die Ziffer 4 in der Ziffern- den ist. Die Summe von 5 + 8+1 ist gleich 14. Daposition 1 des Multiplikators mit der 3 in der Ziffern- 50 her steht die Ziffer 4 in der zweiten Ziffernposition position 1 des Multiplikanden multipliziert. Das Pro- des Produktes, und ein Übertrag 1 erfolgt zu seiner dukt dieser Multiplikation ist gleich 12, d. h. eine 2 dritten Stelle. Die Ziffer der dritten Ziffernposition mit einem Übertrag 1 zu der zweiten Ziffernposition des Produktes wird gebildet durch Summieren der des ersten Zwischenproduktes. Als nächstes wird die Ziffer 3 in der ersten Stelle des dritten Zwischen-Ziffer 4 des Multiplikators mit der Ziffer 2 in der 55 Produktes, der Ziffer 0 in der zweiten Stelle des zweizweiten Ziffernposition des Multiplikanden multipli- ten Zwischenproduktes und des Übertrags 1 dorthin ziert. Das Produkt ist gleich 8, die direkt unter den und der Ziffer 0 in der dritten Stelle des ersten Zwi-Übertrag 1 aus der vorhergehenden Multiplikation schenproduktes und des Übertrags 1 zur dritten Stelle geschrieben wird. Nun wird die Ziffer 4 des Multipli- des Produktes. Es werden also 3 + 1 + 1 addiert, so kators mit der Ziffer 5 in der dritten Ziffernposition 60 daß sich für die dritte Ziffernposition des Produktes des Multiplikanden multipliziert. Das ergibt ein Pro- die Ziffer 5 ergibt.

dukt 0 und einen Übertrag 2 zu der nächsten oder Ähnlich werden die Ziffern 0 und 8 in der vierten

vierten Ziffernposition des ersten Zwischenproduktes. bzw. fünften Ziffernposition des Produktes gebildet. Diese Multiplikation der Ziffer der ersten Stelle des Jede Ziffer des Produktes entsteht in einem besonde-Multiplikators mit der Ziffer jeder Stelle des Multipli- 65 ren Additionsvorgang. Daher wird die Ziffer 2 wähkanden zur Bildung des ersten Zwischenproduktes rend eines vierten Schrittes des Multiplikationsvor-(1. PP) kann man als Schritt 1 des Multiplikations- gangs, die Ziffer 4 während eines fünften Schrittes, Vorgangs ansehen. die Ziffer 5 während eines sechsten Schrittes, die

Ziffer 7 während eines siebten Schrittes und die Ziffer 8 während eines achten Schrittes gebildet.

Ein Zwischenprodukt wird immer durch Multiplizieren einer Ziffer des Multiplikators mit jeder Ziffer des Multiplikanden gebildet. Daher verwendet der manuelle Multiplikationsvorgang die Ziffern des Multiplikanden parallel, da alle dessen Ziffern für die Bildung jedes Zwischenproduktes verwendet werden. Die Ziffern des Multiplikators werden serienweise verwendet, da jede Ziffer des Multiplikators zur BiI-dung eines einzigen Zwischenproduktes benutzt wird.

Wie die Multiplikation erfindungsgemäß durchgeführt wird, ist in Fig. 15 A, 15 B, 15 C, 15 D und 15 E gezeigt und wird in Verbindung damit beschrieben. Die Ziffern des Multiplikators werden parallel verwendet, d. h., während jedes Zeitabschnitts wird eine tatsächliche Multiplikation ausgeführt. Die Ziffern des Multiplikanden werden serienweise, d. h. eine in jedem Zeitabschnitt, verwendet. Zum Beispiel werden während des ersten Zeitabschnitts alle Ziffern des Multiplikators und die Ziffer in der ersten Stelle des Multiplikanden benutzt. Das bedeutet, daß die Ziffer in der ersten Ziffernposition jedes Zwischenproduktes während des ersten Zeitabschnitts gebildet wird. Alle während eines gegebenen Zeitabschnitts erhaltenen Überträge werden zu der Ziffer in der nächsthöheren Ziffernposition während des nächsten Zeitabschnitts addiert.

Fig. 15 A zeigt die Operation, die im ersten Zeitabschnitt bewirkt wird. Jede Ziffer des Multiplikators wird mit der Ziffer in Stelle 1 des Multiplikanden multipliziert. Wenn die Ziffer 4 in der ersten Ziffernposition des Multiplikators mit der Ziffer 3 in der ersten Ziffernposition des Multiplikanden multipliziert wird, erhält man die Ziffer 2 in der ersten Ziffernposition des ersten Zwischenproduktes (l.PP) und einen Übertrag 1. Die Ziffer 5 in der zweiten Stelle des Multiplikators wird mit der Ziffer 3 des Multiplikanden multipliziert und ergibt die Ziffer 5 in der ersten Ziffernposition des zweiten Zwischenproduktes (2. PP) und einen Übertrag 1 zur nächsten Stelle des zweiten Zwischenproduktes. Die Ziffer 1 in der dritten Ziffernposition des Multiplikators wird mit der Ziffer 3 des Multiplikanden multipliziert und ergibt die Ziffer 3 in der ersten Ziffernposition des dritten Zwischen-Produktes (3.PP). Gemäß Fig. 15 A stehen die Ziffer 5 des zweiten und die Ziffer 3 des dritten Zwischenproduktes direkt unter den durch das erste bzw. zweite Zwischenprodukt gebildeten Überträgen. Das zweite und das dritte Zwischenprodukt werden also gegenüber dem ersten Zwischenprodukt eine Ziffernposition nach links verschoben. Die 2 in Ziffernposition 1 des ersten Zwischenproduktes erscheint in Stelle 1 des Produktes. Alle obengenannten und in Fig. 15 A gezeigten Operationen werden in einem einzigen Zeitabschnitt ausgeführt. Das bedeutet, daß eine einzige Ziffer des Multiplikanden gleichzeitig mit jeder Ziffer des Multiplikators multipliziert und die niedrigststellige Ziffer des Produktes gebildet wird.

Im nächsten oder zweiten Zeitabschnitt (Fig. 15 B) wird jede Ziffer des Multiplikators mit der Ziffer 2 in der zweiten Stelle des Multiplikanden multipliziert. 4 wird mit 2 multipliziert und ergibt das Produkt 8. Diese 8 wird zu dem Übertrag 1 in dem ersten Zwischenprodukt (Fig. 15A) addiert, und es ergibt sich die Ziffer 9 in der zweiten Stelle des ersten Zwischenproduktes (Fig. 15B). Die Ziffer 5 des Multiplikators wird mit der Ziffer 2 des Multiplikanden multipliziert und ergibt das Produkt 10, das zu dem Übertrag 1 infolge des zweiten Zwischenproduktes addiert wird und die Ziffer 1 in der zweiten Ziffernposition des zweiten Zwischenproduktes und einen Übertrag 1 ergibt, der im nächsten Zeitabschnitt (Fig. 15 B) addiert werden muß. Die Ziffer 1 des Multiplikators wird mit der Ziffer 2 des Multiplikanden multipliziert und ergibt die Ziffer 2 in der zweiten Ziffernposition des dritten Zwischenproduktes. Ebenso werden die Ziffern 9 und 5 des ersten bzw. zweiten Zwischenproduktes addiert und ergeben die Ziffer 4 in der zweiten Stelle des Produktes (Fig. 15B) und einen Übertrag 1.

Im dritten Zeitabschnitt wird die Operation gemäß Fig. 15 C bewirkt. Jede Ziffer des Multiplikators wird jetzt mit der Ziffer 5 in der dritten Stelle des Multiplikanden multipliziert, so daß die Ziffern 0, 6 und 5 in dem ersten, zweiten bzw. dritten Zwischenprodukt und die Überträge 2 für das erste bzw. das zweite Zwischenprodukt entstehen. Die Produktziffer 5 in der dritten Ziffernposition des Produktes (Fig. 15C) wird erlangt durch Addieren der 0, 1 und 3 des ersten, zweiten und dritten Zwischenproduktes und des Übertrages 1 infolge der vorausgegangenen Addition bei Bildung der Ziffer 4 in der zweiten Ziffernposition des Produktes.

Im vierten Zeitabschnitt stehen die beiden Überträge (Fig. 15C) des ersten bzw. zweiten Zwischenproduktes in der vierten Stelle des ersten bzw. zweiten Zwischenproduktes, wie in Fig. 15 D gezeigt. Die Ziffer 0 in der vierten Stelle des Produktes und der Übertrag 1 zu der fünften Stelle des Produktes erhält man durch Addieren der Ziffern 2, 6 und 2 des ersten, zweiten bzw. dritten Zwischenproduktes.

In dem fünften und letzten für die Lösung dieser Aufgabe erforderlichen Zeitabschnitt werden die Ziffern 2 und 5 des zweiten und des dritten Zwischen-, Produktes und der 1-Übertrag zu der fünften Stelle des Produktes addiert, so daß sich die Ziffer 8 in der fünften Stelle des Produktes ergibt. Damit ist der Multiplikand 523 mit dem Multiplikator 154 multipliziert und das Produkt 80542 gebildet worden (Fig. 15E).

Multiplizierschaltung

Die Multiplizierschaltung einer Ausführung der Erfindung wird durch Anordnung von Fig. 16 A und 16 B nach Fig. 16 C gebildet. Fig. 16 D ist eine Tabelle, die die Operation der Multipliziervorrichtung nach Fig. 16 A und 16 B zeigt bei Multiplikation eines Multiplikanden 523 mit einem Multiplikator 154 zur Bildung des Produktes 80542.

Gemäß Fig. 16 A und 16 B umfaßt die Multiplizierschaltung den Produktbilder 590 (Fig. 16B), drei vierpolige neunstellige Wählschalter 591, 592 und 593 und drei binär-dezimale Addierwerke 594, 595 und 596, deren Eingangsklemmen 91 an die Ausgangsklemmen 195 der Wählschalter 591, 592 bzw. 593 angeschlossen sind. Diese Wählschalter können von dem in Verbindung mit Fig. 4 A bis 4 E beschriebenen Typ sein. Die binär-dezimalen Addierwerke können dem in Fig. IN gezeigten Typ entsprechen. Die Ausgangsklemmen 161 bis 169 der Binär-indezimal-Übersetzer 597, 598 und 599 sind an die Wählschalter 591, 592 bzw. 593 angeschlossen. Der Wählschalter 591 (Fig. 16B), das binär-dezimale

209 508/173

Addierwerk 594 und der Binär-in-dezimal-Übersetzer 597 entsprechen der Einerstelle oder ersten Ziffernposition der Multiplizierschaltung. Ebenso entsprechen der Wählschalter 592 (Fig. 13 A), das binärdezimale Addierwerk 595 und der Binär-in-dezimal-Übersetzer 598 der Zehnerstelle oder zweiten Ziffernposition der Multiplizierschaltung, und der Wählschalter 593 (Fig. 13 A), das binär-dezimale Addierwerk 596 und der Binär-in-dezimal-Übersetzer 599

des Addierwerks 594 zugeleitet wird, das zweite Zwischenprodukt 2. PP den Eingangsklemmen 91 des Addierwerks 595 und das dritte Zwischenprodukt 3. PP den Eingangsklemmen 91 des binär-dezimalen Addierwerks 596. Da der Ausgang des Addierwerks 596 mit den Eingangsklemmen 90 des Addierwerks 595 und dessen Ausgang mit den Eingangsklemmen 90 des Addierwerks 594 verbunden sind, wird also das zweite Zwischenprodukt eine Ziffernposition

entsprechen der Hunderterstelle oder dritten Ziffern- io nach links verschoben gegenüber dem ersten Zwi-

position der Multiplizierschaltung. schenprodukt, und das dritte Zwischenprodukt wird

Der Multiplikand wird den Eingangsklemmen 130 eine Ziffernposition nach links gegenüber dem zwei-

des Produktbilders 590 (Fig. 16B) zugeleitet. Dieser ten Zwischenprodukt verschoben. Die Wirkungsweise

Multiplikand wird in binär-dezimaler Form, und der Multiplizierschaltung nach Fig. 16 A und 16 B bei

zwar serienweise nach Dezimalziffern und parallel 15 Multiplikation des Multiplikanden 523 mit dem

nach Bits zugeführt. Das heißt, daß, wenn ein Multiplikand 523 zugeführt werden soll, die erste Ziffer 3 (0011) in einem ersten Zeitabschnitt in binär-dezimaler Form zugeleitet wird, die zweite Ziffer 2 (0010) in einem zweiten Zeitabschnitt und die dritte Ziffer 5 (0101) in dem dritten Zeitabschnitt. Die neun Vielfachen M bis 9 M dieses Multiplikanden erscheinen an den Ausgangsklemmen 131 bis 139 des Produktbilders, wie oben in Verbindung mit Fig. 2 beschrieben. Die Ausgangsklemmen 131 bis 139 sind an die entsprechend bezeichneten Eingangsklemmen jedes der Wählschalter 591, 592 und 593 angeschlossen.

Die entsprechende Ziffer des Multiplikators wird den Eingangsklemmen 160 der Binär-in-dezimal-Übersetzer 597, 598 und 599 zugeleitet. Daher wird die Ziffer in der ersten Stelle des Multiplikators in binär-dezimaler Form den Eingangsklemmen 160 des Binär-in-dezimal-Übersetzers 597 aufgeprägt, die

Multiplikator 154 ist graphisch dargestellt in Fig. 16D. Die Schaltungsoperation ist für die Lösung dieser Aufgabe an Hand von Fig. 16 A, 16 B und 16 D beschrieben.

ao Im ersten Zeitabschnitt wird die dezimale 3 des Multiplikanden in binär-dezimaler Form den Eingangsklemmen 130 des Produktbilders 590 zugeleitet, und während des zweiten und des dritten Zeitabschnitts werden die zweite und die dritte Ziffer des Multiplikanden in binär-dezimaler Form so zugeführt. Vier Zeitabschnitte später oder im fünften Zeitabschnitt beginnen die neun Vielfachen des Multiplikanden, dezimalziffernweise aus den Ausgangsklemmen 131 bis 139 des Produktbilders herauszukommen.

Die Ziffer 4 steht in der ersten Stelle des Multiplikators. Die Ausgangsklemme 164 des Binär-indezimal-Übersetzers 597 ist daher während der ganzen Multiplizieroperation HOCH. In der zweiten Stelle des Multiplikators steht die Ziffer 5, und daher

zweite Ziffer des Multiplikators den Eingangsklemmen 35 ist die Ausgangsklemme 165 des Übersetzers 598 160 des Übersetzers 598 und die dritte Ziffer den während der ganzen Multiplizieroperation HOCH. Eingangsklemmen 160 des Übersetzers 599. Diese Die dritte Ziffernposition des Multiplikators enthält Multiplikatorziffem werden den Eingangsklemmen die Ziffer 1, und daher ist die Ausgangsklemme 161 160 der Binär-in-dezimal-Übersetzer während der des Übersetzers 599 während der ganzen Multiplizierganzen Multiplizieroperation zugeführt und bewirken, 40 operation HOCH. Das heißt also, daß die vierte, die daß eine der Ausgangsklemmen 161 bis 169 HOCH- fünfte bzw. die erste Vielfache des Multiplikanden geht, wie oben in Verbindung mit Fig. 3 beschrieben. dezimalziffernweise in binär-dezimaler Form den Wenn z. B. die Ausgangsklemme 168 des Binär-in- Eingangsklemmen 91 der binär-dezimalen Addierdezimal-Übersetzers 597 HOCH ist, wird die an der werke 594, 595 bzw. 596 zugeführt werden. Die erste Eingangsklemme 138 des Wählschalters 591 erschei- 45 Vielfache des Multiplikanden 523 ist 523, die fünfte nende achte Vielfache 8 M zu den Ausgangsklemmen Vielfache ist 2615, die vierte Vielfache ist 2092. Zum 195 dieses Wählschalters übertragen. Die Ausgangs- Zwecke der Klarheit sind diese Vielfachen in klemmen 102 des binar-dezimalen Addierwerks 596 Fig. 16 D als Dezimalwerte dargestellt.
(Fig. 16A) sind an die Eingangsklemmen 90 des Im fünften Zeitabschnitt erscheint die erste Dezibinär-dezimalen Addierwerks 595 angeschlossen und 50 malziffer jeder der Vielfachen des Multiplikanden die Ausgangsklemmen 102 des binär-dezimalen Ad- an den Ausgangsklemmen des Produktbilders 590 dierwerks 595 mit den Eingangsklemmen 90 des (Fig. 16B) und wird den Eingangsklemmen der binär-dezimalen Addierwerks 594 verbunden. Der Wählschalter 591 (Fig. 16B), 592 (Fig. 16A) und Ausgang des Addierwerks jeder Ziffernposition wird 593 (Fig. 16A) zugeleitet. Die Klemmen 164, 165 also zu der einen Gruppe von Eingangsklemmen des 55 und 161 der Wählschalter 591, 592 bzw. 593 sind Addierwerks der nächstniedrigen Ziffernposition HOCH, und das bedeutet also, daß die vierte Vielübertragen. Der Multiplizierkreis kann natürlich be- fache 4M des Multiplikanden zu den Ausgangsliebig viele Ziffernpositionen umfassen. Drei solche klemmen 195 des Wählschalters 591, die fünfte Viel-Stellen sind gezeigt als Veranschaulichung für die fache 5 M zu den Ausgangsklemmen 195 des Wähl-Wirkungsweise der Erfindung. Die Ausgangsklemmen 60 schalters 592 und die erste Vielfache M zu den Aus- 102 des binär-dezimalen Addierwerks 594 der ersten gangsklemmen 195 des Wählschalters 593 übertragen Ziffernposition stellen das Produkt des Multiplikanden werden. Es wird also die vierte Vielfache 2092 den und des Multiplikators zur Verfügung. Dieses Pro- Eingangsklemmen 91 des binären Addierwerks 594 dukt erscheint serienweise nach Dezimalziffern, be- (Fig. 16B), die fünfte Vielfache 2615 den Eingangsginnend mit der niedrigsten oder ersten Ziffern- 65 klemmen 91 des binären Addierwerks 595 (Fig. 16A) position des Produktes. und die erste Vielfache 523 den Eingangsklemmen 91 Nachstehend sieht man, daß das erste Zwischen- des binär-dezimalen Addierwerks 46 zugeleitet. Die produkt 1. PP (s. Fig. 15E) den Eingangsklemmen 91 vierte Vielfache 2092 stellt das erste Zwischen-

produkt l.PP dar, die fünfte Vielfache 2615 das zweite Zwischenprodukt 2. PP und die erste Vielfache 523 das dritte Zwischenprodukt 3. PP.

Man sieht also, daß die erste Dezimalziffer der vierten Vielfachen, die den Eingangsklemmen 91 des Addierwerks 594 aufgeprägt wird, einen Zeitabschnitt verzögert wird, bevor sie die Ausgangsklemmen 102 erreicht. Zu dieser Zeit hat die erste Dezimalziffer der fünften Vielfachen das Addierwerk 595 durchlaufen und steht an den Eingangsklemmen 90 des Addierwerks 594, und die erste Dezimalziffer der ersten Vielfachen hat das Addierwerk 596 durchlaufen und steht an den Eingangsklemmen 90 des Addierwerks 595. Im nächsten Zeitabschnitt erscheint also die Summe der zweiten Ziffer des ersten Zwischenproduktes (den Klemmen 91 bzw. 90 des Addierwerks 594 zugeführt) an den Ausgangsklemmen 102 des Addierwerks 594. Diese Summe stellt die zweite Ziffer des Produkts dar. In dieser gleichen Zeit erscheint die zweite Ziffer des zweiten Zwischenproduktes und die erste Ziffer des dritten Zwischenproduktes (den Eingangsklemmen 91 bzw.

90 des Addierwerks 595 zugeführt) an dessen Ausgangsklemmen 102 und wird im nächsten Zeitabschnitt den Klemmen 90 des Addierwerks 594 zugeführt. Es ist nun klar, daß das zweite Zwischenprodukt gegenüber dem ersten um einen Zeitabschnitt verzögert ist und daß das dritte Zwischenprodukt gegenüber dem zweiten einen Zeitabschnitt verzögert ist und daß diese Verzögerung wirksam das zweite Zwischenprodukt gegenüber dem ersten eine Ziffernposition nach links verschiebt und das dritte Zwischenprodukt gegenüber dem zweiten eine Ziffernposition nach links verschiebt.

Fig. 15 E ist eine graphische Darstellung der Wirkungsweise der Multiplizierschaltung, um die Multiplikation des Multiplikanden 523 mit dem Multiplikator 154 zu bewirken. Das dritte Zwischenprodukt 523 wird den Eingangsklemmen 91 des Addierwerks 596, das zweite Zwischenprodukt 2615 den Eingangsklemmen 91 des Addierwerks 595 und das erste Zwischenprodukt 2092 den Eingangsklemmen

91 des Addierwerks 594 zugeleitet. Die Einerstellenziffer oder die Ziffer in der ersten Ziffernposition jedes dieser Zwischenprodukte wird den entsprechenden Klemmen im fünften Zeitabschnitt zugeführt. Die Ziffer jeder der nächsthöheren Ziffernpositionen jedes Zwischenproduktes wird im nächstfolgenden Zeitabschnitt angelegt. Daher werden also im fünften Zeitabschnitt die 3 der ersten Vielfachen, die 5 dei fünften Vielfachen und die 2 in der ersten Ziffernposition der vierten Vielfachen den entsprechenden Klemmen 91 und im siebten Zeitabschnitt die 5 der ersten Vielfachen, die 6 der fünften Vielfachen und die 0 der vierten Vielfachen ähnlich zugeleitet.

Es versteht sich, daß jede Dezimalziffer von Fig. 16 D in binär-dezimaler Form im Multiplizierkreis von Fig. 16 A und 16 B dargestellt ist. Im fünften Zeitabschnitt werden die 0 und die 3 an den Klemmen 90 und 91 des Addierwerks 596 darin addiert und erscheinen an den Klemmen 102 des Addierwerks 596 und den Klemmen 90 des Addierwerks 595 im sechsten Zeitabschnitt. Ebenso werden die an den Klemmen 90 bzw. 91 des Addierwerks 595 erscheinenden Ziffern 0 und 5 darin im fünften Zeitabschnitt addiert, so daß eine 5 an den Ausgangsklemmen 102 des Addierwerks 595 und den Eingangsklemmen 90 des Addierwerks 594 im sechsten Zeitabschnitt erscheint. Ebenso werden im fünften Zeitabschnitt die 0 und die 2 an den Klemmen 90 bzw. 91 des Addierwerks 594 darin addiert, und daher erscheint eine 2 an den Produktausgangsklemmen 102 im sechsten Zeitabschnitt. Diese 2 steht in der ersten Ziffernposition des Produkts.

Im sechsten Zeitabschnitt werden die 0 und die 2 an den Klemmen 90 bzw. 91 des Addierwerks 596

ίο darin addiert und bewirken das Erscheinen einer 2 an den Ausgangsklemmen 102 des Addierwerks 596 und den Eingangsklemmen 90 des Addierwerks 595 im siebten Zeitabschnitt. Die 3 und die 1 an den Klemmen 90 bzw. 91 des Addierwerks 595 werden darin addiert und bewirken das Erscheinen einer 4 an den Ausgangsklemmen 102 des Addierwerks 595 und den Eingangsklemmen 90 des Addierwerks 594 im siebten Zeitabschnitt. Die 5 und die 9 an den Klemmen 90 bzw. 91 des Addierwerks 594 werden darin addiert und lassen die 4 in der zweiten Ziffernposition des Produkts an den Produktausgangsklemmen 102 im siebten Zeitabschnitt und einen Übertrag 1 an den Klemmen 91 des Addierwerks 594 im siebten Zeitabschnitt erscheinen.

Während des siebten Zeitabschnitts werden die 0 und die 5 an den Klemmen 90 bzw. 91 des Addierwerks 596 darin addiert, und daher erscheint eine 5 an den Klemmen 102 des Addierwerks 596 und den Klemmen 90 des Addierwerks 595 im achten Zeitabschnitt. Die 2 und die 6 an den Klemmen 90 und 91 des Addierwerks 595 werden darin addiert und bewirken das Erscheinen einer 8 an den Klemmen 102 des Addierwerks 595 und den Klemmen 90 des Addierwerks 594 im achten Zeitabschnitt. Die 4 an den Klemmen 90 und die 0 und der Übertrag 1 an den Klemmen 91 des Addierwerks 594 werden dort addiert, und es erscheint eine 5 in der dritten Ziffernposition des Produkts an den Produktausgangsklemmen 102 im achten Zeitabschnitt.

Während des achten Zeitabschnitts erscheint eine 0 an den Klemmen 91 des Addierwerks 596, da die dritte Ziffer der ersten Vielfachen des Multiplikanden dieses im siebten Zeitabschnitt durchlaufen hat. Die 5 und die 2 an den Klemmen 90 bzw. 91 des Addierwerks 595 werden darin addiert, und es erscheint eine 7 an den Klemmen 102 des Addierwerks 595 und den Klemmen 90 des Addierwerks 594 im neunten Zeitabschnitt. Die 8 und die 2 an den Klemmen 90 bzw. 91 des Addierwerks 594 werden addiert und ergeben eine 0 an den Produktausgangsklemmen 102 im neunten Zeitabschnitt und einen Übertrag 1 an den Klemmen 91 des Addierwerks 594 im neunten Zeitabschnitt.

Während des neunten Zeitabschnitts werden die 7 an den Klemmen 90 des Addierwerks 594 und die 0 und der Übertrag 1 an dessen Klemmen 91 addiert und ergeben eine 8 an den Produktausgangsklemmen 102 des Addierwerks 594 im zehnten Zeitabschnitt. Jetzt ist die Multiplikationsaufgabe gelöst, und das Produkt 80542 ist an den Produktausgangsklemmen 102 (Fig. 16B) serienweise nach Dezimalziffern und parallel nach binären Bits gebildet worden.

Gemäß der graphischen Darstellung von Fig. 16 D wird jede der Ziffern des ersten Zwischenproduktes um einen Zeitabschnitt verzögert, bevor sie an den Produktausgangsklemmen 102 ankommt, jede der Ziffern des zweiten Zwischenproduktes wird um zwei Zeitabschnitte verzögert, bevor sie die Produktaus-

gangsklemmen erreicht, und jede der Ziffern des ersten Zwischenproduktes wird um drei Zeitabschnitte verzögert, bevor sie an den Produktausgangsklemmen 102 ankommt. Wie man sieht, ist die Verzögerung, die durch die in dem Addierwerk 594 verwendeten Verzögerungskreise bewirkt wird, für die Lösung einer Multiplikationsaufgabe nicht nötig. Diese Verzögerungskreise können verwendet werden oder auch nicht, und sie werden hier benutzt, um eine Formung

Infolge der Verbindung der Eingangsklemmen 600 mit den Eingangsklemmen 90 und 91 des Addierwerks 601 wird der Eingang der Multiplikandeingangsklemme zu sich selbst addiert. Der Ausgang des 5 Addierwerks 601 auf den Leitungen 604 ist gegenüber den Eingangsklemmen 600 um einen Zeitabschnitt verzögert und stellt die zweite Vielfache 2 M des Eingangs dar. Der Ausgang des Addierwerks 601 ist außerdem an die Eingangsklemmen 90 und

der das Produkt darstellenden Ausgangsimpulse zu io 91 des Addierwerks 605 angeschlossen. Daher wird bewirken. die zweite Vielfache zu sich selbst addiert, um die

Eine andere Ausführungsform der Erfindung, die vierte Vielfache 4M auf den Leitungen 606 zu ereine Multiplizierschaltung zeigt, erhält man durch geben. Diese vierte Vielfache ist gegenüber den EinAnordnung von Fig. 17 A, 17 B und 17 C gemäß gangen an Klemme 600 um zwei Zeitabschnitte ver-Fig. 17 D. Diese Multiplizierschaltung ist ebenfalls 15 zögert.

insofern vom parallelen Typ, als alle eine Dezimal- Der Ausgang des Addierwerks 605 ist außerdem

ziffer des Multiplikanden darstellenden Bits gleich- mit den Eingangsklemmen 90 und 91 des Addierzeitig zugeführt werden und alle jede Ziffer des Pro- werks 608 (Fig. 17 A) verbunden. Daher wird die duktes darstellenden Bits gleichzeitig erscheinen. Die vierte Vielfache zu sich selbst im Addierwerk 608 Schaltung ist insofern serienförmig, als in jedem ge- 20 addiert, um die achte Vielfache 8 M auf den Leigebenen Zeitabschnitt jeweils nur eine Ziffer des tungen 609 zu bilden.

Multiplikanden zugeführt wird und als in jedem Zeit- Die sechzehn Zweieingang-UND-Kreise 610 a bis

abschnitt jeweils nur eine Ziffer des Produktes er- 625 a (Fig. 17A) sind für die Ziffernposition DP 1 scheint. des Multiplikators vorgesehen. DieUND-Kreise610a

Es werden binär-dezimale Addierwerke verwendet, 25 bis 613 a sind für das 1-Bit vorgesehen, die UND-um eine Vielfache des Multiplikanden entsprechend Kreise 614 a bis 617 a für das 2-Bit, die UND-Kreise dem Dezimalwert jedes im binär-dezimalen System 618 a bis 621a für das 4-Bit und die UND-Kreise verwendeten Bits zu bilden. Das heißt, es werden die 622 a bis 625 a für das 8-Bit.

erste, die zweite, die vierte und die achte Vielfache Die 1-Bit-Klemme 626-1 der Multiplikatorein-

des Multiplikanden gebildet. Die Multiplikatorziffer 30 gangsklemmen für Ziffernposition DPI ist an den jeder Ziffernposition wird verwendet, um die Viel- rechten Eingang jedes der UND-Kreise 610 a bis fache des Multiplikanden auszuwählen, deren Dezi- 613 a angeschlossen. Die 2-Bit-Klemme 626-2 ist mit malwert den Bits in der betreffenden Ziffernposition dem rechten Eingang jedes der UND-Kreise 614 a des Multiplikators entspricht. Das heißt also, daß, bis 617 a verbunden, die 4-Bit-Klemme 626-4 mit wenn z.B. die Ziffer in der ersten Stelle des Multi- 35 dem rechten Eingang jedes der UND-Kreise 618a plikators eine 5 ist, die erste und die vierte Vielfache bis 621a und die 8-Bit-Klemme 626-8 mit dem des Multiplikanden ausgewählt werden, weil die 1- rechten Eingang jedes der UND-Kreise 622 a bis und 4-Bits zur Darstellung der Multiplikatorziffer 5 625 a.

dienen. Die verschiedenen Vielfachen des Multipli- Die über Leitungen 603 übertragenen Ausgänge

kanden, die durch die Multiplikatorziffer jeder 40 der Verzögerungskreise DC 602 (Fig. 17 A) sind an Ziffernposition ausgewählt werden, werden dann ad- die linken Eingänge der UND-Kreise 610 a bis 613 a diert, um das der betreffenden Ziffernposition ent- angeschlossen. Die das 1-Bit übertragende Leitung sprechende Zwischenprodukt zu bilden. Im oben- ist mit dem linken Eingang des UND-Kreises610a erwähnten Beispiel werden die erste und die vierte verbunden, die das 2-Bit übertragende Leitung mit Vielfache addiert und ergeben das erste Zwischen- 45 dem linken Eingang des UND-Kreises 611 α, die das produkt. 4-Bit übertragende Leitung mit dem linken Eingang

Durch Addition dieser Zwischenprodukte erhält man das Produkt, das an der Produktausgangsklemme erscheint, und zwar serienweise nach Dezimalziffern und parallel nach binären Bits.

Gemäß Fig. 17 A, 17 B und 17 C wird der Multiplikand den Multiplikandeingangsklemmen 600 (Fig. 17A) zugeführt. Diese Klemmen sind an die Eingangsklemmen 90 und 91 des binär-dezimalen

des UND-Kreises 612 a und die das 8-Bit übertragende Leitung mit dem linken Eingang des UND Kreises 613 a. Die Leitungen 603 (Fig. 17A) enden 50 in einer Klammer über den UND-Kreisen 610 α bis 613 a. Die getrennten Anschlüsse an die linken Eingänge der UND-Kreise 610 a bis 613 a sind innerhalb der Klammer gezeigt, und zwar ist der numerische Wert des darüber übertragenen Bits rechts von der

Addierwerks 601 angeschlossen. Eine (4) direkt über 55 Leitung angegeben. Zum Beispiel erscheint eine 4

dieser Verbindungsleitung zeigt an, daß sie vier Lei- rechts vom linken Eingang des UND-Kreises 612 a.

tungen, je eine für jedes binäre Bit, darstellt. Eine Diese 4 zeigt an, daß das 4-Bit zum linken Eingang

(4) rechts von einer senkrechten Leitung zeigt an, des UND-Kreises 612 a übertragen wird. Ähnlich

daß vier ähnliche Leitungen vorhanden sind. Die sind die die zweite Vielfache IM des Multiplikanden

Multiplikandeingangsklemmen 600 sind jede an eine 60 übertragenden Leitungen 604 (Fig. 17A) an die

Eingangsklemme eines der vier Verzögerungskreise linken Eingänge der UND-Kreise 614 a bis 617 a an-

DC602 angeschlossen. Die Ausgänge der Verzöge- geschlossen, die die vierte Vielfache 4M übertragen-

rungskreise DC 602 bilden daher die erste Viel- den Leitungen 606 an die linken Eingänge der UND-

fache M des Eingangs an den Multiplikandeingangs- Kreise 618 a bis 621a und die die achte Vielfache

klemmen 600 mit einer Verzögerung von einem Zeit- 65 8 M übertragenden Leitungen 609 an die linken Ein-

abschnitt gegenüber den Klemmen 600, wie die gänge der UND-Kreise 622 a bis 625 a.

Bezeichnung 1Γ in dem Rechteck an den Leitungen Die Ausgänge der UND-Kreise 610 a bis 613 a

603 zeigt. sind mit den Eingangsklemmen 91 des Addierwerks

628 und die Ausgänge der UND-Kreise 614 a bis 617« mit den Eingangsklemmen 90 des Addierwerks

628 verbunden. Die Ausgänge des Addierwerks 628 sind an die Eingangsklemmen 91 des Addierwerks

629 und die Ausgänge der UND-Kreise 618 a bis 621 α an dessen Eingangsklemmen 90 angeschlossen. Man sieht also, daß die Eingänge zu den Klemmen

90 und 91 des Addierwerks 628 gegenüber der Multiplikandeingangsklemme 600 um einen Zeitabschnitt verzögert sind, da keine Verzögerung in den UND-Kreisen erfolgt und die erste und die zweite Vielfache, die die Eingänge bilden, je um einen Zeitabschnitt verzögert sind. Es erfolgt nirgends eine Verzögerung als Ergebnis der Anlegung des Multiplikatoreingangs, da dieser Eingang ständig während der ganzen Multiplizieroperation zugeführt wird. Eine Verzögerung um einen Zeitabschnitt erfolgt in jedem Addierwerk. Der Eingang zu den Klemmen 91 des Addierwerks 629 wird daher um zwei Zeitabschnitte verzögert, da eine zusätzliche Verzögerung von einem Zeitabschnitt durch das Addierwerk 628 erfolgt. Die Eingänge zu den Klemmen 90 des Addierwerks 629 sind ebenfalls um zwei Zeitabschnitte verzögert, da sie von der vierten Vielfachen 4 M gebildet werden, die ebenfalls um zwei Zeitabschnitte verzögert wird. Der um drei Zeitabschnitte verzögerte Ausgang des Addierwerks 629 wird zu den Eingangsklemmen 91 des Addierwerks 630 übertragen. Der Ausgang der UND-Kreise 622 α bis 625 ω infolge einer Übertragung der achten Vielfachen 8 M durch sie hindurch ist um drei Zeitabschnitte verzögert und wird zu den Eingangsklemmen 90 des Addierwerks

630 übertragen. Dessen Ausgang ist daher um vier Zeitabschnitte verzögert. Dieser Ausgang wird zu den Eingangsklemmen 91 des Addierwerks 631 übertragen und erscheint an dessen Ausgang, der mit der Produktausgangsklemme 632 verbunden ist, mit einer Verzögerung von fünf Zeitabschnitten gegenüber den Multiplikandeingangsklemmen 600. Die erste Ziffer des Produktes, d. h. seine Ziffernposition DP 1, erscheint also an der Produktausgangsklemme fünf Zeitabschnitte nach Anlegung der ersten Ziffer des Multiplikanden an die Multiplikandeingangsklemme 600.

Das erste Zwischenprodukt 1. PP erscheint serienweise nach Dezimalziffern an den Eingangsklemmen

91 des Addierwerks 631.

Die sechzehn UND-Kreise 635« bis 650 a (Fig. 17B) sind für die zweite Ziffernposition DP 2 des Multiplikators vorgesehen. Diese UND-Kreise sind ähnlich geschaltet wie die UND-Kreise 610 a bis 625 a, und zwar sprechen die UND-Kreise 635 a bis 639 a auf die erste Vielfache des Multiplikanden und das 1-Bit des Multiplikators an, die UND-Kreise 639 a bis 642 a auf die zweite Vielfache des Multiplikanden und das 2-Bit des Multiplikators, die UND-Kreise 643 α bis 646 a auf die vierte Vielfache des Multiplikanden und das 4-Bit des Multiplikators und die UND-Kreise 647 a bis 650 a auf die achte Vielfache des Multiplikanden und das 8-Bit des Multiplikators.

Die Addierwerke 653 bis 656 (Fig. 17B) sind ähnlich geschaltet wie die Addierwerke 628 bis 631. Daher wird das zweite Zwischenprodukt 2.PP den Eingangsklemmen 91 des Addierwerks 656 zügeleitet, und die Dezimalziffer der ersten Ziffernposition DPI des zweiten Zwischenproduktes erscheint am Ausgang des Addierwerks 656 mit einer Verzögerung von fünf Zeitabschnitten gegenüber der Multiplikandeingangsklemme 600.

Die UND-Kreise 660 a bis 675 a (Fig. 17C) sind für die dritte Ziffernposition des Multiplikators vorgesehen. Sie sind ähnlich geschaltet wie die UND-Kreise 6IO0 bis 625a (Fig. 17A) und 625a bis 650a (Fig. 17B). Die UND-Kreise 660 α bis 663 a dienen der ersten Vielfachen des Multiplikanden und dem 1-Bit der dritten Ziffernposition des Multiplikators an Klemme 676-1 (Fig. 17C), die UND-Kreise 664 a bis 667 a der zweiten Vielfachen des Multiplikanden und dem 2-Bit des Multiplikators an Klemme 676-2, die UND-Kreise 668 α bis 671 α der vierten Vielfachen des Multiplikanden und dem 4-Bit des Multiplikators an Klemme 676-4 und die UND-Kreise 672 a bis 675 a der achten Vielfachen des Multiplikanden und dem 8-Bit des Multiplikators an der Klemme 676-8.

Die Addierwerke 678 bis 681 (Fig. 17C) sind ähnlich geschaltet wie die Addierwerke 628 bis 631 (Fig. 17A) und 653 bis 656 (Fig. 17B). Die Ziffer der ersten Stelle des dritten Zwischenproduktes 3. PP wird den Eingangsklemmen 91 des Addierwerks 681 vier Zeitabschnitte nach Anlegung der Ziffer der ersten Stelle des Multiplikanden an die Multiplikandeingangsklemme 600 zugeleitet. Die Ziffer in der ersten Stelle DP 1 des dritten Zwischenproduktes erscheint daher am Ausgang des Addierwerks 681 mit einer Verzögerung von fünf Zeitabschnitten gegenüber der Klemme 600. Dieser Ausgang des Addierwerks 681 ist an die Eingangsklemme 91 des Addierwerks 565 (Fig. 17B) angeschlossen. Daher erscheinen fünf Zeitabschnitte nach Anlegung der ersten Ziffernposition des Multiplikanden an die Multiplikandeingangsklemme 600 die Ziffer der ersten Stelle des dritten Zwischenproduktes und die Ziffer der zweiten Stelle des zweiten Zwischenproduktes an den Eingangsklemmen des Addierwerks 656. Die Summe des zweiten und des dritten Zwischenproduktes erscheint also am Ausgang des Addierwerks 656 (Fig. 17B) vom sechsten Zeitabschnitt an.

Während des sechsten Zeitabschnitts wird daher die die Summe des zweiten und des dritten Zwischenproduktes darstellende Ziffer den Eingangsklemmen 90 des Addierwerks 631 (Fig. 17A) zugeleitet.

Gleichzeitig erscheint im sechsten Zeitabschnitt die Ziffer der dritten Stelle des ersten Zwischenproduktes an den Eingangsklemmen 91 des Addierwerks 631. Daher werden im sechsten Zeitabschnitt die Ziffern der Ziffernpositionen DP 1,DP 2 und DP 3 des dritten, des zweiten bzw. des ersten Zwischenproduktes im Addierwerk 631 addiert. Während des siebten Zeitabschnitts erscheint also die Summe dieser Ziffern an der Produktausgangsklemme 632 und bildet die Ziffer der dritten Stelle des Produktes.

Die Wirkungsweise der Multiplizierschaltung von Fig. 17 A bis 17 C wird kurz in Verbindung mit der Aufgabe 523 · 154 beschrieben, wobei 523 der Multiplikand ist. Der Multiplikand 523 wird den Multiplikandeingangsklemmen 600 in binär-dezimaler Form serienweise nach Dezimalziffern zugeleitet. Daher wird im ersten Zeitabschnitt die 3 (0011) angelegt, im zweiten Zeitabschnitt die 2 (0010) und im dritten Zeitabschnitt die 5 (0101). Im zweiten Zeitabschnitt beginnen die erste und die zweite Vielfache von 523 auf den Leitungen 603 bzw. 604 zu erscheinen, und im dritten und vierten Zeitabschnitt beginnen die vierte und die achte Vielfache auf den Leitungen 606 bzw. 609 zu erscheinen. Der Multiplikator 154 wird

209 50&173

in binär-dezimaler Form den Multiplikatoreingangsklemmen während der ganzen Multiplizieroperation zugeführt. Die Ziffer 4 in der ersten Stelle DPI des Multiplikators wird also den Klemmen 626 (Fig. 17 A) zugeleitet, die Ziffer 5 in der zweiten Stelle DP 2 des Multiplikators den Klemmen 651 (Fig. 17B) und die Ziffer 1 in der dritten Stelle DP 3 des Multiplikators den Klemmen 676 (Fig. 17C). Daher sind die Klemmen 626-2 (Fig. 17A), 651-1 und 651-4 (Fig. 17B) und 676-1 (Fig. 17C) während der ganzen Multiplizieroperation HOCH.

Gemäß der vorstehenden Beschreibung werden die erste, die zweite, die vierte und die achte Vielfache M, 2M, 4M bzw. 8M den für jede Ziffernposition des Multiplikators vorgesehenen UND-Kreisen gleichzeitig zugeleitet. Diese Vielfachen werden in die Addierwerke der betreffenden Ziffernpositionen des Multiplikators in Übereinstimmung mit dem Wert des betreffenden Multiplikators eingeführt. Daher wird die Übertragung durch eine gegebene Gruppe von vier UND-Kreisen nur gestattet, wenn deren rechte Eingangsklemmen HOCH sind oder wenn das entsprechende binäre Bit im Multiplikator vorhanden ist. Zum Beispiel lassen die UND-Kreise 610 a bis 613 a von Fig. 17 A die erste Vielfache des Multiplikanden durch, wenn ein 1-Bit in der ersten Ziffernposition DP 1 des Multiplikators enthalten oder die Multiplikatoreingangsklemme 626-1 HOCH ist. Da alle Multiplikatorziffern ständig angelegt werden, beachte man, daß die Auswahl der entsprechenden Vielfachen eines Multiplikanden durch jede Ziffernposition des Multiplikators gleichzeitig bewirkt wird. Die Ziffern in den unteren Ziffernpositionen des Produktes werden also verfügbar, bevor die Bildung aller Vielfachen des Multiplikanden beendet ist.

Die erste Vielfache des Multiplikanden ist 523, die zweite 1046, die vierte 2092 und die achte 4184. Diese Vielfachen erscheinen auf den Leitungen 603, 604, 606 bzw. 609 in binär-dezimaler Form serienweise nach Dezimalziffem, beginnend mit der Ziffer von DPI, und sind gegenüber der Multiplikandeingangsklemme 600 um einen, einen, zwei bzw. drei Zeitabschnitte verzögert. Zur Vereinfachung der Erklärung der verschiedenen Ziffern dieser Vielfachen werden die resultierenden Zwischenprodukte und die Produkte in ihrer Dezimalform erwähnt. Diese Vielfachen, die gebildeten Zwischenprodukte, die Summe des zweiten und des dritten Zwischenproduktes und das Produkt sind in Dezimalform niedergeschrieben und stehen in den Rechtecken an bestimmten Leitungen der Schaltung, um das Verständnis der Operation zu erleichtern.

Die UND-Kreise 618 α bis 621a empfangen die vierte Vielfache 2092, weil die an die rechten Eingänge dieser UND-Kreise angeschlossene Multiplikatoreingangsklemme 626-4 während der ganzen Multiplizieroperation HOCH ist. Daher wird die 2092 den Eingangsklemmen 90 des Addierwerks 629 (Fig. 17A) zugeführt, beginnend mit der 2 in Stelle DPI. Da nur die Klemme 626-4 der Multiplikatoreingangsklemmen von DPI HOCH ist, stellt diese 2092 das erste Zwischenprodukt dar. Es durchläuft das Addierwerk 629 und wird den Eingangsklemmen 91 des Addierwerks 630 zugeleitet, durchläuft dieses und geht zu den Eingangsklemmen 91 des Addierwerks 631. Gemäß der vorstehenden Erklärung wird die 2 oder Ziffernposition DPI durch das Addierwerk geleitet und erscheint an der Produktausgangsklemme 632 (Fig. 17A) mit einer Verzögerung von fünf Zeitabschnitten gegenüber Klemme 600.

Als nächste wird die 9 des ersten Zwischenproduktes den Eingangsklemmen 91 des Addierwerks 631 zugeführt. Diese 9 muß jedoch zu der Ziffer in der ersten Ziffernposition des ersten Zwischenproduktes addiert werden. Die Multiplikatoreingangsklemmen 651-1 und 651-4 (Fig. 17B) sind beide HOCH. Das bedeutet, daß die erste Vielfache des Multiplikanden

ίο durch die UND-Kreise 635 a bis 638 a übertragen wird, so daß die Zahl 523 an den Eingangsklemmen 91 des Addierwerks 653 (Fig. 17B) erscheint. Außerdem wird die vierte Vielfache des Multiplikanden durch die UND-Kreise 643 bis 646a (Fig. 17B) übertragen, so daß die vierte Vielfache 2092 den Eingangsklemmen 90 des Addierwerks 654 in demselben Zeitabschnitt zugeführt wird, in dem die 523 vom Addierwerk 653 den Eingangsklemmen 91 des Addierwerks 654 zugeleitet wird. Die Summe der ersten und der vierten Vielfachen oder die fünfte Vielfache 2615 erscheint also an den Ausgangsklemmen des Addierwerks 654 und wird den Eingangsklemmen 91 des Addierwerks 655 zugeführt.

Dieses zweite Zwischenprodukt 2615 (2. PP) wird den Eingangsklemmen 91 des Addierwerks 656 (Fig. 17B) zugeführt und durch dieses zu den Eingangsklemmen 90 des Addierwerks 631 (Fig. 17 A) übertragen, so daß seine erste Ziffer 5 dem Addierwerk 631 gleichzeitig mit der 9 des ersten Zwischenproduktes zugeführt wird. Die zweite Ziffer des Produktes steht also an der Produktausgangsklemme 623 mit einer Verzögerung von sechs Zeitabschnitten gegenüber der Eingangsklemme 600. Diese Ziffer ist eine 4. Eine 1 wird zur nächsten Ziffernposition übertragen, wie bei der Arbeitsweise des binär-dezimalen Addierwerks erklärt.

Die Multiplikatoreingangsklemme 676-1 ist als einzige Klemme 676 HOCH. Daher kann die erste Vielfache des Multiplikanden durch die Addierwerke 660 a bis 663 a (Fig. 17C) übertragen werden, so daß die 523 den Eingangsklemmen 91 des Addierwerks 678 zugeführt wird, und zwar ist die 3 in bezug auf die Multiplikandeingangsklemme 600 um einen Zeitabschnitt verzögert. Diese Zahl 523, das dritte Zwischenprodukt 3. PP, wird durch die Addierwerke 678, 679, 680 und 681 (Fig. 17C) geleitet und den Eingangsklemmen 90 des Addierwerks 656 (Fig. 17B) mit einer Verzögerung von fünf Zeitabschnitten gegenüber der Klemme 600 zugeführt. Die Ziffer der Stelle DPI wird also der Eingangsklemme 90 des Addierwerks 656 gleichzeitig mit der Anlegung der Ziffer in der zweiten Ziffernposition des zweiten Zwischenproduktes an dessen Eingangsklemme 91 zugeleitet. Es erscheinen also die 1 des zweiten Zwischenproduktes und die 3 des dritten Zwischenproduktes gleichzeitig an den Eingangsklemmen des Addierwerks 656. Diese 4 wird zu den Eingangsklemmen 90 des Addierwerks 631 (Fig. 17A) übertragen und dort zu dem Übertrag aus der vorigen Ziffernposition addiert und ergibt die Ziffer 5 der dritten Stelle an den Produktausgangsklemmen 632. Im nächsten Zeitabschnitt wird die nächste Ziffer (8), die die Summe des zweiten und des dritten Zwischenproduktes darstellt, den Eingangsklemmen 90 des Addierwerks 631 zugeführt, wo sie zu der Ziffer 2 der vierten Stelle des ersten Zwischenproduktes addiert wird und die Produktziffer 0 in der vierten Ziffernposition an der Produktausgangsklemme 632 und einen Übertrag 1

zur nächsten Ziffernposition ergibt, im nächsten Zeitabschnitt wird die Ziffer 7 in der vierten Ziffernposition der Summe des zweiten und des dritten Zwischenproduktes den Eingangsklemmen 90 des Addierwerks 631 zugeleitet und dort zu dem Übertrag 1 aus der vorigen Stelle addiert, um die Ziffer 8 in der fünften Ziffernposition des Produktes an der Produktausgangsklemme 632 zu ergeben. Damit ist die Multiplikationsaufgabe beendet.

Um das Produkt eines Multiplikanden und eines Multiplikators zu bilden, werden ausgewählte Vielfache des Multiplikanden gebildet, daraus werden Zwischenprodukte erlangt und gleichzeitig das Produkt gebildet. Jedes Zwischenprodukt wird zu dem nächstniedrigen Zwischenprodukt addiert und deren Summe zu dem nächstniedrigen Zwischenprodukt addiert, bis die Summe aller Zwischenprodukte gebildet worden ist. Diese Summierung von Zwischenprodukten wird gleichzeitig mit Bildung der Ziffer in der ersten Ziffernposition des Produktes eingeleitet.

Die in Fig. 18 gezeigte Multiplizierschaltung ist vom serienweise arbeitenden Typ. Das bedeutet, daß die Multiplikandeingangsklemme 510 ein einziges Bit in jedem Zeitabschnitt empfängt und daß vier Zeitabschnitte für den Empfang einer Dezimalziffer erforderlich sind. Die Produktausgangsklemme 690 liefert ein einziges Bit in jedem Zeitabschnitt und braucht daher vier Zeitabschnitte für eine Dezimalziffer des Produktes.

Der binär-dezimal ausgedrückte Multiplikand wird serienweise nach Bits der Eingangsklemme 610 des serienweise arbeitenden Produktbilders 691 zugeleitet. Die Vielfachen 1 bis 9 dieses Eingangs erscheinen gleichzeitig an den Leitungen 511 bis 519 zwölf Zeitabschnitte nach Anlegung des Eingangs. Jede dieser Leitungen 511 bis 519 ist mit den einpoligen Ubersetzerschaltern 692, 693 und 694 verbunden, und zwar wird die Ziffer in der ersten Stelle DPI des Multiplikators parallel zu den Klemmen 570 des Schalters 692 geleitet, die Ziffer in der zweiten Stelle DP 2 des Multiplikators wird parallel den Klemmen 570 des Schalters 693 zugeleitet, und die Ziffer der dritten Stelle DP 3 des Multiplikators wird parallel den Eingangsklemmen 570 des Schalters 694 zugeführt. Diese Multiplikatorziffern werden also jedem der Schalter in binär-dezimaler Form während der ganzen Multiplizieroperation zugeleitet und bewirken die Auswahl derjenigen Vielfachen des Multiplikanden, die im Dezimalwert der betreffenden Multiplikatorziffer der betreffenden Ziffernposition entspricht, wie in Verbindung mit Fig. 14 beschrieben. Der Ausgang der Schalter 692, 693 und 694 ist an die Eingangsklemmen 488 der serienweise arbeitenden binär-dezimalen Addierwerke 695, 696 bzw. 697 angeschlossen. Da bei der Übertragung einer Vierfachen durch die Übersetzerschalter keine Verzögerung erfolgt, ist der Ausgang der Übersetzerschalter gegenüber der Multiplikandeingangsklemme 510 um zwölf Zeitabschnitte verzögert. Die Eingangsklemme 489 des Addierwerks 697 ist an den Ausgang des Addierwerks der nächsthöheren Ziffernposition (nicht gezeigt) angeschlossen.

Die Ausgangsklemme 492 des Addierwerks 697 ist über in Reihe geschaltete Verzögerungskreise DC 698 und DC 699 mit der Eingangsklemme 498 des Addierwerks 696 verbunden. Jedes der Addierwerke 695, 696 und 697 bewirkt eine Verzögerung von zwei Zeitabschnitten. Daher erscheint der erste Eingang an Klemme 488 des Addierwerks 697 an der Ausgangsklemme 492 des Addierwerks mit einer Verzögerung von vierzehn Zeitabschnitten gegenüber dem ersten Eingang an der Multiplikandeingangsklemme 510. Beim Durchgang durch die Verzögerungskreise DC 688 und DC 689 entsteht eine weitere Verzögerung von zwei Zeitabschnitten, so daß der erste Eingang an der Eingangsklemme 489 des Addierwerks 696 gegenüber der Eingangsklemme 510 um

ίο sechzehn Zeitabschnitte verzögert ist.

Der Ausgang des Addierwerks 696 ist über in Reihe liegende Verzögerungskreise DC 700 und DC 701 an die Eingangsklemme 489 des Addierwerks 695 angeschlossen. Der erste Eingang an der Klemme 488

des Addierwerks 695 ist gegenüber dem ersten Eingang an der Multiplikandeingangsklemme 510 um zwölf Zeitabschnitte verzögert. Der erste Eingang an der Eingangsklemme 489 des Addierwerks 695 ist daher gegenüber Klemme 510 um weitere vier oder insgesamt sechzehn Zeitabschnitte verzögert.

Der Ausgang des Addierwerks 695 ist über in Reihe liegende Verzögerungskreise DC 702 und DC 703 mit der Produktausgangsklemme 690 verbunden. Der erste Eingang an Klemme 488 des Addierwerks 695 ist gegenüber dem ersten Eingang an der Multiplikandeingangsklemme 510 um zwölf Zeitabschnitte verzögert. Der erste Produktausgang an der Produktausgangsklemme 690 ist daher gegenüber Klemme 510 um weitere vier oder insgesamt sechzehn Zeitabschnitte verzögert. Da vier Zeitabschnitte erforderlich sind, um die binär-dezimalen Darstellungen für eine Dezimalziffer zu bilden, kommen der Eingang an Klemme 489 des Addierwerks 695 und der Eingang an Klemme 488, der die zweite durch den Schalter 692 übertragene Dezimalziffer darstellt, gleichzeitig im Addierwerk 695 an und werden darin addiert, um einen Ausgang an der Produktausgangsklemme zu ergeben, der die Dezimalziffer in der Ziffernposition DP 2 des Produktes darstellt.

Die Wirkungsweise der Multiplizierschaltung von Fig. 18 wird unter Bezugnahme auf die Multiplikation des Multiplikanden 523 mit dem Multiplikator 154 beschrieben. Der Multiplikand 523 wird serienweise der Multiplikandeingangsklemme 510 als 0101, 0010, 0011, von rechts nach links gesehen, zugeführt, und zwar stellt 0011 die Ziffer 3 in der ersten Ziffernposition des Multiplikanden dar und wird serienweise während der ersten vier Zeitabschnitte zugeführt. Zwölf Zeitabschnitte nach Anlegung der ersten binären 1 an die Eingangsklemme 510 beginnen die neun Vielfachen M bis 9 M auf den Leitungen 511 bis 519 herauszukommen. Die erste, die vierte und die fünfte Vielfache 523, 2092 bzw. 2615 sind in Fig. 18 vermerkt, da sie in der tatsächlichen Lösung dieser Aufgabe verwendet werden.

Die Ziffer 4 in der ersten Stelle DPI des Multiplikators wird den Klemmen 570 des Übersetzerschalters 692 zugeführt, um die vierte Vielfache 2092 des Multiplikanden durch ihn hindurch zum Addierwerk 695 zu übertragen. Diese Vielfache erscheint tatsächlich serienweise am Ausgang des Schalters 692 im binär-dezimalen System, wie in Verbindung mit Fig. 14 erwähnt. Die vier ersten der Klemme 488 des Addierwerks 695 zugeführten binären Bits werden durch dieses Addierwerk hindurchgeleitet, bevor seiner Eingangsklemme 489 ein Eingang zugeführt wird. Dadurch werden die ersten vier binären Bits 0010 oder die 2 des Produkts gebildet.

Die Ziffer 5 (0101) in der zweiten Stelle DP 2 des Multiplikators wird den Eingangsklemmen S70 des Übersetzerschalters 693 zugeleitet. Infolgedessen erscheint die fünfte Vielfache 2615 des Multiplikanden serienweise an der Eingangsklemme 488 des Addierwerks 696. Die erste Dezimalziffer 5 (0101) dieser fünften Vielfachen erscheint an der Eingangsklemme 489 des Addierwerks 695 mit einer Verzögerung von sechzehn Zeitabschnitten gegenüber der Anlegung der 3 (0011) an die Multiplikandeingangsklemme 510. Die Ziffer 5 der ersten Ziffernstelle DP 1 des zweiten Zwischenprodukts (2615) erreicht also die Klemme 489 des Addierwerks 695 gleichzeitig mit der Ankunft der Ziffer 9 der zweiten Ziffernposition DP 2 des ersten Zwischenprodukts (2092) an der Klemme 488 des Addierwerks 695. Das zweite Zwischenprodukt wird daher gegenüber dem ersten eine Dezimalziffernposition nach links verschoben. Durch die Addition dieser 5 und 9 durch das Addierwerk 695 ergibt sich die Dezimalziffer 4 in der zweiten Stelle DP 2 des Produktes und ein Übertrag 1 zu der Ziffernposition DP 3.

Die Dezimalziffer 1 in der dritten Ziffernposition DF 3 des Multiplikators wird in binär-dezimaler Form den Eingangsklemmen 570 des Übersetzerschalters 694 zugeführt, um die Übertragung der ersten Vielfachen 523 des Multiplikanden durch ihn hindurch zu der Eingangsklemme 488 des Addierwerks 697 zu gestatten. Die Ziffer 3 des dritten Zwischenproduktes 523 erreicht also die Eingangsklemme 489 des Addierwerks 696 gleichzeitig mit der Ziffer 1 in der zweiten Ziffernposition DP 2 des zweiten Zwischenproduktes 2615. Die 3 und die 1 werden im Addierwerk 696 addiert und ergeben eine 4 an der Eingangsklemme 489 des Addierwerks 695 gleichzeitig mit der 0 des ersten Zwischenproduktes. Diese 4 wird also zu der 0 und dem Übertrag 1 addiert, und es ergibt sich die Ziffer 5 in der dritten Stelle DP3 des Produktes.

Ähnlich werden die übrigen Ziffern des dritten Zwischenproduktes 523 zu den übrigen Ziffern des zweiten Zwischenproduktes 2615 addiert, und ihre Summe wird in dem Addierwerk 695 zu der restlichen Ziffer des ersten Zwischenproduktes addiert, so daß die 0 und die 8 in der vierten bzw. der fünften Ziffernposition des Produktes entstehen. Das durch die Schaltung von Fig. 18 verwendete Multiplikationsschema ist ähnlich dem durch die Multipliziersohaltung von Fig. 16 A und 16 B verwendeten. Die Multiplizierschaltung von Fig. 16 A und 16 B arbeitet serienweise nach Dezimalziffern und parallel nach binären Bits, während die Schaltung von Fig. 18 serienweise nach binären Bits arbeitet und daher vier Zeitabschnitte für die Übertragung einer Dezimalziffer benötigt.

Fig. 19 A und 19 B bilden in der Anordnung nach Fig. 19 C eine serienweise arbeitende Multiplizierschaltung. Wie bei der Schaltung von Fig. 18 wird der Multiplikand serienweise nach binären Bits zugeleitet, und das Produkt wird in derselben Weise gebildet. Diese Multiplizierschaltung ähnelt der von Fig. 17 A bis 17 C insofern, als nur vier Vielfache des Multiplikanden verwendet werden, und in bezug auf die Schaltung der Addierwerke für die Bildung des Produktes durch die Addition dieser Vielfachen.

Gemäß Fig. 19 A und 19 B empfängt die Multiplikandeingangsklemme 705 (Fig. 19A) den Multiplikanden serienweise in binär-dezimaler Form. Die Klemme 705 ist an die Verzögerungskreise DC 706, DC 707, DC 708 und DC 709 (Fig. 19A) angeschlossen, die in Reihe geschaltet sind, so daß die erste Vielfache des Multiplikanden auf der mit der Ausgangsklemme des Verzögerungskreises DC 709 verbundenen Leitung 710 gebildet wird. Außerdem ist die Multiplikandeingangsklemme 705 an die Eingangsklemmen 488 und 489 des Addierwerks 711 angeschlossen, dessen Ausgang über die Verzögerungskreise DC 712 und DC 713 in Reihe geführt wird. Das Addierwerk 711 bewirkt eine Verzögerung von zwei Zeitabschnitten, und die Verzögerungskreise DC 712 und DC 713 (Fig. 19A) bewirken je eine Verzögerung von einem Zeitabschnitt.

Die zweite durch Addieren der ersten Vielfachen zu sich selbst im Addierwerk 711 gebildete Vielfache IM erscheint also auf der Leitung 714, die an den Ausgang des Verzögerungskreises DC 713 angeschlossen ist, vier Zeitabschnitte nach ihrer Anlegung an die Multiplikandeingangsklemme 705. Daher sind die erste und die zweite Vielfache jede vier Zeitabschnitte verzögert gegenüber dem Eingang an der Multiplikandeingangsklemme 705, wie aus der Bezeichnung 4 Γ in dem Rechteck an jeder der Leitung 710 und 714 ersichtlich ist. Der Ausgang des Verzögerungskreises DC 713 ist außerdem an die Eingangsklemmen 488 und 489 des Addierwerks 715 (Fig. 19A) angeschlossen, dessen Ausgang über die in Reihe geschalteten Verzögerungskreise DC 716 und DC 717 führt. Der Ausgang von DC 717 ist mit den Eingangsklemmen des Addierwerks 718 und mit der Leitung 719 verbunden. Daher erscheint die vierte Vielfache 4M auf der Leitung 719 mit einer Verzögerung von acht Zeitabschnitten gegenüber dem der Multiplikandeingangsklemme 715 aufgeprägten Eingang. Diese vierte Vielfache des Multiplikanden wird in dem Addierwerk 718 zu sich selbst addiert und durch die in Reihe liegenden Verzögerungskreise DC 720 und DC 721 zu der Leitung 722 übertragen. Daher erscheint die achte Vielfache 8 M auf der Leitung 722 (Fig. 19A) mit einer Verzögerung von zwölf Zeitabschnitten gegenüber dem Eingang an der Klemme 705.

Die Zweieingang-UND-Kreise 725 a bis 728 a (Fig. 19 A) sind für die erste Ziffernposition DP 1 des Multiplikators vorgesehen. Ihre linken Eingänge sind so geschaltet, daß sie die erste, zweite, vierte bzw. achte Vielfache des Multiplikanden empfangen. Ihre rechten Eingangsklemmen sind an die Multiplikatoreingangsklemmen 730-1, 730-2, 730-4 bzw. 730-8 (Fig. 19A) angeschlossen. Die Ziffer in der ersten Stelle des Multiplikators wird ständig während der Multiplizieroperation der Multiplikatoreingangsklemme 730 aufgeprägt. Die Ausgänge der UND-Kreise 725 a und 726 a sind an die Eingangsklemmen 488 bzw. 489 des Addierwerks 731 angeschlossen, dessen Ausgang über die in Reihe liegenden Verzögerungskreise DC 732 (Fig. 19A) und DC 733 führt. Die erste und die zweite Vielfache M und 2 M sind um vier Zeitabschnitte gegenüber der Multiplikandeingangsklemme 705 verzögert. Wenn daher diese Vielfachen dem Addierwerk 731 zugeleitet werden, kommen sie gleichzeitig an und werden darin addiert, um die dritte Vielfache des Multiplikanden an der Eingangsklemme 488 des Addierwerks 734 zu bilden, dessen Eingangsklemme 489 die vierte Vielfache 4M des Multiplikanden empfängt. Die Eingänge an den Klemmen 488 und 489 des Addier-

werks 734 (Fig. 19A) sind also gegenüber der Multiplikandeingangsklemme 705 um acht Zeitabschnitte verzögert. Der Ausgang des Addierwerks 734 ist über die in Reihe liegenden Verzögerungskreise 735 und DC 736 (Fig. 19A) geführt. Der Ausgang des Verzögerungskreises DC 736 (Fig. 19A) ist an die Eingangsklemme 488 des Addierwerks 737 angeschlossen. Der gegenüber der Eingangsklemme 705 um zwölf Zeitabschnitte verzögerte Ausgang des Verzögerungskreises DC 736 wird der Eingangsklemme 488 des Addierwerks 737 (Fig. 19A) zugeleitet. Die Eingangsklemme 489 des Addierwerks 737 empfängt die achte Vielfache 8 M des Multiplikanden. Der Ausgang des Addierwerks 737 ist über die Verzögerungskreise PC 738 und DC 739 (Fig. 19A) mit der Eingangsklemme 488 des Addierwerks 740 (Fig. 19A) verbunden. Dieser Eingang zum Addierwerk 740 ist also gegenüber der Multiplikandeingangsklemme 705 um sechzehn Zeitabschnitte verzögert.

Die rechten Eingänge der UND-Kreise 741«, 742«, 743a und 744a (Fig. 19B) sind an die Multiplikatoreingangsklemmen 745-1, 745-2, 745-4 bzw. 745-8 angeschlossen, welche in binär-dezimaler Form die Ziffer der zweiten Stelle DP 2 des Multiplikators empfangen. Der linke Eingang jedes dieser UND-Kreise empfängt die Vielfachen des Multiplikanden ebenso wie die Addierwerke 725 α bis 728 α der ersten Ziffernposition. Der Ausgang des Addierwerks 746 ist über die Verzögerungskreise DC 747 und DC 748 (Fig. 19B) geleitet. Der Ausgang des Addierwerks 749 führt über die Verzögerungskreise DC 750 und DC 751 und der Ausgang des Addierwerks 752 über die Verzögerungskreise DC 753 und DC 754. Der Ausgang des Verzögerungskreises DC 754 ist an die Eingangsklemme 488 des Addierwerks 755 angeschlossen, dessen Ausgang über die in Reihe liegenden Verzögerungskreise DC 756 und DC 757 führt. Dieser Eingang zu dem Addierwerk 755 ist gegenüber der Multiplikandeingangsklemme 705 um sechzehn Zeitabschnitte verzögert. Daher ist der mit der Eingangsklemme 489 des Addierwerks 740 verbundene Ausgang des Verzögerungskreises DC 757 gegenüber der Eingangsklemme 705 um zwanzig Zeitabschnitte verzögert. Gemäß Fig. 19 A und 19 B ähneln die Verbindungen der UND-Kreise 741a bis 744 a, der Addierwerke 746, 749 und 752 und die zugeordneten Verzögerungskreise dem für die erste Ziffernposition DPI verwendeten Schema.

Die UND-Kreise 760« bis 763a (Fig. 19B), das Addierwerk 764 und die Verzögerungskreise DC 765 und DC 766, das Addierwerk 767 und die Verzögerungskreise DC 768 und DC 769, das Addierwerk 770 und die Verzögerungskreise DC 771 und DC 772 sprechen auf Eingänge an den Multiplikatoreingangsklemmen 773-1, 773-2, 773-4 und 773-8 an. Diese Schaltung ist ebenso angeordnet wie die für die Ziffernpositionen DP 1 und DP 2. Der gegenüber der Multiplikandeingangsklemme 705 um sechzehn Zeitabschnitte verzögerte Ausgang des Verzögerungskreises DC 772 ist an die Eingangsklemme 488 des Addierwerks 774 (Fig. 19B) angeschlossen. Der Ausgang des Addierwerks 774 ist über die in Reihe liegenden Verzögerungskreise DC 775 und DC 776 mit der Eingangsklemme 489 des Addierwerks 755 (Fig. 19B) verbunden. Dieser Eingang zu dem Addierwerk 755 ist also gegenüber der Multiplikandeingangsklemme 705 um zwanzig Zeitabschnitte verzögert.

Die Wirkungsweise der Schaltung wird in Verbindung mit der Multiplikation des Multiplikanden 523 mit dem Multiplikator 154 beschrieben. Der Multiplikand wird serienweise nach binären Bits der Multiplikandeingangsklemme 705 zugeführt. Die Ziffern 1, 5 und 4 des Multiplikators werden in binärdezimaler Form den Multiplikatoreingangsklemmen 773 (Fig. 19B), 745 (Fig. 19B) und 730 (Fig. 19A) zugeleitet. Da die Ziffer 4 den Multiplikatoreingangsklemmen 730 zugeleitet wird, ist deren Klemme 730-4 HOCH. Die übrigen Klemmen bleiben TIEF. Die rechte Eingangsklemme des UND-Kreises 727 a (Fig. 19A) ist also HOCH. Daher kann die das erste Zwischenprodukt darstellende vierte Vielfache 4M

(2092) durch den UND-Kreis 727 a geleitet und der Eingangsklemme 489 des Addierwerks 734 (Fig. 19 A) aufgeprägt werden. Vier Zeitabschnitte später oder zwölf Zeitabschnitte nach dem ersten Eingang an der Multiplikandeingangsklemme 705 wird die erste binäre Darstellung der Eingangsklemme 488 des Addierwerks 737 zugeführt. Während der ersten vier Zeitabschnitte wird der Eingang 0010 der Klemme 488 des Addierwerks 737 zugeleitet. Dies stellt die Dezimalziffer 2 in der Ziffernposition DPI der vierten Vielfachen 2092 dar. Vier Zeitabschnitte nach diesem ersten Eingang zum Addierwerk 737 oder mit einer Verzögerung von sechzehn Zeitabschnitten gegenüber der Multiplikandeingangsklemme 705 beginnt der Wert 2092, der Eingangsklemme 488 des Addierwerks 740 zugeführt zu werden. Dieser Eingang durchläuft das Addierwerk 740 und die in Reihe liegenden Verzögerungskreise DC 777 und DC 778 zu der Produktausgangsklemme 779. Die Dezimalziffer 2 in der Ziffernposition DP 1 beginnt also, in binärdezimaler Form an der Produktausgangsklemme zu erscheinen mit einer Verzögerung von zwanzig Zeitabschnitten gegenüber der Multiplikandeingangsklemme 705.

Die Ziffer 5 in der zweiten Stelle des Multiplikators wird in binär-dezimaler Form den Multiplikatoreingangsklemmen 745 zugeleitet. Daher sind die Multiplikatoreingangsklemmen 745-1 und 745-4 HOCH. Die übrigen Klemmen 745 bleiben TIEF. Beide Eingänge zu den UND-Kreisen 741a und 743 a (Fig. 19B) sind also HOCH. Die erste Vielfache 523 des Multiplikanden wird daher durch das Addierwerk 746 geleitet und der Eingangsklemme 488 des Addierwerks 749 aufgeprägt. Die vierte Vielfache 2092 des Multiplikanden wird durch den UND-Kreis 743 a zu der Eingangsklemme 489 des Addierwerks 749 übertragen. Die erste Vielfache 523 und die vierte Vielfache 2092 kommen gleichzeitig an den Eingängen des Addierwerks 749 an und werden darin addiert, um die Summe 2615 an der Eingangsklemme 489 des Addierwerks 752 zu ergeben. Diese Summe 2615, die das zweite Zwischenprodukt 2.PP ist, wird von dem Ausgang des Addierwerks 752 zu der Eingangsklemme 488 des Addierwerks 755 übertragen und kommt dort mit einer Verzögerung von sechzehn Zeitabschnitten gegenüber dem ersten Eingang an der Multiplikandeingangsklemme 705 an.

Die Dezimalziffer 1 in der dritten Ziffernposition DP 3 des Multiplikators wird in binär-dezimaler Form den Multiplikatoreingangsklemmen 773 zugeleitet. Es geht also die Eingangsklemme 773-1 HOCH, und die übrigen Klemmen 773 bleiben TIEF. Die erste Vielfache des Multiplikanden wird daher

209 508/173

durch die UND-Kreise760a zu der Eingangsklemme

488 des Addierwerks 764 übertragen. Diese erste Vielfache 523, die das dritte Zwischenprodukt 3. PP darstellt, wird durch die Addierwerke 764, 767, 770 und 774 übertragen und beginnt, an der Eingangsklemme 489 des Addierwerks 755 zu erscheinen mit einer Verzögerung von zwanzig Zeitabschnitten gegenüber der Anlegung des ersten Eingangs an die Multiplikandeingangsklemme 705. Die Ziffer 5 in der ersten Ziffernposition des zweiten Zwischenproduktes wird also durch das Addierwerk 755 übertragen, bevor die Ziffer 3 in der ersten Ziffernposition des zweiten Zwischenproduktes an dessen Eingangsklemme

489 gelegt wird. Daher wird tatsächlich das dritte Zwischenprodukt eine Ziffernposition nach links verschoben gegenüber dem zweiten Zwischenprodukt. Die Summe des zweiten und des dritten Zwischenprodukts wird mit dieser Verschiebung in dem Addierwerk 755 gebildet, und es ergibt sich die Zahl 7845 an der Eingangsklemme 489 des Addierwerks 740. Die Summe beginnt, an der Eingangsklemme 489 des Addierwerks 740 zu erscheinen zwanzig Zeitabschnitte nach dem ersten Eingang an der Klemme 705. Das erste Zwischenprodukt 2092 beginnt, sechzehn Zeitabschnitte nach dem ersten Eingang an Klemme 705 zu erscheinen. Die Summe des zweiten und des dritten Zwischenproduktes wird also in bezug auf das erste Zwischenprodukt eine Ziffernposition verschoben. Die Summe des zweiten und des dritten Zwischenproduktes 7845 und das erste Zwischenprodukt 2092 werden nach dieser Verschiebung im Addierwerk 740 addiert und ergeben das Produkt 80542 an der Produktausgangsklemme 779 (Fig. 19A). Dieses Produkt erscheint serienweise in binär-dezimaler Form, von rechts nach links gesehen, wie folgt: 1000,0000,0101,0100,0010. Das Komma soll nur die binär-dezimalen Darstellungen der Dezimalziffern des Produktes voneinander trennen und zeigt an, daß je vier Zeitabschnitte für die Bildung jeder Dezimalziffer des Produktes erforderlich sind.

Es versteht sich, daß in allen Ausführungsformen der Multiplizierschaltung jede beliebige Anzahl von Stellen oder Ziffernpositionen verwendet werden kann und daß die Anzahl dieser Stellen durch die Anzahl der Stellen des Multiplikators bestimmt wird.

In den Ausführungen, wo nur die erste, die zweite, die vierte und die achte Vielfache des Multiplikanden für die Bildung der verschiedenen Zwischenprodukte verwendet werden, kann eine Mehrzahl solcher Vielfachen für die Bildung eines einzigen Zwischenproduktes erforderlich sein. Die so verwendeten Vielfachen werden einzig und allein durch den Wert der betreffenden Multiplikatorziffer bestimmt. Auf jeden Fall kann die Summe der so verwendeten Vielfachen nicht größer als 9 sein, weil die Summe der binären Bits im binär-dezimalen System nicht größer als 9 sein kann.

Multiplizier- und Dividierschaltung

Die Multiplizier- und Dividierschaltung ist in Fig. 2OA bis 2ON dargestellt, und zwar in der Anordnung nach Fig. 2OP. Die Schaltung bewirkt die Multiplikation eines dreizehnstelligen Multiplikanden mit einem dreizehnstelligen Multiplikator und die Division eines dreizehnstelligen Dividenden durch einen dreizehnstelligen Divisor. Wenn die Schaltung für eine Multiplikation verwendet wird, kann sie durch den in Fig. 1OA bis IOC dargestellten Steuerkreis in Betrieb gesetzt werden. Wenn sie für eine Division verwendet wird, kann sie von der in Fig. HA bis HD gezeigten Steuerschaltung gesteuert werden.

Zwei mit Register 1 (Fig. 20M) und Register 2 (Fig. 20N) bezeichnete und in Fig. IS gezeigte Universalregister werden für die Bewirkung der Multiplikation und der Division verwendet. Während der

ίο Multiplikation wird der Multiplikator in das Register 1 eingeführt, wie in Verbindung mit der Beschreibung des Universalregisters in Fig. 1P und 1Q beschrieben. Die eigentliche Einführung der Ziffern in das Register gehört nicht in den Bereich der Erfindung, und es wird angenommen, daß der gewünschte Multiplikator oder Dividend zu Beginn der Multiplizier- oder Dividieroperation im Register 1 steht. Die im Register 1 enthaltenen Werte werden darin behalten, ausgenommen, wenn eine Rechtsverschiebung, eine parallele Einführung oder eine Linksverschiebung bewirkt werden. Bei Durchführung einer dieser Operationen ist die entsprechende Rechtsverschiebungs-, Paralleleinführungs- oder Linksverschiebungsklemme 110, 111 oder 112 (Fig. 20M) HOCH. Diese Klemmen sind als Eingänge an den ODER-Kreis 790 (Fig. 20M) angeschlossen, dessen Ausgang über den Umkehrer 791 an die Speicherklemme 113 angeschlossen ist. Bei Durchführung einer Rechtsverschiebung, Paralleleinführung oder Linksverschiebung geht also der Ausgang des ODER-Kreises 790 HOCH, und der Ausgang des Umkehrers 791 geht TIEF. Da dieser Ausgang mit der Speicherklemme 113 verbunden ist, geht diese Klemme TIEF, damit die betreffende Operation durchgeführt werden kann. Wenn alle Klemmen 110, 111 und 112 TIEF sind, ist auch der Ausgang des ODER-Kreises 790 TIEF, und der Ausgang des Umkehrers 791 ist HOCH. Infolgedessen ist die Speicherklemme 113 HOCH und bewirkt die Speicherung der Werte in dem Register durch Umlauf in ihrer betreffenden Ziffernposition, wie es in Verbindung mit Fig. IP und IQ erklärt und beschrieben worden ist. Ähnlich sind die Rechtsverschiebungs-, die Paralleleinführungs- und die Linksverschiebungsklemmen 110, 111 und 112 des Registers 2 (Fig. 20N) durch den ODER-Kreis 792 und den Umkehrer 793 an die Speicherklemme 113 angeschlossen. Die Speicherung der Werte in dem Register 2 wird also aufrechterhalten, wenn keine Rechtsverschiebung, Paralleleinführung oder Linksverschiebung durchgeführt wird.

Multiplikation

Die Ziffern des Multiplikanden werden durch eine Rechtsverschiebungsoperation des Registers 2 entnommen und einem Produktbilder zugeleitet, der die neun Vielfachen des Multiplikanden bildet, beginnend fünf Zeitabschnitte, nachdem die erste Multiplikandziffer aus der Stelle DPI des Registers 2 nach rechts hinausgeschoben wird. Diese neun Vielfachen M bis 9 M des Multiplikanden werden gleichzeitig jedem von dreizehn vierpoligen neunstelligen Wählschaltern zugeleitet. Die dreizehn in dem Register 1 gespeicherten Ziffern des Multiplikators werden den Eingangsklemmen je eines entsprechenden Binär-indezimal-Übersetzers zugeführt, welcher den der betreffenden Multiplikatorstellen entsprechenden Wähl-

schalter steuert. So gestatten die Multiplikatorziffern den Durchgang der richtigen Vielfachen des Multiplikanden. Wenn z. B. eine Multiplikatorziffer eine 5 ist, so kann das Fünffache des Multiplikanden den von dieser Multiplikatorziffer gesteuerten Wählschalter durchlaufen. Der Ausgang jedes dieser Wählschalter ist an eine Gruppe von Eingangsklemmen eines binär-dezimalen Addierwerks angeschlossen mit der Ausnahme, daß der Ausgang des Wählschalters, der der dreizehnten Ziffernposition entspricht, über Verzögerungskreise geführt und das Addierwerk weggelassen wird. Da die dreizehnte Stelle die höchste ist, wird dort keine Addition ausgeführt. Der Ausgang jedes dieser binär-dezimalen Addierwerke ist an die andere Gruppe von Eingangsklemmen des der nächstniedrigen Ziffernposition entsprechenden Addierwerks angeschlossen. Zum Beispiel ist der Ausgang der der dreizehnten Ziffernposition entsprechenden Verzögerungskreise an die eine Gruppe von Eingangsklemmen des der zwölften Ziffernposition entsprechenden Addierwerks angeschlossen und der Ausgang des der zwölften Ziffernposition entsprechenden Addierwerks an die eine Gruppe von Eingangsklemmen des der elften Ziffernposition entsprechenden Addierwerks. Das Produkt erscheint serienweise nach Dezimalziffern an den Ausgangsklemmen des Addierwerks, das der ersten Ziffernposition entspricht.

Dieser Ausgang ist an die dreizehnte Ziffemposition DP 13 des Registers 1 und des Registers 2 angeschlossen. Bevor alle Ziffern des Multiplikanden nach rechts aus dem Register 2 hinausgeschoben werden, werden die Ziffern in den niedrigeren Ziffernpositionen des Produktes bestimmt. Diese Werte werden der dreizehnten Ziffernposition des Registers 2 zugeführt und werden daher nach rechts durch die unteren Ziffernpositionen des Registers verschoben, während der Multiplikand weiter hinaus verschoben wird. Nach Löschung des Multiplikanden aus dem Register 2 wird die Rechtsverschiebung fortgesetzt, bis die Ziffern in den dreizehn niedrigeren Ziffernpositionen des Produktes im Register 2 gespeichert sind. Wenn das der Fall ist, hört die Rechtsverschiebung des Registers 2 auf, und das Register 1 wird

ίο nach rechts verschoben und empfängt die restlichen Ziffern des Produktes in seinen dreizehn Ziffernpositionen. Wenn das Produkt fünfundzwanzig Ziffern enthält, werden seine zwölf höheren Ziffern in den Ziffernpositionen DP 2 bis DP 13 des Registers 1 gespeichert. Die Ziffer in der fünfundzwanzigsten Stelle des Produktes wird also in der dreizehnten Ziffernposition des Registers 1 gespeichert und die Ziffer in der ersten Stelle des Produktes in Ziffernposition DPI von Register 2.

Das Produkt von zwei dreizehnstelligen Zahlen kann sechsundzwanzig Ziffernpositionen umfassen. Wenn ein Produkt sechsundzwanzig Ziffern enthält, wird das abgefühlt, bevor die Ziffer in der sechsundzwanzigsten Ziffernposition des Produktes am Ausgang des der ersten Ziffernposition entsprechenden binären Addierwerks erscheint. Dadurch werden Stromkreise erregt, welche die zusätzlichen Rechtsverschiebung der Register 1 und 2 um eine Position bewirken. Infolgedessen wird die Ziffer in Stelle DPI des Registers 1 in die Stelle DP 13 des Registers 2 eingeführt. Die dreizehn höchststelligen Ziffern des Produktes sind also jetzt im Register 1 und die dreizehn niedrigsten Ziffern im Register 2 gespeichert. Die Multiplikationsoperation wird in Verbindung mit der Lösung folgender Aufgabe beschrieben:

4976542286321 Multiplikand 5463819710709 Multiplikator

4 4 7 8 8 8 8 TTTTTTT

000000000000 34835796004247 0000000000000

3 2 1

4 7

	3	9	4	3	4	4	9	7	6	5	4	2	2	8	6
	4	9	4	4	7	8	3	5	7	9	6	0	0	4	2
	8	5	8	9	7	8	8	8	8	0	5	7	6	8	8
	0	6	2	1	2	6	5	4	2	2	8	6	3	2	1
			9	9	6	3	3	8	2	9	0	5	6	8
1			1	2	5	2	6	8	5	8	9	6	3
2 9			6	9	3	7	1	7	9	2	6
9 9			1	4	5	2	8	4

24882711431605

27190929835177511667911589

Die Arbeitsweise der Schaltung wird in Verbindung mit der Multiplizier- und Dividierschaltung in Fig. 2OP, dem Steuerkreis in Fig. IOD, dem Zeitdiagramm in Fig. 1OE und 1OF und der Tabelle von Fig. 21A bis 21D in der Anordnung nach Fig. 21E beschrieben. Die in Fig. 21E gezeigte Tabelle zeigt die Position während jedes Zeitabschnitts jeder Dezimalziffer, die bei der Lösung dieser Aufgabe verwendet wird, und stellt graphisch nach senkrechten Spalten einige der wichtigeren Spannungen dar, die der Steuerkreis von Fig. IOD bildet.

Anfangs wird der Multiplikand 4976542286321 in Register 2 (Fig. 20N) eingeführt und darin gespeichert, wie oben beschrieben, und zwar steht die 1 in der niedrigsten Ziffernposition des Multiplikanden und wird in Ziffernposition DPI des Registers gespeichert.

Ähnlich wird der Multiplikator 5463819710709 im Register 1 so gespeichert, daß die Ziffer 9 in der niedrigsten Stelle in Ziffernposition DP 1 des Registers steht.

Zur Zeit 0 geht Klemme 310 (Fig. IOC und 20N) HOCH. Diese Klemme ist an den einen Eingang des ODER-Kreises 795 (Fig. 20N) angeschlossen, dessen Ausgang mit der Rechtsverschiebungsklemme 110 des Registers 2 verbunden ist. Zur Zeit 0 geht also

79 80

der Ausgang des Oder-Kreises 795 HOCH und be- den Eingangsklemmen 130 des Produktbilders 803 wirkt die Rechtsverschiebung des Registers 2 um (Fig. 20K) übertragen. Da die Verzögerungskreise eine Stelle. Die Klemme 310 ist außerdem an den DC 802 vier parallel geschaltete Verzögerungskreise einen Eingang des ODER-Kreises 796 (Fig. 20N) sind, je einer für jedes der vier binären Bits, erfolgt angeschlossen, dessen Ausgang mit der Klemme 238 5 diese Übertragung in einem Zeitabschnitt. Daher des vierpoligen einstelligen Schalters 797 (Fig. 20K) wird die Ziffer 1 in der niedrigsten Stelle des Multiverbunden ist. Daher sind der Ausgang des ODER- plikanden dem Produktbilder 803 zwei Zeitabschnitte Kreises 796 und die Klemme 238 des Schalters 797 nach Einleitung der Rechtsverschiebung im Re-HOCH. Dadurch wird der Schalter 797 vorbereitet, gister2 zugeleitet. Zur Zeit 2 steht also die Ziffer 2 wie oben in Verbindung mit Fig. 6 beschrieben, um io (Fig. 21 A) in der zweiten Stelle des Multiplikanden die dessen Eingangsklemme 235 zugeleiteten An- in der Ziffernposition DPI des Registers 2. Außergaben durchzulassen und an seiner Ausgangsklemme dem wird zur Zeit 3 die Ziffer 2 den Eingangsklem-237 verfügbar zu machen. Außerdem ist die Klemme men 130 des Multiplikanden zugeführt. Diese auf-310 als der eine Eingang an den ODER-Kreis 798 einanderfolgende Hinausverschiebung der Multiangeschlossen, dessen Ausgang mit der Eingangs- 15 plikandziffern in den Produktbilder ist in Fig. 21A klemme 227 des vierpoligen zweistelligen Schalters dargestellt. Vier Zeitabschnitte nach Anlegung der 799 (Fig. 20N) verbunden ist. Der Ausgang des ersten Ziffer 1 an die Eingangsklemmen 130 des ODER-Kreises 798 und die Klemme 227 des Schal- Produktbilders 803 erscheinen deren neun Vielfachen ters 799 gehen daher HOCH. Wenn die Klemme 227 M bis 9 M an den Ausgängen 130 bis 139. HQCH-geht, wird der Schalter 799 vorbereitet, um 20 Zur Zeit 5 oder im sechsten Zeitabschnitt die an seinen Eingangsklemmen 216 empfangenen (Fig. 21 B) erscheinen also die neun Vielfachen von 1 Angaben zu den Ausgangsklemmen 217 zu übertra- an den Klemmen 131 bis 139. Während des siebten gen. Daher werden die den Eingangsklemmen 215 Zeitabschnitts erscheinen die neun Vielfachen von 2 des Schalters 799 zugeführten Angaben nicht durch an diesen Klemmen. Dieser Vorgang wird fortgesetzt, den Schalter übertragen, und das bedeutet, daß die 25 wie in Verbindung mit Fig. 2 beschrieben, bis alle am Ausgang 107 der Ziffernposition DP 1 des Re- neun Vielfachen von dem Produktbilder gebildet gisters 2 bei beabsichtigter Rechtsverschiebung des worden sind. Der Vorgang ist abgeschlossen zur Zeit Registers 2 erscheinenden Angaben oder Ziffern nicht 19 (Fig. 21B). Diese neun Vielfachen werden neun zu dessen Ziffernposition DP 13 weitergeleitet werden. von den vierpoligen neunstelligen Wählschaltern Die Klemme 310 bildet außerdem den einen Eingang 30 810M, 811, 812, 813, 814, 815, 816, 817, 818, 819, des ODER-Kreises 800 (Fig. 20N), dessen Ausgang 820, 821 bzw. 822 zugeleitet, welche den dreizehn an die Klemme 227 des vierpoligen zweistelligen Stellen oder Ziffernpositionen DPI bis DP 13 des Schalters 801 (Fig. 20N) angeschlossen ist. Da die Multiplikators entsprechen. Die Eingangsklemmen Eingangsklemme 216 des Schalters 801 mit der Aus- 161 bis 169 dieser Wählschalter sind an die ähnlich gangsklemme 102 des binär-dezimalen Addierwerks 35 bezeichneten Ausgangsklemmen der Binär-in-dezimal-801M (Fig. 20J) verbunden ist, werden die Angaben Übersetzer 830M, 831, 832, 833, 834, 835, 836, 837, an den Ausgangsklemmen 102 des Addierwerks 838, 839, 840, 841 bzw. 842 angeschlossen. Die Ein-801M durch den Schalter 801 (Fig. 20N) und den gangsklemmen 160 dieser Übersetzer sind mit den Schalter 799 zu dem Eingang 106 von Ziffernposition Ausgängen 107 der Ziffernpositionen DPI bis DP 13 DP 13 des Registers 2 übertragen. 40 des Registers 1 verbunden. Die Ausgangsklemmen

Zur Zeit 1 geht die Klemme 310 ΊίΕ¥ (Fig. 10E), 107 der Ziffernposition DP 1 des Registers 1 sind und die Klemme 341 (Fig. 10E) geht HOCH. Die außerdem an die Klemmen 215 des Schalters 801 Klemme 341 ist wie die Klemme 310 als ein Eingang (Fig. 20N) angeschlossen. Die Ausgänge 195 der an jeden der ODER-Kreise 795, 796, 798 und 800 Wählschalter 810M, 811 bis 822 sind mit den Ein-(Fig. 20N) angeschlossen. Der Zustand der Rechts- 45 gangen der Verzögerungskreise DC 823 bis DC 835 verschiebungsklemme 110 des Registers 2 und der verbunden. Die Ausgänge der Verzögerungskreise Schalter 797, 799 und 801 bleibt also unverändert. DC 823 bis DC 834 sind an die Eingangsklemmen 91 Das Register 2 setzt daher die Rechtsverschiebung der Addierwerke 801M, 841 bis 851 angeschlossen, fort und stellt die Ziffern des Multiplikanden weiter- Der Ausgang des Verzögerungskreises DC 835 hin am Ausgang 107 der Ziffernposition DPI wäh- 50 (Fig. 20B) ist an den Eingang des Verzögerungsrend aufeinanderfolgender Zeitabschnitte zur Ver- kreises DC 852 (Fig. 20A) angeschlossen. Dessen fügung. Die Ziffer 1 in der niedrigsten Ziffernposition Ausgang ist mit den Eingangsklemmen 90 des Addiererscheint an den Ausgangsklemmen 107 von DPI im werks 851 (Fig. 20A) gekoppelt, und dessen Ausgang Register 2 während des ersten Zeitabschnitts. Die wiederum führt zu den Eingangsklemmen 90 des Ziffer in der zweiten Stelle erscheint während des 55 Addierwerks 850 (Fig. 20A). Die Eingangsklemmen zweiten Zeitabschnitts usf., bis die Ziffer 4 in der 216 der vierpoligen zweistelligen Wählschalter 860M, dreizehnten Stelle DP 13 des Registers 2 zur Zeit 12 861 bis 869 sind mit den Ausgangsklemmen 102 der (Fig. 21A) in dessen Ziffernposition DPI steht. Die Addierwerke 841 bis 850 verbunden. Klemme 341 bleibt HOCH bis zur Zeit 19 (Fig. 10E). Bei Einleitung der Multiplizieroperation geht die Daher setzt das Register 2 die Rechtsverschiebung 60 Klemme301 (Fig. IOC, 20J) HOCH. Diese Klemme fort, nachdem alle Ziffern des Multiplikanden hinaus ist über den ODER-Kreis 870 (Fig. 20 J) an die verschoben sind und bis die Klemme 341 TIEF-geht. Klemme 180 des Binär-in-dezimal-Übersetzers 830M Diese Rechtsverschiebung des Registers 2 ist durch (Fig. 20K) angeschlossen. Wenn also die Klemme eine senkrechte Linie in Fig. 21B dargestellt. 301 HOCH-geht, geht auch der Ausgang des ODER-

Zur Zeitl erscheint die Ziffer 1 in der ersten 6₅ Kreises 870 HOCH und läßt die Klemme 180 des

Stelle DPI des Registers 2 am Ausgang 107. Diese Binär-in-dezimal-Übersetzers 830M HOCH-gehen.

Ziffer 1 wird durch den vierpoligen einstelligen Dadurch wird der Übersetzer 830 zum Ansprechen

Schalter 797 und die Verzögerungskreise DC 802 zu auf den Multiplikatorwert an den Klemmen 107 der

Ziffernposition DPI des Registers 1 gebracht. Die Klemme 301 ist direkt an die Klemme 180 jedes der Binär-in-dezimal-Übersetzer 831 bis 842 angeschlossen. Die Übersetzer 831 bis 842 werden also zum Ansprechen auf den Multiplikatorwert an den Ausgangsklemmen 107 der Ziffernpositionen DP 2 bis DP 13 des Registers 1 gebracht. Außerdem ist die Klemme 301 mit den Klemmen 227 der vierpoligen zweistelligen Schalter 860M, 861 bis 869 verbunden. Diese Klemmen 227 gehen also HOCH und gestatten die Übertragung der Eingänge an den Klemmen 216 der entsprechenden Schalter durch diese zu dem Ausgang 217, welcher an die Eingangsklemmen 90 der Addierwerke 801M, 841 bis 849 angeschlossen ist. Damit sind also die Schalter 860M, 861 bis 869 vorbereitet, eine Multiplikation zu bewirken.

Die Multiplikatorziffer 9 wird in binär-dezimaler Form von den Klemmen 107 der Ziffernposition DPI des Registers 1 aus den Eingangsklemmen 160 des binär-dezimalen Addierwerks 803 M (Fig. 20K) zugeleitet. Die Ziffer 0 in der zweiten Ziffernposition des Multiplikators wird von den Klemmen 107 der Ziffernposition DP 2 des Registers 1 aus den Eingangsklemmen 160 des Binär-in-dezimal-Ubersetzers

831 (Fig. 20H) zugeführt. Ebenso wird die Ziffer 7 in der dritten Stelle des Multiplikators von den Klemmen 107 der Ziffernposition DP 3 des Registers 1 aus den Klemmen 160 des Binär-in-dezimal-Übersetzers

832 (Fig. 20H) zugeführt. Die Binär-in-dezimal-Übersetzer 830M, 831 und 832 werden also veranlaßt, die neunte, die nullte bzw. die siebte Vielfache des Multiplikators auszuwählen. Daher gestatten also die Binär-in-dezimal-Übersetzer 833 bis 842 den Durchgang der nullten, ersten, siebten, neunten, ersten, achten, dritten, sechsten, vierten bzw. fünften Vielfachen des Multiplikanden. Diese ausgewählten Vielfachen des Multiplikanden durchlaufen also die zugeordneten Verzögerungskreise DC 823 bis DC 834 und werden den Eingangsklemmen 91 der Addierwerke 801M, 841 bis 851 zugeführt. Die fünfte durch den Schalter 832 und den Verzögerungskreis DC 835 geleitete Vielfache wird dem Eingang des Verzögerungskreises DC 852 (Fig. 20A) zugeführt. Die Anlegung dieser Vielfachen an die Eingangsklemmen 90 der Addierwerke und die Eingangsklemmen 60 des Verzögerungskreises DC 852 ist in Fig. 21C und 21 D veranschaulicht.

Die Verzögerungskreise DC 823 bis DC 835 bewirken eine Verzögerung von einem Zeitabschnitt gegenüber der Bildung der Ziffern in der ersten Stelle der neun Vielfachen (Fig. 21 B). Zur Zeit 6 wird also die Ziffer der ersten Stelle jedes Zwischenproduktes den Eingangsklemmen 90 des entsprechenden Addierwerks zugeleitet und im Falle des dreizehnten Zwischenproduktes den Eingangsklemmen 60 der Verzögerungskreise DC 852. Das dreizehnte Zwischenprodukt wird von den Ausgängen 61 der Verzögerungskreise DC 852 zu den Eingangsklemmen 90 des Addierwerks 851 (Fig. 20A) übertragen und dort zu dem zwölften Zwischenprodukt addiert, nachdem es ihm gegenüber um eine Ziffernposition nach links verschoben worden ist. Diese Verschiebung wird durch die Verzögerungskreise DC 852 bewirkt. Die Summe des zwölften und des dreizehnten Zwischenproduktes wird nach Linksverschiebung um eine Position gegenüber dem elften Zwischenprodukt von dem Ausgang des Addierwerks 851 zu den Eingangsklemmen 90 des Addierwerks 850 übertragen und dort zu dem elften Zwischenprodukt addiert. Die Summe des elften, des zwölften und des dreizehnten Zwischenproduktes wird von dem Ausgang des Addierwerks 850 zu den Eingangsklemmen 216 des Schalters 869 (Fig. 20C) übertragen. Diese Summe wird nach Linksverschiebung um eine Stelle gegenüber dem zehnten Zwischenprodukt von den Klemmen 216 des Schalters 869 zu den Eingangsklemmen 90 des Addierwerks 849 (Fig. 20C) weitergeleitet.

ίο Die Summe des zehnten, des elften, des zwölften und des dreizehnten Zwischenproduktes wird im Addierwerk 848 zu dem neunten Zwischenprodukt addiert. Die Summe des neunten, zehnten, elften, zwölften und dreizehnten Zwischenproduktes wird zu dem achten Zwischenprodukt im Addierwerk 847 addiert. Die Summe des achtzehnten bis dreizehnten Zwischenproduktes wird zu dem siebten Zwischenprodukt im Addierwerk 846 addiert. Die Summe des siebten bis dreizehnten Zwischenproduktes wird zum

eo sechsten Zwischenprodukt im Addierwerk 845 addiert. Die Summe des sechsten bis dreizehnten Zwischenproduktes wird zu dem fünften Zwischenprodukt im Addierwerk 844 addiert. Die Summe des fünften bis dreizehnten Zwischenproduktes wird zu dem vierten Zwischenprodukt im Addierwerk 843 addiert. Die Summe des vierten bis dreizehnten Zwischenproduktes wird zum dritten Zwischenprodukt im Addierwerk 842 addiert. Die Summe des dritten bis dreizehnten Zwischenproduktes wird zu dem zweiten Zwischenprodukt im Addierwerk 841 addiert, und die Summe des zweiten bis dreizehnten Zwischenproduktes wird zu dem ersten Zwischenprodukt im Addierwerk 801M addiert.

Die Ziffern des Produktes, beginnend mit der niedrigsten Stelle, erscheinen also serienweise an den Ausgangsklemmen 102 des Addierwerks 801M (Fig. 20 J, 20D). Diese Ausgangsklemmen sind an die Eingangsklemmen 235 des vierpoligen einstelligen Schalters 880 (Fig. 20M) und die Klemmen 216 des vierpoligen zweistelligen Schalters 801 (Fig. 20N) angeschlossen. Die Klemme 238 des Schalters 880 ist TIEF, weil die Klemme 364 (Fig. 2OM, 10E) TIEF ist. Die Klemme 227 des Schalters 801 (Fig. 20N) ist HOCH, weil die Klemme 341 (Fig. 2ON, 10E) HOCH ist. Die Ziffern des Produktes werden daher vom Ausgang des Addierwerks 801M durch den Schalter 801 und den Schalter 799 zu dem Eingang 106 der Ziffernposition DP 13 des Registers 2 geleitet.

Die Ziffer in der ersten Stelle des Produktes steht außerdem in der ersten Stelle des ersten Zwischenproduktes. Diese Ziffer ist eine 9. Diese 9 erscheint an den Eingangsklemmen 91 des Addierwerks 801M zur Zeit 6 (Fig. 21 D) und an den Ausgangsklemmen des Addierwerks 801 zur Zeit 7. Gleichzeitig wird diese Ziffer durch die Schalter 801 und 799 geschickt und erscheint an den Eingängen 106 des Registers 2 ohne Verzögerung oder zur Zeit 7. Diese Ziffer erscheint einen Zeitabschnitt später oder zur Zeit 8 am Ausgang von DP 13 des Registers 2, wie Fig. 21A zeigt. Jeden folgenden Zeitabschnitt erscheint sie an der nächstniedrigen Ziffernposition. Zum Beispiel erscheint sie am Ausgang der Ziffernposition DP 12 (Fig. 21 A) zur Zeit 9 und am Ausgang von DP 8 zur Zeit 13. Jeder Zeitabschnitt nach Zeit 8 bewirkt die Anlegung der nächsten Ziffer des Produktes an die Klemmen 106 der Ziffernposition DP 13 des Registers 2, wie Fig. 21A zeigt. Diese Rechtsverschie-

209 50S/173

83 84

bung des Produktes ist durch eine schräge Linie in DC 350 während eines darauffolgenden Zeitabschnitts

Fig. 21A veranschaulicht. Zur Zeit 19 befinden sich HOCH.

also die zwölf Ziffern in den zwölf niedrigeren Zif- Dadurch, daß die Klemme 364 bis zur Zeit 33

fernpositionen des Produktes an den Ausgängen der HOCH bleibt, wird eine zusätzliche Rechtsverschie-

Ziffernpositionen DP2 bis DP 13 des Registers2. 5 bung des Registers! um einen Schritt bewirkt. Das

Zur Zeit 19 (Fig. 20E) geht die Klemme 341 bedeutet, daß die in Ziffernposition 1 von Register 1 (Fig. 20N) TIEF. Dadurch geht die Rechtsverschie- während der Zeit 32 gespeicherte Ziffer 7 an den bungsklemme 110 des Registers 2 TIEF, und dessen Klemmen 107 der Ziffernposition DPI von Register 1 Rechtsverschiebung hört auf. Die zwölf niedrigeren erscheint. Diese Ziffer 7 wird durch die Leitungen Ziffern des Produktes sind daher jetzt in den Ziffern- io 882 und 883 zu den Eingangsklemmen 215 des Schalpositionen DP 2 bis DP 13 des Registers 2 ge- ters 801 übertragen.

speichert. Die Klemmen 227 der Schalter 801 und Zur Zeit 32 geht die Klemme 375 (Fig. 10F)

799 gehen TIEF, und die Klemme 238 des Schalters HOCH. Diese Klemme 375 (Fig. 20N) ist an die

797 geht TIEF (Fig. 20K). Die Schalter 80I₃ 799 und Klemme 226 des Schalters 801 angeschlossen. Die

797 sind damit außer Betrieb. 15 Klemme 226 geht also zur Zeit 32 HOCH. Infolge-

Zur Zeit 19 geht die Klemme 364 (Fig. 20M) dessen kann die Ziffer? an den Klemmen215 den

HOCH. Beim HOCH-Gehen der Klemme 364 geht Schalter 801 durchlaufen und den Klemmen 216 des

der Eingang des ODER-Kreises 881 HOCH. Dessen Schalters 799 zugeleitet werden. Die Klemme 375 ist

an die Rechtsverschiebungsklemme 110 des Re- außerdem über den ODER-Kreis 798 mit der Klemme

gisters 1 angeschlossener Ausgang geht ebenfalls 20 226 des Schalters 799 verbunden. Wenn also die

HOCH. Das bewirkt die Rechtsverschiebung des Re- Klemme 375 zur Zeit 32 HOCH-geht, geht auch die

gisters 1, die fortgesetzt wird, bis die Klemme 364 Klemme 226 des Schalters 799 HOCH. Dadurch

TIEF-geht. Der Ausgang des ODER-Kreises 881 ist kann die Ziffer 7 an den Eingangsklemmen 216 durch

außerdem als der eine Eingang an den ODER-Kreis den Schalter 799 zu den Klemmen 106 der Ziffern-

790 (Fig. 20M) angeschlossen, dessen Ausgang den 25 position DP 13 des Registers 2 übertragen werden.

Eingang zu dem Umkehrer 791 bildet. Dessen Aus- Die Klemme 375 ist über den ODER-Kreis 795 mit

gang ist mit der Speicherklemme 113 des Registers 1 der Rechtsverschiebungsklemme 110 des Registers 2

verbunden. Wenn also die Klemme 364 HOCH-geht, verbunden. Wenn also die Klemme 375 zur Zeit 32

geht der Ausgang des ODER-Kreises 881 HOCH, HOCH-geht, geht auch die Rechtsverschiebungs-

der Ausgang des ODER-Kreises 790 geht HOCH, 30 klemme 110 des Registers 2 HOCH und bewirkt

der Ausgang des Umkehrers 791 geht TIEF, und die dessen Rechtsverschiebung. Das bedeutet, daß die

daran angeschlossene Speicherklemme 113 geht TIEF. den Eingangsklemmen 106 der Ziffernposition DP 13

Die Rechtsverschiebung des Registers 1 ist angezeigt des Registers 2 zugeführte Ziffer 7 darin gespeichert

durch eine senkrechte Linie in Fig. 21D. Die Klemme wird und daß jede vorher in den Ziffernpositionen

364 ist außerdem mit der Klemme 238 des Schalters 35 DP 2 bis DP 13 des Registers 2 gespeicherte Ziffer des

880 (Fig. 20M) verbunden. Zur Zeit 19 geht also die Produktes (s. Fig. 21A) eine Position nach rechts

Klemme 238 HOCH und läßt den vierpoligen ein- verschoben wird.

stelligen Schalter 880 wirksam werden. Die Eingänge Die sechsundzwanzigste Ziffer des Produktes er- 235 des Schalters 880 sind mit den Ausgängen des scheint an den Ausgangsklemmen 102 des Addier-Addierwerks801M verbunden. Die Ziffer der drei- 40 werks 801M zur Zeit 32. Diese Ziffer wird durch zehnten Stelle des Produktes wird also den Eingängen Schalter 880 übertragen und in der Ziffernposition 235 des Schalters 880 zugeleitet und durch ihn hin- DP 13 des Registers 1 zur Zeit 33 gespeichert, wähdurch zu den Eingängen 106 der Ziffernposition rend die Ziffern in den nächsten zwölf höheren Posi- DP 13 des Registers 1 übertragen. Daher wird zur tionen des Produktes eine Stelle nach rechts verZeit 19 die Ziffer 7 in der dreizehnten Stelle des Pro- 45 schoben werden. Es dürfte nun klar sein, daß die duktes den Eingängen 106 der Ziffernposition DP 13 Abfühlung der sechsundzwanzigsten Ziffer des Prodes Registers 1 zugeführt. Zur Zeit 20 liegt also die duktes vor ihrer Ankunft oder Speicherung benutzt Ziffer 7 am Ausgang der Ziffernposition DP 13 des wurde, um eine Verschiebung der Ziffer 7 in der drei-Registersl gemäß Fig. 21B. Die schräge Linie in zehnten Ziffernposition des Produktes von Ziffern-Fig. 21B zeigt die Rechtsverschiebung der Ziffern des 50 position DPI des Registers 1 in die Speicherung in Produktes in das Register 1. Wenn das Produkt nur Ziffernposition DP 13 des Registers 2 zu bewirken, um fünfundzwanzig Stellen hat, ist die Multiplizierope- so die Speicherung der sechsundzwanzigsten Ziffer ration zur Zeit 33 beendet. des Produktes in Ziffernposition DP 13 von Register 1

Zur Zeit 32 werden die Ziffern in den Ziffern- zu gestatten.

Positionen DP 12 bis DP 25 des Produktes in den Zif- 55 Zur Zeit 33 sind die Ziffern in den dreizehn höchfernpositionenDPl bis DP13 des Registers 1 ge- sten Stellen des Produktes (2719092983517) im Respeichert. Zur Zeit 31 liegt die Ziffer 2 der sechsund- gister 1 und die Ziffern in den dreizehn niedrigsten zwanzigsten Stelle des Produktes an den Eingangs- Stellen des Produkts (7511667911589) im Register 2 klemmen 90 des Addierwerks 841 (Fig. 21D). Einen gespeichert. Daher erhält man das Produkt von der Zeitabschnitt später oder zur Zeit 32 befindet sich 60 höchsten Stelle bis zur niedrigsten, indem man den diese Ziffer an den Ausgangsklemmen 102P₃ die mit Wert im Register 1 von links nach rechts und dann den Ausgangsklemmen 102 des Addierwerks 841 ver- den Wert im Register 2 von links nach rechts liest,
bunden sind. Diese Klemmen 102 P sind an die Ein- Die Klemme 364 (Fig. 10F) geht TIEF zur Zeit 33 gänge des ODER-Kreises 370 angeschlossen, damit und hindert das Register 1 an der Rechtsverschiebung dessen Klemme 364 zur Zeit 32 HOCH bleibt, weil 65 und bewirkt dadurch die Speicherung der Ziffern in das Produkt eine sechsundzwanzigste Ziffer enthält. den dreizehn höchsten Stellen des Produktes. Außer-Infolgedessen sind auch die Klemmen 373₃ 375₃ 300 dem geht zur Zeit 33 die Klemme 375 TIEF und und 301 und der Ausgang des Verzögerungskreises stoppt die Rechtsverschiebung des Registers 2, um

85 86

dadurch die Speicherung der Ziffern in den dreizehn ist erforderlich, um die richtigen Quotientziffern zu

niedrigsten Stellen des Produktes zu gestatten. Zur erlangen. Zu dieser Korrektur ist eine zusätzliche

Zeit 34 geht die Klemme 375 (Fig. 21 D) TIEF und Maschinenoperation und daher zusätzliche Zeit nötig,

läßt die Multipliziersteuerklemme 300 und die Das übliche Verfahren der manuellen Division ist

Klemme 301 (Fig. 20J) TIEF-gehen. Dadurch werden 5 in Fig. 22 A veranschaulicht, wo der Dividend DD

die in Fig. 2OP gezeigten Schaltungen in ihren An- (80542) durch den Divisor DS (523) dividiert wird,

fangszustand zurückgestellt und die Speicherung des um den Quotienten (Quo) 154 zu erhalten. Die erste,

Produktes aufrechterhalten. Zur Zeit 35 geht der Aus- höchststellige Quotientziffer wird bestimmt durch das

gang des Verzögerungskreises DC 350 (Fig. 10B) größte Vielfache des Divisors, welches beginnend mit

TIEF und stellt die in Fig. IOD gezeigte Multiplizier- io der höchsten Stelle, gleich oder kleiner ist als die

steuerschaltung in ihren Anfangszustand zurück. Aus kleinste Anzahl von Ziffern des Dividenden 80542,

dem Vorstehenden und aus Fig. 21D geht hervor, welche eine Zahl gleich oder größer als der Divisor

daß die Register 1 und 2 sich nur während der Zeit bilden. Das größte Vielfache des Divisors 523, das

32 gleichzeitig nach rechts verschieben. Diese Rechts- gleich oder kleiner als die drei höchsten Ziffern 805

verschiebungen sind erforderlich, um die richtige 15 des Dividenden ist, ist der !fache Divisor. Daher ist

Speicherung der sechsundzwanzigsten Ziffer des Pro- die erste Quotientziffer eine 1, und der erste Divi-

duktes zu bewirken. Gleichzeitige Rechtsverschie- dendenrest 2824 wird bestimmt. Das fünfte Vielfache

bungen werden nur zu diesem Zweck durchgeführt. 2615 des Divisors ist dessen größtes Vielfaches, das

Wenn das Produkt keine sechsundzwanzigste Ziffer gleich oder kleiner als der erste Dividendenrest ist. enthält, sind die Klemmen 102 P zur Zeit 32 TIEF, 20 Die zweite Quotientziffer ist also eine 5, und da- und der ODER-Kreis 370 ist nicht erregt. Die in durch wird der zweite Dividendenrest 2092 bestimmt. Fig. 1OF schematisch gezeigte Operation findet dann Diese Zahl ist das vierte Vielfache des Divisors, und also nicht statt, und die darauffolgende Operation ist daher ist die dritte Quotientziffer eine 4. Nun wird die in Fig. 1OE veranschaulichte. Klemme 364 das vierte Vielfache des Divisors von dem zweiten (Fig. 10E) geht zur Zeit 32 TIEF. Die Klemme 375 25 Dividendenrest subtrahiert und so der dritte Divibleibt TIEF, und die letzte Rechtsverschiebung des dendenrest gebildet, der gleich Null ist.
Registers 2, die bewirkt wird, wenn das Produkt Bei Bildung der in Fig. 22 A gezeigten Dividendensechsundzwanzig Stellen hat, findet nicht statt. Es er- reste wird ein bestimmtes Vielfaches des Divisors von folgt also keine Übertragung einer Produktziffer aus dem Dividenden oder einem Dividendenrest subder Speicherung im Register 1 in die Speicherung im 30 trahiert. Diese Zahlen sind alle regulär, also keine Register 2. Die Klemme 373 geht anfangs HOCH zur Komplementzahlen; denn die Differenz zwischen zwei Zeit 32 und läßt die Multiplizierklemme 300 und die Zahlen kann durch Subtrahieren einer regulären Zahl Klemme 301 zur Zeit 33 TIEF-gehen. Der Ausgang von einer anderen gebildet werden. Bei Bildung des des Verzögerungskreises PC 336 (Fig. 10A) geht zur ersten Dividendenrestes in Fig. 22 A wird z.B. 523 Zeit 33 TIEF. Infolgedessen geht der Ausgang des 35 von 805 subtrahiert und ergibt die Differenz 282. Verzögerungskreises DC 350 zur Zeit 34 TIEF. Da- Diese Differenz hat ein positives Vorzeichen, da die durch, daß die Leitung 356 zur Zeit 32 TIEF-geht, kleinere von der größeren Zahl subtrahiert worden ist. geht die Klemme 373 zur Zeit 34 TIEF. Die in Die Subtraktion zweier Zahlen kann aber auch Fig. 2OP gezeigte Multiplizierschaltung und die in durch Addieren der einen Zahl in regulärer Form zu Fig. IOD gezeigte Multipliziersteuerschaltung kehren 4° der anderen Zahl in Komplementform erfolgen. Zur nun in ihren Ausgangszustand zurück, und das Bildung des Neunerkomplements einer Ziffer wird richtige Produkt, dessen sechsundzwanzigste Ziffer die reguläre Ziffer von 9 subtrahiert, und die ereine 0 ist, ist in den Registern 1 und 2 gespeichert. haltene Differenz stellt das Neunerkomplement der Die dreizehn höchststelligen Ziffern sind in Register 1 echten Ziffer dar. Zum Beispiel ist das Neunerund die zwölf niedrigststelligen Ziffern in Register 2 45 komplement von 7 eine 2. Das Neunerkomplement gespeichert, und zwar in DPI bis DP 13. von 805 ist 9194. Die 9 in der vierten Stelle zeigt an,

daß die reguläre Zahl ein positives Vorzeichen hat.

Division Soll 523 von 805 durch Komplementaddition subtrahiert werden, so wird 9194, die Neunerkomplement-

Bei dem einen Verfahren zur maschinellen Division 50 form von 805, zu 523 addiert, und man erhält 9717, wird der Divisor wiederholt vom Dividenden sub- das Neunerkomplement der Summe. Zur Umwandlung trahiert. Wenn keine weitere Subtraktion des Divisors dieser Summe in die reguläre Form wird 9717 von vom Dividenden möglich ist, d. h., wenn ein Divi- 9999 subtrahiert, und die Differenz 282 entspricht dendenrest sein Vorzeichen verändert, also negativ dann der Differenz, die man durch Subtrahieren der wird, ist keine weitere Subtraktion durchführbar. 55 regulären Zahl 523 von der regulären Zahl 805 erWenn ein Dividendenrest negativ wird, so zeigt das hält. Wenn der Subtrahend größer als der Minuend an, daß die Subtraktion einen Schritt zu weit ge- ist, steht nicht die Ziffer 9 in der höchsten Stelle der gangen ist. Es ist eine Korrektur dieser überzähligen Summe der Komplementaddition. Zum Beispiel sei Subtraktion erforderlich, um den richtigen Quotienten angenommen, daß 1046 (Subtrahend) von 805 zu bilden. 60 (Minuend) subtrahiert werden soll. 805 wird in

Bei dem einen Verfahren zur Durchführung der Neuner-Komplementform geschrieben und zu 1046

Division durch wiederholte Subtraktion werden be- addiert, d. h., es wird 9194 zu 1046 addiert, und man

stimmte Vielfache des Divisors verwendet, z. B. die erhält die Neunerkomplementsumme 10240. Die 9

Zehner-, Hunderter-, Tausendervielfachen. Den in der vierten Stelle von 9194, die anzeigt, daß die

Quotienten erhält man durch Subtrahieren des größten 65 reguläre Zahl positiv ist, ist zu der 1 von 1046

Vielfachen, das keine Vorzeichenveränderung des addiert worden, so daß man 10 erhält. Nun steht

resultierenden Dividendenrestes bewirkt. Wieder wird eine 0 in der vierten Stelle der Neunerkomplement-

eine Subtraktion zuviel bewirkt, und eine Korrektur summe und eine 1 in der fünften. Diese 1 ist ein

Übertrag von der vierten zur fünften Stelle. Die vierte Stelle zeigt das Vorzeichen an. Eine 9 zeigt an, daß das Vorzeichen der Differenz positiv ist, und das Fehlen einer 9 zeigt an, daß die Neunerkomplementsumme negativ ist und die reguläre Form hat. Die negative Differenz in der regulären Form ist also 240 plus dem Übertrag 1 oder gleich 241.

Aus dem Vorstehenden ist ersichtlich, daß bei Verwendung der Komplementaddition zur Bildung eines Dividendenrestes die Ziffer 9 immer in der höchsten Stelle des erhaltenen Dividendenrestes stehen muß. Mit anderen Worten: Der Dividendenrest muß positiv bleiben, wenn die entsprechende Quotientziffer korrekt ist. Wenn aber bei der Bildung eines Dividendenrestes ein Übertrag erfolgt, so ist das Vielfache des Divisors, das zu dem komplementären Dividenden oder Dividendenrest addiert wird, um den betreffenden Dividendenrest zu erlangen, zu groß.

Fig. 22B zeigt die Lösung der Aufgabe von Fig. 22 A bei Verwendung der Neunerkomplementaddition an Stelle der Subtraktion. In Fig. 22 A wird jeder Dividendenrest gegenüber dem Dividenden oder dem vorausgehenden Dividendenrest eine Stelle nach rechts verschoben. Zum Beispiel wird der zweite Dividendenrest gegenüber dem ersten Dividendenrest 2824 eine Stelle nach rechts verschoben, und der erste Dividendenrest wird in bezug auf den Dividenden eine Stelle nach rechts verschoben. In Fig. 22 B ist nun der Dividend 80542 in Neunerkomplementform als 919457 dargestellt. Das erste Vielfache des Divisors 523 wird zu dem Neunerkomplement des Dividenden addiert und ergibt den komplementären ersten Dividendenrest 91Π51. Die Ziffer 9 in der am weitesten links stehenden Stelle des ersten Dividendenrestes zeigt an, daß dieser positiv ist.

Dieser Dividendenrest wird nun gegenüber dem Dividenden eine Stelle nach links verschoben, wie die erneute Niederschrift des ersten Dividendenrestes anzeigt. Jetzt wird das fünfte Vielfache 2615 des Divisors 523 zu dem Neunerkomplement 971757 des ersten Zwisehendividenden addiert, wodurch sich der komplementäre zweite Dividendenrest 997907 ergibt. Nun wird dieser zweite Dividendenrest um eine Stelle nach links verschoben gegenüber dem ersten Dividendenrest, und danach wird das vierte Vielfache 2092 des Divisors 523 zu dem Neunerkomplement des zweiten Dividendenrestes addiert und ergibt als dritten Dividendenrest 999999, der in echter Form 0000 darstellt. Der Quotient 154 wird durch die Verwendung des ersten, fünften und vierten Vielfachen des Divisors zur Bildung der drei Dividendenreste angezeigt.

Bei einer Maschinenoperation, die die Division gemäß Fig. 22 B ausführt, spart man Maschinenarbeit und Zeit gegenüber der wiederholten Subtraktion oder der wiederholten Komplementaddition. Außerdem fällt die versuchsweise und Fehlerfeststellung der Vielfachen des Divisors fort.

Die Dividiereinrichtung nach der Erfindung führt gleichzeitige Additionen der Vielfachen 1 bis 9 des Divisors und des Neunerkomplements des Dividenden aus. Die Additionsergebnisse werden benutzt, um die korrekte Quotientziffer zu bestimmen und den korrekten Zwisehendividenden in Neunerkomplementform zu bilden. Die Vielfachen 1 bis 9 des Divisors werden dann zu dem Neunerkomplement des ersten Zwisehendividenden addiert, um die zweite Quotientziffer und den zweiten Zwisehendividenden zu bestimmen, und dieser Vorgang wird wiederholt, bis die Divisionsaufgabe gelöst ist.

Es werden von der erfindungsgemäßen Dividiereinrichtung zwei Universalregister gemäß Fig. IS (Register 1 bzw. 2) für den Dividenden bzw. den Divisor verwendet.

Der Dividend wird von Register 1 in einen Neunerkomplementbilder übertragen, der sein Neunerkomplement serienweise nach Dezimalziffern, beginnend mit der Ziffer in der ersten Stelle, bildet. Dieses Neunerkomplement des Dividenden wird durch ein erstes Addierwerk zu einer Verzögerungskreisanordnung übertragen, welche eine vorherbestimmte Verzögerung bewirkt und zu einer hier »Dividendschleife« genannten Schaltung gehört.

Der Divisor wird serienweise nach Dezimalziffern, beginnend mit der Ziffer in der ersten Stelle, aus dem Register 2 in einen Produktbilder übertragen, der seine Vielfachen 1 bis 9 bildet. Diese Vielfachen werden gleichzeitig gebildet, und jede wird gleichzeitig zu dem Neunerkomplement des Dividenden addiert. Die höchste Vielfache des Divisors, die bei ihrer Addition zu dem Neunerkomplement des Dividenden keinen Übertrag zu der nächsthöheren Ziffernposition erzeugt, stellt die richtige Quotientziffer dar.

Die Prüfung auf Vorhandensein oder Fehlen von Übertragen erfolgt durch einen Quotientbilder, der die richtige Quotientziffer in binär-dezimaler Form bildet. Diese Quotientziffer wird in Ziffernposition DPI des Registers 1 bei dessen Linksverschiebung gespeichert. Diese Quotientziffer wird von DPI des Registers 1 einem Binär-in-dezimal-Übersetzer zugeführt, welcher an einen Wählschalter angeschlossen ist und den Durchgang der Vielfachen des Divisors durch den Wählschalter gestattet, die der bereits bestimmten Quotientziffer entspricht. Der Ausgang dieses Wählschalters wird dem ersten Addierwerk zugeleitet und dort zu dem Neunerkomplement des Dividenden addiert, um den ersten Zwischendividenden in Neunerkomplementform zu ergeben.

Das Neunerkomplement des ersten Zwisehendividenden wird zu jeder der neun Vielfachen 1 bis 9 des Divisors addiert, und die nächste Quotientziffer wird durch den Quotientbilder gebildet. Diese Quotientziffer wird in DPI des Registers 1 gespeichert, und die erste gebildete Quotientziffer wird in dessen Ziffernposition DP 2 gespeichert, und zwar erfolgt diese Speicherung durch eine Linksverschiebung des Registers 1.

Die zweite Quotientziffer wird außerdem dem Binär-in-dezimal-Ubersetzer zugeführt und gestattet den Durchgang der richtigen Vielfachen des Divisors durch den Wählschalter zu dem ersten Addierwerk. Dieses addiert diese Vielfache des Divisors zu dem Neunerkomplement des ersten Zwisehendividenden und bildet das Neunerkomplement des zweiten Zwisehendividenden.

Dieser Vorgang wird fortgesetzt, bis die gewünschte Anzahl von Quotientziffern erlangt ist, und zwar sind diese Quotientziffern im Register 1 gespeichert.

Die Wirkungsweise der Dividiereinrichtung wird nun kurz an Hand des Schemas in Fig. 2OP beschrieben. Zunächst wird der Divisor in das Register 2 eingeführt, welches weitergeschaltet wird, bis eine andere Ziffer als Null in seiner Ziffernposition DP, 13 steht. Wenn also der Divisor gleich 523 ist, steht die 5 in DP 13, die 2 in DP 12 und die 3 in DPU des Registers 2. Die übrigen Ziffernpositionen Z)P 10 bis

DPI enthalten jeweils eine 0. Es wird eine Rechtsverschiebung des Registers 2 bewirkt, und die Ziffern des Divisors erscheinen serienweise nach Dezimalziffern, beginnend mit der Ziffer 3 in der ersten Stelle des Divisors. Dieser Divisor wird daher von den Ausgangsklemmen 107 der Ziffernposition DPI des Registers 2 zu den Eingangsklemmen 215 des vierpoligen zweistelligen Schalters 799 übertragen. Dessen Klemme 226 ist HOCH und gestattet die Übertragung des Divisors in das Register über die Klemmen 106 der Ziffernposition DP 13. Der Divisor wird also ständig im Register 2 gespeichert, um seine Verwendung in der folgenden Operation zu gestatten. Die Klemme 238 des Schalters 797 (Fig. 20K) ist HOCH. Daher kann der Divisor serienweise an den Ausgangsklemmen 107 der Ziffernposition DPI erscheinen, um durch den Schalter 797 und die Verzögerungskreise DC 802 (Fig. 20K) zu den Eingangsklemmen 130 des Produktbilders 803 (Fig. 20K) übertragen zu werden. Der Produktbilder erzeugt die neun Vielfachen 1 bis 9, die mit M bis 9 M bezeichnet sind, gleichzeitig an den Ausgängen 131 bis 139. Die Wirkungsweise des Produktbilders ist bereits in Verbindung mit Fig. 2 beschrieben worden.

Der Dividend wird zunächst in das Register 1 eingeführt, und dieses bewirkt eine Linksverschiebung, bis eine andere Ziffer als Null in DP'13 steht. Wenn also der Dividend gleich 80542 ist, steht die 8 in DP 13, die 0 in DP 12, die 5 in DPU, die 4 in DPlO und die 2 in DP9. In DP8 bis DPI stehen Nullen. Das Register 1 wird nach rechts verschoben synchron mit der Rechtsverschiebung des Registers 2, um den Dividenden serienweise nach Dezimalziffern, beginnend mit der Ziffer 2, an den Ausgangsklemmen 107 der Ziffernposition DPI des Registers zur Verfügung zu stellen. Diese Klemmen 107 sind an die Eingangsklemmen 160 des Binär-in-dezimal-Übersetzers830M (Fig. 20K) und die Eingangsklemmen 290 des Neunerkomplementbilders (Fig. 20 J) angeschlossen. Zu dieser Zeit ist die Klemme 180 des Übersetzers 830 M TIEF, und daher ist dieser Übersetzer nicht in Betrieb.

Der Neunerkomplementbilder 885 erzeugt das Neunerkomplement 919457 des Dividenden 80542, wie oben in Verbindung mit Fig. 9 beschrieben. Dieses Neunerkomplement des Dividenden wird den Eingangsklemmen 216 des vierpoligen zweistelligen Schalters 886 (Fig. 20J) zugeleitet. Die Klemme 227 des Schalter 886 ist zu dieser Zeit HOCH. Das Neunerkomplement des Dividenden wird daher von den Ausgangsklemmen 217 des Schalters 886 durch die Verzögerungkreise DC 887 (Fig. 20 J) zu den Eingangsklemmen 215 des vierpoligen zweistelligen Schalters 860M übertragen. Dessen Klemme 226 ist HOCH, und daher wird das Neunerkomplement des Dividenden durch den Schalter 860M zu den Eingangsklemmen 90 des Addierwerks 801M übertragen. Die Eingangsklemmen 90 des Addierwerks 801M empfangen keinen Eingang, weil der Wählschalter 810M außer Betrieb ist, da die Klemme 180 des Binär-in-dezimal-Übersetzers 830M TIEF ist, und daher erscheint das Neunerkomplement des Dividenden an den Ausgangsklemmen 102 des Addierwerks 801M.

Dieser Ausgang wird zu dem Eingang des 15-Zeitabschnitte-Verzögerungskreises 888 (Fig. 20J) übertragen, welcher fünfzehn in Reihe liegende Verzögerungskreise für jeden Eingang oder jedes Bit, also insgesamt sechzig Verzögerungskreise, umfaßt. Der Ausgang der Verzögerungsschaltung 888 ist an die Eingangsklemmen 215 des Schalters 886 angeschlossen. Wenn das Neunerkomplement des Dividenden an der Klemme 215 des Schalters 886 ankommt, ist dessen Klemme 226 HOCH. Daher kann das Neunerkomplement des Dividenden durch den Schalter 886, die Verzögerungskreise DC 887, den Schalter 860M, das Addierwerk 801M und zurück

ίο durch denselben Stromkreis laufen. Dieser Stromkreis, der das Addierwerk 801M, die Verzögerungsschaltung 888, den Schalter 886, den Verzögerungskreis DC 887 und den Schalter 860M umfaßt, wird »Dividendenschleife« genannt. Über diesen Stromkreis wird der Dividend in Umlauf gesetzt oder gespeichert, und von ihm aus wird er zur Verwendung weiterübertragen. Die Dividendschleife dient außerdem zur Speicherung des Neunerkomplements der Zwischendividenden.

Wenn das Neunerkomplement des Dividenden an den Ausgangsklemmen 102 des Addierwerks 801M erscheint, wird es über die Leitung 889 zu den Eingangsklemmen 215 der vierpoligen zweistelligen Wählschalter 861 bis 869 übertragen. Wenn der Dividend so übertragen wird, ist die Klemme 226 jedes dieser Schalter HOCH. Daher kann das Neunerkomplement des Dividenden jeden Schalter zu den Eingangsklemmen 90 der Addierwerke 841 bis 849 durchlaufen.

Die Klemme 50 des Binär-in-dezimal-Übersetzers 831 (Fig. 20 H) ist an die Eingangsklemme 161 des vierpoligen neunstelligen Wählschalters 811 angeschlossen. Daher ist die Eingangsklemme 161 des Wählschalters 811 HOCH. Gemäß der Beschreibung dieses Wählschalters in Verbindung mit Fig. 4 A bis 4 E läßt der Wählschalter die erste Vielfache des Divisors durch. Die Vielfache M wird also von dem Ausgang 131 des Produktbilders 803 aus zu den Ausgangsklemmen 195 des Wählschalters 811 übertragen. Ähnlich sind die Klemmen 50 der Binär-indezimal-Übersetzer 832 bis 839 an die Eingangsklemmen 162, 163, 164, 165, 167, 168 bzw. 169 der Wählschalter 812 bis 819 angeschlossen. Die Vielfachen 2 M bis 9 M werden daher durch die Wählschalter 812 bis 819 übertragen und erscheinen an deren Ausgangsklemmen 195. Diese Vielfachen M bis 9 M werden durch Verzögerungskreise DC 824 bis DC 832 zu den Eingangsklemmen 91 der Addierwerke 841 bis 849 übertragen. Sie erreichen die Eingangsklemmen 91 gleichzeitig mit der Ankunft des Neunerkomplements des Dividenden an den Eingangsklemmen 90 der Addierwerke 841 bis 849. Das bedeutet, daß das Neunerkomplement des Dividenden zu jeder Vielfachen M bis 9 M des Divisors addiert wird. Die Summe jeder dieser Vielfachen und des Neunerkomplements des Dividenden wird den Eingangsklemmen 260 der entsprechenden vierpoligen zweistelligen Schalter 860M, 861 bis 868 zugeleitet. Die Klemme 226 jedes dieser Schalter ist jedoch HOCH, und daher können die an ihren Eingangsklemmen 216 stehenden Angaben nicht durch die Schalter übertragen werden. Diese Summen gehen also verloren.
Die Quotientziffer wird bestimmt durch Prüfung der Übertragsklemme 61C der Addierwerke 841 bis 849. Diese Prüfung erfolgt durch den Quotientbilder 890 (Fig. 20E). Die der korrekten Dezimalziffer des Quotienten entsprechende Ausgangsklemme 261 bis

209 508/173

269 geht HOCH. Diese Klemmen sind an die Eingänge 241 bis 249 des Dezimal-in-binär-Übersetzers 891 (Fig. 20E) angeschlossen. Daher erscheint die korrekte Quotientziffer in binär-dezimaler Form an den Ausgangsklemmen 257 des Dezimal-in-binär-Übersetzers 891. Diese Klemmen sind an die Eingangsklemmen 106 der Ziffernposition DPI des Registers 1 angeschlossen, und die Quotientziffer wird in DP 1 des Registers 1 bei dessen Linksverschiebung gespeichert.

Diese Quotientziffer erscheint an den Ausgangsklemmen 107 der Ziffernposition DPI des Registers 1 und wird über Leitung 882 den Eingangsklemmen 160 des Binär-in-dezimal-Übersetzers 830M (Fig. 20K) zugeleitet. Dadurch gestattet der Wählschalter 810M den Durchgang derjenigen Vielfachen des Divisors, die der Quotientziffer entspricht. Da die Ziffer in der höchsten Ziffernposition des Quotienten in diesem Falle eine 1 ist, gestattet der Wählschalter 810M den Durchgang der Vielfachen M. Diese Vielfache wird von den Ausgangsklemmen 195 des Wählschalters 810M durch Verzögerungskreise DC 823 zu den Eingangsklemmen 91 des Addierwerks 801M übertragen. Sie erreicht die Klemmen 91 des Addierwerks 801M gleichzeitig mit der Ankunft des Neunerkomplements des Dividenden an dessen Eingangsklemmen 90. Das Addierwerk 801M bewirkt diese Addition und bildet den ersten Zwischendividenden, wie Fig. 22 B zeigt. Dieser Zwischendividend wird nun in Umlauf durch die Dividendschleife gesetzt und den Klemmen 90 der Addierwerke 841 bis 849 zugeführt, um die nächste Quotientziffer zu bestimmen. Diese wird in Ziffernposition DPI des Registers 1 gespeichert, während die erste Quotientziffer nach links in DP 2 verschoben wird. Nun steuert die Quotientziffer den Binär-in-dezimal-Übersetzer 830M, um den Durchgang derjenigen Vielfachen des Divisors durch den Wählschalter 810M zu gestatten, die dieser Quotientziffer entspricht.

Diese Vielfache des Divisors und das Neunerkomplement des ersten Zwischendividenden werden im Addierwerk 801M addiert und ergeben das Neunerkomplement des zweiten Zwischendividenden.

In der Dividendschleife ergibt sich eine Verzögerung von insgesamt siebzehn Zeitabschnitten. Eine Verzögerung von fünfzehn Zeitabschnitten wird durch die 15-Zeitabschnitte-Verzögerungsschaltung 888 bewirkt, eine von einem Zeitabschnitt durch den Verzögerungskreis DC 887 und eine von einem Zeitabschnitt durch die dem Addierwerk 801M zugeordneten Verzögerungskreise. Der Grundumlauf der Dividieroperation wird durch die in Fig. HE gezeigten Steuerkreise bestimmt. Dieser Grundumlauf beträgt sechzehn Zeitabschnitte. Die Ankunft des Dividenden oder der Zwischendividenden an dem Addierwerk 801M wird also gegenüber der Ankunft der Vielfachen des Divisors an den Eingangsklemmen 90 des Addierwerks 801M um einen Zeitabschnitt verzögert, und deshalb wird das Neunerkomplement des Dividenden um einen Zeitabschnitt verzögert oder eine Stelle nach links verschoben.

Durch den vorstehenden Vorgang wird die nächste Quotientziffer bestimmt, und diese dient wiederum zur Auswahl der richtigen Vielfachen des Divisors und zur Bestimmung des Neunerkomplements des dritten Zwischendividenden. Dieser Vorgang wird wiederholt, bis die erste bestimmte Quotientziffer in der Ziffernposition DP 13 des Registers 1 gespeichert und die Aufgabe gelöst ist. In dem Beispiel ist also jetzt der Quotient 154 in den Ziffernpositionen DP 13 bis DFIl gespeichert, während DPlO bis DPI Nullen enthalten.

Die nachstehende Tabelle veranschaulicht die Addition der neun Vielfachen M bis 9 M des Divisors 523 zu dem Neunerkomplement 971757 des ersten Zwischendividenden 2824, um die zweite Quotientziffer zu bilden.

Tabelle VI

1. Zwischendividend

(Neunerkomplement)
M

Summe (Addierwerk 841)

1. Zwischendividend
- (Neunerkomplement)
2M

Summe (Addierwerk 842)

1. Zwischendividend
(Neunerkomplement)
3M

Summe (Addierwerk 843)

g₀ 1. Zwischendividend

(Neunerkomplement)
4M

Summe (Addierwerk 844)

1. Zwischendividend

(Neunerkomplement)
5M

Summe (Addierwerk 845)

1. Zwischendividend

(Neunerkomplement)
6M

Summe (Addierwerk 846)

1. Zwischendividend

(Neunerkomplement)
7M

Summe (Addierwerk 847) 50

1. Zwischendividend

(Neunerkomplement)
8M

9 7 17 5 7 5 2 3

9 7 6 9 8 7 kein

Übertrag

9 7 17 5 7 10 4 6

982217 kein

Übertrag

9 7 17 5 7 15 6 9

9 8 7 4 4 7 kein

Übertrag

9 7 17 5 7 2 0 9 2

9 9 2 6 7 7 kein

Übertrag

9 7 17 5 7 2 6 15

9 9 7 9 O 7 kein

Übertrag

9 7 17 5 7 3 13 8

10 0 3 13 7 Übertrag

9 7 17 5 7 3 6 6 1

10 0 8 3 6 7 Übertrag

9 7 17 5 7 4 18 4

Summe (Addierwerk 848) 10 13 5 9 7 Übertrag

1. Zwischendividend

(Neunerkomplement)
9M

9 7 17 5 7 4 7 0 7

Summe (Addierwerk 849) 10 18 8 2 7 Übertrag

In jedem der Addierwerke 841 bis 849 wird das Neunerkomplement 971757 des ersten Zwischendividenden zu der entsprechenden Vielfachen des Divisors addiert. Die Summe der Addition der Vielfachen M bis 5 M ist ein positiver Wert, wie durch die Ziffer 9 in der äußersten linken Position angezeigt. Die Addition der Vielfachen 6 M bis 9 M ergibt

93 94

einen negativen Wert, wie das Fehlen einer 9 in der Produktbilders 803. Die folgenden dreizehn Spalten linken Ziffernposition der Summen anzeigt. Die kor- stellen die Dezimalziffern am Ausgang der Ziffernrekte Vielfache ist die höchste im Zwischendividen- Positionen DP 1 bis DP 13 des Registers 1 dar. Die den enthaltene, also gemäß Tabelle VI 5 M. Da in nächste Spalte zeigt die Ziffern am Ausgang des der linken Stelle der Summen, die durch die Addition 5 Neunerkomplementbilders 885, der das Neunerkomder Vielfachen M bis 5 M gebildet werden, die Ziffer 9 plement des Dividenden bildet. Die darauffolgende steht, erfolgt in den Addierwerken 841 bis 845 kein Spalte zeigt die Position des Wählschalters 810M an. Übertrag. Da in den beiden linken Stellen der Sum- Zum Beispiel ist der Wählschalter in Position 1, men, die durch die Addition entstehen, eine 10 steht, wenn er die Übertragung der ersten Vielfachen des erzeugen die Addierwerke 846 bis 849 einen Über- io Divisors ermöglicht. Die nächste Spalte veranschautrag. Die Klemme 61C der Addierwerke 841 bis 845 licht den Eingang zu den Klemmen 90 des Addierist daher TIEF und die Klemme 61C der Addier- Werks 801 M und die nächste den Eingang zu den werke 846 bis 849 HOCH. Diese Klemmen 61C Klemmen 91 des Addierwerks 801 M. Die nächste sind an die Eingangsklemmen 260-1 bis 260-9 des Spalte zeigt den Ausgang an den Klemmen 102 des Quotientbilders 890 angeschlossen. Gemäß der vor- 15 Addierwerks 801 M, und die folgende Spalte veranstehenden Beschreibung von Fig. 8 geht nun der schaulicht den brauchbaren Ausgang des Quotient-Ausgang 265 des Quotientbilders 890 HOCH. Diese bilders 890. Die folgenden fünfzehn Spalten stellen Klemme stellt die höchste Vielfache des Divisors dar, den Lauf der Dezimalziffern durch die Verzögerungsdie bei ihrer Addition zu dem Neunerkomplement schaltung 888 dar, welche aus fünfzehn in Reihe des ersten Zwischendividenden keinen Übertrag oder 20 liegenden Verzögerungskreisen für jedes der 1-, 2-, die Dezimalziffer 5 ergibt. Daher ist die zweite Quo- 4- und 8-Bits oder insgesamt sechzig Verzögerungstientziffer eine 5. Derselbe Vorgang der Addition der kreisen besteht. Die nächste Spalte zeigt den Aus-Vielfachen des Divisors zu dem Neunerkomplement gang des Verzögerungskreises DC 887 (Fig. 20 J). Die des Dividenden, der Prüfung der erzeugten Überträge restlichen Spalten stellen die wichtigsten Steuer- und der Übersetzung in einen Dezimalwert wird für 25 potentiale dar, die in Fig. HF und HG enthalten die Bestimmung der ersten Quotientziffer durchgeführt. sind.

Für die Bildung der dritten Quotientziffer werden diese In dem Flußdiagramm von Fig. 23 M erscheinen neun Vielfachen des Divisors zu dem Neunerkomple- zahlreiche Nullen und Neunen infolge von Unwirkment des zweiten Zwischendividenden addiert, die samkeit von Stromkreisen oder normaler Stromkreis-Überträge geprüft und die angezeigten Angaben 3° operation. Außerdem erscheinen zahlreiche Nullen in den Dezimalwert übersetzt, der die dritte Quotient- und Neunen im Ansprechen auf die Stromkreisziffer 4 darstellt. Damit ist die Division des Divi- operation für die Lösung unserer Aufgabe. Um die denden 80542 durch den Divisor 523 zur Bildung des Aufmerksamkeit auf die Lösung der Aufgabe zu Quotienten 154 abgeschlossen. Nun wird die Links- konzentrieren, sind nur die dafür notwendigen Nullen verschiebung des Quotienten 154 in dem Register 1 35 und Neunen (in der Regel) gezeigt,
bewirkt, wie oben erwähnt, bis er in den Ziffern- Zur Zeit 0 sind die Klemme 113 des Registers 1 Positionen DP 13 bis DFIl steht, weil nämlich die und die Klemme 113 des Registers 2 HOCH. Der Dividiervorrichtung einen Quotienten von dreizehn Divisor 523 ist im Register 2 gespeichert und der Stellen vorsieht. Dividend 80542 im Register 1. Die Ziffer 5 des Divi-

In der durch Fig. 2OP veranschaulichten Ausfüh- 40 sors und die Ziffer 8 des Dividenden stehen jeweils in

rung der Erfindung wird der Ort des Dezimalkommas DP 13. Daher werden sowohl der Divisor als auch

durch die Bedienungsperson bestimmt. der Dividend in dreizehnstellige Zahlen umgewandelt.

... Es wird also ein dreizehnstelliger Dividend durch

Divisionsaufgabe _einen dreizehnstelligen Divisor dividiert, um einen

Der Dividend 80542 wird durch den Devisor 523 45 dreizehnstelligen Quotienten zu ergeben. Die Stellung

dividiert und ergibt den Quotienten 154 als Veran- des Dezimalkommas fällt nicht in den Bereich der

schaulichung für die genaue Wirkungsweise der in Erfindung, und es wird angenommen, daß sie von der

Fig. 20P gezeigten Ausführung der erfindungs- Bedienungsperson überwacht wird. Der Divisor bleibt

gemäßen Dividiereinrichtung. Während der Lösung im Register 2 und der Dividend im Register 1 ge-

dieser Aufgabe wird die Dividierschaltung gesteuert 50 speichert bis zur Zeit 1.

durch den in Fig. HE gezeigten Divisionssteuerkreis, Zur Zeit 1 ist die Klemme 462 (Fig. IOD, 2OJ, der die in Fig. HH dargestellten Wellenformen er- 23F) HOCH. Die Klemme 462 ist an die Klemme zeugt. Der Fluß der Ziffern durch die Dividierschal- 226 der vierpoligen zweistelligen Schalter 861 bis 869 tung und bestimmte Potentiale sind in Fig. 23 A bis (Fig. 2OG, 2OE, 20C) angeschlossen. Daher sind die 23 K in der Anordnung nach Fig. 23 M gezeigt, und 55 Eingangsklemmen 215 dieser Schalter mit deren Auszwar in bezug auf die vorstehende Aufgabe. Die Be- gangsklemmen 217 verbunden, und der den Klemmen Schreibung der Dividieroperation erfolgt in Verbin- 215 zugeleitete Eingang wird durch die Schalter Überdung mit Fig. 11E, HH, 2OP und 23 M. tragen.

Wenn Fig. 23 A bis 23K gemäß Fig. 23M ange- Ebenfalls ist zur Zeit 1 die Klemme 439 (Fig. HD,

ordnet werden, bezeichnet die linke Spalte Zeit- 60 20J) HOCH. Klemme 439 ist an die Klemme 227

abschnitte in einem sich wiederholenden Umlauf von des Schalters 886 angeschlossen. Daher wird der den

sechzehn Zeitabschnitten. Die nächste Spalte zeigt Eingangsklemmen 216 des Schalters 886 zugeleitete

die gesamte verstrichene Anzahl von Zeitabschnitten, Ausgang von dem Neunerkomplementbilder 885

0 bis 330. Die nächsten dreizehn Spalten zeigen die (Fig. 20J) durch den Schalter hindurchgeleitet, bis

Dezimalziffer am Ausgang der Ziffernpositionen DPI 65 die Klemme 227 TIEF-geht. Diese Klemme geht

bis DP 13 des Registers 2. Die nächsten neun Spalten TIEF zur Zeit 22 oder zur Zeit 6 von Umlauf 2. Zur

veranschaulichen die VielfachenM bis 9M des Divi- Zeit 1 geht die Klemme 442 (Fig. HD, 20N) HOCH

sors DS an den Ausgangsklemmen 131 bis 139 des (Fig. 23F). Diese Klemme ist mit der Klemme 226

des vierpoligen zweistelligen Schalters 799 (Fig. 20 N) verbunden. Daher wird der den Eingangsklemmen 215 des Schalters 799 zugeleitete Ausgang der Ziffernposition DPI des Registers 2 durch den Schalter hindurchgeleitet und den Eingangsklemmen 106 der Ziffernposition DP 13 des Registers 2 zugeführt. Die Klemme 442 ist auch mit der Rechtsverschiebungsklemme 110 des Registers 2 verbunden. Daher wird das Register 2 je einmal in jedem Zeitklemmen 160 des Binär-in-dezimal-Übersetzers 830M (Fig. 20K) zugeleitet, hat aber keine Wirkung darauf, da seine Klemme 180 TIEF ist. Außerdem wird diese 0 den Eingangsklemmen 215 des vierpoligen 5 zweistelligen Schalters 801 (Fig. 20N) zugeführt, wird aber nicht durch ihn übertragen, da seine Klemme 226 TIEF ist. Die den Eingangsklemmen 290 des Neunerkomplementbilders 885 (Fig. 20 J) zugeleitete 0 wird sofort an dessen Ausgangsklemmen 291 als 9

abschnitt nach rechts verschoben, bis Klemme 442 io reflektiert (Fig. 23F). Da die Klemme 227 des Schal-TIEF-geht. Die Klemme 442 ist außerdem mit dem ters 886 HOCH ist, wird der Ausgang des Neuner-ODER-Kreis 796 (Fig. 20N) verbunden, und daher komplementgenerators an den Klemmen 216 durch geht zur Zeit 1 dessen Ausgang HOCH. Dieser Aus- den Schalter 886 hindurch und durch die Verzögegang ist an die Klemme 238 des vierpoligen ein- rungskreise DC 887 (Fig. 20J) zu den Eingangsstelligen Schalters 797 (Fig. 20K) angeschlossen, und 15 klemmen 215 des Schalters 860M (Fig. 20J) überdaher wird der Ausgang von Ziffernposition DPI des tragen. Die Klemme 406 ist an die Klemme 226 des Registers 2, der mit den Eingangsklemmen 235 ver- Schalters 860M angeschlossen und gestattet dadurch bunden ist, durch den Schalter 797 zu dem Ausgang die Übertragung des an den Klemmen 215 empfange-237 dieses Schalters übertragen. Zur Zeit 1, wenn das nen Neunerkomplements 91945799999999 durch den Register 1 nach rechts verschoben wird, steht die in 20 Schalter 860M hindurch zu den Eingangsklemmen 90 Ziffernposition DPI gespeicherte 0 an deren Aus- des Addierwerks 801M. Wenn eine 0 oder kein Eingangsklemmen und wird durch den Schalter 797 und gang an den Neunerkomplementbilder 885 angelegt die Verzögerungskreise DC 802 (Fig. 20K) zu den wird, entsteht an seinem Ausgang eine 9. Eingangsklemmen 130 des Produktbilders 803 über- Das Register 1 verschiebt sich weiterhin je einmal

tragen. Diese 0 kommt also an den Eingangsklemmen 25 nach rechts in jedem Zeitabschnitt bis zur Zeit 18 130 des Produktbilders zur Zeit 2 an. Vier Zeit- (Fig. 23F). Während aufeinanderfolgender Zeitabschnitte spater befindet sich also die erste Ziffer abschnitte wird also die in der nächsthöheren Ziffernjeder der neun Vielfachen an den Ausgängen 130 position des Registers 1 nach rechts hinausverbis 139 des Produktbilders, und zur Zeit 6 (Fig. 23 A) schoben und erscheint an den Ausgangsklemmen 107 steht die 0 in der untersten Stelle jeder der neun 30 der Ziffernposition DPI des Registers 1. Das um Vielfachen an den Ausgängen 131 bis 139. einen Zeitabschnitt verzögerte Neunerkomplement

Das Register 2 setzt die Rechtsverschiebung fort, 91945799999999 erscheint also an den Eingangsbis alle dreizehn Ziffern des Divisors hinaus- klemmen 90 des Addierwerks 801M (Fig. 20J) verschoben sind. Infolgedessen erscheinen die Viel- serienweise nach Dezimalziffern während aufeinanderfachenM bis 9M (Fig. 23 A, 23B) des Divisors an 35 folgender Zeitabschnitte von Zeit 6 an. In Fig. 23 F den Ausgängen 131 bis 139 des Produktbilders. Zur ist die Ziffer 9 in der ersten Ziffernposition des Zeit 14 wird die 5, die in DP 13 des Registers 2 Neunerkomplements des Dividenden in einem Kreis stand, hinausverschoben und erscheint am Ausgang dargestellt. Diese gleiche Ziffer ist in dem ganzen von DPI zur Zeit 15. Alle diese Ziffern des Divisors Flußdiagramm von Fig. 23M in einem Kreis darwerden serienweise nach Dezimalziffern durch den 40 gestellt, um das Verständnis der Operation zu erSchalter 797 und die Verzögerungskreise DC 802 zu leichtern und die Verschiebung des Neunerkompledem Produktbilder 803 und durch den vierpoligen ments der Zwischendividenden zu veranschaulichen, zweistelligen Schalter 799 zu den Eingangsklemmen Den Eingangsklemmen 91 des Addierwerks 801M

106 von DP 13 des Registers 2 übertragen. Jedesmal, wird kein Eingang zugeführt, weil der Wählschalter wenn eine Ziffer aus der Ziffernposition DPI des 45 810M außer Betrieb ist. Das ist der Fall, weil die Registers 2 hinausverschoben wird, wird sie also zu Klemme 180 des Binär-in-dezimal-Übersetzers 830M dem Produktbilder und zurück in die Ziffernposition (Fig. 20K) TIEF ist. Das binär-dezimale Addierwerk DP 13 des Registers 2 übertragen. Zur Zeit 14 ist der 801M überträgt daher das Neunerkomplement des dreizehnstellige Divisor im Register 2 gespeichert, Dividenden, und dieses beginnt an den Ausgangsund die Klemme 442 (Fig. 23 F, 20N) geht TIEF. 50 klemmen 102 des Addierwerks 801M serienweise Daher hört die Rechtsverschiebung des Registers 2 nach Dezimalziffern von Zeit 7 ab zu erscheinen. Das auf, und der Divisor wird in dem Register gespeichert. Neunerkomplement des Dividenden ist also jetzt um Die Klemme 226 des Schalters 799 und die Klemme zwei Zeitabschnitte verzögert. 238 des Schalters 797 gehen TIEF. Das Neunerkomplement des Dividenden wird in

Zur Zeit 5 geht die Klemme 452 (Fig. HF, 20M, 55 binär-dezimaler Form den Eingängen der ersten Ver-23F) HOCH, und dadurch geht auch der Ausgang zögerungskreise der Verzögerungsschaltung 888 zudes ODER-Kreises 881 (Fig. 20M) HOCH. Die geführt. Die Dezimalziffer 9 (im Kreis) in der ersten Klemme 110 des Registers 1 geht daher HOCH, und Ziffernposition des Neunerkomplements des Dividendas Register 1 beginnt seine Rechtsverschiebung. Die den erscheint darum am Ausgang der ersten Ver-Klemme 462 (Fig. HF, 23 F, 20J) geht TIEF zur 60 zögerungskreise in binär-dezimaler Form einen Zeit-Zeit 5, und dadurch gehen auch die Klemmen 226 abschnitt später oder zur Zeit 8 (Fig. 23F). Diese der vierpoligen zweistelligen Schalter 861 bis 869 gleiche Dezimalziffer erscheint in binär-dezimaler TIEF. Die Klemme 462 geht HOCH zur Zeit 6 und Form an den Ausgangsklemmen der letzten oder läßt diese Klemmen auch HOCH-gehen. fünfzehnten Verzögerungskreise der Schaltung 888

Die 0 in der Ziffernposition DPI des Registers 1 65 zur Zeit 23.

befindet sich an deren Ausgangsklemmen 107, wenn
die Rechtsverschiebungsklemme 110 des Registers 1
zur Zeit 5 HOCH-geht. Diese 0 wird den Eingangs-

Das Neunerkomplement des Dividenden wird
außerdem von den Ausgangsklemmen 102 des Addierwerks 801M zu den Leitungen 889 übertragen, die

an die Eingangsklemmen 215 der vierpoligen zweistelligen Schalter 861 bis 869 angeschlossen sind. Die Klemme 462 (Fig. 20 J) ist jetzt HOCH (Klemme 462 TIEF von Zeit 5 bis Zeit 6 in jedem Umlauf). Sie läßt jede Klemme 226 der Schalter 861 bis 869 HOCH-gehen. Das Neunerkomplement des Dividenden an den Eingangsklemmen 215 der Schalter 861 bis 869 wird also durch diese Schalter hindurch zu deren Ausgangsklemmen 217 und zu den Eingangsklemmen 90 der Addierwerke 841 bis 849 übertragen. Da keine Verzögerang bei der Übertragung des Neunerkomplements des Dividenden von den Ausgangsklemmen 102 des Addierwerks 801M zu den Eingangsklemmen 90 der Addierwerke 841 bis 849 erfolgt, wird das Neunerkomplement der Ziffer in der niedrigsten Stelle des Dividenden den Eingangsklemmen 90 der Addierwerke 841 bis 849 zur Zeit 7 zugeführt.

Die Klemme406 (Fig. 2OJ, HF, HG, HD) geht HOCH zur Zeit 0 und bleibt HOCH während der ganzen Dividieroperation. Die Klemme 406 ist an die Klemme 226 des Schalters 860M angeschlossen und gestattet die Übertragung des Neunerkomplements der Zwischendividenden von den Eingangsklemmen 215 des Schalters 860M zu den Eingangsklemmen 90 des Addierwerks 801M.

Außerdem ist die Klemme 406 mit den Klemmen 90 der Binär-in-dezimal-Übersetzer 831 bis 839 verbunden. Die Klemme 50 des Übersetzers 831 (Fig. 20H) ist an dessen Ausgang 161 angeschlossen. Daher ist der Ausgang 161 HOCH, und die erste Vielfache M des Divisors kann durch den Schalter 811 hindurchgehen. Die Klemme 50 des Übersetzers 832 (Fig. 20H) ist an dessen Ausgang 162 angeschlossen, und daher ist der Ausgang 162 HOCH und gestattet den Durchgang der zweiten Vielfachen 2 M des Divisors durch den Wählschalter 812. Ähnlich sind die Klemmen 50 der Übersetzer 833 bis 839 an die Ausgänge 163 bis 169 angeschlossen. Daher sind die Ausgänge 163 bis 169 HOCH, und die Vielfachen 3 M bis 9 M des Divisors werden durch die Wählschalter 813 bis 819 geleitet.

Die Ziffer in der niedrigsten Ziffernposition der Bezeichnung der Wählschalter 811 bis 819 zeigt jeweils diejenige Vielfache des Divisors an, die durch sie hindurchgeleitet wird. Zum Beispiel wird die sechste Vielfache 6 M des Divisors durch den Wählschalter 816 übertragen. Die Ziffer in der niedrigsten Ziffernposition der Vielfachen erscheint an den Ausgängen 131 bis 139 des Produktbilders 803 zur Zeit 6. Diese Vielfachen M bis 9 M werden durch die betreffenden Wählschalter zu den Verzögerungskreisen DC 824 bis DC 832 übertragen und erscheinen an deren Ausgängen im nächsten Zeitabschnitt oder zur Zeit 7. Die Ausgänge dieser Verzögerungskreise sind an die entsprechenden Eingangsklemmen 91 der Addierwerke 841 bis 849 angeschlossen. Die Ziffer in der niedrigsten Stelle des Neunerkomplements des Dividenden (Fig. 23 F) und die Ziffer in der niedrigsten Stelle jeder der Vielfachen M bis 9 M des Divisors kommen also zur Zeit 7 an den Eingangsklemmen der Addierwerke 841 bis 849 an. Daher wird während folgender Zeitabschnitte die Addition der Vielfachen des Divisors zu dem Neunerkomplement des Dividenden bewirkt. Die Summe dieser Additionen erscheint an den Ausgangsklemmen 102 der Addierwerke 841 bis 849. Diese Klemmen sind mit den Eingangsklemmen 216 der Schalter 860M, 861 bis 868 verbunden. Diese Schalter werden jedoch nur für die Übertragung von Eingängen von ihren Klemmen 215 vorbereitet, und daher gehen diese Summen verloren.

Der Quotientbilder 890 (Fig. 20F) nimmt Eingänge von der Übertragsklemme 61 C jedes der Addierwerke 841 bis 849 auf. Gemäß der vorstehenden Erklärung des Quotientbilders in Verbindung mit Fig. 8 werden das Vorhandensein und das Fehlen von

ίο Übertragen an den Klemmen 61C der Addierwerke 841 bis 849 verwendet, um die richtige Dezimalziffer des Quotienten zu bestimmen. In dem Flußdiagramm von Fig. 23 M beachte man, daß der zur Bestimmung der Quotientziffer verwendete Übertrag der von der vierzehnten Ziffernposition ist. Dieser Übertrag erscheint stets zur Zeit 5 eines aus sechzehn Zeitabschnitten bestehenden Umlaufs. Daher erfolgt die erste Prüfung des Übertrags durch den Quotientbilder zur Zeit 21 oder 5 des zweiten 16-Zeitabschnitt-Umlaufs. Ein Übertrag ist vorhanden an der Klemme 61C des Addierwerks 842 (Fig. 20G). Dieser Übertrag entsteht durch folgende Addition:

und

91945799999999
10460000000000

Außerdem ist ein Übertrag vorhanden an der Klemme 61 C der Addierwerke 843 bis 849, die die Addition des Neunerkomplements des Dividenden und der Vielfachen 3 M bis 9 M des Divisors bewirken. Das Neunerkomplement des Dividenden

und

91945799999999
05230000000000

die erste Vielfache des Divisors, werden im Addierwerk 841 (Fig. 20G) addiert. Die Addition der Ziffer 9 in der vierzehnten Ziffernposition des Neunerkomplements des Dividenden und der Ziffer 0 in der vierzehnten Ziffernposition der ersten Vielfachen des Divisors ergibt keinen Übertrag. Da keine höhere Vielfache des Divisors zu dem Neunerkomplement des Dividenden addiert werden kann, ohne einen Übertrag zu erzeugen, ist die richtige Quotientziffer eine 1. Die Ziffer 9 in der vierzehnten Stelle des Neunerkomplements des Dividenden liegt an den Ausgangsklemmen 102 des Addierwerks 801M zur Zeit 20 (Fig. 23G). Diese gleiche 9 ist daher an den Ausgangsklemmen 102 des Addierwerks 841 (Fig. 20G) zur Zeit 21 vorhanden. Die durch die Addition des Neunerkomplements des Dividenden und der Vielfachen des Divisors erzeugten Überträge liegen ebenfalls an den Klemmen 61C der Addierwerke 842 bis 849, welche sie zur Zeit 21 erzeugen. Der Quotientbilder 890 und der Dezimalin-binär-Übersetzer 891 (Fig. 20E) sprechen direkt auf diese Überträge an. Infolgedessen wird die Quotientziffer 1 zur Zeit 21 (Fig. 23G) erzeugt und in der Ziffernposition DPI des Registers 1 infolge von dessen Linksverschiebung gespeichert.

Aus dem Anschluß der Klemmen 61C geht hervor, daß die Addierwerke während der darin stattfindenden Additionen verschiedene Überträge erzeugen. Diese Überträge bewirken jedoch nicht die Lösung der Aufgabe, da die aus ihnen entstehenden Quotientziffern verlorengehen. Die einzige von der

209 508/173

100

Dividiervorrichtung beibehaltene Quotientziffer ist die zur Zeit 5 eines 16-Zeitabschnitt-Umlaufs auftretende. Diese Quotientziffern werden beibehalten, weil das Register 1 sich zu dieser Zeit nach links verschiebt. Die zur Zeit 5 eines beliebigen 16-Zeitabschnitt-Umlauf s mit Ausnahme des ersten erzeugte Quotientziffer ist eine richtige Quotientziffer.

Die Ausgänge des Quotientbilders 869 sind mit den Eingängen des Dezimal-in-binär-Übersetzers 891 (Fig. 20E) verbunden. Der Dezimal-in-binär-Übersetzer übersetzt die Dezimaldarstellung der Quotientziffer in binär-dezimale Darstellungen, welche an seinen Ausgangsklemmen 257 erscheinen. Diese Ausgangsklemmen sind an die Eingangsklemmen 106 der Ziffernposition DP 1 von Register 1 (Fig. 20M) angeschlossen. Die Addition des Neunerkomplements des Dividenden zu jedem der Vielfachen des Divisors ist zur Zeit 21 abgeschlossen.

Zur Zeit 21 verschiebt sich das Register 1 (Fig. 23G) nach links, um die Speicherung der Quotientziffer 1 in Ziffernposition DPI des Registers 1 zu bewirken. Zur Zeit 6 geht die Klemme 433 (Fig. 2OM, 23F) TIEF und läßt das Register 1 speichern. Daher wird zu dieser Zeit eine 1 in DP 1 des Registers 1 und eine 0 in jeder der übrigen Ziffernpositionen gespeichert.

Die Ziffer 8 in der dreizehnten Ziffernposition DP 13 des Dividenden ist zur Zeit 18 hinausverschoben worden (Fig. 23 B), und das Register 1 ist veranlaßt worden zu speichern, bis nach links verschoben wurde, um die Quotientziffer 1 zur Zeit 5 aufzunehmen.

Die Ziffer 5 in der dreizehnten Stelle des Divisors ist zur Zeit 14 aus dem Register 2 hinausverschoben worden. Zur Zeit 14 ist also der Divisor im Register 2 genau wie zur Zeit 1 gespeichert. Die Klemme 442 (Fig. 2ON, HF) geht TIEF und bleibt TIEF bis zur Zeit 17 oder Zeit 1 des zweiten 16-Zeitabschnitt-Umlaufs. Das Register 2 bewirkt also die Speicherung des Divisors von Zeit 14 bis Zeit 17. Zur Zeit 17 wird der Divisor wieder nach rechts verschoben, und der Vorgang des Hinausverschiebens des Divisors, des erneuten Speicherns des Divisors und der Bildung der neun Vielfachen des Divisors wird wiederholt.

Die Quotientziffer 1, die in DPI des Registers 1 gespeichert ist, erscheint an deren Ausgangsklemmen 107 während des nächsten Zeitabschnitts. Die Klemme 465 (Fig. 20 J, HD) geht HOCH zur Zeit 6 (Fig. HF) von Umlauf 2 oder zur Zeit 22. Der Ausgang des ODER-Kreises 870 (Fig. 20J) geht also HOCH zur Zeit 22 und läßt auch die Klemme 180 des Binär-in-dezimal-Übersetzers 830M (Fig. 20K) HOCH-gehen. Infolgedessen kann der Übersetzer 830M auf den Eingang an seinen Klemmen 160 ansprechen. Die Klemme 465 ist außerdem mit der Klemme 226 des vierpoligen zweistelligen Schalters 886 verbunden. Dessen Klemme 226 geht daher HOCH zur Zeit 22 und gestattet dem Schalter 886, den seinen Klemmen 216 zugeführten Eingang zu übertragen.

Die an den Ausgangsklemmen 107 der Ziffernposition DPI im Register 1 erscheinende Quotientziffer wird zu den Eingangsklemmen 160 des Binärin-dezimal-Übersetzers 830M (Fig. 20K) übertragen. Da die Quotientziffer eine 1 ist, geht der Ausgang 161 des Übersetzers 830M zur Zeit 22 HOCH. Daher kann die erste Vielfache M des Divisors durch den Wählschalter 810M übertragen werden. Die Ziffer in der ersten Stelle der ersten Vielfachen des Divisors wird ihm zur Zeit 22 zugeführt (Fig. 23B). Diese erste Vielfache wird durch den Verzögerungskreis DC 823 (Fig. 20K) zu den Eingangsklemmen 91 des Addierwerks 801M (Fig. 20J) übertragen, wo sie zur Zeit 23 (Fig. 23 G) zu erscheinen beginnt.

Die Ziffer in der ersten Ziffernposition des Neunerkomplements des Dividenden wird durch Schalter 886 der Dividendschleife zu den Eingangsklemmen

ίο des Verzögerungskreises DC 887 zur Zeit 22 übertragen. Zur Zeit 23 erscheint diese Ziffer an dem Ausgang des Verzögerungskreises DC 877 und wird durch den vierpoligen zweistelligen Schalter 860M zu den Eingangsklemmen 90 des Addierwerks 801M (Fig. 20J) übertragen. Zur Zeit 23 beginnt also die Anlegung des Neunerkomplements des Dividenden an die Eingangsklemmen 90 des Addierwerks 801M und der ersten Vielfachen des Divisors an dessen Eingangsklemmen 91.

Das Neunerkomplement des Dividenden und die erste Vielfache des Divisors werden addiert im Addierwerk 801M, wie oben erwähnt, und ergeben das Neunerkomplement des ersten Zwischendividenden an den Ausgangsklemmen 102. Die Ziffer in der ersten Stelle des Neunerkomplements des ersten Zwischendividenden an den Eingangsklemmen 90 des Addierwerks 801M erscheint daher an den Ausgangsklemmen 102 von 801M zur Zeit 24 (Fig. 23G). Diese Ziffer ist die in Fig. 23 B eingekreiste 9 und steht in der zweiten Stelle des Neunerkomplements des ersten Zwischendividenden an den Ausgangsklemmen 102 des Addierwerks 801M. Daher ist das Neunerkomplement des ersten Zwischendividenden eine Stelle nach links verschoben worden. Das bedeutet, daß die vorher in der vierzehnten Stelle des Neunerkomplements des Dividenden stehende 9 durch die 7 ersetzt wird, die aus der Addition der dreizehnten Stellen in dem Addierwerk 801M stammt. Darum wird eine 9 nach links hinausverschoben und aus der Lösung der Aufgabe ausgeschaltet, und eine 9 wird in die erste Stelle des Neunerkomplements des ersten Zwischendividenden eingebracht. Dieses Neunerkomplement des ersten Zwischendividenden wird zum Umlauf in dei Dividendschleife gebracht. Außerdem wird es von den Leitungen 889 zu den Eingängen der Addierwerke 841 bis 849 übertragen.

Die 0 in der ersten Stelle jeder der neun Vielfachen des Divisors ist an den Ausgängen 131 bis 139 des Produktbilders 803 zur Zeit 22 (Fig. 22B) vorhanden. Diese neun Vielfachen werden durch die entsprechenden Wählschalter und Verzögerungskreise hindurch zu den Eingangsklemmen 91 der Addierwerke 841 bis 849 weitergeleitet und kommen dort zur Zeit 23 gleichzeitig mit der Ankunft der Ziffer 9 der ersten Stelle des Neunerkomplements des ersten Zwischendividenden an den Eingangsklemmen 90 derselben Addierwerke an.
Jede dieser Vielfachen M bis 9 M wird in den entsprechenden Addierwerken 841 bis 849 zu dem Neunerkomplement des Zwischendividenden addiert. Die Ziffer in der vierzehnten Stelle dieser Vielfachen und die 7 in der vierzehnten Stelle des Neunerkomplements des Zwischendividenden kommen zur Zeit 36 an den Eingangsklemmen der Addierwerke 841 bis 849 an. Die durch die Addition dieser Ziffern gebildete Summe und der Übertrag erscheinen darum zur Zeit 37 (Fig. 23 B) an den Ausgängen der Addier-

101 102

werke. Dies ist die Zeit 5 des dritten 16-Zeitabschnitt- des Addierwerks 801M zugeführt, wo es zu der vier-

Umlaufs. Zu dieser Zeit wird durch den Quotient- ten Vierfachen des Divisors addiert wird, um an den

bilder 890 und den Dezimal-in-binär-Übersetzer 891 Ausgangsklemmen 102 das Neunerkomplement des

(Fig. 20E) die Quotientziffer 5 gebildet. Das Re- dritten Zwischendividenden, das drei Stellen nach

gister 1 verschiebt sich zur Zeit 37 (Zeit 5 des dritten 5 links verschoben ist, zu ergeben. Die Ziffer 9 in der

Umlaufs) nach links und speichert die Quotient- ersten Ziffernposition des Neunerkomplements des

ziffer 5 an seiner Ziffernposition DPI. Die Quotient- zweiten Zwischendividenden und die Ziffer 0 in der

ziffer 1 wird von DPI in die Speicherung bei DP2 ersten Stelle der vierten Vielfachen des Divisors er-

des Registers 1 verschoben. Zur Zeit 38 nimmt das reichen die Eingangsklemmen 90 bzw. 91 des Addier-

Register 1 die Speicherung wieder auf. Die Quotient- io werks 801M zur Zeit 55 (Fig. 23H).

ziffer 5 an den Ausgangsklemmen 107 der Ziffern- Die Ziffern in der vierzehnten Stelle der vierten

position DPI des Registers 1 wird den Klemmen 160 Vielfachen des Divisors und des Neunerkomplements

des Binär-in-dezimal-Übersetzers 830M zugeleitet des zweiten Zwischendividenden, das zwei Ziffern-

und gestattet die Übertragung der fünften Vielfachen Positionen nach links verschoben ist, werden den

26150000000000 des Divisors durch ihn hindurch zu 15 Eingängen des Addierwerks 801M zur Zeit 68

den Eingangsklemmen 91 des Addierwerks 801M. (Fig. 23H) zugeführt. Das Neunerkomplement des

Die 0 in der ersten Stelle der fünften Vierfachen wird dritten Zwischendividenden, das um drei Ziffern-

diesen Eingangsklemmen 91 zur Zeit 39 (Fig. 23B) Positionen nach links verschoben ist, enthält bei

zugeführt. Die Ziffer 9 in der ersten Stelle des ersten seinem Erscheinen an den Ausgangsklemmen 102 des

Zwischendividenden, die eine Stelle nach links ver- 20 Addierwerks 801M keine andere Ziffer als 9, und

schoben worden ist, wird den Eingangsklemmen 90 daher ist also die echte Form des dritten Zwischen-

des Addierwerks 801M zur Zeit 39 zugeleitet. Der dividenden die 0. Die vierte und alle folgenden

erste Zwischendividend, um eine Stelle nach links Quotientziffern müssen daher Nullen sein,

verschoben, Die vierte Quotientziffer wird durch den Quotient-

25 bilder 890 und den Dezimal-in-binär-Übersetzer 891

717579999999(?)9 ^zur ^*¹ ^ ^^e^ ~* ^^es f^urjf^ten Umlaufs) gebildet.

j ^ Das Register 1 verschiebt sich nach links, um die 25150000000000 Ziffer 0 des Quotienten zur Zeit 69 in die Speicherung aufzunehmen. Daher werden die Quotientwerden also addiert und ergeben das Neunerkomple- 3° S?™¹' \^{4 na}^ „^links '¹I i^m Ziffernpositionen ment des zweiten Zwischendividenden: ^D?*> ^DP3 _O ^b™· P™ verschoben Dieser Vorgang

wird gemäß Fig. 23 M fortgesetzt, bis die Quoüent-

79079999999®99 ziffern 1, 5 und 4 in den Ziffernpositionen DP 13,

DP 12 bzw. DPIl des Registers 1 stehen. Zu dieser

Dieses Neunerkomplement des zweiten Zwischen- 35 Zeit ist in jeder anderen Ziffernposition DP 10 bis DPI dividenden beginnt an den Ausgangsklemmen 102 des Registers eine 0 gespeichert,

des Addierwerks 801M zur Zeit 39 zu erscheinen Schließlich geht zur Zeit 229, die der Zeit 5 des

oder gleichzeitig mit den seinen Eingangsklemmen 90 vierzehnten Umlaufs entspricht, die Klemme 462

und 91 zugeführten Eingängen. Das bedeutet, daß (Fig. HG, 20J, 23K) TIEF. Zur Zeit 330 geht die

das Neunerkomplement des zweiten Zwischen- 40 Klemme 465 (Fig. HD, 20J) TIEF und läßt die

dividenden eine weitere Stelle nach links verschoben Klemme 180 des Binär-in dezimal-Übersetzers 830M

wird gegenüber dem Neunerkomplement des ersten (Fig. 20K) und die Klemme 226 des vierpoligen

Zwischendividenden. Das Neunerkomplement des zweistelligen Schalters 886 (Fig. 20J) TIEF-gehen

zweiten Zwischendividenden (Fig. 23 B, 23C) wird (Fig. 23K). Die Dividierschaltung wird jetzt mit Aus-

also insgesamt zwei Ziffernpositionen nach links ver- 45 nähme von Register 1 und Register 2 in seinen

schoben. Anfangszustand zurückgestellt. Die Register setzen

Das Neunerkomplement des zweiten Zwischen- die Speicherung fort. Der Divisor ist im Register 2

dividenden wird zum Umlauf in der Dividenden- (Fig. 23 E) und der Quotient im Register 1 (Fig. 23 E)

schleife gebracht und den Eingangsklemmen 90 der gespeichert. Der Quotient und der Divisor können

Addierwerke 841 bis 849 zugeleitet. 50 daher in beliebiger Weise behandelt werden, wie

Zur Zeit 53 (Zeit 5 des vierten 16-Zeitabschnitt- oben in Verbindung mit Fig. IR beschrieben.

Umlaufs) bilden der Quotientbilder 890 und der Der letzte Zwischendividend einer Dividieropera-

Dezimal-in-binär-Übersetzer 891 die Quotientziffer 4 tion stellt den Rest dar. Gemäß Fig. 23 K ist aus dem

(Fig. 23H). Das Register 1 verschiebt sich nach links Neunerkomplement des dreizehntenZwischendividen-

zur Zeit 53, um die Quotientziffer 4 an der Ziffern- 55 den, der um dreizehn Stellen nach links verschoben

position DP 1 zu speichern, die Quotientziffer 5 von ist, ersichtlich, daß der Rest eine 0 ist. In vielen

DPI in die Speicherung bei DP2 zu verschieben und Dividieroperationen ist der Rest nicht 0, und sein

die Quotientziffer 1 von DP 2 nach DP 3 zu ver- Wert ist vielleicht wissenswert. Dieser Rest erscheint

schieben. in Neunerkomplementform an den Ausgangsklemmen

Diese Quotientziffer 4 wird den Eingangs- 60 102 des Addierwerks 801M (Fig. 20K) serienweise klemmen 160 des Binär-in-dezimal-Übersetzers 830M nach Dezimalziffern in der binär-dezimalen Form von (Fig. 20K) zugeführt und gestattet die Übertragung Zeit 215 bis 228. Wenn eine Operation im Ander vierten Vierfachen 20920000000000 durch den sprechen auf den Rest oder eine Anzeige seines Wählschalter 810M, die Verzögerungskreise DC 823 Wertes erwünscht ist, kann man das durch Anzu den Eingangsklemmen 91 des Addierwerks 801M 65 schluß an die Klemmen 102 des Addierwerks 801M (Fig. 20J). Das Neunerkomplement des zweiten (Fig. 20J) von Zeit 215 bis 228 erreichen. Gemäß Zwischendividenden, das zwei Ziffernpositionen nach Fig. HG geht die Klemme 465 (Fig. 20J) zur Zeit 6 links verschoben ist, wird den Eingangsklemmen 90 nach Umlauf m TIEF. Das bedeutet, daß die

103

Klemme 226 des Schalters 886 TIEF-geht und daß der Schalter die seinen Eingangsklemmen 215 zugeleiteten Angaben nicht weiterleitet. Der in der Dividendscheife umlaufende Rest geht also nach der hier beschriebenen Operation verloren.

9194579 999999® 05230000000000

9717579999999® 071757999 9 999®9

26150000000000 £~979079999999®9

9079079999999(9)99

104

Die Addition des Neunerkomplements des Dividenden und der Neunerkomplemente der bei Lösung der obengenannten Aufgabe verwendeten Zwischendividenden bei Bildung der Quotientziffern 1, 5 5 bzw. 4 geht aus dem Nachstehenden hervor:

(Neunerkomplement DD)
JM)

(Neunerkomplement des ersten Zwischen-DD)

(Neuner-Komplement des ersten Zwischen-DD,

einmal verschoben)
(5M)

(Neunerkomplement des zweiten Zwischen-DD, einmal verschoben)

(Neunerkomplement des zweiten Zwischen-DD, zweimal verschoben)

20920000000000 (4M)

0999999999999

9 9 (Neunerkomplement des dritten Zwischen-DD, zweimal verschoben)

Die am weitesten linksstehenden und oben nicht 25 komplement des Dividenden gegenüber den Vielgestrichenen Ziffern stehen in der vierzehnten Ziffern- fachen des Divisors eine Stelle nach links verposition. Den Übertrag von der Addition der vier- schoben ist.

zehnten Stelle des Neunerkomplements des Dividen- Das Neunerkomplement des ersten Zwischen-

den und des Neunerkomplements der Teildividenden dividenden wird also eine weitere Stelle nach links zu den Vielfachen M bis 9 M des Divisors verwendet 30 verschoben, d. h. insgesamt zwei Stellen. Jeder der Quotientbilder für die Bestimmung der korrekten weitere Zwischendividend wird eine zusätzliche Stelle Quotientziffer. Aus dem Vorstehenden ist ersichtlich, nach links verschoben. Das Register 1 wird während

daß die korrekten Vielfachen in jeder Addition ver- jedes 16-Zeitabschnitt-Umlaufs nach Zeit 21 eine

wendet werden, da eine größere Vielfache einen Ziffernposition nach links verschoben, um die Übertrag aus der vierzehnten Stelle ergeben würde. 35 Speicherung einer Quotientziffer zu gestatten.

Die Stellenverschiebung des Dividenden und der Gemäß Fig. 2OP und HF ist die Klemme 462

Zwischendividenden ist aus Fig. 23 M ersichtlich, und (Fig. 20J) TIEF von Zeit 5 bis 6 jedes 16-Zeit-

sie geht auch aus Fig. 2OP und HE hervor. Die abschnitt-Umlaufs. Daher geht die Klemme 226 der

sich wiederholenden 16-Zeitabschnitt-Umläufe stehen Schalter 861 bis 869 TIEF. Die Schalter 861 bis 869

unter der Steuerung der Dividiersteuerkreise gemäß 40 übertragen daher keine zur Zeit 5 von den Ausgangs-

Fig. HA, HB und HC in der Anordnung nach klemmen 102 des Addierwerks 801M kommenden

Fig. HE. Register 1 und Register 2 führen einen Angaben.

vollständigen Umlauf aus während jeder sechzehn Gemäß dem Flußdiagramm von Fig. 23 M befindet Zeitabschnitte. Das Neunerkomplement des Dividen- sich eine Ziffer am Ausgang des Addierwerkes 810M den und das Neunerkomplement der Zwischen- 45 zur Zeit 5 jedes 16-Zeitabschnitt-Umlaufs nach dem dividenden werden je einmal in siebzehn Zeit- ersten. Wenn also die Klemme 226 der Schalter 861 abschnitten durch die Dividendschleife übertragen. bis 869 zur Zeit 5 nicht TIEF-gegangen ist, werden Fünfzehn von diesen siebzehn Zeitabschnitten wer- diese an den Ausgangsklemmen 102 des Addierwerks den verbraucht bei der Übertragung durch die 15-Zeit- 801M zur Zeit 5 erscheinenden Ziffern zu den Vielabschnitt-Verzögerungsschaltung 888 (Fig. 20J), ein 5° fachen des Divisors addiert und ergeben falsche Zeitabschnitt bei der Übertragung durch die Ver- Übertragsausgänge von den Addierwerken 841 bis zögerangskreise DC 887 und der restliche Zeitabschnitt 849. Das würde zur Auswahl einer falschen Quotientbei Übertragung durch die Verzögerungskreise des ziffer führen. Zum Beispiel werden bei Addition des Addierwerks 801M. Bei Übertragung durch die Neunerkomplements des Dividenden 91945799999999 Dividendschleife braucht also das Neunerkomplement 55 zu der zweiten Vielfachen 10460000000000 des des Dividenden und der Zwischendividenden einen Divisors im Addierwerk 842 Zeitabschnitt mehr als einen Umlauf der Register.
Register 2 steuert die Bildung der von dem Produktbilder 803 gebildeten neun Vielfachen des Divisors.
Register 2 wird während jedes von dreizehn Zeit- 60
abschnitten eine Stelle nach rechts verschoben und
bewirkt eine Speicherung während der übrigen drei
Zeitabschnitte des 16-Zeitabschnitt-Umlaufs. Da die
Übertragung durch die Dividendschleife einen Zeitabschnitt mehr als der Umlauf des Registers er- 65 an den Eingangsklemmen 90 der Addierwerke 841

addiert und ergeben

9991945799999999 10460000000000 10002405799999999

fordert, wird das Neunerkomplement des Dividenden
einen Zeitabschnitt nach Bildung der neun Vielfachen
des Divisors erzeugt. Das bedeutet, daß das Neuner-

bis 851. Der durch die Addition der vierzehnten Ziffernposition entstehende Übertrag zeigt sich in der siebzehnten Stelle der Summe. Gemäß Fig. 23 G er-

105

106

scheint dieser Übertrag in der siebzehnten Ziffernposition zur Zeit 23, und die erste Stelle des Neunerkomplements des Zwischendividenden wird zu den Vielfachen des Divisors zur Zeit 23 addiert. Jetzt zeigt sich der Fehler, der entstehen würde.

Wenn die Klemme 226 der Schalter 861 bis 869 zur Zeit 21 TIEF-geht, wird verhindert, daß die Ziffer 9 in der vierzehnten Stelle des Ausgangs vom Addierwerk 801 zu den Addierwerken 841 bis 851 übertragen wird. Der Fehler in der darauffolgenden Addition in den Addierwerken 841 bis 851 wird also ausgeschaltet.

Aus dem Flußdiagramm in Fig. 23 M sind sofort die zahlreichen von der in Fig. 2OP gezeigten Dividiereinrichtung bewirkten gleichzeitigen Operationen ersichtlich. Zum Beispiel erfolgen gleichzeitig die Stellenverschiebung des Divisors im Register 2, die erneute Speicherung des Divisors im Register 2, die Bildung von Vielfachen des Dividenden, die Stellenverschiebung des Dividenden, die Bildung des Neunerkomplements des Dividenden, die Addition des Neunerkomplements des Dividenden zu den neun Vielfachen des Divisors und die zeitlich gesteuerte Speicherung des Neunerkomplements des Dividenden. Ebenfalls gleichzeitig durchgeführt werden die Stellenverschiebung und erneute Speicherung des Divisors, die Operation des Produktbilders zur Bildung der neun Vielfachen des Divisors, die zeitlich gesteuerte Speicherung des Neunerkomplements des Dividenden und die Bestimmung der ersten Quotientziffer. Als weiteres Beispiel erfolgen gleichzeitig die Stellenverschiebung und erneute Speicherung des Divisors, die Speicherung bestimmter Ziffern des Quotienten, die Bildung und Stellenverschiebung des Neunerkomplements des Zwischendividenden und die Addition der neun Vielfachen des Divisors zu dem Neunerkomplement des Zwischendividenden.

Jede der neun Vielfachen M bis M 9 des Divisors wird wirksam von dem Dividenden subtrahiert, um die erste Quotientziffer richtig im Ansprechen auf diese Einzeloperation zu bilden. Die Quotientziffer wird gespeichert und danach aus der Speicherung entnommen, damit die korrekte Vielfache des Divisors wirksam von dem Dividenden subtrahiert werden kann, um den richtigen Zwischendividenden zu bilden. Dann werden die Vielfachen des Divisors wirksam von dem Zwischendividenden subtrahiert, um die nächste Quotientziffer zu bestimmen. Diese Quotientziffer wird gespeichert und danach zur Bestimmung des nächsten Zwischendividenden verwendet. Dieser Vorgang der Bestimmung der Quotientziffer und ihrer Verwendung für die Bestimmung des nächsten Zwischendividenden wird bis zur Beendigung der Division wiederholt.

Verhinderung der Operation der Dividiereinrichtung

Wenn alle Ziffern des Dividenden Nullen sind, wird eine Reihe von Neunen, die das Neunerkomplement des Dividenden darstellt, zu den Schaltern 861 bis 869 übertragen (Fig. 2OG, 2OE, 20C). Diese Reihe von Neunen wird zu den neun Vielfachen des Divisors addiert und ergibt in jedem Falle einen Übertrag. Jede der Eingangsklemmen 261-1 bis 269-9 des Quotientbilders ist daher HOCH. Gemäß der vorstehenden Beschreibung des Quotientbilders (Fig. 8) ist jede seiner Ausgangsklemmen 261 bis 269 TIEF. Das bedeutet, daß die Quotientziffer eine Null ist. Natürlich ist auch jede folgende Quotientziffer eine Null.

Das bedeutet, daß die Ausgangsklemmen 907 der Ziffernposition DP 13 des Registers 1 TIEF bleiben. Diese Klemmen 107 (Fig. 2OM, HD) sind nur dann HOCH, wenn die darin gespeicherte Quotientziffer keine Null ist. Wenn also jede Ziffer des Dividenden eine Null ist, gehen diese Klemmen niemals HOCH. Der HOCH-Zustand dieser Klemmen wird hier zum

ίο Stoppen der Operation der Dividiervorrichtung verwendet. Wenn also jede Ziffer des Dividenden eine Null ist, kann die Operation der Dividiereinrichtung nicht gestoppt werden. Daher ist es notwendig, einen Stromkreis vorzusehen, der die Operatoin der Dividiereinrichtung von Fig. 20 P stoppt, wenn jede Ziffer des Dividenden eine Null ist.

Wenn der Divisor nur aus Nullen besteht, ist der Eingang zu den Klemmen 91 der Addierwerke 841 bis 849 (Fig. 2OG, 2OE, 20C) gleich Null. Das

zo Neunerkomplement des Dividenden wird daher zu den Eingangsklemmen 90 dieser Addierwerke übertragen. In jedem Addierwerk wird also das Neunerkomplement des Dividenden zu Null addiert, und daher entstehen keine Überträge. Alle Eingangsklemmen des Quotientbilders sind also TIEF. Gemäß der vorstehenden Beschreibung des Quotientbilders von Fig. 8 ist dessen Ausgangsklemme 269 HOCH. Daher wird in jedem Falle eine Quotientziffer 9 angezeigt, und wenn die Dividieroperation schließlich gestoppt wird, ist die Ziffer 9 in jeder Ziffernposition des Registers 1 gespeichert, so daß ein falscher Quotient gebildet wird.

Aus dem Vorstehenden ist ersichtlich, daß für die richtige Operation der Dividiervorrichtung deren Operation verhindert werden muß, wenn alle Ziffern des Dividenden oder des Divisors Nullen sind.

Wenn die Ziffer in der dreizehnten Stelle des Divisors eine Null ist, erfolgt eine falsche Operation. Man nimmt das Beispiel, daß der Dividend 80542 durch den Divisor 523 dividiert wird und den Quotienten 154 ergibt. Wenn der Divisor im Register 2 richtig gespeichert ist, wird das Neunerkomplement des Dividenden 919457 zu dem Divisor 523 addiert, um den ersten Zwischendividenden 971757 zu bilden.

Aus dieser Addition und der Addition der übrigen Vielfachen des Divisors zu dem Neunerkomplement des Dividenden wird die richtige Quotientziffer 1 bestimmt. Wenn also der Divisor im Register 2 nicht richtig gespeichert ist, wird eine falsche Quotientziffer bestimmt. Wenn die Ziffer 5 des Divisors in der Ziffernposition DP 12 des Registers 2 gespeichert ist, steht in DP 13 eine Null. In diesem Falle wird das Neunerkomplement des Dividenden 919457 zu der neunten Vielfachen des Divisors 4707 addiert und ergibt 966527. Da bei dieser Addition kein Übertrag entsteht, zeigt die Dividiereinrichtung an, daß die richtige Quotientziffer eine 9 ist. Wie bereits gezeigt, ist das falsch, und die richtige Quotientziffer ist eine 1. Daher wird ein falscher Quotient nicht nur erzeugt, wenn jede Ziffernposition des Registers 2 eine Null enthält, sondern auch, wenn nur seine Ziffernposition DP 13 eine Null enthält. Das heißt, daß eine falsche Quotientziffer erzeugt wird, wenn in der dreizehnten Ziffernposition des Divisors eine Null steht, und zwar ohne Rücksicht auf die Ziffernwerte in den anderen Stellen des Divisors. Die Operation der Dividiervorrichtung muß also verhindert werden, wenn eine Null in jeder Ziffernposition des Re-

209 508/173

107

108

gisters 1 gespeichert ist oder wenn eine Null in der Ziffernposition DP 13 des Registers 2 gespeichert ist. Ebensogut kann man sagen, daß die Dividieroperation verhindert wird, wenn alle Ziffern des Dividenden Nullen sind oder wenn die höchste Stelle des Divisors eine Null ist.

Dies geschieht mit Hilfe des in Fig. 24 gezeigten Stromkreises, worin die Ausgangsklemmen 107 der Ziffernpositionen DPI bis DP 13 des Registers 1 als Eingänge an den ODER-Kreis 900 angeschlossen sind. Der Ausgang des ODER-Kreises 900 ist nur TIEF, wenn eine Null in jeder Ziffernposition des Registers 1 gespeichert ist, d. h., wenn alle Ziffern des Dividenden Nullen sind. Der Ausgang des ODER-Kreises 900 ist als linker Eingang an den Dreieingang-UND-Kreis 901a angeschlossen. Dessen mittlerer Eingang ist an die Dividiersteuerspannungsklemme902 angeschlossen, die während der ganzen Dividieroperation eine HOCH-Spannung erhält. Dieselbe Spannung wird dieser Klemme 902 aufgeprägt, die vorher zur Erleichterung der Erklärung der Dividieroperation an die Klemme 405 in Fig. HB gelegt wurde. Die Ausgangsklemmen 107 der Ziffernposition DP 13 des Registers 2 sind als Eingänge an den ODER-Kreis 903 angeschlossen. Wenn die Dezimalziffer in der Ziffernposition DP 13 des Registers 2 eine Null ist, ist der Ausgang des ODER-Kreises 903 TIEF. Dieser Ausgang dient als rechter Eingang für den UND-Kreis 901a.

Der Ausgang des UND-Kreises 901a ist an die Dividiersteuerklemme 405 von Fig. HB angeschlossen. Wenn der Ausgang von 901a HOCH ist, wird die Dividieroperation bewirkt, wie oben beschrieben. Wenn er TIEF ist, kann die Dividiereinrichtung nicht arbeiten. Wenn also die Division stattfinden soll, muß der Ausgang der ODER-Kreise 900 und 903 HOCH sein. Das heißt, der Dividend darf keine Null sein, und die Ziffer in der dreizehnten Stelle des Divisors darf kein Null sein. Damit sind die Voraussetzungen für die Verhinderung der Operation erfüllt. Da der Ausgang des ODER-Kreises 900 TIEF ist, wenn der Dividend eine Null ist, ist der Ausgang des ODER-Kreises 903 TIEF, wenn die dreizehnte Stelle des Divisors eine Null ist. Wenn einer dieser Umstände besteht, sind der Ausgang des UND-Kreises 901a und die daran angeschlossene Klemme 405 TIEF, und die Dividiereinrichtung kann nicht in Betrieb gesetzt werden. Die Ausgänge der ODER-Kreise 900 und 903 sind als die Eingänge der Umkehrer 904 und 905 geschaltet, deren Ausgänge als gemeinsamer Kathoden-ODER-Kreis (CCOR) geschaltet sind. Dieser gemeinsame Ausgang ist als rechter Eingang an den UND-Kreis 906 a angeschlossen. Dessen linker Eingang ist mit der Dividiersteuerspannungsklemme 902 verbunden. Der linke Eingang des UND-Kreises 906 a ist also während der ganzen Dividieroperation HOCH. Wenn eine Null in DP 13 von Register 2 (dreizehnte Stelle des Divisors) steht, ist der Ausgang des Umkehrers 905 HOCH, und wenn der Dividend gleich Null ist, ist der Ausgang des Umkehrers 904 HOCH. Wenn also die dreizehnte Stelle des Divisors eine Null ist oder wenn der Dividend eine Null ist, ist die Ausgangsklemme 907 des UND-Kreises 906 a HOCH. Die Ausgangsklemme 907 ist also HOCH, wenn die Dividieroperation verhindert werden soll oder ein falscher Faktor vorhanden ist, d. h., wenn der Divisor oder der Dividend für die Dividieroperation ungeeignet sind.

Wenn der Dividend im Register 1 falsch gespeichert ist, d. h., wenn die Ziffernposition DP 13 eine Null enthält, bildet der Quotientbilder eine Quotientziffer Null, und der Dividend wird nach links verschoben. Diese Verschiebung wird fortgesetzt, bis eine andere Ziffer als Null in der Ziffernposition DP 13 des Registers 1 steht. Dadurch wird die Kennzeichnung einer anderen Quotientziffer als Null gestattet.

Claims

Patentansprüche:

1. Divisions- und Multiplikationseinrichtung für 0-L codierte Dezimalzahlen, in welcher von dem Divisor eine Anzahl Vielfacher gleichzeitig gebildet und von dem Dividenden subtrahiert werden, dadurch gekennzeichnet, daß eine der Zahl der gebildeten Vielfachen (9) gleiche Anzahl von binär-dezimalen Addierschaltungen (841 bis 849 in Fig. IM, IN) mit ihren ersten Eingängen (91) mit je einem Ausgang des die Vielfachen bildenden Produktgenerators (803 in Fig. 2), mit ihren zweiten Eingängen (90) mit dem Ausgang (102) einer weiteren Addierschaltung (801M) und mit den Ausgängen (61C), die einen in ihnen auftretenden Übertrag anzeigen, mit den Eingängen eines Quotientgenerators (890 in Fig. 8) verbunden ist, daß die weitere Addierschaltung (801M) mit ihrem ersten Eingang (91) über einen von dem Ausgang (107 von DPI) des den Dividenden aufnehmenden Registers (Fig. 20M) steuerbaren Wahlschalter (810M) an einen der Ausgänge des Produktgenerators (803) und mit ihrem zweiten Eingang (90) entweder über einen Komplementgenerator (855 in Fig. 9), der an seinem Ausgang (291) das Neunerkomplement der an seinen Eingang (290) angelegten Ziffern bildet, an den Ausgang (107 von DPI) des Dividendenregisters (Fig. 20M) oder über ein Verzögerungsglied (888) an seinen eigenen Ausgang (102) angelegt ist und daß der Quotientgenerator (890) mit seinem Ausgang (257) an den Eingang (106 von DPI) des Dividendenregisters (Fig. 20M) angeschlossen ist und abhängig von den in den mit seinen Eingängen verbundenen Addierschaltungen (841 bis 849) auftretenden Überträgen die Quotientziffer ermittelt und an das Dividendenregister (Fig. 20M) überträgt (Fig. 20A bis 20N).

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Produktgenerator (803 in Fig. 2) die ersten neun Vielfachen des Divisors bildet.

3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Produktgenerator (803 in Fig. 2) aus binär-dezimalen Addierschaltungen (145,149,150,153,155 bis 158 in Fig. IM, IN) und Verzögerungsgliedern (141 bis 143, 146 bis 148, 151, 152, 154 in Fig. IJ, IL) pyramidenförmig aufgebaut ist (Fig. 2).

4. Anordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Quotientgenerator (890 in Fig. 8) aus Negatoren (271 bis 279 in Fig. IE, IF) UND-Schaltungen (281 bis 288 in Fig. IA, IB) derart aufgebaut ist, daß er an einem (261) seiner Ausgänge (261 bis 269) einen Impuls nur dann abgibt, wenn an einen ihm zugeordneten Eingang (260-2), nicht aber an den diesem in der Reihenfolge vorher-

109

gehenden Eingang (260-1) ein Impuls angelegt wird (Fig. 8).

5. Schaltungsanordnung zum wahlweisen Multiplizieren oder Dividieren zweier 0-L codierter Dezimalzahlen mit einer Divisionseinrichtung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß zum Multiplizieren eine der Stellenzahl (13) der die beiden Faktoren aufnehmenden Register (Fig. 2OM, 20N) gleiche Anzahl von binär-dezimalen Addierschaltungen (801M, 841 bis 852) mit ihren ersten Eingängen (91) über je einen von der entsprechenden Stelle des Dividendenregisters (Fig. 20M) steuerbaren Wahlschalter (801M, 811 bis 822) mit einem der Ausgänge des Produktgenerators (803) und mit ihren zweiten Eingängen (90) über je ein Verzögerungsglied (98 bis 101 in Fig. IM) jeweils mit dem Ausgang (60J der Addierschaltung der nächst-110

höheren Stufe verbunden werden kann, so daß an dem Ausgang (102) der Addierschaltung der niedersten Stufe (SOlM) nacheinander die Ziffern des Produktes entnehmbar sind, und daß zum Dividieren bei einem Teil der Addierschaltungen (801M, 841 bis 849) die Verbindungen zwischen den zweiten Eingängen (90) und den Ausgängen (120) der nächsthöheren Stufen mit Hilfe von Umschaltern (860M, 861 bis 869) gelöst und die Verbindungen zum Betrieb nach Anspruch 1 aufgebaut werden können (Fig. 2OA bis 20N).

In Betracht gezogene Druckschriften:
Buch von C. W. Tompkins, J. H. Wakelin und W. W. Stifler, »High-Speed Computing Devices«, Mc.Graw Hill Book Comp. Inc., New York—Toronto—London, 1950, S. 296.

Hierzu 24 Blatt Zeichnungen