DE2548265A1

DE2548265A1 - Schaltungsanordnung zur symmetrischen frequenzteilung durch eine ungerade zahl

Info

Publication number: DE2548265A1
Application number: DE19752548265
Authority: DE
Inventors: William George Mcguffin
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1974-10-29
Filing date: 1975-10-28
Publication date: 1976-05-13
Also published as: CA1027185A; FR2290097A1; GB1508147A; DE2548265C3; US3943379A; DE2548265B2; IT1042719B; JPS5167052A; JPS5227027B2

Description

RGA 68,380 Dr.-Ing. Ernst Sommerfeld

U.S. Serial Noί 518,718 Dr. Dictar ν. ee*old

Piled« October 29, 1974 Dipl.-ing. Prfor ί^^tz

DIpI.-Ing. VJoitgui<<) t'.-)us\3r • München 8G, Postfach 800668

RCA Corporation
New York, N.T., V.St. ν. Α.

Schaltungsanordnung zur symmetrischen Frequenzteilung durch eine ungerade Zahl

Die Erfindung "betrifft eine Schaltung zur symmetrischen Teilung einer Eingangsfrequenz durch eine ungerade Zahl.

Frequenzteiler erzeugen entweder symmetrische oder unsymmetrische Signale. Ein symmetrisches Signal ist gekennzeichnet durch ein Tastverhältnis von im wesentlichen 50 %» Für den Fall einer Rechteckwelle oder eines Logiksignals bedeutet dies, daß die Dauer des den logischen oder Binärwert "1" darstellenden Signals im wesentlichen gleich der Dauer des den logischen oder Binärwert "0" darstellenden Signal ist. Die Digitaltechnik ist wegen des Vorhandenseins bestimmter Bausteine wie etwa taktgesteuerten Flipflops, logischen Verknüpfungsgliedern und Torschaltungen besonders gut zur Realisierung von Teilungsschaltungen geeignet.

Wenn der Divisor der Teilung eine gerade Zahl ist, dann ist das Ergebnis oder Ausgangssignal gewöhnlich eine symmetrische Wellenform. Wenn der Divisor jedoch ungeradzahlig ist, dann erhält man jedoch gewöhnlich ein unsymmetrisches Ausgangssignal, falls man darauf abzielt, die zugeordnete Schaltung so einfach wie möglich zu halten.

809820/0731

2548765

Bei impulszählenden Frequenzteilern oder Untersetzern, in ώηβη der wichtigste Teil des Signals die vordere oder die abfallende Signalflanke ist, wird ein unsymmetrisches Signal zufriedenstellend sein« Auf manchen Gebieten, hauptsächlich im Fernmeldewesen, sind Jedoch symmetrische Wellenformen notwendig, die weniger Oberwellen in einer gegebenen Bandbreite enthalten. Hierdurch erhält man eine höhere Leistung bei der interessierenden Frequenz, die gewöhnlich durch Filter extrahiert wird. Ein Ausgangssignal in Form einer symmetrischen Rechteckwelle besteht nur aus ungeradzahligen Harmonischen, so daß weniger komplexe Filter erforderlich sind. Das Ausgangssignal mancher ungeradzahlig teilender Untersetzer enthält flüchtige Störungen,(z.B. sogenannte "durchfallende" Impulse oder "Transients"), die sich infolge endlicher Anstiegs- und Abfallzeiten sowie durch der Schaltung innewohnende Verzögerungen ergeben.

Die Aufgabe der Erfindung besteht in der Schaffung einer Schaltung zur Frequenzteilung durch eine ungerade Zahl, die ein im wesentlichen symmetrisches Ausgangs signal ohne die vorstehend genannten unerwünschten flüchtigen Störungen erzeugt.

Eine erfindungsgemäße Schaltung zur symmetrischen Teilung von Eingangsimpulsen durch eine ungerade Zahl enthält ein Schieberegister aus mehreren Flipflops sowie ein Komplementierwerk zur Bildung des Komplements der Eingangsimpulse. Die "vshren" (d.h. die nicht-komplementierten) Eingangsimpulse steuern einen ersten Teil der Flipflops, während die komplementierten Eingangsimpulse die übrigen Flipflops steuern. An bestimmten Stellen der Reihenfolge innerhalb des Schieberegisters sitzende Flipflops sind so angeschlossen, daß eine NAND-Funktion der Ausgänge dieser Flipflops zur Beaufschlagung des ersten (d.h. des am Anfang der Reihenfolge sitzenden) Flipflops erhalten wird. Die Ausgangssignale der, beiden letzten (d.h. der am weitesten hinten in der Reihenfolge sitzenden) Flipflops werden auf eine Verknüpfungsschal-

609820/0731 " ³ "

tung gegeben, die hieraus das gewünschte im wesentlichen symmetrische Ausgangssignal bildet.

Die erfindungsgemäße S_chaltung liefert das symmetrische Ausgangssignal ohne die unerwünschten flüchtigen Störungen, selbst wenn die Frequenz der Eingangssignale nahezu gleich ist dem Reziprokwert der Verzögerung in verschiedenen Stufen.

Die Erfindung wird nachstehend anhand von Zeichnungen erläutert :

Figur 1 zeigt das Logikschaltbild einer typischen bekannten Schaltungsanordnung zur Erzeugung eines symmetrischen Ausgangssignals, dessen Frequenz ein Drittel der Eingangsfrequenz beträgt;

Figur 2 zeigt eine logische Schaltung gemäß einer Ausführungsform der Erfindung;

Figur 3 zeigt in einem Diagramm die zeitliche Beziehung zwischen Signalen, die an verschiedenen Punkten der Schaltung nach Figur 2 auftreten.

Die bekannte Schaltung nach Fig. 1 enthält zwei sogenannte JK-Flipflops 11 und 13, deren eines den Beinamen "A" und deren anderes den Beinamen "B" trägt. Der Inhalt des A-Flipflops 11 wird mit jedem Eingangssignal Jn das B-Flipflop 13 geschoben. Das dem J-Eingang des A-Flipflops 11 angelegte Signal ist eine gleichbleibende logische "1", so daß jedes Eingangssignal das A-Flipflop 11 zu "setzen" trachtet, wenn nicht das B-Flipflop 13 gesetzt ist. Wenn der Ausgang des B-Flipflops 13 ein Eingangssignal an den K-Eingang des A-Flipflops 11 liefert, dann wird das A-Flipflop durch jeden

609820/0731

Eingangsimpuls in den entgegengesezten Zustand getriggert (eine ausführliche Beschreibung der Arbeitsweise verschiedener Flipfloptypen befindet sich in der USA-Patentschrift 3 588 54-5, auf die hiermit verwiesen wird).

Ein ODER-Glied 15 liefert ein Ausgangssignal, wenn im B-Flipflop 13 eine "0" gespeichert ist, oder während eines bei gesetztem A-Flipflop 11 über das UND-Glied 17 kommenden Eingangssignalimpulses·

Die Schaltung nach Figur 1 liefert eine im wesentlichen symmetrische Ausgangswellenform, deren Frequenz ein Drittel der Frequenz der Eingangswellenform beträgt. Das Setzen und Zurücksetzen der A-und B-Flipflops spielt sich in solcher Folge ab, daß das A-Flipflop und das B-Flipflop während zveLer Perioden der Eingangsimpulse gesetzt und während einer Periode zurückgesetzt sind, wobei jedoch der Zyklus oder die Periode, während welcher beide Flipflops zurückgesetzt sind, nicht immer dieselbe ist. Wenn sowohl das A-Flipflop 11 und das B-Flipflop 13 gesetzt sind, dann kann nur während der positiven Hälfte der Periode des Eingangssignals ein Ausgangssignal über das UND-Glied 17 durch das ODER-Glied 15 gesendet werden· Während des negativen Teils des Eingangsimpulses ist das UND-Glied 17 gesperrt, und weil das B-Flipflop gesetzt ist, wird keiner der Eingänge des ODER-Gliedes 15 aktiviert. Der nächste positive Ausschlag des Eingangssignals triggert das A-Flipflop in den zurückgesetzten Zustand, womit das UND-Glied 17 wiederum gesperrt wird· Das Eingangssignal wird jedoch direkt auf das UND-Glied 17 gekoppelt, während die Rücksetzung des A-Flipflops 11 in Wirklichkeit etwas verzögert erfolgt, so daß der Ausgang des UND-Gliedes 17 während dieser Verzögerungszeit vorübergehend aktiviert ist, bevor das dem gesetzten Zuiand entsprechende Ausgangssignal des A-Flipflops 11 niedrig (d.h. "0" wird)· Die Breite des resultierenden ungewollten Aus-

609820/0731 " ⁵ "

gangssignals ist annähernd gleich der Verzögerungszeit zwischen dem Eingang des Taktsignals und dem Signalwechsel am Ausgang des A-Flipflops 11. Man kann zwar verschiedene Maßnahmen für eine SignalVerzögerung am Eingang des UND-Gliedes 17 treffen, eine solche Verzögerung bringt jedoch die Gefahr einer Störung der Symmetrie im Ausgangssignal mit sich und muß daher an die Verzögerungseigenschaften des A-Flipflops angepaßt sein. Selbst dann kann jedoch wegen der endlichen Anstiegs- und Abfallzeiten der Signale eine flüchtige Störung auftreten.

Bei der erfindungsgemäßen Schaltung nach Figur-2 ist das Problem solcher Übergangserscheinungen durch Einfügung eines dritten Flipflops überwunden. Die Flipflops 21 und 23 arbeiten ähnlich wie die Flipflops 11 und 13 in Figur 1. Das heißt, der Inhalt des A-Flipflops 21 wird durch jeden Eingangssignalimpuls in das B-Flipflop 23 geschoben. Wenn sowohl das A-Flipflop 21 als auch das B-Flipflop 23 gesetzt ist, dann wird durch die Wirkung eines NAND-Gliedes 27, welches im Falle gleichzeitiger Aktivierung seiner beiden Eingänge eine "0" am Ausgang liefert, eine "0" in das A-Flipflop 21 geschoben. Das dritte Flipflop 28 wird vermittels eines Inverters 29 mit Taktsignalen beaufschlagt, die gegenüber dem Eingangssignal um 180° phasenverschoben sind. Während des negativen Teils des Eingangssignals wird der Inhalt des B-Flipflops 23 in das O-Flipflop 28 geschoben. Ein NAND-Glied 25 liefert ein Ausgangssignal je nach dem Inhalt des B-Flipflops 23 und des G-Flipflops 28.

Die Kurven in Figur 3 veranschaulichen die Arbeitsweise der Schaltung nach Figur 2. Figur 3 (a) zeigt eine idealisierte Wellenform der Frequenz des Eingangssignals. Figur (b)zeigt idealisiert die Wellenform des "1"-Ausgangs des Flipflops 21; Figur 3 (c) diejenige des "1"-Ausgangs des B-Flipflops 23; Figur 3 (d) diejenige des "1 "-Ausgangs des

- 6 -609820/0731

C-Flipflops 28. Figur 3 (e) zeigt das Ausgangs signal des NAND-Gliedes 25.

Die ersten drei Wellenformen 3(a) bis 3(c) gelten sowohl für die Schaltung nach Figur 1 als auch für die S_chaltung nach Figur 2. Durch die Einfügung des C-Flipflops 28, dessen zeitliches Verhalten die Wellenform 3 Cd) zeigt, ist es nicht mehr das Eingangssignal, welches am Ausgang in getasteter Weise durchgelassen wird. Durch Verwendung des invertierten Eingangs signals zur Steuerung des C-Flipflops 28 entfällt die Notwendigkeit, ein Taktsignal für die Kontrolle der Tastung am Ausgang zu verwenden. Durch Abtrennung des Eingangssignals von der Tastung oder Torsteuerung des Ausgangs bewirkt die erfindungsgemäße Schaltung somit ein durch eine ungerade Zahl frequenzgeteiltes im wesentlichen symmetrisches Ausgangssignal ohne flüchtige Störimpulse.

Eine nähere Untersuchung der Schaltung nach Figur 2 anhand des Zeitdiagramms nach Figur 3 macht deutlich, wie solche durch Übergangserscheinungen bedingte Störungen vermieden werden. Das Ausgangssignal ist eine Funktion der Zustände des B-Flipflops 23 und des C-Flipflops 28, verknüpft durch das Glied 25. Die Wellenformen 3(c) und 3(d), welche die Ausgangssignale dieser beiden Flipflops darstellen, zeigen, daß die Zustandswechsel in den beiden Flipflops mindestens um eine halbe Periode des Eingangssignals auseinander liegen, so daß sie niemals gleichzeitig auftreten können. Hierdurch werden flüchtige Fehlerimpulse im Ausgangssignal vermieden. Ein V_ergleich der Wellenformen 3(b) und 3(c) zeigt, daß die Ausgangssignale des A-Flipflops 11 und des B-Flipflops 13 in Figur 1 eine gemeinsame Wechselflanke miteinander und mit den Taktsignalen haben. Im Falle der Figur 2 ist das zeitliche Zusammenfallen von Zustandswechseln im Eingangssignal einerseits und in den Flipflops andererseits kein Problem, weil das Ausgangssignal nicht direkt vom Eingangssignal abhängt.

609820/0731 - 7 -

Die allgemeine erfindungsgemäße Regel zum Bau eines 1 :m-Untersetzers mit einer ungeraden Zahl m ist folgendermaßen£ Die Anzahl der erforderlichen Stufen (Flipflops) ist gegeben durch n=>(m+3)/2· Die Stufen sind als normales Hchioborogister geschaltet, nur daß die letzte Stufe durch das invertierte Eingangssignal taktgesteuert wird. Das Eingangssignal für die erste Stufe ist die NAND-Funktion der Stufen n-2 und n-1, d.h· der zweitletzten und der drittletzten Stufe· Das Ausgangs signal ist eine UND-Funktion (wozu auch eine NAND-Funktion gezählt wird) der Stufen n-1 und n, d.h. der letzten und der zweitletzten Stufe,

Die NAND-Eingangsfunktion für den Eingang der ersten Stufe umfaßt natürlich auch Änderungen in den Schaltungen anderer Flipfloptypen als D-Flipflops, worin die NAND-Funktion implizit ist· Wenn die Stufen beispielsweise aus taktgesteuerten JK-Flipflops bestehen, dann wird das Eingangssignal für den J-Eingang der ersten Stufe das Komplement des Ausgangssignals der drittletzten Stufe sein, d.h. J λ =§«..2· Das K-Eingangssignal zur ersten Stufe wird dann das Ausgangssignal der vorletzten Stufe sein, d.h. K.

Um zu zeigen, wie die oben genannten Verbindungen zur NAND-Funktion führen, sei dargestellt, welche Wirkung die nachstehende Folge von Eingangssignalen auf das erste Flipflop hat· Die Wertekombinationen (ausgedrückt mit den logischen Symbolen 0 und 1) der Signale Q_n_p ¹¹¹¹O. Q_n-1 seien nacheinan der in dieser Reihenfolge: Q_n_p ⁼ Q_n-I ^β °> ^n-2 ^β ^ ^^ Q_n-1 β 0; Q_n_₂ «. Q_n-1 = 1; Q_Q_₂ » 0 und Q_n-1 = 1_; und dann wieder von vorn Q_n_₂ = Qn-1 ~ ^{0# Diese} Folge ergibt sich durch die Verschaltung der Stufen als Schieberegister. Für die Eingänge des ersten Flipflops ergeben sich dann nacheinander folgende Fälle (1) bis

609820/0711

O_{1 o} » 1 und 0 _Λ β O so daß J. = 1 und K = O; (1) Q_n-2 = Q_n-1 - O so daß J_A « Κ_Α = O; (2)

Q_n./f = 1 so daß J_A = O und K_A =» 1; (3)

^Λ ^{ß0 daß J}A ^{β K}A ^{β 1}·

Im Falle (1) ist das Flipflop gesetzt; im Falle (2) ändert es seinen Zustand nicht, so daß es im gesetzten Zustand bleibt; im Falle (3) wird es zurückgesetzt; im Falle (4·) wird es vom zurückgesetzten in den gesetzten Zustand gekippt. Die einzige Zeit, während wiLcher das Flipflop im zurückgesetzten Zustand ist, ist demnach der Fall (3), bei

welchem Q- ο ⁼ ° ^¹¹¹⁰- Qn-1 ⁼ ^ ^odeI> §η-2 ⁼ ^n-1 ⁼ ^ ^⁸*· Das heißt, für D_A = 0 (Eingangssignal für ein Flipflop vom D-Typ) ist D_A = Q_n-2. Q_n_^ , was dieselbe NAND-Funktion zur Rücksetzung des JK-Flipflops wie oben gezeigt ist.

Die vorstehend beschriebenen und dargestellten Schaltungen dienen lediglich der Erläuterung des Prinzips und der Arbeitsweise der Erfindung. Die Schaltungen lassen sich jedoch innerhalb des allgemeinen Erfindungsgedankens in der. verschiedensten Weise abwandeln.

609820/07

Claims

Patentansprüche

Schaltungsanordnung zur Erzeugung eines symmetrischen Ausgangssignals beim Teien am Eingang der Schaltungsanordnung zugeführter aufeinanderfolgender und gleichmassig beabstandeter Eingangsimpulse durch eine ungerade Zahl, mit einem Schieberegister aus η Flipflops, von denen mindestens einige an ihren Takteingängen die Eingangsimpulse empfangen, ferner mit einer Verbindungseinrichtung zur Steuerung des Zustandes des ersten Flipflops abhängig von Ausgangssignalen bestimmter weiter hinten im Schieberegister sitzender Flipflops, und mit einer an die Ausgänge mindestens einiger der Flipflops angeschlossenen Verknüpfungsschaltung zur Erzeugung des Ausgangssignals, dadurch gekennzeichnet,

daß die Eingangsimpulse in ihrer wahren Form dem ersten bis (n-1)ten Flipflop und in komplementärer Form dem η-ten Flipflop zugeführt werden;

daß die Verbindungseinrichtung eine NAND-Funktion der Ausgangssignale des (n-2)ten und des (n-i)ten Flipflops an das erste Flipflop liefert;

daß die Verknüpfungsschaltung eingangsseitig mit den Ausgängen des (n-i)ten und des η-ten Flipflops verbunden ist·
2. Schaltungsanordnung nach Anspruch 1 zur Teilung der Eingangsimpulse durch drei, dadurch gekennzeichnet,

daß das Register ein erstes (A), ein zweites (B) und ein drittes Flipflop (G) enthält;

daß sowohl das erste als auch das zweite Flipflop derart auf ihm zugeführte Eingangssignale anspricht, daß es

60982Q/0731

ι r

jeweils zwischen Eingangsimpulsen ein Signal speichert, welches äquivalent dem Wert eines ihm zum Zeitpunkt der Vorderflanke eines angelegten Eingangsimpulses zugeführten ersten Signals ist;

daß das dritte Flipflop auf das Komplement jedes angelegten Eingangsimpulses derart anspricht, daß es zwischen Eingangsimpulsen ein Signal speichert, welches äquivalent dem Wert eines ihm zum Zeitpunkt der Vorderflanke eines angelegten Eingangsimpulses zugeführten zweiten Signals ist;

daß das erste Flipflop derart mit dem zweiten Flipflop verbunden ist, daß das im ersten Flipflop gespeicherte Signal dem zweiten Flipflop als das erste Signal zugeführt wird;

daß das zweite Flipflop derart mit dem dritten Flipflop verbunden ist, daß das im zweiten Flipflop gespeicherte Signal dem dritten Flipflop als das erste Signal zugeführt wird;

daß die Verbindungseinrichtung (27) auf die im ersten und im zweiten Flipflop gespeicherten Signale anspricht, um das erste Signal an das erste Flipflop zu liefern;

daß die Verknüpfungsschaltung (25) auf die im zweiten und dritten Flipflop gespeicherten Signale anspricht, um das Ausgangssignal zu liefern.

609020/0731