DE3720628A1

DE3720628A1 - Parallel-serien-umsetzer

Info

Publication number: DE3720628A1
Application number: DE19873720628
Authority: DE
Inventors: Richard James Humpleman
Original assignee: Active Memory Technology Ltd
Current assignee: Active Memory Technology Ltd
Priority date: 1986-03-08
Filing date: 1987-06-23
Publication date: 1989-01-05
Also published as: GB2187578A; GB2187578B; US4759042A; GB8605757D0; FR2617353A1

Description

Die Erfindung bezieht sich auf Parallel-Serien-Umsetzer nach dem Oberbegriff des Anspruches 1.

Es ist bekannt, ein Schieberegister zur Umwandlung von Daten aus Parallel- in Serienform zu verwenden. Daten werden in das Schieberegister in einem Parallelfüllbetrieb eingefüllt und dann in Serie in einem Schiebebetrieb aus dem Schieberegister in Übereinstimmung mit einem Taktsignal geschoben. Bei einer bestimmten, bekannten Ausführungsform eines Parallel-Serien- Umsetzers ist eine logische Schaltung vorgesehen, die anzeigt, daß alle Daten aus dem Register geschoben worden sind und daß die nächste parallele Füllung erforderlich ist. Wenn diese Bedingung festgestellt wird, wird das Register aus seinem Schiebebetrieb in seinen Parallelfüllbetrieb geschaltet, so daß die nächsten parallelen Daten in das Register gefüllt werden.

Ein Problem bei dieser Anordnung besteht darin, daß Schieberegister im allgemeinen eine lange Einrichtzeit haben, die erforderlich ist, um von einem Schiebebetrieb in einen Parallelfüllbetrieb zu schalten und umgekehrt. Dies begrenzt die maximale Taktgeschwindigkeit, die verwendet werden kann, und verlangsamt die Arbeitsweise des Umsetzers.

Aufgabe der Erfindung ist es, einen Parallel-Serien-Umsetzer mit einer erhöhten Betriebsgeschwindigkeit zu schaffen.

Diese Aufgabe wird gemäß der Erfindung bei einem Parallel- Serien-Umsetzer nach dem Oberbegriff des Anspruches 1 mit den Merkmalen des Kennzeichens des Anspruches 1 erreicht. Weitere Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.

Weil die Anzeige der Bedingung "Parallelfüllung erforderlich" und die Einstellung des Schieberegisters in seinen Parallelfüllbetrieb in unterschiedlichen Taktperioden stattfinden, kann die Taktperiode gekürzt werden, d. h. eine höhere Taktgeschwindigkeit verwendet werden, die die Betriebsgeschwindigkeit des Umsetzers erhöht.

Nachstehend wird ein Parallel-Serien-Umsetzer nach der Erfindung anhand eines Ausführungsbeispieles erläutert. Es zeigt

Fig. 1 ein Schaltbild des Umsetzers, und

Fig. 2 die Arbeitsweise des Umsetzers.

Nach Fig. 1 weist der Parallel-Serien-Umsetzer ein Schieberegister 10 auf, das 32 Bits B 0-B 31 enthält. Das Register besteht aus acht jeweils vier Bits umfassenden Moduln, die in Serie geschaltet sind. Jeder dieser Moduln nimmt ein Taktsignal CLK und ein Betriebsartsteuersignal S auf. Wenn S hoch ist (was dem Bit "1" entspricht), wird das Schieberegister in einen Schiebebetrieb gesetzt, in welchem der Inhalt nach abwärts (in der Zeichnung) um eine Bitposition bei jedem Schlag des Taktsignales CLK geschoben wird. Ist S niedrig (was dem Bit "0" entspricht), wird das Schieberegister in einen Parallelfüllbetrieb gesetzt, in welchem es parallel aus einem 32 Bits umfassenden Dateneingangsregister 12 bei dem nächsten Schlag des Taktsignales CLK gefüllt wird.

Der Umsetzer arbeitet in vier Betriebsarten.

a) In der ersten Betriebsart wird das Schieberegister 10 mit einem aus 32 Bits bestehenden Datenwort nach jeweils vier Taktschlägen gefüllt, und diese Daten werden zu jeweils acht Bits aus den Ausgängen der Stufen B 3, B 7, B 11, B 15, B 19, B 23, B 27 und B 31 des Schieberegisters geschoben. Dies erzeugt eine 4 : 1-Parallel-Serien-Umsetzung.
b) In der zweiten Betriebsart wird das Register 10 mit einem aus 32 Bis bestehenden Datenwort nach jeweils acht Taktschlägen gefüllt, und dieses Wort wird zu jeweils vier Bits gleichzeitig aus B 7, B 15, B 23 und B 31 geschoben. Dies ergibt eine 8 : 1-Umsetzung.
c) In der dritten Betriebsart wird das Register 10 mit einem 32 Bits umfassenden Datenwort nach jeweils 16 Schlägen gefüllt, und dieses wird zu jeweils zwei Bits gleichzeitig aus B 15 und B 31 geschoben, um eine 16 : 1-Umsetzung zu erzielen.
d) In der vierten Betriebsart wird das Register 10 mit einem 32 Bits umfassenden Datenwort nach jeweils 32 Taktschlägen gefüllt, und dieses wird mit jeweils einem Bit gleichzeitig aus B 31 geschoben, was eine 32 : 1-Umsetzung ergibt.

Der Umsetzer weist ferner vier Flip-Flops 14-17 vom D-Typ auf, die alle von dem Taktsignal CLK getaktet sind. Die Flip-Flops 14, 15 nehmen beide ein Signal A an ihren Dateneingängen auf. Der Q-Ausgang des Flip-Flop 15 ist ein Signal C, das dem Dateneingang des Flip-Flop 16 und auch über ein ODER-Gatter 18 dem Dateneingang des Flip-Flop 17 zugeführt wird. Das ODER-Gatter 18 nimmt ferner ein Signal NODATA auf, das anzeigt, daß keine Daten im Eingangsregister 12 vorhanden sind. Die -Ausgänge der Flip-Flops 14, 15 speisen die Signale zur Steuerung der Betriebsart des Schieberegisters 10 ein. Der Q-Ausgang des Flip-Flop 17 ist ein Signal D, das den Seriendateneingang in die erste Stufe des Schieberegisters einspeist.

Das Signal A wird aus einer fest verdrahteten ODER-Verbindung der Ausgänge von vier NOR-Gattern 21-24 abgeleitet. Diese Gatter sind mit entsprechenden ODER-Netzwerken verbunden, die fest verdrahtete ODER-Verbindungen 25-28 und ODER-Gatter 29 -32 aufweisen. Die Gatter 21-24 nehmen ferner entsprechende Auswählsignale SEK 1-SEL 4 auf, die die Betriebsweise des Umsetzers wie folgt festlegen:

a) In der ersten Betriebsart ist SEL 1 niedrig und SEL 2-SEL 4 sind hoch. Das NOR-Gatter 21 wird deshalb wirksam gemacht und die anderen NOR-Gatter 22-24 sind unwirksam. Das Signal A ist damit gleich der NOR-Funktion des Eingangssignals D und des Bits B 0 des Schieberegisters.
b) In der zweiten Betriebsart ist SEL 2 niedrig und die anderen Auswählsignale sind hoch. Das NOR-Gatter 20 ist wirksam gemacht und das Signal A ist dehalb gleich der NOR-Funktion von D und B 0-B 4.
c) In der dritten Betriebsart ist SEL 3 niedrig und die anderen Auswählsignale sind hoch. Das NOR-Gatter 23 ist wirksam gemacht und das Signal A ist deshalb gleich der NOR-Funktion von D und B 0-12.
d) In der vierten Betriebsart ist SEL 4 niedrig und die anderen Auswählsignale sind hoch. Das NOR-Gatter 24 ist wirksam gemacht und das Signal A ist deshalb gleich der NOR-Funktion von D und B 0-B 28.

Arbeitsweise

Die Arbeitsweise der Schaltung in der zweiten Betriebsart (8 : 1-Umsetzung) wird nachstehend in Verbindung mit Fig. 2 beschrieben. Bei dieser Betriebsart wird das NOR-Gatter 22 so gewählt, daß A gleich dem NOR von D, B 0-B 4 ist.

Es wird angenommen, daß zu Beginn keine Daten im Eingangsregister 12 vorhanden sind, und daß das Signal NODATA deshalb hoch ist. Der Flip-Flop 17 ist deshalb gesetzt und D ist hoch. Weil D hoch ist, ist das NOR-Gatter 22 unwirksam, wodurch das Signal A niedrig wird. Dies gibt die Flip-Flops 14 und 15 frei. Somit ist das Signal S hoch, wodurch das Schieberegister 10 in den Schiebebetrieb gebracht wird, so daß es bei jedem Taktschlag verschoben wird, und dies bewirkt, daß eine Folge von Einsen seriell von dem Signal D in das Register eingefüllt wird.

Wenn das erste parallele Datenwort im Register 12 erscheint (bei Taktschlag 1 in Fig. 2), geht das Signal NODATA nach abwärts. Dies gibt den Flip-Flop 17 frei und macht das Signal D niedrig. Nunmehr wird eine Folge von Nullen seriell in das Schieberegister von dem Signal D eingefüllt. Dies setzt sich fort, bis das NOR-Gatter 22 die Gesamt-Null-Bedingung von D und B 0-B 4 (bei Taktschlag 6) anzeigt. Dies bewirkt, daß das Signal A nach hoch geht, so daß bei dem nächsten Taktschlag (Schlag 7) die Flip-Flops 14 und 15 gesetzt werden. Dies bringt die Signale S nach niedrig und schaltet das Schieberegister in den Parallelfüllbetrieb. Gleichzeitig geht das Signal C nach hoch. Auch der Q-Ausgang des Flip-Flop 14 erzeugt ein Signal K, das den Eingängen der NOR-Gatter 21-24 zugeführt wird, um alle diese Gatter unwirksam zu machen. Dadurch geht das Signal A nach niedrig, und verhindert eine fehlerhafte Wiederholung dieses Signales für einen zweiten Taktschlag.

Da das Schieberegister nun im Parallelfüllbetrieb arbeitet, wird es parallel mit Daten aus dem Eingangsregister 12 beim nächsten Taktschlag (Schlag 8) gefüllt, wie durch XXX . . . X in Fig. 2 dargestellt. Gleichzeitig setzt das Signal C den Flip-Flop 16, damit angezeigt wird, daß das Schieberegister gefüllt worden ist. Signal C setzt ferner den Flip-Flop 17 und bringt D nach hoch. Das A nach tief gebracht worden ist, werden die Flip-Flops 14, 15 beide freigegeben. Das Signal S geht deshalb wieder nach hoch und bringt das Schieberegister in den Verschiebebetrieb zurück.

Beim nächsten Taktschalg (Schlag 9) beginnt das Register wieder mit dem Verschieben und bewirkt, daß die Daten zu jeweils vier Bits gleichzeitig aus den Ausgängen der Bits B 7, B 15, B 23 und B 31 verschoben werden. Gleichzeitig wird eine Eins, gefolgt von einer Folge von Nullen, in das Register von dem Signal D verschoben.

Bei Schlag 14 zeigt das NOR-Gatter 22 wieder die Gesamt- Null-Bedingung von D und B 0-B 4 an, wobei A nach hoch geht. Somit werden die Flip-Flops 14, 15 bei Takt 15 wieder gesetzt und das Schieberegister wird bei Takt 16 gefüllt, und zwar in der gleichen Weise wie vorher.

Dieser Zyklus setzt sich bei nachfolgenden Datenwörtern fort. Ein neues Datenwort wird nach jedem achten Taktschlag gefüllt und dann zu jeweils vier Bits gleichzeitig verschoben, wodurch die gewünschte 8 : 1-Umsetzung erzielt wird.

Die Arbeitsweise in den anderen drei Betriebsarten ist ähnlich und wird deshalb hier nicht näher beschrieben.

Taktgeschwindigkeit

Die maximale Geschwindigkeit des Taktes CLK kann wie folgt berechnet werden. Die Zeitangaben stellen nur Beispiele dar und sind typisch für ECL-Logikvorrichtungen.

In der Taktperiode, während der die Gesamt-Null-Bedingung angezeigt wird (d. h. die Periode zwischen Schlägen 6 und 7 in Fig. 2), treten folgende Verzögerungen auf:

Takt-zu-Ausgangsverzögerung des
Schieberegisters2,1 Verzögerung durch ODER-Gatter1,1 Verzögerung durch NOR-Gatter1,1 Einrichtzeit der Flip-Flops 14, 15 0,7

Gesamtzeit in Nanosekunden5,0

In der nächsten Taktperiode, während der das Schieberegister in den Parallelfüllbetrieb gesetzt ist, treten folgende Verzögerungen auf:

Takt-zu-Ausgangsverzögerung der Flip-Flops2,1 Einrichtzeit der Schieberegister3,0

Geamtzeit in Nanosekunden5,1

Letztere Zeitaufstellung ist die kritische für die Bestimmung der Taktgeschwindigkeit. Die maximal zulässige Taktgeschwindigkeit beträgt deshalb 196 MHz entsprechend einer Taktperiode von 5,1 Nanosekunden.

Zum Vergleich sei angenommen, daß die oben beschriebene Schaltung dadurch modifiziert wird, daß die ODER-Gatter so miteinander verbunden werden, daß sie die Gesamt-Null-Bedingung eine Stufe tiefer im Register anzeigen. In diesem Fall zeigt das Signal A an, daß das nächste Datenwort bei dem nächsten Taktschlag einzufüllen ist, wie dies bei einer bekannten Umsetzerschaltung der Fall ist, anstatt bei dem übernächsten Taktschlag. Das Signal A wird deshalb zum direkten Steuern der Schieberegisterbetriebs-Steuerleitungen S verwendet, anstatt daß es für einen Taktschlag in den Flip-Flops 14, 15 gepuffert wird.

Bei dieser modifizierten Anordnung treten die folgenden Verzögerungen alle in der Taktperiode auf, während der die Gesamt-Null-Bedingung angezeigt wird:

Takt-zu-Ausgangsverzögerung des
Schieberegisters2,1 Verzögerung durch die ODER-Gatter1,1 Verzögerung durch die NOR-Gatter1,1 Einrichtzeit des Schieberegisters3,0 Gesamtzeit in Nanosekunden7,3

Auf diese Weise würde die Taktgeschwindigkeit auf 137 MHz zu verringern sein, damit diese Verzögerungen möglich sind. Mit anderen Worten heißt dies, daß bei diesem Beispiel die Erfindung die maximale Taktgeschwindigkeit von 137 auf 196 MHz erhöht. Der Grund für diese verbesserte Leistung ist darin zu sehen, daß bei der Erfindigung die Verzögerung aufgrund der Anzeige der Gesamt-Null-Bedingung in einer anderen Taktperiode zur Einricht-Verzögerung des Schieberegisters auftritt.

Claims

1. Parallel-Serien-Umsetzer mit

a) einem Schieberegister, in welches Daten parallel in einem Parallelfüllbetrieb eingefüllt und dann in Serie in einem Verschiebebetrieb im gleichen Schritt mit einem Taktsignal verschoben werden, und
b) einer logischen Schaltung zur Anzeige einer Bedingung, die feststellt, daß das nächste parallele Füllen erforderlich ist, und zum anschließenden Schalten des Schieberegisters aus seinem Verschiebebetrieb in seinen Parallelfüllbetrieb,

dadurch gekennzeichnet, daß die logische Schaltung die Bedingung vorab anzeigt, derart, daß die Anzeige der Bedingung und die Schaltung des Schieberegisters in den Parallelfüllbetrieb in unterschiedlichen Perioden des Taktsignales auftreten.

2. Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß die logische Schaltung dann, wenn sie die Bedingung anzeigt, einen Indikator bei dem nächsten Taktschlag setzt, und daß der Indikator, wenn er gesetzt wird, ein Steuersignal erzeugt, das das Schieberegister auf Parallelfüllbetrieb einstellt, derart, daß es bei dem nächsten Taktschlag parallel gefüllt wird.

3. Umsetzer nach Anspruch 2, dadurch gekennzeichnet, daß der Indikator in gesetztem Zustand ein Signal erzeugt, das die logische Schaltung unwirksam macht, und verhindert, daß die logische Schaltung einen fehlerhaften Ausgang in der Taktperiode erzeugt, die auf die Periode folgt, in der die Bedingung angezeigt wird.

4. Umsetzer nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß die logische Schaltung aufweist:

a) eine Vorrichtung zum Verschieben eines Stromes von Bits eines vorbestimmten Wertes in das Schieberegister im Anschluß an jede parallele Füllung, und
b) eine Vorrichtung zur Anzeige, daß eine vorbestimmte Anzahl von Bits des vorbestimmten Wertes in das Schieberegister verschoben worden ist.

5. Umsetzer nach Anspruch 4, dadurch gekennzeichnet, daß die vorbestimmte Anzahl von Bits n-3 beträgt, wobei n die Anzahl von Taktschlägen zwischen aufeinanderfolgenden parallelen Füllungen des Schieberegisters ist.

6. Umsetzer nach Anspruch 4, dadurch gekennzeichnet, daß die vorbestimmte Anzahl von Bits selektiv so veränderbar ist, daß unterschiedliche Parallel-Serien-Umwandlungsverhältnisse erzielbar sind.