-
SCHALTUNGSANORDNUNG ZUM SYNCHRONISIEREN UND/ODER ERNEUTEN AUSLÖSEN
EINES GENERATORS ZUM ERZEUGEN EINER FOLGE VON PSEUDO-ZUFÄLLIGEN BINÄRSIGNALEN Die
Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des Anspruchs
1.
-
Folgen von pseudozufälligen Binärsignalen können beispielsweise dazu
verwendet werden, um digitale Nachrichtenkanäle zu prüfen. Wie dem Fachmann bekannt
ist, sind derartige Generatoren aus seriell verbundenen Flipflops aufgebaut, welche
ein rückgekoppeltes Schieberegister mit Verknüpfungsgliedern in der Rückführung
bilden. In vielen Fällen sind die Ausgänge aller Stufen des Generators mit einer
Verknüpfungsschaltung verbunden, um Synchronisationsimpulse abzuleiten. Zusätzlich
wird eine ähnliche Verknüpfungsschaltung benötigt, um eine neue Folge von pseudozufälligen
Binärsignalen des Generators auszulösen, falls dieser in einen stabilen Zustand
gelangt, in welchem keine unterschiedlichen Binärsignale mehr abgegeben werden.
In der Regel ist dieses der Zustand, in welchem alle Stufen des Generators den Binärwert
"0" aufweisen.
-
Ein Nachteil derartiger Verknüpfungsschaltungen zum Ableiten von Synchronisationsimpulsen
und/oder Startimpulsen
besteht darin, daß sie äußerst komplex aufgebaut
sind, insbesondere falls die Taktfrequenz den oberen Grenzwert für die speziell
verwendete Familie von Logikschaltkreisen erreicht. In diesem Fall kann es erforderlich
sein, daß verschiedene Schaltungsebenen mit Verknüpfungsgliedern vorgesehen werden,
zwischen denen sogenannte "re-timing flip flops" eingefügt werden müssen. Dieses
ist erforderlich, da die summierte Ansprechzeit der Registerbauteile sowie die Verknüpfungsglieder
und der Zwischenverbindungen beträchtlich variieren kann und die sich ergebenden
unkontrollierten Zeitverzögerungen zu fehlerhaftem Betrieb führen würden. Diese
zusätzliche Schaltung muß als integraler Bestandteil des PRBS-Generators ausgelegt
werden und vergrößert und kompliziert den Schaltungsaufbau wesentlich.
-
Aufgabe der Erfindung ist es vor allem, eine weniger aufwendige Schaltungsanordnung
zur Abgabe von Synchronisierimpulsen und/oder Startimpulsen für einen PRBS-Generator
zu schaffen.
-
Die Lösung dieser Aufgabe bei einer Schaltungsanordnung der eingangs
genannten Art ist gegeben durch-die kennzeichnenden Merkmale des Anspruchs 1. Mit
dieser Schaltungsanordnung ist es möglich, ein Synchronisationssignal von dem Zähler
abzuleiten, nachdem ein bestimmtes Muster von Binärwerten in dem PRBS-Generator
erzeugt worden ist, sowie ein Startsignal für den PRBS-Generator abzuleiten ,wenn
der Zähler anzeigt, daß alle Stufen des PRBS-Generators den Logikpegel 0 haben.
Die Schaltungsanordnung, welche den Zähler und die Verknüpfungs- und Rücksetzschaltung
bildet, kann eine getrennte Einheit sein, die mit einem Taktgeber und einem PRBS-Generator
verbindbar ist.
-
Vorzugsweise ist die Rückstellschaltung derart verbunden, daß sie
einen Zähler jedesmal auf einen Ausgangszustand zurücksetzt, wenn die Rückstellschaltung
ein Binärsignal
mit den Logikpegel "1" aufnimmt, welches den anderen
Logikpegel bildet, so daß der Zähler ein Steuersignal nach jedem Block mit der maximalen
Länge von aufeinanderfolgenden Binärwerten "O" erzeugt, der über die Verknüpfungsschaltung
von der Rückstellschaltung aufgenommen worden ist. Da ein "linearer" n-stufiger
PRBS-Generator, d.h. ein Schieberegister, bei welchem nur EXKLUSIV-ODER-Glieder
zwischen den Flipflops aber keine UND- oder INKLUSIV-ODER-Glieder angeschlossen
sind, eine maximale Binärfolge von m = n Binärsignalen mit dem Logikpegel "1" aber
nur m-l Binärsignale mit dem Logikpegel "0" erzeugt, wird bei dieser Ausführungsform
der Erfindung die erforderliche Zählerkapazität um 1 Binärstelle herabgesetzt. Außerdem
können die gleichen Zählerstufen zur Ableitung von Synchronisier- und/oder Startsignalen
verwendet werden, ohne daß ein getrennter Zähler den Zustand erfassen müßte, in
welchem alle Stufen den Binärwert "O" aufweisen.
-
Gemäß weiteren bevorzugten Ausführungsformen kann die Verknüpfungsschaltung
aus einer einzigen Verbindung zwischen dem Ausgang einer der Stufen des PRBS-Generators
und der Rückstellschaltung bestehen. Der Zähler kann Flipflops aufweisen, die zur
Abgabe binär gewichteter Ausgangssignale verbunden sind. Die Rückstellschaltung
kann einfach durch Rückstelleingänge der Flipflops gebildet werden, die zur asynchronen
Betätigung durch einen der Ausgänge des PRBS-Generators untereinander verbunden
sind. In einer derartigen Anordnung, in welcher keine Logikglieder zwischen dem
PRBS-Generator und den Rückstelleingängen der Zählerflipflops vorgesehen sind und
daher keine Schaltverzögerungen auftreten, welche einen schnellen Betrieb der Schaltung
verzögern würden, beträgt die erforderliche Kapazität des Zählers m-l, wobei m die
maximale Länge der Binärwerte mit dem Logikpegel "O" an den Rückstelleingängen der
Zählerflipflops und m = n-1 ist, wobei n die Anzahl der Stufen des PRBS-Generators
ist.
-
Gemäß einer anderen Ausführungsform der Erfindung kann die Verknüpfungsschaltung
als ODER-Verknüpfung zwischen den Ausgängen von wenigstens zwei Stufen des PRBS-Generators
und dem Eingang der Rückstellschaltung ausgebildet sein. Der Zähler kann wenigstens
ein Flipflop aufweisen, das als durch zwei teilende Schaltung ausgebildet ist, und
kann einem Rückstelleingang aufweisen, welcher asynchron durch das Ausgangssignal
der ODER-Verknüpfung zurückgestellt wird. Dadurch können eine oder mehrere Zählerstufen
durch zusätzliche Verknüpfungsglieder eingespart werden.
-
Die vorgenannten Ausführungsformen der neuartigen Schaltungsanordnung
können nicht nur zur Abgabe von Synchronisationssignalen sondern gleichzeitig oder
ausschließlich zur Ableitung von Startsignalen verwendet werden. Da der Startimpuls
abgeleitet werden muß, nachdem alle Stufen des PRBS-Generators den Logikpegel "O"
erreicht haben, ist wenigstens ein zusätzlicher Zählerstand erforderlich, und der
Ausgang der Startschaltung wird mit einem oder mehreren Setzeingängen verschiedener
Stufen des PRBS-Generators verbunden.
-
Die Anzahl der Zählerzustände kann weiter durch eine Verknüpfungsschaltung
herabgesetzt werden, die beispielsweise mit NOR-Gliedern aufgebaut ist, die zwischen
den Ausgängen der verschiedenen Zählerstufen und dem PRBS-Generator verbunden sind.
-
Im folgenden wird die Erfindung anhand bevorzugter Ausführungsbeispiele
unter Bezugnahme auf die Zeichnungen erläutert; es stellen dar: Figur 1 einen linearen,
vierstufigen PRBS-Generator, der einen zweistufigen Zähler asynchron zurückstellt.
-
Der Zähler hat ein zusätzliches "re-timing flip flop" und Verknüpfungsglied
zum erneuten Auslösen
einer Binärfolge des PRBS-Generators; Figur
2 ein Impulsdiagramm, aus welchem die Signale an verschiedenen Punkten des PRBS-Generators
und der Synchronisations- und Startschaltung von Figur 1 hervorgehen; Figur 3 einen
vierstufigen PRBS-Generator mit zwei Ausgängen, die mit den Rückstelleingängen der
beiden Zählerflipflops über ein Rückstell-ODER-Glied verbunden sind; Figur 4 einen
vierstufigen linearen PRBS-Generator, der eine synchrone Rückstellung des Zählers
bewirkt.
-
In Figur 1 ist eine Ausführungsform eines PRBS-Generators, d.h.
-
eine Einrichtung zum Erzeugen einer pseudozufälligen Folge von Binär
signalen und eine Synchronisations- und Startschaltung darstellt. Der PRBS-Generator
besteht aus vier Verzögerungsflipflops FF1 bis FF4. Die Flipflops FF3 und FF4 sind
mit dem Eingang des Flipflops FF1 über ein EXKLUSIV-ODER-Glied G1 verbunden. Durch
diese Schaltungsanordnung wird ein linearer, vierstufiger PRBS-Generator ausgebildet,
dessen maximale Folge aufeinander Binärwerte mit dem Logikpegel "O" im ungestörten
Betrieb drei beträgt.
-
Es ist ein externer Zähler mit zwei Flipflops FF1' und FF2' von D-Typ
vorgesehen, von denen jedes einen Rückstelleingang R aufweist, der mit dem Ausgang
des PRBS-Generators verbunden ist. Beide Zählerflipflops FF1' und FF2 geben invertierte
Ausgangssignale an den D-Eingang ab, und der invertierte Ausgang des ersten Flipflops
FF1 ist mit dem Takteingang C des zweiten Flipflops FF2' verbunden, so daß beide
Flipflops eine durch zwei teilende Schaltung ausbilden, d.h. sie ändern ihre Ausgangssignale
bei jeder ansteigenden (oder wahlweise abfallenden) Impulsflanke an ihren Takteinqängen.
Das nicht invertierte Ausgangssignal des zweiten Flipflops FF2' wird dem D-Eingang
eines Flipflops FF3' (re-timing flip flop") vom
D-Typ zugeführt.
-
Die Takteingänge C der Flipflops FF1 bis FF4, FF1' und FF3' sind mit
einem Taktgeber verbunden.
-
Die binärsgewichteten, invertierten Ausgangssignale der Flipflops
FF1' und FF2' sind mit den Setzeingängen S der Flipflops FF1 bis FF3 über eine Start-Verknüpfungsschaltung
in Form eines NOR-Gliedes G1' verbunden.
-
Der Betrieb dieser Schaltungsanordnung ist wie folgt: Es wird vorausgesetzt,
daß in allen Stufen des PRBS-Generators Binärwerte mit dem Logikpegel "0" eingespeichert
sind und der Inhalt aller Zählerflipflops gelöscht ist.
-
Dieser Zustand kann entweder zu Beginn des Betriebs des PRBS-Generators
oder im Falle irgendwelcher Betriebsstörungen auftreten. Wie dem Fachmann bekannt
ist, bleibt der PRBS-Generator in diesem Zustand, bis er einen externen Startimpuls
erhält. Wenn die Rückstelleingänge der Zählerflipflops FF1' und FF2' keine Rückstell-Eingangssignale
erhalten, zählen sie die Anzahl der Taktsignale am Takteingang C des Flipflops FF1'.
Wegen der Verzögerungseigenschaften der D-Flipflops zählen die Zählerflipflops FF1'
FF2' bis drei, nachdem sie an den Rückstelleingängen vier Binärwerte "O" erhalten
haben. Bei dem Zählerstand drei werden beide invertierte Ausgangssignale der Flipflops
FF1' und FF2' O, so daß das NOR-Glied G1' an die kombinierten Seteeingänge S der
Flipflops-FF1 bis FF3 des PRBS-Generators einai Startimpuls abgibt.
-
Allgemeiner ausgedrückt, erfordert ein derartiger Betrieb eines n-stufigen
PRBS-Generators einen Zähler mit einem maximalen Zäherstand von wenigstens n-l,
und als Startimpuls wird ein Zählerstand von n-l oder mehr ausgewertet.
-
Da die Rückstelleingänge der Flipflops FF1' und FF2' mit dem Ausgang
des PRBS-Generators direkt verbunden sind,spielt sich der Rückstellbetrieb asynchron
ab.
-
Wegen der Verzögerungseigenschaften der D-Flipflops hat der Zähler
den Zählerstand zwei, nachdem-drei Binärsignale mit dem Logikpegel "O" an den Rückstelleingängen
aufgenommen worden sind. Wie dem Fachmann geläufig ist, wird im störungsfreien Betrieb
eines linearen, vierstufigen PRBS-Generators lediglich eine Folge von drei aufeinanderfolgenden
Binärwerten mit dem Logikpegel "O" erzeugt. Allgemeiner läßt sich zeigen, daß in
der Folge irgendeines n-stufigen PRBS-Generators jeweils eine einzige Kombination
von n-l Logikpegeln "0" mit einem darauffolgenden Logikpegel "1" auftritt. Daher
erscheint das von dem Zählerflipflop FF2' abgeleitete und durch das Flipflop FF3'zeitlich
versetzte Synchronisiersignal zu einem vorbestimmten Zeitpunkt jeder Folge von PRBS-Signalen.
-
Wie aus dem Impulsdiagramm von Figur 2 entnommen werden kann, ergibt
sich für die Schaltung gemäß Figur 1 folgende Wahrheitstafel:
| t Q1 Q2 Q3 Q4 Q1' Q2' Q3' G1' |
| 0 0 0 0 0 0 0 0 0 |
| 1 0 0 0 0 1 0 0 .0 |
| 2 0 0 0 0 0 1 0 0 |
| Asynchrone #3 0 0 0 0 1 1 1 1 Start |
| Rückstellung " 1 1 1 0 1 1 1 1 |
| aller Register 4 1 1 1 1 0 O 1 0 |
| 5 0 1 1 1 0 0 0 0 |
| 6 0 0 1 1 0 0 0 0 |
| 7 0 0 0 1 0 0 0 0 |
| 8 1 O o O O O 0 0 |
9 0 1 0 0 1 0 0 0 10 0 0 1 Q O 1 0 0 11 1 0 0 1 0 0 1 0 12 1 1
0 0 0 0 0 0 Synchronisation 13 0 1 1 0 1 0 0 0 14 1 0 1 1 O 0 0 0 Der sich gemäß
dem Impulsdiagramm von Figur 2 ergebende stochastische Fehler könnte leicht vermieden
werden, wenn beispielsweise ein Tiefpaßfilter im Ausgang des NOR-Gatters G1' eingefügt
würde.
-
In Figur 3 ist eine andere Ausführungsform einer neuartigen Synchronisations-
und Startschaltung eines PRBS-Generators dargestellt. Der PRBS-Generator gleicht
demjenigen gemäß Figur 1 mit der Ausnahme, daß lediglich dessen zweites Flipflop
FF2 einen Setzeingang S aufweist, während alle anderen Flipflops keine Setzeingänge
haben.
-
Es ist wiederum ein zweistufiger Zähler mit Flipflops FF1' und FF2'
vom D-Typ vorgesehen, welche zu einem binär gewichteten Zähler zusammengeschaltet
sind. In diesem Fall besteht die Rückstellschaltung aus einem ODER-Glied G2, das
zwischen den Ausgängen der Flipflops FF3 und FF4 des PRBS-Generators und den verbundenen
Rückstelleingängen R des Zählers angeschlossen ist. Wie sich aus der folgenden Wahrheitstafel
ergibt, hat die Ausgangsfolge des ODER-Gliedes G2 maximal nur zwei Binärsignale
mit dem Logikpegel "0", und es ist daher nur eine geringere Zählerkapazität erforderlich:
Qi Q2 Q3 Q4 C>4 G2 Q1' Q2' 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 2 0 0 0 0 0 0 1 #start
"
O 1 0 0 0 0 1 Asynchrones Setzen 3 0 0 1 O 1 0 0 der Register 4 1 0 0 1 1 0 0 5
1 1 0 0 0 0 0 6 0 1 1 0 1 0 0 7 1 0 1 l 1 0 0 8 0 1 0 1 1 0 0 9 1 0 1 0 1 0 0 10
1 1 0 1 1 0 0 11 1 1 1 0 1 0 0 12 1 1 1 1 1 0 0 13 0 1 1 1 1 0 0 14 0 0 1 1 1 0
0 15 0 0 0 1 1 0 0 16 1 o O o o O o Synchronisation 17 0 1 0 0 0 18 0 0 1 0 1 0
0 19 1 0 0 e 1 1 0 0 20 1 1 0 0 0 0 0 Daher ergibt der Zählerstand 1 des ersten
Flipflops FF1' des Zählers das Synchronisationssignal, während der Zählerstand 2
das Startsignal auslöst, welches bei dieser Ausführungsform den Setzeingängen des
Flipflops FF2 des PRBS-Generators zugeführt wird.
-
In Figur 4 ist eine weitere Ausführungsform der neuartigen Schaltungsanordnung
in Verbindung mit einem herkömmlichen linearen PRBS-Generator dargestellt.
-
Der PRBS-Generator ist identisch zu den PRBS-Generatoren der Figuren
1 und 3 mit der Ausnahme, daß nur das Flipflop FF3 einen Setzeingang S aufweist.
-
Die Synchronisations- und Startschaltung enthält einen Zähler mit
Flipflops FF1' und FF2' vom D-Typ und NOR-
Gliedern G1' und G2'
in den D-Eingangsleitungen, eine Rückstellverknüpfungsschaltung mit einem EXKLUSIV-ODER-Glied
G2 und eine Start-Synchronisationsverknüpfungsschaltung mit NOR-Gliedern G3' und
G4'.
-
Die Wahrheitstabelle für die Ausführungsform gemäß Figur 4 ist: t
Q1 Q2 Q3 Q4 G2 Q1' Q2' Q3' Q4' 00 0 00 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 2 0 0 0 0 0
1 1 0 0 Asynchrone 33 0 0 0 0 0 0 1 1 1 Start Einstellungen o O 1 0 0 0 1 1 0 der
Register 4 1 0 0 1 1 0 0 0 0 5 1 1 0 0 1 0 0 0 0 6 0 1 1 0 1 0 0 0 0 7 1 0 1 l l
O 0 0 0 8 0 1 0 1 0 0 0 0 0 9 1 0 1 0 0 1 0 0 0 10 1 1 0 1 0 1 1 0 0 1 L 1 0 1 0
1 g O Synchroni-1 1 1 1 0 0 0 0 0 sation 0 1 1 1 0 1 0 0 0 O 0 1 1 1 1 1 0 0 O 0
0 1 1 0 0 0 0 Wie sich aus der vorstehenden Wahrheitstabelle ergibt, bilden die
Flipflops FF1' und FF2'-und die NOR-Glieder G1' und G2' einen anderen binätgewichteten
Zähler. Hierzu ist der nichtinvertierte Ausgang Q des Flipflops FF2' mit einem Eingang
des NOR-Gliedes G1' und der invertierte Ausgang Q des Flipflops FF1' mit einem Eingang
des NOR-Gliedes G2' verbunden. Die Takteingänge C beider Flipflops vom D-Typ sind
wiederum mit dem gleichen Taktgeber wie die Takteingänge C aller Flipflops des PRBS-Generators
verbunden.
-
Da der Rückstellausgang des EXKLUSIV-ODER-Gliedes G2 mit den anderen
Eingängen der NOR-Glieder G1' und G2' in den D-Eingangsleitungen der Zählerflipflops
verbunden ist, erfolgt die Zählerrückstellung svnchron.
-
Das Rückstellsignal wird erst bei der Flanke des nächsten Taktimpulses
wirksam. Daher entspricht der Zählerstand 3 dem Synchronisationsimpulsvwährend bei
der Ausführungsform gemäß Figur 1 ein Zählerstand 2 die Synchronisation bewirkt.
Zur Erfassung des Zählerstandes 3 zwecks Abgabe eines Synchronisationsimpulses ist
ein Eingang des NOR-Gliedes G3' mit dem invertierten Ausgang des Flipflops FF2'
verbunden, während der andere Eingang'dieses NOR-Gliedes mit dem nichtinvertierten
Ausgang des Flipflops FF1' verbunden ist.
-
Ein Startsignal entspricht einem Zählerstand von 4 oder mehr und würde
daher eine weiten Zählerstufe erforderlich machen. Andererseits könnte das NOR-Glied
G4' verwendet werden. Dieses NOR-Glied erfaßt ebenfalls den Zählerstand 3 und hat
einen zusätzlichen Eingang, der mit dem Rückstellausgang des EXKLUSIV-ODER-Gliedes
G2 verbunden ist, so daß das NOR-Glied G4' einen Startimpuls an den Setzeingang
S des Flipflops FF3 abgibt, falls der Zähler den Zählerstand 3 aufweist und das
nächste Rückstellsignal den Logikpegel "0" hat. Das NOR-Glied G4' erfaßt den erforderlichen
Zustand um eine Taktperiode früher und spart damit eine zusätzliche Zählerstufe
1.
-
Zusätzlich kann der Ausführungsform gemäß Figur 4 entnommen werden,
daß die zeitliche Lage des Synchronisationsimpulses bezüglich des Ausgangssignales
des PRBS-Generators gewünschtenfalls verändert werden kann.
-
Falls ein Startsignal abgegeben werden soll, sollte der Zähler derart
aufgebaut sein, daß er wenigstens bis zu der Anzahl der Stufen des PRBS-Generators
zählen kann. Falls
lediglich ein Synchronisationssignal abgeleitet
werden soll, braucht der Zähler bei einem endstufigen PRBS-Generator lediglich bis
zu n-l zählen zu können.
-
Der Rückstelleingang des Zählers könnte mit irgendeinem Punkt innerhalb
des Registers verbunden sein, wodurch sich lediglich eine zeitliche Verschiebung
ergäbe. Dieses beruht darauf, daß die gleiche Signalfolge zeitlich verschoben an
allen Flipflopausgängen und jeder linearen Kombination dieser Ausgänge auftritt.
Durch geeignete Wahl von EXKLUSIV-ODER-Gliedern kann das Rückstellsignal jede gewünschte
Zeitbeziehung zu dem Generatorausgangssignal haben und der Synchronisationspuls
mit der gewünschten Phase abgeleitet werden (Figur 4). Durch Kombination von zwei
oder mehr dieser zeitlich verschobenen Signale mittels einer geeigneten Logikverknüpfung,
beispielsweise von ODER-Gliedern (Figur 2), kann die Anzahl der auf ein anderfolgenden
Binärwerte mit den Logikpegeln "O" in der Rückstelleitung herabgesetzt und ein kleinerer
Zähler verwendet werden.
-
Falls ein zusätzliches Logikglied anstelle der letzten Stufe des Zählers
verwendet wird, kann gemäß Figur 4 die Anzahl der Zählerstufen verringert werden.