DE2910543A1

DE2910543A1 - Schaltungsanordnung zum durchfuehren arithmetischer operationen mit indirekter digital/analog-umwandlung

Info

Publication number: DE2910543A1
Application number: DE2910543A
Authority: DE
Inventors: Carl Frederick Barnhart
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1978-03-31
Filing date: 1979-03-17
Publication date: 1979-10-04
Also published as: JPS54132161A; GB2018066A; IT1166669B; DE2910543C2; JPS6122835B2; GB2018066B; JPS627585B2; US4205303A; JPS54132160A; FR2421515A1; FR2421515B1; IT7920571A0

Description

Anmelderin: International Business Machines

Corporation, Armonk, WY 10504

heb-om

Schaltungsanordnung zum Durchführen arithmetischer Operationen mit indirekter Digital/Analog-Umwandlung

Die Erfindung betrifft eine Schaltungsanordnung zur Durchführung arithmetischer Operationen unter Einsatz einer indirekten Digital/Analog-Umwandlung. In der Schaltung werden also digitale Signale in Analogsignale umgewandelt. Insbesondere lassen sich mit dieser Schaltung die arithmetischen Operationen Addition, Subtraktion, Multiplikation und/oder Division gleichzeitig mit einer Änderung in der Darstellung numerischer Werte von einer Anzahl binär codierter, digitaler Signale in ein Paar binärer Signale durchführen, die die Größe und das Vorzeichen des numerischen Wertes darstellen, wobei dieses Ausgangssignal anschließend als binär codiertes, ternäres analoges Ausgangssignal bezeichnet werden soll, wobei das die Größe angebende Signal eine festliegende Periode, jedoch ein unterschiedliches Tastverhältnis aufweist.

Die Art der Darstellung einer Zahl kann z. B. von einer Anzahl von binär codierten Signalen in ein lineares Analogsignal entweder durch direkte Digital/Analog-Umwandlung oder durch indirekte D/A-Umwandlung geändert werden. Die direkte Digital/ Analog-Urawandlung, die gebräuchlicher ist, verwendet eine feste Bezugsspannung und liefert eine Ausgangsspannung, die Teil dieser Bezugsspannung ist und eine lineare Beziehung zu der dargestellten Zahl aufweist, die durch veränderliche, binär codierte Eingangssignale dargestellt v/ird. Die indirekte Digital/Analog-Umwandlung verwendet ein binäres Signal mit einer festliegenden Periode und liefert ein binär codiertes, ternäres Analog-Ausgangssignal mit dieser festen Periode, dessen Tastverhältnis (d. h. der Bruchteil der Periode,

SA 977 049 909840/0625

in der das Ausgangssignal von Null verschieden ist), eine lineare Beziehung mit der durch veränderliche, binär codierte Eingangssignale dargestellten Zahl aufweist. Im allgemeinen ist eine Analog-Schaltung, der das Ausgangscignal einer indirekten Digital/Analog-Umwandlung zugeführt wird, nicht in der Lage, auf Veränderungen des binär codierten, ternären Analogsignals innerhalb der Periode des Signals anzusprechen. Eine solche Schaltung spricht vielmehr auf den Durchschnitts-wert des Signals über viele Perioden an, d. h. den Durchschnitt des Tastverhältnxsses über diese Perioden.

Beschreibung des Standes der Technik Der einzige, derzeit der Anmelderin bekannte Stand der Technik ist der US-Patentschrift 3 786 488 zu entnehmen, wo eine Signalumwandlungsschaltung offenbart ist, die ein Ausgangssignal mit analogen Kennwerten erzeugt, die mit der algebraischen Summe der numerischen Vierte schwankt, die durch eine Anzahl von veränderlichen, binär codierten Eingangssignalen dargestellt wird. Diese Schaltung wandelt jedoch ein digitales Signal in einen Frequenzwert um und kann jedenfalls solche digitalen Zahlen nicht verarbeiten, deren Vorzeichen nicht zuvor bekannt ist. Im Gegensatz dazu ist die noch zu beschreibende Schaltungsanordnung der Anmelderin in der Lage, digitale Eingangssignale in ein Signal einer konstanten Frequenz und einer festen Periode umzuwandeln, jedoch mit einem Tastverhältnis, dessen Dauer den digitalen Eingangssignalen proportional ist, und kann außerdem digitale Zahlen mit willkürlich zugeordneten Vorzeichen verarbeiten.

!Die US-Patentschrift 3 646 545 offenbart die Grundschaltung I für eine indirekte Digital/Analog-Umwandlung, die jedoch in ieiner besonderen und von der Ausfuhrungsform der Anmelderin !verschiedenen Art aufgebaut ist. Dort ist jedoch keine !Schaltung zur Durchführung arithmetischer Operationen offenbart.

^SA977049 «09840/06»

Die US-Patentschrift 3 447 149 offenbart eine Schaltung zur Erzeugung eines Analogsignals mit konstanter Frequenz und variablem Tastverhältnis und verwendet zwei Binürzähler. In Abhängigkeit von einem digitalen Impulszug wird das Tastverhältnis erhöht oder verringert. Es ist jedoch nicht möglich damit eine aus mehreren Bits bestehende Digitalzahl umzusetzen/ und die Schaltung kann somit keine arithmetischen Operationen mit mehreren aus einer Anzahl von Bits bestehenden Digitalzahlen durchführen.

Zusammenfassung der Erfindung

Durch die Erfindung soll also eine Schaltungsanordnung geschaffen werden, die ein analoges Ausgangssignal vorbestimmter Amplitude und fester Periode liefert, deren Tastverhältnis proportional der algebraischen Summe, dem algebraischen Produkt oder Quotienten einer Anzahl aus vielen Bits bestehenden mit beliebigem Vorzeichen versehenen, veränderlichen codierten digitalen Eingangssignalen proportional ist, wobei die Eingangs- und Ausgangssignale numerische Werte darstellen.

Dabei sollen diese arithmetischen Funktionen gleichzeitig mit der Änderung in der Darstellungsweise der numerischen Werte von einer Anzahl von binär codierten, digitalen Eingangssignalen in ein binär codiertes, ternäres analoges Ausgangssignal mit einer festen Periode und unterschiedlichem Tastverhältnis durchgeführt werden.

Die erfindungsgemäß aufgebaute Schaltungsanordnung setzt also eine Anzahl von aus vielen Bits bestehenden, mit beliebigem Vorzeichen versehenen, veränderlichen codierten digitalen EingangsSignalen in ein einziges analoges Ausgangssignal vorbestimmter Amplitude um, dessen Tastverhältnis zu den digitalen EingangsSignalen in Beziehung steht. Während einer algebraischen Addition wird jedes Eingangssignal in einen einer Anzahl verschiedener rückstellbarer Zähler geladen.

sä 977 049 909840/0625

Die Zähler v/erden dabei in der Art gesteuert, daß alle Eingangssignale dann nacheinander gezählt v/erden, wenn sie das gleiche algebraische Vorzeichen aufweinen. Wenn jedoch einzelne der Eingangssignale nicht identische algebraische Vorzeichen auf v/eisen, dann werden alle positiven Eingangssignale nacheinander gezählt, und alle negativen Eingangssignale werden in bezug aufeinander nacheinander gezählt, jedoch gleichzeitig mit den positiven Eingangssignalen. Dann wird ein Paar binärer Signale erzeugt, die die Größe und das Vorzeichen eines binär codierten, ternären analogen Aus-

Igangssignals darstellen, wobei der Durchschnittswert der Größe im wesentlichen linear mit den Änderungen in der algebraischen Summe der numerischen vierte sich ändert, die durch die Eingangssignale dargestellt v/erden. Für die Multiplikation wird das den Multiplikator darstellende Eingangssignal in ein Register eingegeben, das dem Wert des Multiplikators entsprechende, binär gewichtete Ausgangssignale liefert, und der Zähler wird mit unterschiedlicher Frequenz, bestimmt durch aufeinander folgende Taktimpulse und modifiziert durch das binär gewichtete Ausgangssignal, angesteuert und erzeugt !dadurch ein binär codiertes, ternäres analoges Ausgangs-

I signal mit einem Durchschnittswert, der im wesentlichen linear i
mit dem Produkt der durch die Eingangssignale dargestellten

numerischen Werte schwankt.

;Gemäß einer Abwandlung der Erfindung wird ein Zähler mit variablem Modulus mit einem der Eingangssignale geladen und iliefert als Eingangssignal für einen anderen Zähler eine j Reihe oder Folge von Multiplikatorimpulsen, und zwar jeweils einen nach einer Anzahl von Taktimpulsen, welche dem numerischen Wert dieses einen Eingangssignals entspricht. Ein anderes Eingangssignal wird in den anderen Zähler geladen. Der andere Zähler wird dabei für eine dem Produkt des ! numerischen Wertes des einen und anderer Signale entsprechen- ; den Zeitraum freigegeben, wobei der Durchschnittswert

^SÄ977049 t09S40/06>«

des binär codierten, ternären analogen Ausgangssignals im wesentlichen linear mit den Änderungen des Produkts der numerischen Werte schwankt, die durch diese Eingangssignale dargestellt werden. Während der Multiplikation wird der andere Zähler für einen aus jeweils 10 Taktimpulsen geladen, und die Multiplikatorimpulse (anstelle der η Taktimpulse) werden durch den anderen Zähler gezählt. Für die Division ist die Anordnung so getroffen, daß der andere Zähler nunmehr nur einmal für jeweils C mal η Taktimpulse statt für jede η Taktimpulse aufgeladen wird, wobei C den Wert der in den Modulozähler eingegebenen Eingangssignale darstellt. Als Ergebnis schwankt die Dauer der Viiederholungsperiode als analoge Darstellung von C, und das Tastverhältnis schwankt als analoge Darstellung des Reziprokwertes von C, d. h. also mit 1/C.

Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen im einzelnen erläutert werden.

In den Zeichnungen zeigt

Fig. 1 ein Blockschaltbild zur Umwandlung einer

Anzahl aus mehreren Bits bestehender mit beliebigem Vorzeichen versehener, veränderbarer codierter digitaler Eingangssignale in ein binär codiertes, ternäres Ausgangssignal, dessen Durchschnittswert im wesentlichen linear mit Änderungen in der algebraischen Summe der durch die Eingangssignale dargestellten numerischen Werte schwankt,

Fig. 2 ein Blockschaltbild zur Erläuterung, wie die

Schaltung abgewandelt werden muß, damit sie ein binär codiertes, ternäres Ausgangssignal liefert, das im wesentlichen linear mit Änderungen des Produkts der durch die veränderlichen Eingangssignale dargestellten numerischen Werte schwankt,

sä 977 049 90 9840/0625

Fig. 3 und 4 Blockschaltbilder weiterer Ausführungsformen

der Erfindung zur Abgabe von binär codierten, ternären Ausgangssignalen, die sich im wesentlichen linear mit den Änderungen des Produkts der durch die Eingangssignale dargestellten numerischen Werte oder des Quotienten der durch die Eingangssignale dargestellten numerischen Werte ändern,

Fig. 5 ira einzelnen die logische Steuerschaltung für

die erfindungsgemäß aufgebaute Schaltung, und

Fign. 6A und B Taktinipulsdiagrairaae zur Darstellung der

Arbeitsweise der Schaltung während einer Addition bzw. einer Subtraktion.

Beschreibung einer bevorzugten Ausführungsform

Wie in Fig. 1 dargestellt, liefert die erfindungsgemäß aufgebaute Schaltung ein analoges Ausgangssignal, das die algebraische Summe von + A + B darstellt, wobei A und B aus vielen Bits bestehende, mit beliebigem Vorzeichen versehene, veränder bare binär codierte Eingangssignale sind. Diese Schaltung besteht aus einem Taktimpulsgenerator 10, der über Leitung 11 eine Folge von synchronisierten Taktimpulsen, vorzugsweise in Form von einer hochfrequenten Rechteckwelle oder Rechteckschwingung mit konstanter Periode abgibt. Eine Verzweigung der Leitung 11 ist an einem Frequenzteiler 12 für eine Frequenzteilung durch η angeschlossen, der auf Leitung 13 für jeweils η Taktimpulse oder Taktperioden (anschließend mit 1/n bezeichnet) , einen Startiinpuls abgibt. Einem A-Zähler 14 und einem B-Zähler 15 werden über Sammelleitungen 16 bzw. 17 aus vielen Bits bestehende, mit beliebigem Vorzeichen versehene veränderbare, binär codierte Eingangssignale zuge- \ führt, die die algebraisch zu summierenden numerischen Werte A und B darstellen.

^{SA 977 O49}

Die Steuerlogik 20 (die noch im einzelnen beschrieben wird) , hat folgende Eingänge: über Leitung 21 wird ein Signal zugeführt, dessen Pegel das Vorzeichen des auf Sanunelleitung 16 liegenden, aus mehreren Bits bestehende Eingangssignal A darstellt. Eine Leitung 22 führt ein Signal, dessen Amplitude das Vorzeichen des über Sammelleitung 17 zugeführten, aus mehreren Bits bestehenden Eingangssignals B darstellt, über eine Abzweigung der Leitung 13 wird ein Sperrimpuls zugeführt, und auf Leitung 23 tritt ein den Zählerstand des A-Zählers 14 darstellender Wert auf. Auf einer Leitung 24 tritt ein den Zählerstand des B -Zählers 15 darstellender Wert auf. Die Steuerlogik 20 hat folgende Ausgänge: Rückstelleitungen 25, 26 liefern Signale zum Rückstellen der A- und B-Zähler 14 bzw. 15. Freigabeleitungen 27, 28 liefern Signale zur Freigabe der A- und B-Zähler, und Leitungen 29, 30 führen Signale, die die Größe bzw. das Vorzeichen des binär codierten, ternären analogen Ausgangssignals der Steuerlogik darstellen.

UND-Glieder 31 und 32 stellen die logische UND-Verknüpfung der Freigabesignale auf Leitung 27 bzw. 28 mit den über Leitung 11 ankommenden Taktimpulsen her. Am Ausgang der UND-Glieder 31 und 32 treten dann die durch den Α-Zähler bzw. B-Zähler zu zählenden Impulsfolgen auf.

(a) Addition von aus mehreren Bits bestehenden, mit beliebigem Vorzeichen versehenen, veränderlichen Zahlen

Zur Abkürzung der nachfolgenden Beschreibung soll der Ausdruck, daß eine Leitung "ein" oder "aus" ist, als Kurzbeschreibung dafür dienen, daß das Potential des auf derjenigen Leitung liegenden Signals "hoch" oder "niedrig" ist.

Im Betrieb sei zunächst angenommen, daß zwei durch binäre digitale Eingangssignale dargestellte Zahlen miteinander addiert v/erden sollen. Vor einem Startimpuls auf Leitung 13 werden der A- und B-Zähler 14 und 15 durch den Ein-Zustand der Rückstelleitungen 25 bzw. 26 im Rücksteilzustand gehalten.

^{SA 977 O49}

Die Freigabeleitungen 27 und 28 sind ausgeschaltet. Ein auf Leitung 13 ankommender Startimpuls bewirkt, daß die über Sammelleitungen 16 bzw. 17 ankommenden binären, codierten Eingangssignale in den A- bzw. B-Zähler geladen werden. Der Startimpuls 13 bewirkt außerdem über die Steuerlogik 20 das Abschalten der Rückstelleitungen 25 und 26.

Die Vorzeichenleitungen 21 und 22 sind bei positivem Vorzeichen eingeschaltet und bei negativem Vorzeichen abgeschaltet, unter den angenommenen Bedingungen sind daher die Signale auf der Vorzeichenleitung 21 und auf der Vorzeichenleitung 22 für die Zahl A bzw. für die Zahl B die gleichen. Somit bewirkt der über Leitung 13 ankommende Startimpuls, daß die Steuerlogik 20 nur die Freigabeleitung 27 für den Α-Zähler einschaltet. Die Steuerlogik 20 wird dann dem Zählerstand des Α-Zählers über Leitung 23 solange überwachen, bis der Zählerstand gleich einem bestimmten, festen konstanten Wert, beispielsweise dem Binärcode für Null, ist, der das Ende Ides Zählvorganges anzeigt. In diesem Fall ist die Anzahl j der Taktimpulse, die auf der Taktimpulsleitung 11 nach Auftreten des Startimpulses 13 abgegeben worden sind, numerisch ;gleich der Zahl, die durch die über Sammelleitung 16 dem Α-Zähler zugeführten binär codierten Signale dargestellt ist. !Wenn die Steuerlogik 20 den Abschluß des Zählvorgangs im |A-Zähler 14 feststellt (d. h. der Α-Zähler wurde bis zum iZählerstand Null abwärts gezählt), dann wird die Freigabeileitung 27 für den Α-Zähler ausgeschaltet, während gleich- !zeitig die Freigabeleitung 28 für den B-Zähler eingeschaltet wird. Die Steuerlogik überwacht dann den Zählerstand des :B-Zählers über Leitung 24 solange, bis der Zählerstand des IB-Zählers 15 auf Null verringert ist, was das Ende des Zähl-IVorganges anzeigt, worauf dann die Steuerlogik 20 die Freiigabeleitung 28 des B-Zählers ausschaltet und die Rückstell-I leitungen 25 und 26 für den A- bzw. B-Zähler einschaltet.

Da die auf Leitung 11 auftretenden Taktimpulse eine konstante

SA 977 049 909840/0625

Periode haben/ so sieht man, daß die vom Startimpuls auf Leitung 13 bis zu dein Zeitpunkt gemessene Zeit, zu der die Steuerlogik 20 das Ende des Zählvorgangs im A-Zähler 14 feststellt, (d. h. die Dauer, für die die Freigabeleitung 27 für den Α-Zähler eingeschaltet ist) , eine analoge Darstellung der über Sammelleitung 16 dem Α-Zähler zugeführten, binär codierten Eingangssignale ist. In gleicher Weise ist die Zeitdauer, für die die Freigabeleitung 28 für den B-Zähler eingeschaltet ist, eine analoge Darstellung der über Sammelleitung 17 im B-Zähler 15 zugeführten, binär codierten Eingangssignale. Somit ist also die vom Beginn des Startimpulses auf Leitung 13 bis zum Abschluß des Zählvorgangs im B-Zähler 15 gemessene Zeit eine analoge Darstellung der Zahl, die gleich der Summe der über Sammelleitungen 16 und 17 zugeführten, binär codierten Eingangssignale ist, wie sich aus Fig. 6A und der nachfolgenden Beschreibung im Abschnitt Taktdiagramme ergibt.

Wie bereits vermerkt, liefert die Steuerlogik 20 auf Leitung 29 ein die Größe des analogen Ausgangssignals darstellendes Signal und auf Leitung 30 ein das Vorzeichen dieses Ausgangssignals darstellendes Ausgangssignal. VJie in Tabelle I zusammengefaßt, tritt auf der Leitung 29 ein die Größe des Ausgangssignals darstellendes Signal immer dann auf, wenn entweder die Freigabeleitung 27 für den Α-Zähler oder die Freigabeleitung 28 für den B-Zähler eingeschaltet ist, jedoch nicht, wenn beide eingeschaltet sind. Das auf Leitung 30 auftretende Vorzeichensignal hat den Wert des auf Leitung 21 auftretenden Vorzeichens von A, wenn nur die Freigabeleitung 27 für den Α-Zähler eingeschaltet ist, und den Wert des auf der Vorzeichenleitung 22 für den B-Zähler liegenden Signals, wenn nur die Freigabeleitung 28 für den B-Zähler eingeschaltet ist. Zu den anderen Zeitpunkten (wenn das Signal für die Größe auf Leitung 29 nicht vorhanden ist), wird das auf der Leitung 30 auftretende Vorzeichensignal auf seinem letzten Wert gehalten. In dem oben angenommen Beispiel,

SA 977 049 90 984 0/OS25

291Q543

bei dem die Vorzeichen auf beiden Vorzeichenleitungen 21 und 22 für A und B die gleichen sind, würde das auf Leitung 29 auftretende, die Größe des Ausgangssignals anzeigende Signal für eine so lange Zeit auftreten, wie dies der Addition der durch die binär codierten Signale auf Sammelleitungen 16 und 17 dargestellten Zahlen entspricht.

j 27 ^{1 A}fr. o O 1 1

28 fr.

0 1 0 1

29 Größe

0 1 1 0

30 Vorz.

ί Ä

f 29 Größe	30 Vorz.	Analog Kert
O O 1 1	0 1 0 1	0 0 +1 -¹ J

* Der letzte Viert wird gehalten

TABELLE I TABELLE II

Diese Ablauffolge wird bei jedem Startimpuls auf Leitung 13 wiederholt (d. h. für jeweils η Taktperioden einmal). Diese Dauer von η Taktperioden stellt das größtmögliche Ergebnis einer Addition dar. Jedes Ergebnis, das größer ist als die Zeit zwischen zwei aufeinander folgenden auf Leitung 13 liegen den Startimpulsen hätte zur Folge, daß das auf Leitung 29 auftretende, die Größe des Ausgangssignals anzeigende Signal ständig vorhanden wäre, d. h. dies wäre ein Sattigungszustand. Da außerdem diese Folge für jeden Startimpuls auf Leitung 13 wiederholt wird, wird das auf Leitung 29 auftretende, die j Größe anzeigende Signal eine Rechteckwelle mit einer konstanten Periode. Je nachdem, wie sich die auf Sammelleitungen j 16 und 17 nach den A- bzw. B-Zählern 14 bzw. 15 übertragenen, j binär codierten Eingangssignale ändern, so ändert sich auch die Dauer des auf Leitung 29 auftretenden, die Größe

SA 977 049

909840/0825

anzeigenden Signals in jeder Periode. Das Ergebnis ist ein Signal, dessen Tastverhältnis (Prozent der Einschaltzeit) in einer linearen Beziehung zu der Summe der Zahlen steht, die durch die binär codierten Eingangssignale auf Sammelleitungen 16 und 17 dargestellt werden, vorausgesetzt es tritt keine Sättigung ein.

Analogschaltungen (nicht gezeigt) würden normalerweise so aufgebaut, daß sie auf den Durchschnitt oder Gleichstromwert des auf Leitung 29 auftretenden, die Größe anzeigenden Signals ansprechen wurden, wobei die Polarität in Übereinstimmung mit dem auf Leitung 30 auftretenden Vorzeichensignal geändert werden würde.

(b) Subtraktion von aus mehreren Bits bestehenden, mit beliebigen Vorzeichen versehenen veränderlichen Zahlen

Es sei nunmehr angenommen, daß zwei binär codierte, digitale J Zahlen subtrahiert werden sollen, d. h. daß auf Leitung 21 für die Zahl A auftretende Vorzeichen ist nicht das gleiche wie das auf Leitung 22 für die Zahl B auftretende Vorzeichen. Der auf Leitung 13 auftretende Startimpuls bewirkt, daß die logische Steuerschaltung 20 beide Freigabeleitungen 27 und für den Α-Zähler bzw. den B-Zähler einschaltet. Wie aus Tabelle I zu sehen, tritt das die Größe anzeigende Signal auf Leitung 29 nicht auf. Die Steuerlogik 20 wird dann den Zählerstand auf den beiden Leitungen 23 und 24 solange überwachen, bis die Zählerstände dem angenommenen Binärwert 0 entsprechen, was das Ende des Zählvorganges anzeigt. Wenn der Zählerstand im A-Zähler 14 oder im B-Zähler 15 seinen Endzustand erreicht, dann wird das entsprechende auf Leitung 27 oder 28 liegende, den Zähler freigebende Signal abgeschaltet. Daraufhin werden dann, wenn nur das Freigabesignal für einen Zähler eingeschaltet ist, das auf Leitung 29 auftretende, die Größe anzeigende Signal und das auf Leitung 30 auftretende, das Vorzeichen anzeigende Signal entsprechend Tabelle I abgegeben werden. In diesem Beispiel wird das auf

977 049 90984 0/06

Leitung 29 auftretende, die Größe angebende Signal für eine solche Zeitdauer eingeschaltet bleiben, die der Differenz zwischen den beiden über die Sammelleitungen 16 und 17 den A- bzw. B-Zählern 14 bzw. 15 zugeführten, binär codierten Eingangssignalen entspricht, wie sich dies auch aus Fig. 6B und dem zugehörigen Abschnitt der Beschreibung "Taktdiagramme¹¹ entnehmen läßt. Das Vorzeichensignal auf der Leitung 30 wird dabei auf das Vorzeichen der größeren der beiden Zahlen eingestellt, die durch die auf den Sammelleitungen 16 und 17

j liegenden Signale dargestellt werden.

Man sieht somit, daß die bisher beschriebene Schaltung ein j analoges Ausgangssignal mit einem Durchschnitts- oder Gleichstromwert liefert, der die algebraische Summe von zwei veränderlichen, binär codierten Eingangssignalen mit beliebigem Vorzeichen darstellt.

Addition/Subtraktion einer konstanten Zahl B-Zähler 15 und Steuerlogik 20 können außerdem zur Bildung der j algebraischen Summe von B mit einer Konstanten mit beliebigem :Vorzeichen sein, z. B. B + D, wobei D eine Konstante darstellt j deren Größe, wie bekannt, immer kleiner ist als die Größe der durch die auf der Sammelleitung 17 liegenden Signale dargestellte Zahl B. Die Steuerlogik überwacht eine das Vorzeichen der konstanten Zahl D anzeigende Eingangsleitung und die das Vorzeichen des B-Eingangs anzeigende Leitung Die Steuerlogik 20 wählt dann die eine oder andere der beiden Bedingungen zur Beendigung des Zählvorganges aus. Sind die Vorzeichen von B und D auf Leitung 22 und 33 die gleichen, dann wird die Beendigung des Zählvorganges auf den Zeitpunkt festgelegt, zu dem die Anzahl der über die Taktimpulsleitung 11 ankommenden Taktimpulse, bei eingeschalteter Freigabeleitung 27 für den B-Zähler numerisch gleich der Zahl ist, die durch die über Sammelleitung 17 für die Zahl B zugeführten Eingangssignale plus der Konstanten D dargestellte Zahl ist. Sind die Vorzeichen auf den Leitungen 22 und 33

SA 977 049 9098AÖ/0625

verschieden, dann wird das Ende des Zählvorganges auf den Zeitpunkt ausgewählt, zu dem die Anzahl der über die Taktimpulsleitung 11 abgegebenen Taktimpulse numerisch gleich der durch die auf der Sammelleitung 17 liegenden Eingangssignale für die Zahl B dargestellten Zahl minus der Konstanten D ist. Wegen der konstanten Periode der Taktimpulse η stellt die Zeitdauer, für die die Freigabeleitung 28 für den B-Zähler 15 eingeschaltet ist, eine analoge Darstellung der algebraischen Summe der durch die auf der Sammelleitung 17 liegenden Eingangssignale und der Konstanten D dargestellten Zahl.

(d) Multiplikation

Es sei nunmehr angenommen, daß zwei binär codierte Zahlen A und C zur Erzeugung eines dem Produkt aus den beiden Zahlen entsprechenden Analogsignals miteinander multipliziert werden sollen. Dies läßt sich mit der in Fig. 2 dargestellten Schaltung durchführen, wobei gleiche Bauteile, wie in Fig. 1 mit den gleichen Bezugszeichen versehen sind. Die in Fig. 2 gezeigte Schaltung enthält einen modifizierten A-Zähler 14', der vorzugsweise als programmierbare logische Schaltung (PLA) ausgeführt ist. Das UND-Glied 31 wird durch fünf UND-Glieder 31a bis 31e ersetzt, deren jedes mit einem Eingang an einer Abzweigung der Taktimpulsleitung 11 und mit einem anderen Eingang an der Freigabeleitung 27 für den Α-Zähler angeschlossen ist. Diese UND-Glieder weisen jedoch jeweils einen dritten Eingang auf, an dem von einem C-Register 39 kommende Eingangsleitungen 4üa bis 4Oe angeschlossen sind, die die binär gewichteten Ausgangssignale des C-Registers 39 dar-I stellen.

Der abgewandelte A-Zähler 14' zählt dabei alle Taktimpulse, jeden zweiten Taktimpuls, jeden vierten, achten oder sechzehnten Taktimpuls, je nachdem ob die Taktimpulse von der Taktimpulsleitung 11 durch eines der UND-Glieder 31a, b, c, d oder e hindurchgelassen werden. Da der 7-Bit A-Zähler 14'

SA 977 049 009840/0625

2310543

einen größtmöglichen Zählerstand von 128 aufweist, ist die Anzahl der für das Ende dieses Zählvorgangs notwendigen Impulse 128, 64, 32, 16 oder 8, je nachdem, welches der ÜKD-Glieder 31a, b, c, d oder e selektiv freigegeben v/ird. Tabelle III zeigt, wie das C-Register 39 das Einschalten der Eingangsleitungen 40a bis 4Oe steuert und damit insbesondere, welches der UND-Glieder 31a bis 31 e selektiv auf getastet v/ird. Ein ODER-Glied 41 wird dann aufgetastet, wenn entweder ein Startimpuls auf Leitung 13 auftritt oder wenn auf der Leitung 42 für das Laden des Α-Zählers ein Signal auftritt, so daß dadurch der A-Zähler 14" über Sammelleitung 16 mit seinen binär codierten Eingangssignalen geladen v/ird.

C-Register Zustand (44)

1xxxx 01 xxx 001 xx 0001 χ 00001 00000

Zähl-Auswahl-

40a 40b 40c 4Od 4Oe keine

Zählerstand mal

1 2 4 8 16

χ = unentschieden

TABELLE III

j Im Betrieb hat ein auf Leitung 13 auftretender Startimpuls !zur Folge, daß das C-Register 39 mit den über eine Leitung 143 ankommenden digitalen, binär codierten Eingangssignalen geladen wird. Zusätzlich zu den bereits in Verbindung mit !Addition und Subtraktion beschriebenen Funktionen überwacht die Steuerlogik 20 über eine Sammelleitung 44 den Betriebszustand des C-Registers 39. Wenn die Steuerlogik 20 den

SA 977 049

909340/0625

Abschluß eines Zählvorgangs im A-Zähler 14' feststellt/ so wird dadurch die Freigabeleitung 27 für den Α-Zähler nicht mehr abgeschaltet, sondern es wird vielmehr über die Ladeleitung 42 für den Α-Zähler ein kurzer Impuls abgegeben. Dieser auf Leitung 42 auftretende Impuls läuft über das ODER-Glied 41 und bewirkt, daß der A-Zähler 14" mit den über die Sammelleitung 16 ankommenden, binär codierten Eingangssignalen geladen wird. Dieser auf Leitung 42 auftretende Impuls bewirkt ferner, daß das C-Register 39 das höchstwertige Bit, das derzeit eingeschaltet ist, wie dies durch den auf der Sammelleitung 44 liegenden Betriebszustand des C-Registers angezeigt ist, abgeschaltet wird. Wie aus Tabelle III zu erkennen, wird die Zählauswahlleitung 40b, c, d oder e in dieser Reihenfolge (abhängig davon, auf welcher Leitung ein "1" Bit liegt), eingeschaltet, worauf der A-Zähler 14' den Zählvorgang wieder aufnimmt, dieses Hai jedoch bei einer entsprechenden höheren Zahl (die zum Beispiel 2, 4, 8 oder 16 sein kann). Wenn schließlich in keiner der Bit-Positionen der vom C-Register kommenden Sammelleitung 44 eine 1 liegt, dann wird die Multiplikationsoperation abgeschlossen sein, und das auf Leitung 27 liegende Freigabesignal für den A-Zähler wird abgeschaltet.

Es soll beispielsweise angenommen werden, daß die auf Sammelleitung 43 liegenden binär codierten Eingangssignale 10100 in dieser Reihenfolge auftreten, wobei 1 den Ein-Zustand darstellt. Wenn der Ladevorgang durch einen auf Leitung 13 ankommenden Startimpuls eingeleitet wird, dann wird die Zählauswahlleitung 40a eingeschaltet und bewirkt damit, daß der A-Zähler 14' jeden Taktimpuls zählt. Ist der A-Zähler 14' beim Zählerstand 0 angekommen, was das Ende des Zählvorgangs der einzelnen Taktimpulse anzeigt, dann liefert die Steuerlogik 20 einen Impuls auf Leitung 42. Dies hat zur Folge, daß der A-Zähler 14* erneut über die Sammelleitung 16 mit den binär codierten Eingangssignalen aufgeladen wird, während

SA 977 049 909840/0625

gleichzeitig damit das C-Register 39 veranlaßt wird, das höchstwertige Bit, das gerade im Ein-Zustand ist, abzuschalten. Der auf Leitung 44 liegende Betriebszustand des C-Registers ist nunmehr OO1OO, und dies hat zur Folge, daß die Zählauswahlleitung 40c eingeschaltet wird, so daß der A-Zähler 14' jeden vierten Impuls zählt. Nachdem die Steuerlogik 20 das Erreichen des Zählerstandes 0 und damit den Abschluß des Zählvorganges festgestellt hat, wird über Leitung 42 ein Impuls abgegeben, worauf das C-Register 39 das höchstwertige, in Ein-Zustand auf der C-Register-Ausgangsleitung 44 liegende Bit abschaltet. Nunmehr liegt auf der Leitung 44 der Wert 00000. Da jetzt auf der Leitung 44 keine binären Bits im Ein-Zustand liegen, wird die Steuerlogik 20 die Freigabeleitung 27 für den A-Zähler 14' abschalten.

Man sieht daher, daß in diesem Beispiel die Freigabeleitung für den A-Zähler 14· für eine Zeitdauer eingeschaltet war, die eine analoge Darstellung der Summe der durch die über die Sammelleitung 16 zugeführten, binär codierten Signale dargestellten Zahl und einem Viertel dieser Zahl darstellt, (d. h. daß die Zahl mit 1,25 multipliziert ist, wobei der Rest gekürzt worden ist). Die binär codierte Darstellung von 1,25 ist 1.0100, das ist der für die über Leitung 43 zugei führte, binär codierte Eingangssignal angenommene Wert, ;wobei das binäre Komma zwischen dem Bit höchster Ordnung und dem Bit der nächst niedrigen Ordnung eingefügt ist.

(e) Multiplikation/Division - Weitere Ausführungsform Eine andere und einfachere Ausführungsform, die eine Analogdarstellung des Produkt zweier binär codierter Zahlen liefert, ist in Fig. 3 dargestellt. Diese Ausführungsform kann dann benutzt werden, wenn die Kürzung des Restes nicht erwünscht oder nicht erforderlich ist. In Fig. 3 sind für die gleichen Bauelemente oder Baugruppen wie in Fig. 1 die gleichen Bezugszeichen verwendet. Die Ausführungsform in Fig. 3

SA 977 049 90984Ö/0625

unterscheidet sich von der in Fig. 1 in folgenden Punkten:

Die den Multiplikator darstellende, binär codierte Zahl C wird über Eingangsleitung 43 einem Zähler 50 mit variablem Modulus zugeführt, dem außerdem ein Eingangssignal über die Taktimpulsleitung 11 zugeführt wird. Die Taktimpulsleitung ist dabei nicht am UND-Glied 31 angeschlossen, sondern eine vom Zähler 50 kommende Multiplikator-Impulsleitung 52. Der Zähler 50 liefert für jeweils C Taktimpulse auf der Taktimpulsleitung 11 einen einzigen Ausgangsimpuls auf Leitung Diese auf Leitung 52 auftretenden Impulse werden im A-Zähler 14 gezählt, solange die Freigabeleitung 27 eingeschaltet ist. Die Freigabeleitung 27 des A-Zählers 14 wird damit für C mal A Taktimpulse eingeschaltet sein und damit eine Analogdarstellung des Produktes C mal A liefern.

Es sei darauf hingewiesen, daß C und A beides ganze Zahlen sind, so daß bei dieser Ausführungsform keine Kürzung auftritt. Es sei ferner vermerkt, daß die Steuerlogik 20 die C-Eingangsleitung 43 überwachen muß. V7enn der Wert des auf der C-Eingangsleitung 43 liegenden Signals Null ist oder wird, dann tritt keine Multiplikation ein, und die Freigabeleitung 27 für den Α-Zähler wird abgeschaltet.

Gemäß einer weiteren Ausführungsform der Erfindung, wie sie Fig. 4 zeigt, läßt sich durch eine entsprechende Anordnung des Frequenzteilers 12 eine Division anstelle einer Multij plikation durchführen. Das Ausgangssignal des Zählers 50 mit variablem Modulus wird nunmehr dem Eingang des Frequenzteilers 12 zugeleitet. Am Ausgang des Frequenzteilers 12 ist immer noch die Startimpulsleitung 13 angeschlossen. Der auf Leitung 13 auftretende und an die A- und B-Zähler 14 bzw. abgegebene Startimpuls tritt nunmehr nur für alle C mal η Taktimpulse statt einmal für je η Taktimpulse auf. Demgemäß j schwankt die Dauer der Wiederholungsperiode als analoge Dari stellung von C, und das Tastverhältnis (oder der Durch-

SA 977 049 909840/0625

schnittsv/ert) des auf Leitung 29 auftretenden, die Größe angebenden Signals schwankt danach als analoge Darstellung ;des Kehrwertes von C.

I (f) Steuerlogik

j Die in Fig. 5 dargestellte Steuerlogik 20 enthält normal auf-

!gebaute Vergleichsstufen 101, 102 und 103, die jeweils dem (Vergleich zweier aus mehreren Bits bestehender iiinärzahlen j dienen, und die dann auf den jev/eiligen Ausgangsleitungen 101a, j 102a oder 103a ein Ausgangssignal liefern, wenn die miteinander verglichenen Zahlen gleich sind. Die Vergleichsstufe i101 liefert auf der Ausgangsleitung 101b ein Ausgangssignal ιmit hohem Potential, wenn die miteinander verglichenen Zahlen !nicht gleich sind. Eine normal aufgebaute Multiplexschaltung j 104 liefert auf einer Ausgangsleitung 104b entweder ein über ■die Eingangsleitung +D ankommendes, aus mehreren Bits bestehen-Ides, binäres Eingangssignal oder ein solches über die Leitung -D ankommendes, binäres Eingangssignal, je nachdem, ob das über die Steuerleitung 104a ankommende Steuersignal eine 1 oder eine 0 ist. Es sei hier vermerkt, daß D die im Zusammenhang mit Abschnitt c beschriebene konstante Zahl ist. Sie ist innerhalb der Steuerlogik 20 abgespeichert, und ihr Vor-I zeichen, positiv oder negativ, wird durch den Signalpegel

j auf der dem D Eingang zugeordneten Vorzeichenleitung 33 !bestimmt. Verriegelungsschaltungen 105 und 1O6 haben je einen I Einstelleingang und einen Rückstelleingang, und jede dieser lVerriegelungsschaltüngen ist dann in Betrieb, wenn an dem I Einstelleingang E ein hohes Potential liegtund liefert :dann solange ein auf hohem Potential liegendes Ausgangs- ;signal, bis am Rückstelleingang R ein Signal mit hohem j Potential auftritt.

Die Steuerlogik enthalt außerdem ein Exklusiv-ODER-Glied 107, das an einer Abzweigung der B-Vorzeichenleitung und der D-Vorzeichenleitung angeschlossen ist und dann über Leitung 104a ein Ausgangssignal mit hohem Potential liefert, wenn

SA 977 049 90 9840/0625

-24- 29105A3

die Vorzeichen auf diesen beiden Eingangsleitungen nicht gleich sind und damit anzeigt, daß eine Subtraktion stattfinden muß. Ein weiteres Exklusiv-ODER-Glied 108 liefert dann auf Leitung 108a ein Ausgangssignal mit hohem Potential, wenn die Vorzeichen auf den Vorzeichen Leitungen 21 und 22 für die Eingänge der Signale A und B ungleich sind, so daß eine Subtraktion angezeigt ist. Wenn auf der Leitung 13 ein Startimpuls auftritt, während auf der Leitung 108a ein Signal mit hohem Potential liegt, dann liefert ein UlJD-Glied 109 ein Ausgangssignal mit hohem Potential über Leitung 109a, das über ein ODER-Glied 110 die Freigabe-Verriegelungsschaltung 105 für den B-Zähler einstellt. Liegt auf Leitung 101d ein Signal mit hohem Potential, wenn auf der Leitung 13 ein Start-Impuls auftritt, dann wird ein UND-Glied 111 nach der Freigabeverriegelungsschaltung 106 für den Α-Zähler durchgeschaltet und schaltet diese Verriegelungsschaltung ein. Wenn dann auf der Leitung 101a ein Signal mit hohem Potential liegt, was anzeigt, daß eine Multiplikation von A und C abgeschlossen ist, dann läßt das ODER-Glied 110 ein Signal durch, das die Freigabe-Verriegelungsschaltung 105 für den B-Zähler einstellt.

Ein UND-Glied 112 liefert dann auf einer Leitung 112a ein Ausgangssignal, wenn die Eingangsleitungen 27 und 21 beide eingeschaltet sind. Ein UND-Glied 113 liefert dann ein Ausgangssignal auf einer Leitung 113a, wenn beide Eingangsleitungen 22 und 28 eingeschaltet sind. Ein ODER-Glied 114 liefert dann ein Ausgangssignal an die Dateneingangsklemme D einer Verriegelungsschaltung 115 für das Ausgangsvorzeichen, wenn entweder die Leitung 112a oder die Leitung 113a auf hohem Potential liegt. Die Verriegelungsschaltung 115 weist außerdem eine Eingangsklemme G für Durchschaltung auf, die an einer Abzweigung der Leitung 29 angeschlossen ist. Wenn das auf Leitung 29 liegende, die Größe des Ausgangswertes anzeigende Signal auf hohem Potential liegt, dann liegt auf

SA 977 049 $09840/0625

der das Ausgangsvorzeichen führenden Leitung 30 das gleiche Potential wie auf der Dateneingangsleitung D; wenn jedoch an der Eingangsklernme G ein niedriges Potential anliegt, dann wird die Ausgangsleitung 30 für das Ausgangsvorzeichen auf ihrem vorherigen Potential verbleiben. Ein Exklusiv-ODER-Glied 116 liefert dann ein Eingangssignal an die Leitung 29, wenn eine der beiden Freigabeleitungen 27 oder 28 für den A- oder B-Zähler eingeschaltet sind, jedoch nicht dann, wenn beide auf hohem Potential liegen. Ist entweder die Leitung 27 oder 28 auf hohem Potential, dann liefert ein ODER-Glied j ein Ausgangssignal an eine Inverterstufe 118, deren Ausgangs-

leitung gemeinsam an den Rückstelleitungen 25 und 26 des A- und B-Zählers angeschlossen ist. Damit v/erden also der A-Zähler 14 und der B-Zähler 15 nur dann zurückgestellt, nachdem beide Zähler den Zählerstand Null erreicht haben (oder die intern abgespeicherte Konstante +D oder -D). Wenn schließlich auf beiden Leitungen 101b und 102a ein hohes Potential liegt, dann wird das UND-Glied 119 die Eingangsleitung 42 j für den Α-Zähler einschalten.

Beim Betrieb sei angenommen, daß auf Leitung 13 ein Startimpuls auftritt, während der auf Leitung 44 auftretende Wert des Zählregisters von Null verschieden ist. Unter dieser I angenommenen Bedingung wird bei eingeschalteter Leitung 101b I die Verrxegelungsschaltung 106 für den Α-Zähler über das !UND-Glied 111 eingestellt, so daß die Freigabeleitung 27 \ für den Α-Zähler auf hohes Potential gelegt wird. Sind die auf den Vorzeichenleitungen 21 und 22 für den A- und B-Eingang ι liegenden Vorzeichensignale nicht gleich, dann wird die Verriegelungsschaltung 106 für die Freigabe des B-Zählers ebenfalls über die logischen Schaltglieder 108, 109 und 110 eingestellt. Wenn aber die auf Leitung 21 und 22 für die Eingangssignale A und B liegenden Vorzeichensignale gleich sind, !dann wird die Verriegelungsschaltung 105 für die Freigabe j des B-Zählers solange nicht eingestellt, bis der auf Leitung 44 den Zustand des C-Registers anzeigende Wert Null geworden

SA 977 049 909840/06 25

Wenn das den Wert im Zählregister anzeigende Signal auf der Leitung 44 Null geworden ist, dann wird die den Α-Zähler freigebende Verriegelungsschaltung 106 zurückgestellt. Wenn der Wert des den Status des B-Zählers auf Leitung 24 anzeigenden Signals den gleichen Wert aufweist wie das Ausgangssignal der von der Multiplexschaltung 104 kommenden Leitung 104b, dann wird die Verriegelungsschaltung 105 für die Freigabe des B-Zählers über die Vergleichsstufe 103 und Leitung 103a zurückgestellt. Ist das auf Leitung 22 liegende D-Vorzeichensignal gleich dem auf Leitung 33 liegenden Vorzeichensignal für D, dann ist das auf Leitung 104 liegende Ausgangssignal gleich +D, im andern Fall ist es gleich -D.

Wenn der Wert des auf Leitung 44 den Status des C-Registers anzeigenden Signals von Null verschieden ist und wenn das auf Leitung 23 auftretende, den Zählerstand im Α-Zähler anzeigende Signal Null ist, dann wird die zum Α-Zähler führende Eingangsleitung 42 eingeschaltet. Dies ermöglicht eine Multiplikation dadurch, daß über die Eingangsleitung 16 ein A-Zählersignal dem A-Zähler 14 für wiederholte Rückwärtszählung zugeleitet wird. Für eine Multiplikation wird die Freigabeleitung 27 des Α-Zählers solange nicht abgeschaltet, bis auf der den Zählerstand des Α-Zählers angebenden Leitung 23 und auf der Ausgangsleitung 44 des C-Registers liegenden Signale beide Null sind. Wegen der Zwischenschaltung der Interverstufe 118 werden die Rückstelleitungen 25 und 26 für den A- bzw. B-Zähler eingeschaltet, wenn keine der Freigabeleitungen 27 oder 28 für den A- oder den B-Zähler eingeschaltet ist.

Wenn die Freigabeleitung 27 des Α-Zählers nicht auf dem gleichen logischen Potential liegt, wie die Freigabeleitung 28 des B-Zählers, dann nimmt die Ausgangsleitung 29 ein hohes Potential an. Dieses die Größe anzeigende Ausgangssignal auf Leitung 29 steuert die Ausgangsverriegelungsschaltung über die Eingangsklemme G an. Ist die Freigabeleitung 27

SA 977 049 9098AO/0625

des Α-Zählers eingeschaltet, dann wird das auf der Vorzeichenleitung 21 für den Eingang A liegende Vorzeichen als Eingangssignal über das UWD-Glied 112, das ODER-Glied 114 nach dem Dateneingang D der Vorzeichen-Verriegelungsschaltung 115 für das Ausgangsvorzeichen übertragen, so daß diese Verriegelungsschaltung auf der Vorzeichen-Ausgangsleitung das Vorzeichen liefert. Wenn dagegen die Freigabeleitung 28 des B-Zählers eingeschaltet ist, dann wird das auf Leitung liegende Vorzeichen des B-Eingangssignals über Leitung 30 nach dem Dateneingang D der Ausgangsvorzeichen-Verriegelungsschaltung 115 übertragen.

(g) Taktdiagramme

Die Signale, die die A- und B-Zähler 14 und 15 steuern, sollen als gleich angenommen werden. In Fig. 6A sind die für die Eingangssignale A, B und D auf den Eingangsleitungen 21, 22 bzw. 23 angenommenen Vorzeichen positiv, während in Fig. 6B die Vorzeichen für die Eingangssignale A und D auf den Vorzeichenleitungen 21 und 33 negativ sind, während das auf Leitung 22 für den Eingang B liegende Vorzeichen positiv ist. Es sei darauf hingewiesen, daß auf der das Ausgangsvorzeichen angebenden Leitung 33 ein niedriges Potential ein positives Vorzeichen und ein hohes Potential ein negatives Vorzeichen darstellt.

Zur Erläuterung der Arbeitsweise zeigt Fig. 6A die Signale während der folgenden arithmetischen Operation: + (A-C) + (B+D), wobei

A = 1010000 (binär codiert 80)

B = 100101 (binär codiert 37)

C » 10101 (binär codiert 1,3125)

D = 110 (binär codiert 6) eine Konstante ist. Somit ist + (A·C) + (B+D) = (80 χ 1,3125) + (37+6) = 105 + 43 = 148. Dieser Taktzyklus wird sich solange wiederholen, bis sich der Wert von A, B oder C ändert.

^{SA 977 O49} 909840/0625

Andererseits zeigt Fig. 6Β die während der nachfolgenden Subtraktion auftretenden Signale:

(-A-C) + B-D), wobei

A, B, C und D die gleichen Werte aufweisen wie oben in Verbindung mit Fig. 6A angegeben.

Somit ist (-A.C) + (B-D) = (-80 χ 1,3125) + (37-6) = -105 + 31 = -74.

SA 977 049 009840/0625

L e e r s e i t e

Claims

-*- 29101

PATENTANSPRÜCHE

Schaltungsanordnung zur Durchführung arithmetischer Operationen durch Umwandlung einer Anzahl aus mehreren Bits bestehenaer, mit beliebigem Vorzeichen versehener, digital codierter Eingangssignale in ein einziges analoges Ausgangssignal vorbestiiionter Amplitude, jedoch mit von den digitalen Eingangssignalen abhängigem Tastverhältnis,
dadurch gekennzeichnet,

daß ein Taktimpulsgenerator (10) und ein daran angeschlossener Impulsfrequenzteiler (12; 1/n) vorgesehen sind, der für jeden η-ten Taktimpuls einen Startimpuls (13) liefert,

daß ferner ein Paar voreinstellbarer Zähler (14, 15) vorgesehen ist, die nach Freigabe (27, 28) in vorbestimmter Zählrichtung und mit einer durch die Taktimpulse gesteuerten Zählgeschwindigkeit, von einem voreingestellten numerischen Viert ausgehend, bis zu einem das Ende des Zählvorganges anzeigenden Basiswert zu zählen in der Lage sind,

daß ferner in Abhängigkeit von dem Startimpuls der jeweilige numerische l.ert eines jeden Eingangssignals in den entsprechenden der beiden Zähler (14, 15) einstellbar ist, während ein weiteres auf einer v/eiteren Eingangsleitung (21, 22, 33) liegendes Signal jeweils das Vorzeichen eines jeden Eingangssignals als positiv oder negativ angibt, und

daß eine Steuerlogik (20) vorgesehen ist, die dann, wenn die Vorzeichen beider Eingangssignale (A, B) gleicl· sind, nacheinander, und wenn die Vorzeichen der beiden Eingangssignale verschieden sind, gleichzeitig Freigabesignale (über 27, 28) an die beiden Zähler (14, 15) liefert, wodurch ein Paar binärer logischer Signale erzeugbar ist, die die Größe bzw. das Vorzeichen des

^O49 809840/0625

2310543

binär codierten, ternären analogen Ausgangssignals darstellen, dessen Durchschnittswert im wesentlichen linear mit den Änderungen der algebraischen Summe der als Eingangssignale zugeführten numerischen Vierte und des vorbestimmten Basiswertes schvrankt.

Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,

daß die Steuerlogik (20) ein sich um einen festen Zählwert von dem vorbestimmten Basiswert unterscheidendes Eingangssignal mit einem konstanten numerischen Wert (+1, -1) liefert, wodurch der Durchschnittswert des ternären Ausgangssignals im wesentlichen linear mit der algebraischen Summe der durch die Eingangssignale dargestellten Zahlen und des festen Zählwertes schwankt.

Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,

daß ein durch ein weiteres Eingangssignal (+ C) voreinstellbares Register (39) vorgesehen ist, das auf seinen Ausgangsleitungen (40a - 4Oe) binär gewichtete Ausgangssignale des Binärwertes dieses weiteren Eingangssignals liefert und daß dabei einer der Zähler (14') mit unterschiedlichen Impulsfrequenzen ansteuerbar ist, die aus aufeinander folgenden Taktimpulsen und den binär gewichteten Ausgangssignalen des Registers (39) ableitbar sind und damit ein Paar binärer Signale erzeugt, die die Größe bzw. das Vorzeichen eines binär codierten, ternären analogen Ausgangssignals darstellen, dessen Durchschnittswert im wesentlichen linear mit dem Produkt der durch die Eingangssignale dargestellten numerischen Werte schwankt.

^{SA 977 O49} 009840/0625

~ 3 —

Schaltungsanorünung nach Anspruch 3, dadurch gekennzeichnet,

daß zur Ansteuerung des Zählers (14') eine Anzahl UND-Glieder (31a - 31e) vorgesehen ist, die mit einem Eingang alle gemeinsam an der Taktimpulsleitung (11) angeschlossen sind und deren zweite Eingänge jeweils mit einer ein Bit der gewichteten Darstellung des weiteren Eingangssignals (+ C) führenden Ausgangsleitung (40a - 4Oe) des C-Registers (39) verbunden sind, und

daß damit die UND-Glieaer, an denen ein aktives Bit der gewichteten Darstellung anliegt, nacheinander durch aufeinander folgende Startirapulse auftastbar sind, so daß der Zähler solange jeweils mit einer anderen binären Größenordnung zählt, bis keine aktiven Bits mehr anliegen und die Multiplikation abgeschlossen ist.

Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,

daß die mit aus mehreren Bits bestehenden, mit beliebigen Vorzeichen versehenen veränderlichen codierten digitalen EingangsSignalen geladenen und durch Freigabesignale betätigten Zähler Ci 4, 15), dann wenn alle Eingangssignale das gleiche Vorzeichen haben, die sequentielle Zählung der Eingangssignale durchführen, und

daß dann, wenn eines oder mehrere der Eingangssignale verschiedene Vorzeichen aufweisen, alle Eingangssignale mit einem positiven algebraischen Vorzeichen nacheinander und, damit gleichzeitig, alle Eingangssignale mit einem negativen algebraischen Vorzeichen nacheinander gezählt werden, wodurch ein Paar binärer logischer Signale erzeugbar ist, die die Größe bzw. das Vorzeichen des binär codierten, ternären analogen

O49 9 09840/0 82S

2310543

Ausgangssignals darstellen, dessen Durchschnittswert im wesentlichen linear mit den Änderungen der algebraischen Summe der als Eingangssignale zugeführten numerischen Vierte schwankt.

6. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,

daß weiterhin ein Zähler (50) mit variablen Modulus vorgesehen ist, der einmal durch den Taktimpulsgenerator (10) und außerdem durch das weitere Eingangssignal (C) ansteuerbar ist und damit nach Freigabe des ersten Zählers (14) nach jeder Beendigung jeweils derjenigen Anzahl von Taktimpulsen, die dem numerischen Wert des weiteren Eingangssignals (C) entspricht, eine Folge von Multiplikatorimpulsen an den ersten Zähler (14) abgibt,

daß dabei die Steuerlogik (20) an den ersten Zähler (14] ein Freigabesignal einer solchen Zeitdauer abgibt, die dem numerischen Wert des weiteren Eingangssignals und der anderen Signale entspricht, wodurch ein Paar binärer logischer Signale erzeugbar ist, die die Größe bzw. das Vorzeichen des binär codierten, ternären analogen Ausgangssignals darstellen, dessen Durchschnittswert im wesentlichen linear mit den Änderungen des algebraischen Produkts der als Eingangssignale zugeführten numerischen Werte schwankt.

7. Schaltungsanordnung nach Anspruch 1 und 6, dadurch gekennzeichnet,

daß der Frequenzteiler (12) zwischen den Zähler (50) mit variablem Modulus und den beiden Zählern (14, 15) eingeschaltet ist und für jeweils η der vom Zähler (50) gelieferten Impulse einen Startimpuls liefert, daß dabei die Steuerlogik (20) an den ersten Zähler (14 ein Freigabesignal für eine Zeitdauer liefert, die

049 909840/062S

dem Quotienten des einen Signals, dividiert durch das andere Signal entspricht, und daß damit ein Paar binärer Signale erzeugt v:ird, die die Größe bzw. das Vorzeichen eines binär codierten, ternären analogen Ausgangssignals darstellen, dessen Durchschnittsv7ert im wesentlichen linear mit dem Kehrwert des durch das v/eitere Eingangssignal dargestellten numerischen Uertes schwankt.

^{SA 977 O49} 909840/0625