DE2844938C2 - Schaltungsanordnung zur Erzielung eines Gleichlaufs zwischen der Oszillatorfrequenz und der Resonanzfrequenz des Eingangskreises eines Überlagerungsempfängers - Google Patents

Description

35

Die Erfindung betrifft eine Schaltungsanordnung zur Erzielung einrs Gleichlaufs zwischen der Oszillatorfrequenz und der Resonanzfrequenz des Eingangskreises eines Überlagerungsempfängers mit einem Frequenzregelkreis, dessen Empfänger-Oszillator die jeweils erforderliche Überlagerungsfrequenz erzeugt.

Eine derartige Schaltungsanordnung ist aus der ., DE-OS 28 1*577 bekannt. Bei der !«kannten Schaltungsanordnung wird die Abstimm-Kennlinie für die Reaktanzen der Vorkreise in einem Mikrocomputer vorprogrammiert urid bei Abstimmung des Empfängers die der Empfahgsfniquep·: Zugeordnete Abstimmspan- „ nung für den Vorkreis erzeugt Diese Abstimmspannung wird dem ihAistimmen'le¹' Eingangskreis zugeführt. Die bekannte Schaltungsanordnung hat der. Nachteil, daß die Vorprogrammierend der Abstimmspannung für den Eingangs-Abstimmkreis für jede Abstimm-Reak- ., tanz gesondert durchgeführt werden muß. Em weiterer Nachteil der bekannten Schaltungsanordnung besteht darin, daß keine Kompeils>"ion des Temperaturganges erfolgt und die Gleichlauikorrektur nur in Stufen möglich ist.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Erzielung eines Gleichlaufs zwischen der Oszillatorfrequenz und der Resonanzfrequenz des Eingangskreises eines Überlagerungsempfängers anzugeben, die keinen Computer und damit einen „ geringeren Aufwand als die bekannte Schaltungsanordnung erfordert. Außerdfn soll die Schaltungsanordnung nach der Erfindung eine kontinuierliche Gleich laufkorrektur ermöglichen. Diese Aufgabe wird bei einer Schaltungsanordnung der eingangs erwähnten Art nach der Erfindung durch das kennzeichnende Merkma¹ des Anspruchs 1 gelöst

Die Steueranordnungen bei der Schaltungsanordnung nach der Erfindung bestehen vorzugsweise aus einem Komparator oder Operationsverstärker. Die Wandler der Regelschleifen werden vorzugsweise von einer Referenzsignalquelle angesteuert Gemäß einer Weiterbildung der Erfindung ist außer den beiden Schleifenwandlern noch ein dritter Wandler als Referenzwandler vorgesehen.

Bei der Schaltungsanordnung nach der Erfindung ist vorzugsweise eine Abstimmsteueranordnung vorgesehen, die vom Referenzwandler angesteuert wird. Der Referenzwandler liefert über diese Abstimmsteueranordnung das Steuersignal für die beiden Schleifen. Die Abstimmsteueranordnung weist beispielsweise ein Abstimmpotentiometer, eine Addierschaltung sowie eine Verstärkerschaltung auf. Die Verstärkerschaltung besteht beispielsweise aus einem Operationsverstärker und einem Spannungsteiler.

Die Erfindung wird im folgenden an Ausführungsbeispielen näher erläutert

Die F i g. 1 zeigt eine Gleichlaufschaltung, die einen vollkommenen Gleichlauf zwischen Oszillator und Eingangskreis eines Überlagerungsempfängers ermöglicht. Durch die Anordnung der F i g. 1 wird über den gesamten Empfangsbereich zwischen der Oszillatorfrequenz und der Resonanzfrequenz des Eingangskreises eine konstante Differenzfrequenz, die gleich der Zwischenfrequenz ist sichergestellt. Bei der Schaltungsanordnung nach der Erfindung erfolgt auch eine Kompensation des Temperaturganges der Schaltung.

Die Anordnung der Fig. 1 weist zwei Frequenz-Regelschleifen auf. Die erste Schleife besteht aus dem Wandler 61. der Steueranordnung 62 und dem Empfängeroszillator 63. Die zweite Schleife besteht aus dem Wandler 64. der Steueranordnung 6b und dem Sample-Osziilator 66. Der weitere Wandler 67 dient als Referenzquelle für die Frequenzabstimmsteueranordnung 68. Die Steueranordnungen 62 und 65 bestehen aus einem Komparator oder Operationsverstärker. Die Frequenzabstimmsäeueranordnung 68 enthält ein Abstimmpotentiometer 69. eine Addiersefnltung 70 und eine Verstärkerschaltung 71. Die Verstärkerschaltung 71 besteht aus einem Operationsverstärker 72 und einem Spannungsteiler 73. Der Empfängeroszillator steuert die Empfängermischstufe 74. und der Eingangsabstimmkreis 75 ist mit dem Steuereingang des Sample Oszillators 65 verbunden. Eine Referenzsignalquelle 76 steuert die Wandler der Schaltung.

Das Referenzsignal wird dem Wandler 61 der ersten Schiene sowie dem Wandler 67 und dem Wandler 64 der zweiten Schleife von der Referenz-Signalquelle 76 zugeführt. Wie die f i g. 1 zeigt, wird die Reierenzfrequenz beiden Eingängen des Referenzwandlers 67 zugeführt. Beide Eingänge des Referenzwandlers sind miteinander verornden. Dadurch, daß an beiden Eingängen des Referenzwandlers 67 das gleiche Eingangssignal vorhanden ist, entsteht am Ausgang des Wandlers eine Gleichkomponente, die dem Frequenzverhältnis 1 entspricht. Würde man diese Spannung direkt den Schleifen zuführen, so würden sich die Oszillatoren auf eif.? Frequenz einstellen, die der Referenzfrequenz entspricht. Die sich jeweils einstellende Frequenz der Oszillatoren ist gleich der Referenzfrequenz multipliziert mit dem Verhältnis der jeweiligen

Steuerspannung t/s,dividiert durch die vom Wandler 67 erzeugte Referenzspannung Unr. Das Teilerverhältnis des Potentiometers ist deshalb gleich dem Verhältnis von Empfangsfrequenz zur Referenzfrequenz. Das bedeutet, daß der Spannung des Schleifers am Potentiometer jeweils die Empfangsfrequenz zugeordnet werden kann. Addiert man zu der Schleiferspannung des Potentiometers eine der Zwischenfrequenz entsprechende Spannung, so erhält man eine Steuerspannung Ufi am Eingang der Steueranordnung 62, die der Sollfrequenz des Empfängeroszillators entspricht. Dadurch wird diese Sollfrequenz auch im Oszillator der ersten Schleife erzwungen.

Das Referenzsignal hat beispielsweise eine Frequenz, die über der höchsten, dem Wandler 61 zugeführten Oszillatorfrequenz liegt. Die Signalspannung ist so zu wählen, daß die Impulsformerstufen der Wandler voll ansprechen. Der Referenzwandler 67 liefert über die Äbsiiiiiiiisicüeräriurdnurig 58 die Sisuerspsnp.'jng für die erste und zweite Schleife. Da die negativen Einflüsse auf alle Wandler gleich angenommen werden können, werden durch die Einfügung des Referenzwandlers 67 die negativen Einflüsse auf die Oszillatorfrequenz kompensiert. Dies erfolgt unabhängig von der Spannungs-Frequenzcharakteristik des Empfängeroszillators 63.

Vom Schleifer des Abstimmpotentiometers 69 wird das der Empfangsfrequenz proportionale Steuersignal Uff abgenommen und der Verstärkeranordnung 71 zugeführt. Das durch die Verstärkeranordnung 71 verstärkte Signal gelangt als Steuersignal Usi2 zum Eingang der Steueranordnung 65 und erzwingt dieser Spannung entsprechend die Sollfrequenz des Sample-Oszillators 66. Der Mechanismus ist derselbe wie bei der ersten Schleife. Die sich einstellende Frequenz des Sample-Oszillators 66 ist gleich der Empfangsfrequenz multipliziert mit der Verstärkung der Verstärkeranordnung 71.

Würde man die Schleiferspannung Ure dem Eingang der Steueranordnung 65 direkt zuführen, so würde gleichzeitig mit der Empfängeroszillatorfrequenz (erste Schleife) in der zweiten Schleife die Empfangsfrequenz erzeugt werden. Dadurch hätte man einen exakten Gleichlauf zwischen Oszillator- und Empfangsfrequenz. Unter der Voraussetzung, daß der Sample-Oszillator die gleiche Frequenz/Spannungs-Charakteristik wie der Eingangs-Abstimmkreis hat, kann durch Verbinden der Steuerleitungen Gleichlauf zwischen der Frequenz des Sample-Oszillators und der Resonanzfrequenz des Eingangs-Abstimmkreises erzielt werden. Da jedoch der Sample-OszillaUrt· nicht auf der Empfangsfrequenz schwingen soll, wird die Schleiferspannung nicht unmittelbar der Steueranordnung 65 zugeführt sondern verstärkt über einen Verstärker 71, so daß eine dem Verstärkungsfaktor entsprechende höhere Frequenz des Sample-Oszillators erzielt wird. Die Spannungs-Frequenzcharakteristik in bezug auf die relative Frequenzänderung bleibt jedoch erhalten, so daß der Gleichlauf zwischen der Resonanzfrequenz des Eingangsabstimmkreises und dem Empfängeroszillator 63 erhalten bleibt Nach der Fig.2 wird eine Übereinstimmung der Spannungs-Frequenzcharakteristik zwischen Eingangs-Abstimmkreis und Abstimmkreis des Sample-Oszillators dadurch erreicht, daß Varactordioden 77 und 78 gleicher Charakteristik verwendet werden und daß die Kapazitäten Cpe und Cp₅ in gleicher Relation zu den Kapazitäten der Varactordioden stehen. Hierbei ist vorausgesetzt, daß die Kapazität C₅ im Vergleich zu den

Kapazitätswerten der Varactordioden sehr groß ist. Eine weitere Bedingung besteht darin, daß das Steuersignal für die Varactordioden 77 und 78 gleiche Größe hat. Gleichheit zwischen den Varactordioden wird am einfachsten dadurch ermöglicht, daß diese sich auf einem gemeinsamen Halbleiterchip befinden. Die Induktivitäten L_e und L_s sind entsprechend den Frequenzunterschieden zwischen Sample-Oszillatorfrequenz und der Eingangs-Resonanzfrequenz unterschiedlich zu wählen. Anstelle eines Potentiometers 69 kann auch ein digital gesteuerter Spannungsteiler vorhanden sein.

Während bei bekannten Gleichlaufschaltungen die Soll-Resonanzfrequenz des Eingangs-Abstimmkreises _|5 (Empfangskreis) von der Empfangsfrequenz f_e entsprechend der Gleichlaufkurve 79 der F i g. 3 bei den meisten Empfangsfrequenzen abweicht und keine Abweichung im Idealfall nur in drei Punkten vorhanden ist, weicht die Gleichlaufkurve 80 der F i g. 3 bei einer Schaltung der Erfindung entsprechend der gestrichelten Linie 80 vom Idealfall überhaupt nicht ab.

Die Fig.4 zeigt ein Blockschaltbild eines Wandlers nach der Erfindung. In seiner einfachsten Form besteht ein solcher Wandler aus einem Impulsprozessor 24. Bei der Anordnung der Fig.4 ist dem Impulsprozessor 24 ein Integrator 25 nachgeschaltet, der dann nicht erforderlich ist, wenn keine Integration des Ausgangssignals de.' Impulsprozessors erforderlich ist. An die Eingänge 26, 27 und 28 des Impulsprozessors werden die zu verarbeitenden Impulssignale gelegt. Das am Ausgang 29 des Impulsprozessors erzeugte Ausgangssignal wird durch den Integrator 25 geglättet und steht als Ausgangssignal am Ausgang 30 zur Verfugung. Zur Steuerung des Impulsprozessors 24 dient der Steuereingang 5.

Der Wandler der Fig. 5 weist gegenüber dem Wandler der Fig.4 zusätzlich zwei Impulsformer 31 und 32 sowie zwei Frequenzteiler 33 und 34 auf. Diese zusätzlichen Glieder sind erforderlich, wenn die Impulssignale für den Impulsprczessor 24 nicht von vornherein zur Verfügung stehen, sondern erst aufbereitet werden müssen. Im Beispiel der Fig.5 ist der Wandler für zwei Eingangs-Wechselsignale ausgelegt. Bei mehr als zwei Eingangs-Wechselsignalen sind , entsprechend mehr Impulsformer und Frequenzteiler erforderlich. Für bestimmte Anwendungszwecke sind die Frequenzteiler vorzugsweise programmierbar ausgebildet.

Beim Wandler der F i g. 5 wird das erste Eingangs-Wechselsignal mit der Frequenz /i, welches dem Eingang a des Impulsformers 31 zugeführt wird, dr-ch diesen Impulsformer in ein entsprechendes Impulssignal mit der Frequenz f\ umgewandelt. Entsprechendes gilt für das zweite Eingangs-Wechselsignal mit der Frequenz F₂ am Eingang b des Impulsformers 32, welches durch diesen Impulsformer in ein entsprechendes Impulssignal mit der Frequenz /j umgewandelt wird. Da der Impulsprozessor 24 nur einen bestimmten Frequenzbereich bzw. ein bestimmtes Frequenzverhältnis zwischen Eingangssignalen optimal verarbeiten kann, werden die beiden Frequenzteiler 33 und 34 benötigt, falls die Frequenzen f\ und h der Eingangs-Wechselsignale zu hoch sind oder in einem für die Verarbeitung im Impulsprozessor ungeeigneten Verhältnis zueinander stehen. Die von den Frequenzteilern 33 und 34 gelieferten lmpulssignaie mit den Frequenzen /i/n und film werden an die Eingänge 26 und 28 des Impulsprozessors 24 gelegt Dem dritten Eingang 27 des

Impulsprozessors 24 wird das Ausgangssignal des Impulsformers 32 zugeführt.

Das Ausgangssignal des Impulsprozessors an seinem Ausgang 29 wird, wie bereits in Verbindung mit der Fig.4 erläutert an den Eingang des Integrators 25 _$ gelegt Der Ausgang 30 des Integrators liefert ein geglättetes Ausgangssignal. Der vierte Eingang 5 ist identic h mit dem Steuereingang 5 der vorhergehenden Anordnungen.

Für einen erweiterten Anwendungsbereich weist der _|0 Wandler der Fig.6 im Spezialfall noch eitlen Phasenprozessor 35 auf. Beim Wandler der F i g. 6 hat dieser Phasenprozessor die beiden Eingänge 36 und 37. Dem Eingang 36 des Phasenprozessors 35 wird das zu steuernde Signal zugeführt. Im Beispiel der Fig.6 ist _|5 dies das Ausgsngs-Impulssignal des Impulsformers 3t mit der Frequenz f\. Dem Eingang 37 wird das Steuersignal zugeführt welches im Beispiel der F i g. 6 «**"»m C(ftit«»lnirBni> K /Iac ImntilAnpr>7AGcrbrG OA lcmnmt • v«,, w.·,.». —.._o~.,_o — ··.« ...._r.—_r.~_ .

Der Phasenprozessor 35 liefert an seinem Ausgang 38 _χ ein Ausgangssignal, welches eine Phasenänderung gegenüber dem zu steuernden Signal (Eingang 36) entsprechend der Steuerwirkung des Steuersignals (Eingang 37) aufweist

Die im Wandler verwendeten Impulsformer, Fre- _2J quenzteiler sowie der Integrator sind übliche Schaltungsteile, die seit Jahren in der Technik Anwendung finden.

Der nach der Erfindung vorgesehene Impulsprozessor ist so ausgebildet daß sein eines Ausgangs-Impuls- _χ sign?, die Anzahl der Impulse seines Ausgangssignals pro Zeiteinheit bestimmt während sein anderes Eingangs-Impulssignal die Breite der Impulse seines Ausgangssignals bestimmt Da das eine Eingangs-Impulssignal die Impulszahl des Ausgangssignals des _}} Impulsprozessors beeinflußt und da die Impulsbreite des Ausgangssignals des Impulsprozessors proportional zur Periodendauer des die Impulsbreite bestimmenden Eingangssignals ist ist die Änderung der Gleichkomponente des Ausgangssignals des Impulsprozessors pro- _w portional zur Frequenz des einen Eingangssignals und umgekehrt proportional zur Frequenz des anderen Eingangssignals. Da die Impulsbreite der Periodendauer des die Impulsbreite bestimmenden Eingangssignals proportional ist und die Periodendauer umgekehrt proportional der Signalfrequenz ist, ist die Änderung der Gleichkomponente des Impulsprozessor-Ausgangssignals umgekehrt proportional zur Frequenz des die Impulsbreite bestimmenden Eingangssignals.

Ein Impulsprozessor mit den oben genannten _M Merkmalen läßt sich beispielsweise durch die Kombination von drei Anordnungen, die z. B. Flip-Flops mit den nachfolgend genannten Eigenschaften sind, oder durch die Kombination von Anordnungen mit den nachfolgend geschilderten Eigenschaften lösen. Zwei der drei _Μ Flip-Flops sind einander gleich, und zwar sind es sogenannte Z?-Flip-Flops, die die Eigenschaft haben, daß ein Flankenanstieg eines Clock-Signals am Clock-Eingang einen am Dateneingang D vorhandenen Signalwert auf den Ausgang Q des Flip-Flops überträgt Die _M beiden Flip-Flops müssen weiterhin die Eigenschaft haben, daß ein Impuls als Reset-Eingang das Flip-Flop am Ausgang Q auf Null setzt Im nachfolgend beschriebenen Beispiel löst beispielsweise die positive Flanke eines Clock-Signals die Signalübertragung und _w eine positive Flanke des Reset-Signals die Löschung aus. Das dritte Flip-Flop ist ein sogenanntes /K-Flip-Ftop, welches die Eigenschaft hat daß die Frequenz seines Clock-Signals geteilt wird, wenn an den /· und /(-Eingängen ein entsprechendes Logiksignal anliegt. Im nachfolgend beschriebenen Ausführungsbeispiel handelt es sich um ein positives Logik-Signal.

Die F i g. 7 zeigt einen erfindungsgemäßen Impulsprozessor. Der Impulsprozessor der Fig. 7 besteht aus den genannten drei Flip-Flops (39, 40, 41) und aus einem Inverter 42. Beim Impulsprozessor der Fig. 7 ist das Flip-Flop 39 ein bekanntes Flip-Flop vom Typ /K-Master-Slave, während die beiden anderen Flip-Flops 40 und 41 bekannte D-Flip-Flops sind. Das eine Eingangs-Impulssignal für den Impulsprozessor wird nach der F i g. 7 dem Clock-Eingang des Flip-Flops 39 zugeführt Die beiden Eingänge J und K des Fl^:,»-Flops 39 sind mit dem nicht invertierenden Ausgang Q des Flip-Flops 41 verbunden. Der invertierende Ausgang Q des Flip-Flops 39 ist mit dem Clock-Eingang des Flip-Flops 40 verbunden. Der nicht invertierende ΑιιβσΑησ OHpc Flin-Plnnc άίϊ ict mit Hpm Rpcpt-Hinfranff - —ο—ο ■« ---ι- ---r- ·--- -- — ■ -o-o

des Flip-Flops 41 verbunden. Der nicht invertierende Ausgang Q des Flip-Flops 39 ist der Ausgang des Impulsprozessors. Die Eingänge D der Flip-Flops 40 und 41 sowie der Vct~Eingang des Flip-Flops 39 sind Steuereingänge, die miteinander verbunden sind. Der Reset-Eingang des Flip-Flops 40 wird über den Inverter 42 angesteuert

Die F i g. 8 zeigt einen Logikplan. Die in dieser Figur dargestellten Eingangs-Impulssignale A und B haben bereits ein solches Frequenzverhältnis, daß sie unmittelbar an die Eingänge eines Impulsprozessors nach der Erfindung gelegt werden können, um an seinem Ausgang die gewünschte Frequenzabhängigkeit seines Ausgangssignals von den Eingangssignalen zu erzielen. Legt man das Impulssignal A der F i g. 8 an den Eingang 26 des Flip-Flops 41 der Fig.7, so setzt die positive Flanke dieses Signals zum Zeitpunkt t\ entsprechend dem Impulssignal C der Fig.8 den Ausgang Q des Flip-Flops 41 auf den Level, der an seinem Eingang D anliegt und der dem Logikpegel I entspricht Dadurch wird auch der /K-Eingang des Flip-Flops 39 auf den Logikpegel 1 gesetzt und das Flip-Flop 39 für eine binäre Frequenzteilung des Clock-Signals vorbereitet Wenn nun am Clockeingang des Flip-Flops 39 eine positive Flanke des Signals öder F i g. 8 eintrifft, so wird der Ausgang Q dieses Flip-Flops zum Zeitpunkt h entsprechend dem Impulssignal D auf den Logikpegel 1 gesetzt Dieser Zustand hält an, bis die nächste positive Flanke des Clocksignals (B) eintrifft Wenn am Ausgang Q des Flip-Flops 39 zum Zeitpunkt t₃ eine negative Flanke auftritt so entsteht zum gleichen Zeitpunkt an seinem invertierenden Ausgang φ ein positiver Impulsanstieg entsprechend dem Signal E, der dem Clock-Eingang des Flip-Hops 40 zugeführt wird und dadurch am Ausgang Q des Flip-Flops 40 entsprechend dem Signal F den Logikpegel 1 erzeugt Dieser Impuls am Ausgang Q des Flip-Flops 40 wird dem Reset-Eingang des Flip-Flops 41 zugeführt und bewirkt eine Nullsetzung des Logikpegels am Ausgang Q des Flip-Flops 41. Da der Ausgang Q des Flip-Flops 41 mit dem /- und K-Eingang des Flip-Flops 39 verbunden ist wird durch die Nullsetzung des Logikpegels am Ausgang Q des Flip-Flops 41 das Flip-Flop 39 an seinem Ausgang Q ebenfalls auf Null gesetzt Der geschilderte Impulsablauf wiederholt sich ständig beim Eintreffen einer neuen positiven Impulsflanke am Clock-Eingang des Flip-Flops 41.

Durch die geschilderte Logikverknüpfung wird bewirkt daß jedem einzelnen /4-Impuls entsprechend

der Darstellung der Fig.8 nur je ein D-Impuls zugeordnet ist. Diese Zuordnung ist unabhängig von der Länge der Λ-lmpulse. Weiterhin ist der F i g. 8 zu entnehmen, daß die Breite der D-Impulse gleich der Periodendauer des Signals B ist. Im Beispiel der F i g. 8 ist die Periodendauer des Signals B gleich der Zeitdifferenz von ft und h.

Der Inverter 42 des Impulsprozessors der F i g. 7 hat die Aufgabe, das am Eingang 27 zugeführte Signal — bei der Anordnung der Fig. 7 das ß-Signal — zu invertieren und dann dem Reset-Eingang des Flip-Flops 40 zuzuführen. Aus dem ß-Signal wird durch diese Invertierung das G-Signal der F i g. 8. Durch ein Steuersignal am Eingang 5 wird die Impulshöhe des am Ausgang 29 vorhandenen Impulsprozessor-Ausgangssignals gesteuert. Dadurch wird auch eine Steuerung der Gleichkomponente dieses Ausgangssignals erzielt.

Der Logikpian der F i g. 9 enihäii Zusätzlich zu dem Logikplan der F i g. 8 noch die Signale H, I, K und L Aus diesen Signalen werden die Signale der F i g. 8 durch Impulsformung bzw. Frequenzteilung hergestellt. Das Signal H der F i g. 9 ist das erste Eingangs-Wechselsignal am Eingang a des Wandlers der Fig.5, und das Signal / der F i g. 9 ist das zweite Eingangs-Wechselsignal am Eingang bdts Wandlers der F i g. 5.

Der Phasenprozessor der F i g. 6 besteht gemäß der Fig. 10 beispielsweise aus einem WC-Glied und einem Komparator 43. Das flC-Glied hat die Aufgabe, aus einem rechteckförmigen Impulssignal, welches am Eingang des Phasenprozessors zugeführt wird, ein sägezahnförmiges Impulssignal zu erzeugen. Durch Vergleich dieses sägezahnförmigen Impulssignals mit einem von außen zugeführten Steuersignal am Eingang des Komparators 43 wird der Komparator in die eine Richtung geschaltet, wenn das Sägezahnsignal das Steuersignal übersteigt. Unterschreitet dagegen das Sägezahnsignal das Steuersignal, so wird der Komparator in die andere Richtung geschaltet. Dadurch entsteht ein Komparator-Ausgangssignal, das dem Clock-Eingang des D-Flip-Flops 44 zugeführt wird. Das D-Flip-Flop erzeugt an seinem Ausgang Q ein Impulssignal, dessen Phase von der Steuerspannung am Komparator bestimmt wird.

Die F i g. 11 zeigt den Verlauf der Gleichkomponente des Wandlerausgangssignals in Abhängigkeit vom Verhältnis f\lh. wobei f\ die Frequenz des ersten Eingangs-Wechselsignals und h die Frequenz des zweiten Eingangs-Wechselsignals ist. Gemäß der F i g. H ergibt sich die Gleichkomponente V des Wandlerausgangssignals aus der Beziehung

V = A + B ■ f/f

Die Konstante A ergibt sich aus dem Schnittpunkt der Kennlinie mit der Ordinate. Die Konstante B entspricht der Steigung der Kennlinie. Die Frequenz f\ ist die Frequenz des ersten Eingangs-Wechselsignals und die Frequenz h die Frequenz des zweiten Eingangs-Wechselsignals.
Wie aus der F i g. 11 und auch der Beziehung

₎₅ V = A + B ■ f/f

hervorgeht, besteht ein linearer Zusammenhang zwisehen der Änderung der Gleichkomponente Vund dem Frcquenzverhältnis Λ/A. nies ist gleichbedeutend damit.

_M daß die Änderung der Gleichkomponente Vproportional zum Verhältnis f\/fi erfolgt. Dieser Zusammenhang bzw. diese Beziehung kann im allgemeinen über einen großen Frequenzbereich erreicht werden. Selbst Abweichungen von der Gerade der Fig. Π ergeben

J₅ wesentliche Verbesserungen gegenüber bekannten Anordnungen. Wie die Beziehung

V = A + ti · hin

zeigt, bleibt die Abhängigkeit der Gleichkomponente

_x vom Frequenzverhältnis auch dann erhalten, wenn die Differenz zwischen Λ und 6 konstant bleibt. Für die Frequenz des Oszillatorsignals gilt dasselbe, d. h_M die Ausgangsfrequenz des Oszillators ändert sich mit dem Frequenzverhältnis selbst dann, wenn die Differenz zwischen f\ und f₂ konstant bleibt.

Die Fig. 12 zeigt das Ausgangs-Impulssignal 45 des Impulsprozessors. Durch Integration des Impulssignals 45 erhält man das Signal 46 der Fig. 12, das Schwankungen aufweist, die vom Grad der Integration

(Glättung) abhängen. Eine ideale Glättung würde die gestrichelte Linie 46a ergeben. Die gestrichelte Linie 46a ist die Gleichkomponente des Ausgangssignals, von der im Vorhergehenden immer die Rede ist Diese Gleichkomponente würde beispielsweise von einem

Drehspulinstrument angezeigt werden, das bekanntlich den Mittelwert anzeigt.

Hierzu 7 Blatt Zeichnungen

Claims (28)

Patentansprüche:

1. Schaltungsanordnung zur Erzielung eines Gleichlaufs zwischen der Oszillatorfrequenz und der Resonanzfrequenz des Eingangskreises eines Oberlagerungsempfängers. mit einem Frequenzregelkreis, dessen Empfänger-Oszillator die jeweils erforderliche Oberlagerungsfrequenz erzeugt, d a -durch gekennzeichnet, daß ein zweiter Frequenzregelkreis (64, 65, 66) vorgesehen ist, der dasjenige Steuersignal liefert, das zum Abstimmen des Eingangs-Abstimmkreises (75) auf die der jeweiligen Frequenz des Empfänger-Oszillators (63) zugeordnete Empfangsfrequenz erforderlich ist

2. Schaltungsanordnung nach Anspruch 1, dadurch , gekennzeichnet, daß der erste Frequenzregelkreis einen Wandler (61). eine Steueranordnung (62) und einen Empfänger-Oszillator (63) aufweist

3. Schaltungsanordnung nach Anspruch 1 oder 2. dadurch gekennz^xhnet daß der zweite Frequenz- _M regelkreis einen Wandler (64). eine Steueranordnung (65) und einen Sample-Oszillator (66) aufweist

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3. dadurch gekennzeichnet daß die Steueranordnungen (62,65) der Frequenzregelkrei- _a se aus einem Komparator oder einem Operationsverstärker bestehen.

5. Schaltungsanordnung nach einem der Ansprüche I bis 4. dadurch gekennzeichnet, daß ein dritter Wandler (67) zur Erzeugung des Steuersignals für _χ die Frequenzregelk reise vorgesehen ist.

6. Schaltungsanordnung nach Anspruch 5. dadurch gekennzeichnet, daß der dritte Wat.Jler (67) derart ausgebildet ist daß er negative Einflüsse auf die Oszillatorfrequenz der Frequenzreg ikreise kornpensiert.

7. Schaltungsanordnung nach einem der Ansprüche I bis 6. dadurch gekennzeichnet daß eine dritte Steueranordnung (68). für die der dritte Wandler (67) als Referenzquelle dient vorgesehen ist die das _Λ0 Steuersignal für die Frequenzregelkreise liefert.

8. Schaltungsanordnung nach einem der Ansprüche I bis 7. dadurch gekennzeichnet daß die dritte Steueranordnung (68) ein Abstimmpotentiometer (69). eine Addierschaltung (70) sowie eine Ver-Stärkerschaltung (71) aufweist.

9. Schaltungsanordnung nach Anspruch 8. dadurch gekennzeichnet, daß die Verstärkerschaltung (71) aus einem Operationsverstärker (72) und einem Spannungsteiler (73) besteht. _M

10. Schaltungsanordnung nach einem der Ansprüche 1 bis 9. dadurch gekennzeichnet, daß eine Referenz-Signalquelle (76) vorgesehen ist, die das Referenzsignal für die Wandler(6l,64,67) liefert

11. Schaltungsanordnung nach einem der AnsprU-ehe 1 bis 10. dadurch gekennzeichnet, daß der Eingangsabstimmkreis eine Varaktordiode (77) und der Abstimmkreis des Sample-Oszillators eine Varaktordiode (78) aufweisen und daß beide Varaktordioden derart ausgebildet sind, daß sie ^₀ gleiche Charakteristiken aufweisen.

12. Schaltungsanordnung nach Anspruch II, dadurch gekennzeichnet, daß sich die beiden Varaktordioden (77, 78) auf einem gemeinsamen Halbleiterchip befinden.

13. Schaltungsanordnung nach einem der Ansprüche I bis 12, dadurch gekennzeichne! daß die Wandler (61, 64, 67) zwei Eingänge aufweisen und daß dem einen Eingang der Wandler das Referenzsignal und dem anderen Eingang das Oszillatorsignal zugeführt werden.

14. Schaltungsanordnung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet daß die Wandler (61,64,67) derart ausgebildet sind, daß sie tine Gleichkomponente liefern, die sich in Abhängigkeit vom Verhältnis der Frequenzen des Oszillatorsignals und des ebenfalls an ihren Eingängen zugeführten Referenzsignals ändert

15. Schaltungsanordnung nach Anspruch 14, dadurch gekennzeichnet daß die Wandler derart ausgebildet sind, daß die Änderung der Gleichkomponente ihres Ausgangssignals proportional zum Verhältnis der Frequenzen der beiden Eingangs-Wechselsignale erfolgt

16. Schaltungsanordnung nach Anspruch 14 oder 15, dadurch gekennzeichnet daß die Wandler derart ausgebildet sind, daß sich die Gleichkomponente entsprechend der Beziehung

V = A + B fJh

ändert wobei V die Gleichkomponente, A und B Konstanten, f\ die Frequenz des ersten Eingangs-Wechselsignals und h die Frequenz des zweiten Eingangs-Wechselsignals sind.

17. Schaltungsanordnung nach einem dtr Ansprüche 1 bis 16, dadurch gekennzeichnet daß die Wandler (61,64,67) derart ausgebildet sind, daß die Änderung der Gleichkomponente des Wandlerausgangssignals proportional zum Tastverhältnis von mindestens einem der Eingangssignale des Wandlers ist

18. Schaltungsanordnung nach einem der Ansprüche 1 bis 16. dadurch gekennzeichnet daß Mittel vorgesehen sind, die das Ausgangssignal des Wandlers (61,64,67) von den TastVerhältnissen der Eingangssignale unabhängig machen.

19. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Wandler (61,64,67) einen Impulsorozessor (24) aufweist.

20. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Impulsprozessor (24) derart ausgebildet ist. daß er aus zwei Eingangs-Impulssignalen eine Gleichkomponente erzeugt, deren Änderung proportional zum Verhältnis der Frequenzen der beiden Eingangs-Impulssignale i-it.

21. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Wandler (61, 64, 67) einen Integrator (25) autweist, der dem Impulsprozessor (24) nachgeschaltet ist.

22. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Impulsprozessor (24) derart ausgebildet ist. daß die Änderung der Gleichkomponente seines Ausgangssignals proportional zum Tastverhältnis von mindestens einem seiner Eingangssignale ist.

23. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Impulsprozessor (24) derart ausgebildet ist. daß sein Ausgangssignal von den Tastverhältnissen seiner Eingangssignale unabhängig ist.

24. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Wandler (61, 64, 67) für den Fall, Haß seine

10

Eingangs-Wechselsignale keine vom Impulsprozessor (24) verarbeitbare Impulssignale sind, Impulsformer aufweist, die die Eingangs-Wechselsignale in Impulssignale umwandeln.

25. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Wandler (61, 64, 67) dem Impulsprozessor (24) vorgeschaltete Frequenzteiler (33, 34) aufweist, die die für den Impulsprozessor erforderlichen Frequenzen liefern.

26. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Frequenzteiler (33, 34) programmierbar ausgebildet sind.

27. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Impulsprozessor (24) derart ausgebildet ist, daß sein eines Eingangs-Impulssignal die Anzahl der Impulse seines Ausgangssignals pro Zeiteinheit und sein anderes Eingangs-Impulssignal die Breite der _M Impulse seines Ausgangssignals bestimmt

28. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Impulsprozessor (24) drei Flip-Flops (39,40,41) aufweist, von denen zwei die Eigenschaft haben, daß _M ein Flankenanstieg eines Clock-Signals an ihrem Clock-Eingang einen an ihrem Dateneingang vorhandenen Signalwert auf ihren Ausgang übertragen und daß ein Impuls an ihrem Reset-Eingang das Flip-Flop am Ausgang auf Null setzt, während das _χ dritte Flip-Flop die Eigenschaft hat. daß die Frequenz seines Clock-Signals geteilt wird, wenn an seinen Eingängen ein entsprechendes Logiksignal anliegt