DE2748075A1 - Schaltungsanordnung zur verkuerzung der einphaszeit eines phasenregelkreises auf die phasenlage von eingangssignalen - Google Patents

Schaltungsanordnung zur verkuerzung der einphaszeit eines phasenregelkreises auf die phasenlage von eingangssignalen

Info

Publication number
DE2748075A1
DE2748075A1 DE19772748075 DE2748075A DE2748075A1 DE 2748075 A1 DE2748075 A1 DE 2748075A1 DE 19772748075 DE19772748075 DE 19772748075 DE 2748075 A DE2748075 A DE 2748075A DE 2748075 A1 DE2748075 A1 DE 2748075A1
Authority
DE
Germany
Prior art keywords
phase
signal
signals
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772748075
Other languages
English (en)
Other versions
DE2748075B2 (de
DE2748075C3 (de
Inventor
Franz Dr Jenik
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2748075A priority Critical patent/DE2748075C3/de
Priority to NL7806845A priority patent/NL7806845A/xx
Priority to CH1049278A priority patent/CH634448A5/de
Priority to FR7829766A priority patent/FR2407505A1/fr
Priority to AT0757678A priority patent/AT371962B/de
Priority to IT29073/78A priority patent/IT1100135B/it
Priority to BE191370A priority patent/BE871568A/xx
Publication of DE2748075A1 publication Critical patent/DE2748075A1/de
Publication of DE2748075B2 publication Critical patent/DE2748075B2/de
Application granted granted Critical
Publication of DE2748075C3 publication Critical patent/DE2748075C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/199—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division with reset of the frequency divider or the counter, e.g. for assuring initial synchronisation

Description

27A8075
SIEMENS AKTIENGESELLSCHAFT Unser Zeichen: Berlin und München VPA 77 ρ 2076 BRD
Schaltungsanordnung zur Verkürzung der Einphaszeit eines Phasen- regelkreises auf die Phasenlage von EingangsSignalen.
Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Verkürzung der Einphasenzeit eines Phasenregelkreises auf die Phasenlage von Eingangssignalen bei einer sprunghaften Änderung der Phasenlage dieser Eingangssignale, bei der der Phasenregelkreis in Abhängigkeit der Eingangssignale Ausgangssignale abgibt, die in Vergleichssignale umgewandelt werden und als solche einem Phasendetektor zugeleitet werden, der sie mit den Eingangssignalen bezüglich der Phasenlage vergleicht.
Phasendetektoren sind bekannt (siehe z.B. US-Patentschrift 3 705 361) Phasenregelkreise enthalten gewöhnlich einen Phasendetektor, ein Filter, einen steuerbaren Oszillator und eine Rückkopplungsstufe. Die Aufgabe des Phasenregelkreises besteht darin, Ausgangssignale zu erzeugen, die bezüglich ihrer Phasenlage und ihrer Frequenz in einer vorgegebenen Beziehung zu den Eingangssignalen liegen. Dementsprechend werden dem Phasendetektor die Eingangssignale zugeleitet, der sie mit dem von der Rückkopplungsstufe kommenden Vergleichssignalen bezüglich der Phasenlage vergleicht. Der Phasendetektor gibt entsprechend dem Phasenunterschied beider Signale Detektor signale ab, die in dem Filter in eine Steuerspannung für den Oszil lator umgewandelt werden. Die Steuerspannung hängt ab von der Phasenlage zwischen Eingangssignalen und Vergleichssignalen. Durch die Steuerspannung wird der Oszillator nun so beeinflußt, daß er die
Il 1 Pe/ 5.10.77
909818/0175
77 P 2 0 7 6 BRD
Frequenz und die Phasenlage seiner Ausgangssignale so lange verändert, bis die gewünschte Beziehung zu den EingangsSignalen hergestellt ist.
Es gibt nun Anwendungsfälle für Phasenregelkreise, bei denen das Eingangssignal seine Frequenz beibehält, jedoch seine Phasenlage sprunghaft ändert. Damit muß sich der Phasenregelkreis auf die neue Phasenlage der Eingangssignale einstellen. Er braucht dazu eine durch die Eigenschaften des Phasenregelkreises festgelegte Einphaszeit. Nach Ablauf dieser Einphaszeit haben die Ausgangssignale des Phasenregelkreises wieder die gewünschte Phasenlage zu den EingangsSignalen.
Die der Erfindung zugrundeliegende Aufgabe besteht darin, eine Schaltungsanordnung mit einem Phasenregelkreis anzugeben, bei der die Einphaszeit des Phasenregelkreises bei Auftreten einer sprunghaften Änderung der Phasenlage des Eingangssignales erheblich verkürzt werden kann. Diese Aufgabe wird dadurch gelöst, daß ein erster Schaltkreis vorgesehen ist, der bei Auftreten der sprunghaften Änderung der Phasenlage des Eingangssignales die Flanke des Vergleichssignales so verschiebt, daß die Phasenablage zwischen Eingangssignal und Vergleichssignal vermindert wird.
Somit wird jedes Mal, wenn ein solcher Phasensprung des Eingangssignales festgestellt wird, die Schaltungsanordnung so tätig, daß sie die Flanke des Vergleichssignales, das dem Phasendetektor zugeführt wird, in die gewünschte Lage zum Eingangssignal verschiebt, Zweckmäßig ist es dabei, zur Erzeugung der Vergleichssignale aus den AusgangsSignalen des Oszillators eine Zählstufe vorzusehen. Dieser Zähler oder Frequenzteiler erzeugt aus den Ausgangssignalen VergleichssLgnale, die in der Frequenz mit der Frequenz der Eingangssignale übereinstimmen. Ändert sich nun die Phasenlage des Eingangssignales sprunghaft, dann wird mit Hilfe des ersten Schaltkreises die Zählstufe voreingestellt. Die folgenden, von dem Oszillator kommenden Ausgangssignale zählen die Zählstufe so weiter,
909818/0175
"^ 77 P 207 6 BRD
daß die Flanke des Vergleichssignales zum gewünschten Zeitpunkt entsteht.
Der erste Schaltkreis kann auf einfache Weise aufgebaut sein und z.B. aus zwei NAND-Gliedern und einem Flip-Flop bestehen. Dem ersten NAND-Glied werden die Eingangssignale und ein Ansteuersignal zugeführt, das jedes Mal dann auftritt, wenn die Eingangssignale eine sprunghafte Änderung der Phasenlage aufweisen. Liegen sowohl ein Eingangssignal als auch das Ansteuersignal vor, dann wird das zweite NAND-Glied ebenfalls freigegeben, an seinem Ausgang erscheinen dann ein Einstellsignal für die Zählstufe. Mit Hilfe des Flip-Flops soll verhindert werden, daß nach Auftreten eines Einstellsignales unmittelbar danach ein weiteres Einstellsignal auftreten kann. Dementsprechend wird das Flip-Flop bei Auftreten des ersten Einstell signales in einen solchen Zustand gebracht, daß es das zweite NAND- Glied sperrt.
Om zu verhindern, daß die die Zählstufe beeinflussende Flanke des Ausgangssignales des Oszillators in einem kritischen Abstand zum Einstellsignal auftritt, ist es zweckmäßig, einen zweiten Schaltkreis vorzusehen, der zwischen den Oszillator und die Zählstufe eingeschaltet ist. Durch diesen zweiten Schaltkreis wird eine unzulässige Überlappung von Einstellsignal und Ausgangssignal vermieden.
Anhand eines Ausführungsbeispiels, das in den Figuren dargestellt ist, wird die Erfindung weiter erläutert. Es zeigen: Fig.1 ein Blockschaltbild der Schaltungsanordnung, Fig.2 und 3 Impulsdiagramme an verschiedenen Stellen der Einheiten des Blockschaltbildes der Figur 1, aufgetragen über die Zeit, Fig.4 eine Ausführung des ersten Schaltkreises, Fig.5 eine Ausführung des zweiten Schaltkreises,
Fig.6 eine Anordnung, durch die eine sprunghafte Änderung der Phasenlage des Eingangssignales herstellbar ist,
Figur 1 zeigt ein Blockschaltbild der Schaltungsanordnung. Die
909818/0175
77 P 2 0 7 6 BRD
Schaltungsanordnung enthält zunächst einen Phasenregelkreis PH. Dieser besteht aus einem Phasendetektor PT, einem Filter FE, einem Oszillator OS, und einem Rückkopplungsglied, im Ausführungsbeispiel einer Zählstufe ZA. Das Zusammenwirken dieser Einheiten des Phasenregelkreises ist bereits in der Einleitung erörtert worden, auf diese braucht also hier nicht mehr eingegangen zu werden. Die Schaltungsanordnung enthält weiterhin einen ersten Schaltkreis SK1, durch die die Zählstufe ZA derart voreingestellt wird, daß bei Auftreten einer sprunghaften Änderung die Phasenlage des Eingangssignales EP die Flanke des Vergleichssignales G-P so verschoben wird, daß die Phasenlage zwischen Eingangssignal EP und Vergleichssignal G-P verringert wird.
Die Schaltungsanordnung kann weiterhin einen zweiten Schaltkreis SK2 enthalten, der zwischen den Oszillator OS und die Zählstufe ZA eingefügt ist. Dieser zweite Schaltkreis SK2 verhindert, daß sich das Ausgangssignal und das Einstellsignal für die Zählstufe ZA überschneiden können.
Der erste Schaltkreis SK1 und der zweite Schaltkreis SK2 sind strichpunktiert in Figur 1 eingezeichnet, um darzulegen, daß diese beiden Teile zum bekannten Phasenregelkreis PH hinzugefügt werden.
Aus dem Blockschaltbild der Figur 1 ergibt sich weiterhin eine Anordnung SY und eine Anordnung MO. Mit der Anordnung MO kann die Phasenlage der Eingangssignale EP sprunghaft geändert werden. Der Zeitpunkt dieser sprunghaften Änderung kann z.B. mit Hilfe der An-Ordnung SY durchgeführt werden, die dann ein Signal an die Anordnung MO abgibt, wenn die Phasenlage der Eingangsimpulse EP geändert werden soll. Die Anordnung SY kann z.B. aus einer Verzögerungsschaltung bestehen, der ein Signal TE zugeführt wird, die dieses verzögert und nach Ablauf der Verzögerungszeit ein Signal SF abgibt, das der Anordnung MO zur Änderung der Phasenlage der Eingangssignale EP zugeführt wird.
909818/0175
27A8075 . 77 P 2 O 7 6 BRD
Im folgenden soll die Wirkungsweise der Schaltungsanordnung in Verbindung mit den Impulsdiagrammen der Figur 2 und 3 erläutert werden. Die Eingangssignale EP werden der Anordnung MO zugeführt. Diese erzeugt aus den EingangsSignalen EP Signale B4-P, die dem Phasendetektor PT angeobten werden. Wird nun der Anordnung MO das Signal SF zugeleitet, dann ändert die Anordnung MO die Phasenlage der Signale B^-P sprunghaft. Dieser Fall ist z.B. in Figur 2 in der Mitte dargestellt. Dort sind erst Signale B4-P mit großer Breite, und anschließend Signale B4-P mit kleiner Breite gezeigt.
Der Phasenäetektor PT vergleicht die Signale B4-P mit den Vergleichssignalen G-P von der Zählstufe ZA. Entsprechend der Phasenlage der beiden Signale zueinander erzeugt der Phasendektor, der als Mittendetektor ausgeführt sein kann, Ausgangssignale, die proportional zur Phasenlage zwischen den Signalen B4-P und den Vergleichssignalen G-P sind. Aus den von dem Phasendetektor PT abgegebenen Detektorsignalen erzeugt das Filter FE eine pulsierende Gleichspannung UR3, die als Steuerspannung dem Oszillator OS zugeleitet wird. Die Steuerspannung UR3 hängt ebenfalls von der Phasenlage der Signale B4-P und der Vergleichssignale G-P zueinander ab. Entsprechend der Größe der Steuerspannung UR3 ändert der steuerbare Oszillator OS seine Frequenz. Der Oszillator OS erzeugt die Ausgangssignale H-P, die am Ausgang abgegeben werden. Die Ausgangssignale H-P werden dem zweiten Schaltkreis SK2 zugeleitet, der die Signale H2-P an seinem Ausgang abgibt. Der zweite Schaltkreis SK2 unterdrückt ein vom Oszillator OS kommendes Signal dann, wenn dieses sich mit einem Einstellsignal LZ überschneiden würde. Aus diesem Grunde wird dem zweiten Schaltkreis SK2 das Einstellsignal LZ zugeleitet. Die Signale H2-P werden der Zählstufe ZA angeboten und zählen den Zähler ZA durch. Dabei kann die Zählstufe ZA so aufgebaut sein, daß sie von einem bestimmten Ausgangswert immer wieder auf 0 heruntergezählt wird.
Mit Hilfe des ersten Schaltkreises SK1 wird das Einstellsignal LZ für die Zählstufe ZA erzeugt. Deshalb wird ihm das Eingangssignal EP zugeleitet und außerdem das Ansteuersignal SF von der Anordnung Sy. Das Ansteuersignal SF gibt an, wenn ein Phasensprung im Ein-
909818/0175
77 P 2 0 7 6 BRD
gangssignal EP auftritt. Dann erzeugt der erste Schaltkreis SK1 das Einstellsignal LZ für die Zählstufe ZA. Die Zählstufe ZA wird dadurch so eingestellt, daß sie das Vergleichssignal G-P so verschiebt, daß die Phasenablage zwischen Eingangssignal EP und Vergleichssignal G-P kleiner wird.
In Figur 2 sind die Signalzüge des Einstellsignals LZ-N, des Vergleichssignals G-P und des Signales B4-P am Ausgang der Anordnung MO untereinander dargestellt. Es ist zuerkennen, daß sich die Phasenlage der Impulse B4-P sprunghaft ändert, und daß zu diesem Zeitpunkt auch das Einstellsignal LZ-N auftritt. Durch das Einstellsignal wird dann die Phasenlage des Vergleichssignals G-P geändert, d.h. der Nullzustand des Vergleichssignals G-P wird bei t2 verkürzt.
in Figur 3 sind die Signalzüge LZ-N, H-P, X5-P, G-P und B4-P untereinander gezeichnet. Aus diesem Diagramm ergibt sich, daß bei Auftreten eines Einstellsignales LZ-N die die Zählstufe ZA betätigende Flanke des Ausgangssignales H-P des Oszillators so beeinflußt, daß keine unzulässige Überschneidung zwischen Einstellsignal LZ und dem Signal H2-P auftreten kann.
Die Ausführung des ersten Schaltkreises kann aus Figur 4 entnommen werden. Er besteht aus NAND-Gliedern, GB4, GB3, einem Flip-Flop X1 und einem Inverterglied GB1. Dem NAND-Glied GB4 werden die Eingangssignale EP und das Ansteuersignal SF-N zugeleitet. Wenn beide Signale auf 1 liegen, dann gibt das NAND-Glied G-B4ein Signal ab, das durch das Inverterglied GB1 invertiert wird. In diesem Zustand wird es dem zweiten NAND-Glied GB3 zugeleitet. Dieses ist außerdem mit dem negierenden Ausgang Q des Flip-Flops X1 verbunden. Zunächst ist das Flip-Flop X1 im nicht gesetzten Zustand, es wird durch das Ansteuersignal SF-N = 0 zurückgesetzt. Nach dem übergang von SF-N auf den Wert 1 gibt das NAND-Glied GB3 bei Vorliegen von einem Eingangssignal EP das Einstellsignal LZ-N an seinem Ausgang ab. Das Einstellsignal LZ-N wird der Zählstufe ZA zugeleitet. Es wird aber auch zum Flip-Flop X1 geführt, das dadurch gesetzt wird.
909818/0175
77 P 2 0 7 6 BRD
Damit wird das NAND-Glied GB3 für jedes weitere Ausgangssignal des NAND-Gliedes GB4 gesperrt. Also wird das Einstellsignal LZ-N nur ein einziges Mal bei Auftreten der sprunghaften Änderung der Phasenlage des Eingangssignals EP erzeugt. Das Flip-Flop X1 wird erst wieder bei Auftreten des Ansteuersignals SF-N = O zurückgesetzt und damit das NAND-Glied GB3 freigegeben.
Die Ausführung des zweiten Schaltkreises SK2 ist in Figur 5 dargestellt. Er besteht aus einem Flip-Flop X2, einem NAND-Glied GB2 und einem Inverterglied GB5.
Das vom Oszillator OS abgegebene Ausgangssignal H-P wird dem Flip-Flop X2 zugeführt und setzt dieses. Es wird weiterhin dem NAND-Glied GB2 angeboten, das außerdem mit dem Ausgang Q des Flip-Flops X2 verbunden ist. Normalerweise wird daher bei Auftreten eines Ausgangssignals H-P am Ausgang des NAND-Gliedes GB2 ein Signal abgegeben, das durch das Inverterglied GB5 invertiert wird und als Signal H2-P der Zählstufe zum Weiterzählen zugeführt wird. Tritt jedoch ein Einstellsignal LZ-N auf, dann wird das Flip-Flop X2 zurückgesetzt und damit das NAND-Glied GB2 gesperrt. Erst das nächste vom Oszillator gelieferte Ausgangssignal setzt das Flip-Flop X2 wieder und gibt damit das NAND-Glied GB2 frei. Somit ist es nicht mehr möglich, daß die Flanken des Einstellsignals LZ und des Ausgangssignales in einem kritischen Abstand zueinander zu liegen kommen, wodurch die Zählstufe ZA falsch zu zählen beginnen würde.
Eine mögliche Ausführung der AnordnungMO, mit deren Hilfe eine sprunghafte Änderung des Eingangssignales erzeugt wird, kann der Figur 6 entnommen werden. Diese besteht aus einer ersten monostabilen Kippschaltung B1, einer zweiten monostabilen Kippschaltung B2, zwei NAND-Gliedern GP1 und GP2 und einem NOR-Glied GM1. Der monostabilen Kippschaltung B1 wird das Eingangssignal EP zugeleitet. Es wird durch dieses Signal gesetzt und gibt nach Ablauf seiner
Kippzeit das Signal B1-P ab. Die Breite des Signales B1-P ist klein.
909818/0175
77 P 2 O 7 6 BRD
ίο
Das Signal B1-P wird der zweiten monostabilen Kippschaltung B2 zugeleitet. Es erzeugt Signale B2-P großer Breite.
Der Ausgang der ersten monostabilen Kippschaltung B1 ist mit dem NAND-Glied GP2, der Ausgang der zweiten monostabilen Kippschaltung mit dem NAND-Glied GP1 verbunden. Mit Hilfe des Ansteuersignals SF können nun entweder die Signale B2-P oder die Signale B1-P zum NOR-Glied GM1 geleitet werden und von dort als Signale B4-P dem Phasendetektor PT zugeleitet werden. Soll also die Breite der Signale B4-P zu Beginn groß sein, dann wird an das NAND-Glied GP1 das Signal SF-P angelegt und damit die Ausgangs* signale B2-P zum NOR-Glied GM1 geleitet. Die Signale SF-P können aus den Signalen SF-N durch Invertierung abgeleitet werden. Sollen dagegen die Signale B4-P schmal sein, dann wird an das NAND-Glied GP2 das Ansteuersignal SF-N angelegt und damit die Signale B1-P als Signale B4-P verwendet. Beim Umschalten vom NAND-Glied GP1 zum NAND-Glied GP2 tritt eine sprungartige Änderung der Phasenlage der Signale B4-P auf.
Die angegebene Ausführung der Anordnung MO und des SY kann selbstverständlich von den angegebenen Lösungen verschieden sein. Es ist lediglich eine Anordnung erforderlich, durch die ein Phasensprung in den Eingangssignalen festgestellt werden kann.
4 Patentansprüche
6 Eiguren
909818/0175

Claims (4)

77 P 2 O 7 5 BRD a t e η t a η s ρ r ü c h e
1.!Schaltungsanordnung zur Verkürzung der Einphaszeit eines ^—S Phasenregelkreises auf die Phasenlage von Eingangesignalen bei einer sprunghaften Änderung deren Phasenlage, bei der der Phasenregelkreis in Abhängigkeit der Eingangssignale Ausgangssignale abgibt, die in Vergleichssignale umgewandelt werden und als solche einem Phasendetektor zugeführt werden, der sie mit den Eingangssignalen bezüglich der Phasenlage vergleicht, dadurch gekennzeichnet, daß ein erster Schaltkreis (SKI) vorgesehen ist, der bei Auftreten einer sprunghaften Änderung der Phasenlage der Eingangssignale (EP) die Flanke des Vergleichssignals (G-P) so verschiebt, daß die Phasenablage zwischen Eingangssignal und Vergleichssignal verringert wird.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zur Erzeugung der Vergleichssignale aus den AusgangsSignalen (H-P) eine Zählstufe (ZA) vorgesehen ist, und daß der erste Schaltkreis (SK1) aus dem ersten phasenverschobenen Eingangs-
Einstellsignal (LZ)
signal ein /erzeugt, durch das die Zählstufe (ZA) voreingestellt wird.
3. Schaltungsanordnung nach Anspruch 2, gekennzeichnet durch den ersten Schaltkreis (SK1) aus einem ersten NAND-Glied (GB4), dem die Eingangssignale (EP) und ein Ansteuersignal (SF) zugeführt wird, das mit Beginn des Phasensprungs des Eingangs'-signals auftritt und das erste NAND-Glied freigibt, aus einem Flip-Flop (X1), das mit seinem Rücksetzeingang mit der Leitung für das Ansteuersignal (SF) verbunden ist, aus einem zweiten NAND-Glied, das mit seinem Ausgang mit dem Voreinstelleingang der Zählstufe (ZA) und dem Setzeingang des Flip-Flops (X1) verbunden ist und das mit seinem einen Eingang an den Ausgang
909818/0175
, 77 P 2 0 7 6 BRD
des ersten NAND-Gliedes (GB4) und mit seinem zweiten Eingang an einem Ausgang des Flip-Flops (X1) angeschlossen ist.
4. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zwischen einem Oszillator (OS) des Phasenregelkreises und der Zählstufe (ZA) ein zweiter Schaltkreis (SK2) aus einem zweiten Flip-Flop (X2) und einem dritten NAND-Glied (GB2) angeordnet ist, daß das zweite Flip-Flop (X2) mit seinem Rücksetzeingang mit dem Ausgang des zweiten NAND-Gliedes (GB3) und mit seinem Setzeingang mit dem Ausgang des Oszillators verbunden ist, und daß der Ausgang des Oszillators und der Ausgang des zweiten Flip-Flops mit dem dritten NAND-Glied (GB2) verbunden ist und der Ausgang des dritten NAND-Gliedes an die Zählstufe (ZA) angeschlossen ist.
909818/0175
DE2748075A 1977-10-26 1977-10-26 Phasenregelkreis Expired DE2748075C3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE2748075A DE2748075C3 (de) 1977-10-26 1977-10-26 Phasenregelkreis
NL7806845A NL7806845A (nl) 1977-10-26 1978-06-26 Schakelinrichting voor het verkorten van het in fase brengen van een faseregelketen op de fasestand van ingangssignalen.
CH1049278A CH634448A5 (en) 1977-10-26 1978-10-10 Phase-locked loop with a circuit arrangement for shortening the phase-locking time
FR7829766A FR2407505A1 (fr) 1977-10-26 1978-10-19 Montage pour reduire le temps de synchronisation en phase d'un circuit de regulation de phase sur la position de phase de signaux d'entree
AT0757678A AT371962B (de) 1977-10-26 1978-10-23 Phasenregelkreis
IT29073/78A IT1100135B (it) 1977-10-26 1978-10-25 Disposizione circuitale per abbreviare il tempo durante il quale un circuito regolatore di fase viene messo in fase con segnali di entrata
BE191370A BE871568A (fr) 1977-10-26 1978-10-26 Montage pour reduire le temps de synchronisation en phase d'un circuit de regulation de phase

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2748075A DE2748075C3 (de) 1977-10-26 1977-10-26 Phasenregelkreis

Publications (3)

Publication Number Publication Date
DE2748075A1 true DE2748075A1 (de) 1979-05-03
DE2748075B2 DE2748075B2 (de) 1979-12-06
DE2748075C3 DE2748075C3 (de) 1980-08-07

Family

ID=6022338

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2748075A Expired DE2748075C3 (de) 1977-10-26 1977-10-26 Phasenregelkreis

Country Status (7)

Country Link
AT (1) AT371962B (de)
BE (1) BE871568A (de)
CH (1) CH634448A5 (de)
DE (1) DE2748075C3 (de)
FR (1) FR2407505A1 (de)
IT (1) IT1100135B (de)
NL (1) NL7806845A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3537477A1 (de) * 1985-10-22 1987-04-23 Porsche Ag Anordnung zur individuellen anpassung einer seriellen schnittstelle eines datenverarbeitenden systems an eine datenuebertragungsgeschwindigkeit eines kommunikationspartners
AU655482B2 (en) * 1991-07-29 1994-12-22 Smith & Nephew Richards Inc. Forceps

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE953880C (de) * 1941-04-22 1956-12-06 Roto Werke Ag Rotationsvervielfaeltiger zum ganzseitigen und zeilen- oder abschnittweisen Vervielfaeltigen
JPS55102553A (en) 1979-01-30 1980-08-05 Sumitomo Chem Co Ltd Substituted phenylurea derivative, its preparation, herbicide and fungicide comprising it as active constituent
FR2448257A1 (fr) * 1979-02-05 1980-08-29 Trt Telecom Radio Electr Dispositif de resynchronisation rapide d'une horloge
DE19840976C1 (de) * 1998-09-08 2000-05-18 Siemens Ag Verfahren zur Erzeugung eines Taktsignals und entsprechender Taktsignalgenerator

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1469000A (fr) * 1965-12-08 1967-02-10 Thomson Houston Comp Francaise Perfectionnements aux procédés et aux dispositifs de synchronisation
US3921095A (en) * 1974-11-14 1975-11-18 Hewlett Packard Co Startable phase-locked loop oscillator
US4005479A (en) * 1976-01-16 1977-01-25 Control Data Corporation Phase locked circuits
US4017806A (en) * 1976-01-26 1977-04-12 Sperry Rand Corporation Phase locked oscillator
US4017803A (en) * 1976-01-29 1977-04-12 Sperry Rand Corporation Data recovery system resistant to frequency deviations
US4092672A (en) * 1976-11-15 1978-05-30 Rca Corporation Master oscillator synchronizing system
DE2716813C2 (de) * 1977-04-15 1979-01-25 Siemens Ag, 1000 Berlin Und 8000 Muenchen Phasenregelkreis

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3537477A1 (de) * 1985-10-22 1987-04-23 Porsche Ag Anordnung zur individuellen anpassung einer seriellen schnittstelle eines datenverarbeitenden systems an eine datenuebertragungsgeschwindigkeit eines kommunikationspartners
US4853841A (en) * 1985-10-22 1989-08-01 Dr. Ing. H.C.F. Porsche Aktiengesellschaft Arrangement for the individual adaptation of a serial interface of a data processing system to a data transmission speed of a communication partner
AU655482B2 (en) * 1991-07-29 1994-12-22 Smith & Nephew Richards Inc. Forceps

Also Published As

Publication number Publication date
FR2407505B1 (de) 1980-10-03
IT7829073A0 (it) 1978-10-25
BE871568A (fr) 1979-04-26
AT371962B (de) 1983-08-25
DE2748075B2 (de) 1979-12-06
DE2748075C3 (de) 1980-08-07
ATA757678A (de) 1982-12-15
NL7806845A (nl) 1979-05-01
IT1100135B (it) 1985-09-28
CH634448A5 (en) 1983-01-31
FR2407505A1 (fr) 1979-05-25

Similar Documents

Publication Publication Date Title
DE895310C (de) Fremdgesteuerte oder selbsterregte Schaltung zur Lieferung einer Reihe periodischer Impulse, beispielsweise fuer Fernsehzwecke
DE2925583C2 (de) Schaltungsanordnung zum Erzeugen von die Drehzahl eines phasenstarr frequenzgesteuerten Elektromotors bestimmenden Ausgangsimpulsen
DE2255198C2 (de) Impulsfrequenzteilerkreis
DE2726277A1 (de) Abtastsignaldetektor
DE2407326A1 (de) Detektorschaltung zur ueberwachung der phasenfolge und der leistung in den leitungen eines mehrphasenstarkstromnetzes
DE2006997A1 (de) Zählsystem zur Messung der Differenz zwischen den Frequenzen zweier Signale
DE2400394B2 (de) Schaltungsanordnung zur digitalen Frequenzteilung
DE2528812B2 (de) Antiprellschaltkreis
DE3212453C2 (de)
DE960547C (de) Aus einzelnen Stufen aufgebaute Laufzeitkette
DE2748075A1 (de) Schaltungsanordnung zur verkuerzung der einphaszeit eines phasenregelkreises auf die phasenlage von eingangssignalen
DE2633471C2 (de) Einstellbare Schaltungsanordnung für eine elektronische Uhr
EP0042961B1 (de) Verfahren und Anordnung zur Erzeugung von Impulsen vorgegebener Zeitrelation innerhalb vorgegebener Impulsintervalle mit hoher zeitlicher Auflösung
EP0143504A2 (de) Schaltungsanordnung zum Erkennen der Vertikalaustastlücke in einem Bildsignal
DE2448533A1 (de) Schaltungsanordnung fuer einen phasendiskriminator mit unbegrenztem fangbereich
DE2616398B1 (de) Schaltungsanordnung zur regelung der impulsfolgefrequenz eines signals
DE1512368A1 (de) Schaltanordnung fuer den Empfang und zur Umwandlung von Signalen
EP0009192B1 (de) Schaltungsanordnung zur Erzeugung einer Abtastimpulsfolge für ein periodisches Signal
DE2828527C2 (de) Schaltung zur digitalen Impulsvervielfachung
DE1243722B (de) Anordnung zum Ausloesen eines binaeren Impulszaehlers
DE3813816C2 (de) Torschaltung
DE2431005C3 (de) Kombinierte Frequenz- und Phasen-Vergleichsschaltung
DE2404638C3 (de) Anordnung zum Erzeugen der Ablenkimpulse für Bildaufnahme- oder -wiedergaberöhren
DE1591215C3 (de) Phasendetektor für harmonische Rechteckschwingungen mit einem Taktzähler in (insbes. Hyperbel-) Navigationssystemen
EP0410022A1 (de) Phasen- und frequenzempfindlicher Detektor

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee