DE2748075B2

DE2748075B2 - Phasenregelkreis

Info

Publication number: DE2748075B2
Application number: DE2748075A
Authority: DE
Inventors: Franz Dr. 8000 Muenchen Jenik
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1977-10-26
Filing date: 1977-10-26
Publication date: 1979-12-06
Also published as: DE2748075C3; BE871568A; DE2748075A1; IT7829073A0; FR2407505B1; FR2407505A1; IT1100135B; CH634448A5; ATA757678A; NL7806845A; AT371962B

Description

Die Erfindung bezieht sich auf einen Phasenregelkreis, bestehend aus einem Phasendetektor, einer Filterstufe, einem Oszillator und einer Rückkopplungsstufe, wobei der der Phasenregelkreis in Abhängigkeit von Eingangssignalen Ausgangssignale abgibt, die in der Rückkopplungsstufe in Vergleichssignale umgewandelt werden und als solche dem Phasendetektor zugeleitet werden, der sie mit den Eingangssignalen bezüglich der Phasenlage vergleicht und Detektorsignale abgibt, die in der Filterstufe in eine Steuerspannung für den Oszillator umgewandelt werden.

Solche z.B. aus der US-PS 37 05 361 bekannte Phasenregelkreise enthalten gewöhnlich einen Phasendetektor, eine Filterstufe, einen steuerbaren Oszillator und eine Rückkopplungsstufe. Die Aufgabe dieser Phasenregelkreise besteht darin, Ausgangssignale zu ίο erzeugen, die bezüglich ihrer Phasenlage und ihrer Frequenz in einer vorgegebenen Beziehung zu den Eingangssignalen liegen. Dementsprechend werden dem Phasendetektor die Eingangssignale zugeleitet, der sie mit dem von der Rückkopplungsstufe kommenden Vergleichssignalen bezüglich der Phasenlage vergleicht Der Phasendetektor gibt entsprechend dem Phasenunterschied beider Signale Detektorsignale ab, die in dem Filter in eine Steuerspannung für den Oszillator umgewandelt werden. Die Steuerspannung hängt ab μ von der Phasenlage zwischen Eingangssignalen und Vergleichssignalen. Durch die Steuerspannung wird der Oszillator nun so beeinflußt, daß er die Frequenz und die Phasenlage seiner Ausgangssignale so lange verändert, bis die gewünschte Beziehung zu den Eingangssignalen hergestellt ist

Es gibt nun Anwendungsfälle für Phasenregelkreise, bei denen das Eingangssignal seine Frequenz beibehält, jedoch sein?! Phasenlage sprunghaft ändert. Damit muß sich der Phasenregelkreis auf die neue Phasenlage der Eingangssignale einstellen. Er braucht dazu eine durch die Eigenschaften des Phasenregelkreises festgelegte Einphaszeit Nach Ablauf dieser Einphaszeit haben die Ausgangssignale des Phasenregelkreises wieder die gewünschte Phasenlage zu den Eingangssignalen. Die der Erfindung zugrunde liegende Aufgabe besteht darin, einen Phasenregelkreis anzugeben, bei dem die Einphaszeit bei Auftreten einer sprunghaften Änderung der Phasenlage des Eingangssignales erheblich verkürzt werden kann.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein erster Schaltkreis vorgesehen ist, der bei Auftreten einer sprunghaften Änderung der Phasenlage des Eingangssignal die Flanke des Vergleichssignales so verschiebt, daß die Phasenlage zwischen Eingangssignal und Vergleichssignal vermindert wird.

Somit wird jedes Mal, wenn ein solcher Phasensprung

des Eingangssignales festgestellt wird, die Flanke des

Vergleichssignales, das dem Phasendetektor zugeführt

wird, in die gewünschte Lage zum Eingangssignal

so verschoben.

Zweckmäßig ist es dabei, zur Erzeugung der Vergleichssignale aus den Ausgangssignalen des Oszillators eine Zählstufe vorzusehen. Ändert sich die Phasenlage des Eingangssignales sprunghaft, dann wird mit Hilfe des ersten Schaltkreises die Zählstufe voreingestellt. Die folgenden, von dem Oszillator kommenden Ausgangssignale zählen die Zählstufe so weiter, daß die Flanke des Vergleichssignales zum gewünschten Zeitpunkt entsteht.

Der erste Schaltkreis kann auf einfache Weise aus zwei NAND-Gliedern und einem Flip-Flop bestehen. Dem ersten NAND-Glied werden die Eingangssignale und ein Ansteuersignal zugeführt, das jedes Mal dann auftritt, wenn die Eingangssignale eine sprunghafte Änderung der Phasenlage aufweisen. Liegen sowohl ein Eingangssignal als auch das Ansteuersignal vor, dann wird das zweite NAND-Glied ebenfalls freigegeben, an seinem Ausgang erscheinen dann ein Einstellsignal für

die Zählstufe. Mit Hilfe des Flip-Flop soll verhindert werden, daß nach Auftreten eines Einstellsignales unmittelbar danach ein weiteres Einstellsignal auftreten kann. Dementsprechend wird das Flip-Flop bei Auftreten des ersten Einstellsignales in einen solchen Zustand s gebracht, daß es das zweite NAND-Glied sperrt

Um zu verhindern, daß die die Zählstufe beeinflussende Flanke des Ausgangssignales des Oszillators in einem kritischen Abstand zum Einstellsignal auftritt, ist es zweckmäßig, einen zweiten Schaltkreis vorzusehen, der zwischen den Oszillator und die Zählstufe eingeschaltet ist Durch diesen zweiten Schaltkreis wird eine unzulässige Überlappung von Einstellsignal und Ausgangssignal vermwden.

Anhand der Zeichnung wird ein Ausführungsbeispiel der Erfindung näher erläutert Es zeigt

F i g. 1 ein Blockschaltbild des Phasenregelkreises, F i g. 2 und 3 Impulsdiagramme, F i g. 4 eine Ausführung des ersten Schaltkreises, F i g. 5 eine Ausführung des zweiten Schaltkreises,

F i g. 6 eine Anordnung, durch die eine sprunghafte Änderung der Phasenlage des Eingangssignales erzielbar ist

F i g. 1 zeigt einen Phasenregelkreis PH. Dieser besteht aus einem Phasendetektor PT, einem Filter FE, einem Oszillator OS und einem Rückkopplungsglied, im Ausführungsbeispiel einer Zählstufe ZA. Der Phasenregelkreis enthält weiterhin einen ersten Schaltkre.s SK 1, durch die die Zählstufe ZA derart voreingestellt wird, daß bei Auftreten einer sprunghaften Änderung die Phasenlage des Eingangssignales EP die Flanke des Vergleichssignales G-P so verschoben wird, daß die Phasenlage zwischen Eingangssignal EP und Vergleichssignal G-Pverringert wird.

Der Phasenregelkreis weist ferner einen zweiten Schaltkreis SKI auf, der zwischen den Oszillator OS und die Zählstufe ZA eingefügt ist Dieser zweite Schaltkreis SK? verhindert, daß sich das Ausgangssignal und das Einstellsignal für die Zählstufe ZA überschneiden können.

Der erste Schaltkreis SK1 und der zweite Schaltkreis SK 2 sind strichpunktiert in F i g. 1 eingezeichnet um darzulegen, daß diese beiden Teile zum bekannten Phasenregelkreis Pf/hinzugefügt werden.

Aus dem Blockschaltbild der F i g. 1 ergibt sich weiterhin eine Anordnung 5 Vund eine Anordnung MO. Mit der Anordnung MO kann die Phasenlage der Eingangssignale EP sprunghaft geändert werden. Der Zeitpunkt dieser sprunghaften Änderung kann z. B. mit Hilfe der Anordnung SKdurchgeführt werden, die dann ein Signal an die Anordnung MO abgibt wenn die Phasenlage der Eingangsimpulse EP geändert werden soll. Die Anordnung SY kann z. B. aus einer Verzögerungsschaltung bestehen, die ein zugeführtes Signa! TE verzögert und nach Ablauf der Verzögerungszeit ein ss Signal SF-N abgibt das der Anordnung MO zur Änderung der Phasenlage der Eingangssignale EP zugeführt wird.

Im folgenden soll die Wirkungsweise des Phasenregelkreises in Verbindung mit den Impulsdiagrammen der F i g. 2 und 3 erläutert werden. Die Eingangssignale EP werden der Anordnung AfO zugeführt Diese erzeugt aus den Eingangssignalen ff Signale BA-P, die dem Phasendetektor PT angeboten werden. Wird nun der Anordnung MO das Signal SF-N zugeleitet, dann ändert die Anordnung AfO die Phasenlage der Signale B4-P sprunghaft. Dieser Fall ist z. B. in Fig.2 in der Mitte dargestellt. Dort sind erst Signale BA-P mit großer Breite, und anschließend Signale BA-P mit kleiner Breite gezeigt

Der Phasendetektor PT vergleicht die Signale BA-P mit den Vergleichssignalen C-P von der Zählstufe ZA. Entsprechend der Phasenlage der beiden Signale zueinander erzeugt der Phasendektor, der als Mittendetektor ausgeführt sein kann, Ausgangssignale, die proportional zur Phasenlage zwischen den Signalen B 4-fund den Vergleichssignalen G- P sind. Aus den von dem Phasendetektor /^abgegebenen Detektorsignalen erzeugt das Filter FE eine pulsierende Gleichspannung UR 3, die als Steuerspannung dem Oszillator OS zugeleitet wird. Die Steuerspannung UR 3 hängt ebenfalls von der Phasenlage der Signale B A-P und der Vergleichssignaie G-P zueinander ab. Entsprechend der Größe der Steuerspannung UR 3 ändert der steuerbare Oszillator OS seine Frequenz. Der Oszillator OS erzeugt die Ausgangssignale H-P, die am Ausgang A abgegeben werden. Die Ausgangssignale H-P werden ferner dem zweiten Schaltkreis SK 2 zugeleitet der die Signale H 2-P an seinem Ausgang abgibt Der zweite Schaltkreis SK 2 unterdrückt ein vom Oszillator OS kommendes Signal dann, wenn dieses sich mit einem Einstellsignal LZ-N überschneiden würde. Aus diesem Grunde wird dem zweiten Schaltkreis SK 2 das Einstellsigna: LZ-N zugeleitet Die Signale H 2-P werden der Zählstufe ZA angeboten und zählen den Zähler durch. Dabei kann die Zählstufe ZA so aufgebaut sein, daß von einem bestimmten Ausgangswert immer wieder auf O heruntergezählt wird.

Mit Hilfe des ersten Schahkreises SKi wird das Einstellsignal LZ-N für die Zählstufe ZA erzeugt Deshalb wird ihm das Eingangssignal EP zugeleitet und außerdem das Ansteuersignal SF von der Anordnung Sy. Das Ansteuersignal SF gibt an, wenn ein Phasensprung im Eingangssignal EP auftritt Dann erzeugt der erste Schaltkreis SK 1 das Einstellsignal LZ-N für die Zählstufe ZA. Die Zählstufe ZA wird dadurch so eingestellt, daß sie das Vergleichssignal G-P so verschiebt, daß die Phasenlage zwischen Eingangssignal EPund Vergleichssignal G-Pkleiner wird.

In F i g. 2 sind die Signalzüge des Einstellsignals LZ-N, des Vergleichssignals G-P und des Signales BA-P Am Ausgang der Anordnung AfO untereinander dargestellt Es ist zu erkennen, daß sich die Phasenlage der Impulse 54- P sprunghaft ändert, und daß zu diesem Zeitpunkt auch das Einstellsignal LZ-N auftritt. Durch das Einstellsignal wird dann die Phasenlage des Vergleichssignals G-P geändert d.h. der Nullzustand des Vergleichssignals G-Pwird bei 12 verkürzt.

In F i g. 3 sind die Signalzüge LZ-N, H-P,X5-P, H7-P, G-P und BA-P untereinander gezeichnet Aus diesem Diagramm ergibt sich, daß bei Auftreten eines Einstellsignales LZ- N die die Zählstufe ZA betätigende Flanke des Ausgangssignals H-P des Oszillators so beeinflußt, daß keine unzulässige Überschneidung zwischen Einstellsignal LZ und dem Signal H 2-P auftreten kann.

Die Ausführung des ersten Schaltkreises kann aus F i g. 4 entnommen werden. Er besteht aus NAND-Gliedern GBA, GB3, einem Flip-Flop XX und einem Inverterglied GSl. Dem NAND-Glied GBA werden die F'ngangssignale EP und das Ansteuersignal SF-N zugeleitet. Wenn beide Signale auf 1 liegen, dann gibt das NAND-Glied GBA ein Signal ab, das durch das Inverterglied GBX invertiert wird. In diesem Zustand wird es dem zweiten NAND-Glied GB3 zugeleitet Dieses ist außerdem mit dem negierenden Ausgang Q

des Flip-Flop XX verbunden. Zunächst ist das Flip-Flop XX im nicht gesetzten Zustand, es wird durch das Ansteuersignal SF-N=O zurückgesetzt. Nach dem Übergang von SF-N auf den Wert 1 gibt das NAND-Glied Gß3 bei Vorliegen von einem Eingangssignal EP das Einstellsignal LZ-N an seinem Ausgang ab. Das Einstellsignal LZ-N wird der Zählstufe ZA zugeleitet. Es wird aber auch zum Flip-Flop XX geführt, das dadurch gesetzt wird.

Damit wird das NAND-Glied GB3 für jedes weitere Ausgangssignal des NAND-Gliedes GB4 gesperrt. Also wird das Einstellsignal LZ-N nur ein einziges Mal bei Auftreten der sprunghaften Änderung der Phasenlage des Eingangssignals EP erzeugt. Das Flip-Flop XX wird erst wieder bei Auftreten des Ansteuersignals SF-N=Q zurückgesetzt und damit das NAND-Glied GB3 freigegeben.

Die Ausführung des zweiten Schaltkreises SK 2 ist in Fig.5 dargestellt. Er besteht aus einem Flip-Flop X2, einem NAND-Glied GS2 und einem Inverterglied GB 5.

Das vom Oszillator OS abgegebene Ausgangssignal H-P wird dem Flip-Flop X2 zugeführt und setzt dieses. Es wird weiterhin dem NAND-Glied GB2 angeboten, das außerdem mit dem Ausgang Q des Flip-Flops X2 verbunden ist. Normalerweise wird daher bei Auftreten eines Ausgangssignals H-P am Ausgang des NAND-Gliedes GB 2 ein Signal abgegeben, das durch das Inverterglied GB5 invertiert wird und als Signal H2-P der Zählstufe zum Weiterzählen zugeführt wird. Tritt jedoch ein Einstellsignal LZ-N auf, dann wird das Flip-Flop X2 zurückgesetzt und damit das NAND-Glied GB 2 gesperrt. Erst das nächste vom Oszillator gelieferte Ausgangssignal setzt das Flip-Flop X2 wieder und gibt damit das NAND-Glied GB2 frei. Somit ist es nicht mehr möglich, daß die Flanken des Einstellsignals LZ und des Ausgangssignales in einem kritischen Abstand zueinander zu liegen kommen, wodurch die Zählstufe ZA falsch zu zählen beginnen würde.

Eine mögliche Ausführung der Anordnung MO, mit deren Hilfe eine sprunghafte Änderung des Eingangssignales erzeugt wird, kann der Fig.6 entnommen werden. Diese besteht aus einer ersten monostabilen Kippschaltung B1, einer zweiten monostabilen Kippschaltung ß2, zwei NAND-Gliedern GPX unJ G°2 und einem NOR-Glied GMl. Der monosU.bi.en Kippschaltung BX wird das Eingangssignal fPzigeleitet. Es wird durch dieses Signal gesetzt und gibt nach Ablauf seiner Kippzeit das Signal ßl-Pab. Die Breite des Signales B X-PkX klein.

Das Signal BX-P wird der zweiten monostabilen Kippschaltung B 2 zugeleitet. Es erzeugt Signale B 2-P großer Breite.

Der Ausgang der ersten monostabilen Kippschaltung BX ist mit dem NAND-Glied GP2, der Ausgang der zweiten monostabilen Kippschaltung mit dem NAND-Glied GP X verbunden. Mit Hilfe des Ansteuersignals SF

können nun entweder die Signale ß2-Poder die Signale ßl-Pzum NOR-Glied GMl geleitet werden und von dort als Signale BA-P dem Phasendetektor PT zugeleitet werden. Soll also die Breite der Signale B 4-P zu Beginn groß sein, dann wird an das NAND-Glied GPl das Signal SF-P angelegt und damit die Ausgangssignale ß2-Pzum NOR-Glied GM X geleitet. Die Signale SF-P können aus den Signalen SF-N durch Invertierung abgeleitet werden. Sollen dagegen die Signale BA-P schmal sein, dann wird an das NAND-Glied GP2 das Ansteuersignal SF-N angelegt und damit die Signale ßl-Pals Signale BA-P verwendet. Beim Umschalten vom NAND-Glied GPl zum NAND-Glied GP2 tritt eine sprungartige Änderung der Phasenlage der Signale B 4-Pauf.

Die angegebene Ausführung der Anordnung MO und des SY kenn selbstverständlich von den angegebenen Lösungen verschieden sein. Es ist lediglich eine Anordnung erforderlich, durch die ein Phasensprung in den Eingangssignalen festgestellt werden kann.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Phasenregelkreis, bestehend aus einem Phasendetektor, einer Filterstufe, einem Oszillator und einer Rückkopplungsstufe, wobei Phasenregelkreis in Abhängigkeit von Eingangssignalen Ausgangssignale abgibt, die in der Rückkopplungsstufe in Vergleichssignale umgewandelt werden und als solche dem Phasendetektor zugeführt werden, der sie mit den Eingangssignalen bezüglich der Phasenlage vergleicht und Detektorsignale abgibt, die in der Filterstufe in eine Steuerspannung für den Oszillator umgewandelt werden, dadurch gekennzeichnet, daß ein erster Schaltkreis (SK 1) vorgesehen ist, der bei Auftreten einer sprunghaften Änderung der Phasenlage der Eingangssignal (EP) die Flanke des Vergleichssignals (G-P) so verschiebt, daii die Phasenlage zwischen Eingangssignal und Vergleichssignal verringert wird.

2. Phasenregelkreis nach Anspruch 1, dadurch gekennzeichnet, daß zur Erzeugung der Vergleichssignale (G-P) aus den Ausgangssignalen (H-P) des Oszillators (OS) eine Zählstufe (ZA) vorgesehen ist, die durch ein mittels des ersten Schaltkreises (SK 1) aus dem ersten phasenverschobenen Eingangssignal erzeugtes Einstellsignal (LZ) voreingestellt wird.

3. Phasenregelkreis nach Anspruch 2, dadurch gekennzeichnet, daß der erste Schaltkreis (SK 1) besteht aus einem ersten NAND-Glied (GB4), dem die Eingangssignale (EP) und ein Ansteuersignal (SF-N) zugeführt wird, das mit Beginn des Phasensprungs des Eingangssignals auftritt und das erste NAND-Glied freigibt, aus einem Flip-Flop (Xi), das mit seinem Rücksetzeingang mit der Leitung für das Ansteuersignal (SF-N) verbunden ist, aus einem zweiten NAND-Glied (GB3), das mit seinem Ausgang mit dem Voreinstelleingang der Zählstufe (ZA) und dem Setze:ngang des Flip-Flop (Xt) verbunden ist und das mit seinem einen Eingang an den Ausgang des ersten NAND-Gliedes (GB 4) und mit seinem zweiten Eingang an einem Ausgang des Flip-Flop (X 1) angeschlossen ist.

4. Phasenregelkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zwischen dem Oszillator (OS) und der Zählstufe (ZA) ein zweiter Schaltkreis (SK 2) aus einem zweiten Flip-Flop (X2) und einem dritten NAND-Glied (GB2) angeordnet ist, wobei das zweite Flip-Flop (X 2) mit seinem Rücksetzeingang mit dem Ausgang des zweiten NAND-Gliedes (GB3) und mit seinem Setzeingant,' mit dem Ausgang des Oszillators verbunden ist, und wobei ferner der Ausgang des Oszillators und der Ausgang des zweiten Flip-Flop mit dem dritten NAND-Glied (GB 2) verbunden sind und der Ausgang des dritten NAND-Gliedes an die Zählstufe (ZA) angeschlossen ist.