DE2925583C2

DE2925583C2 - Schaltungsanordnung zum Erzeugen von die Drehzahl eines phasenstarr frequenzgesteuerten Elektromotors bestimmenden Ausgangsimpulsen

Info

Publication number: DE2925583C2
Application number: DE2925583A
Authority: DE
Inventors: Toshinobu Maeda; Yoshifumi Kadoma Osaka Matsuoka
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1978-06-27
Filing date: 1979-06-25
Publication date: 1983-10-20
Also published as: CA1131301A; JPS5914997B2; US4271382A; JPS555080A; GB2031617A; DE2925583A1; GB2031617B

Description

Die Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des Patentanspruchs 1.

Aus der DE-OS 21 44180 ist eine derartige Schaltungsanordnung bekannt, die zwei Bezugsfrequenzgeneratoren aufweist, die zwei Impulsreihen mit unterschiedlicher Frequenz erzeugen. Diese beiden Impulsrc-ihen werden in einer Addierschaltung wahlweise addiert oder subtrahiert und die dabei entstehende Impulsreihe einem festen Frequenzteiler zugeführt, mit dessen Ausgangssignal der Motor gesteuert wird. Für eine Motordrehzahlveränderung ist zwischen einem der beiden Bezugsfrequenzgeneratoren und der Addierschaltung ein regelbarer Frequenzteiler vorgesehen, der die Frequenz der anliegenden Impulsreihe in einem der gewünschten Motordrehzahl entsprechenden ganzzahligen Verhältnis teilt. Aufgrund des Erfordernisses zweier Bezugsfrequenzgeneratoren und eines regelbaren Frequenzteilers ist die Schaltungsanordnung allerdings relativ aufwendig. Der erforderliche Aufwand wird noch dadurch erhöht, daß zur Frequenzkonstanthaltung der beiden Bezugsfrequenzgeneratoren entsprechende Stabilisierungsmaßnahmen ergriffen werden müssen. Ferner läßt sich mit dem regelbaren Frequenzteiler die anliegende Bezugsfrequenz bei vertretbarem Aufwand nur durch ganzzahlige Faktoren teilen, so daß eine im wesentlichen stufenlose Variation um einen vorgegebenen Frequenzwert, d. h. eine Drehzahlfeineinstellung hier kaum möglich ist.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung gemäß dem Oberbegriff des Patentanspruchs 1 zu schaffen, die sich durch einfachen Aufbau auszeichnet und eine Drehzahlfeineinstellung ermöglicht.

Diese Aufgabe wird mit den im kennzeichnenden Teil des Patentanspruchs angegebenen Maßnahmen gelöst Erfindungsgemäß dient somit der Bezugsfrequenzgenerator zur Erzeugung sowohl der ersten als auch der ..I zweiten Impulsreihe, so daß ein Bezugsfrec.iienzgenerator eingespart werden kann und darüber hinaus eine '· exakte Synchronisierung der beiden Impulsreihen sichergestellt ist Diese beiden Impulsreihen werden unter Steuerung durch die bistabile Schaltung wechselweise an den zweiten Frequenzteiler angelegt, wobei der Zeitpunkt der Umschaltung von der ersten auf die zweite Impulsreihe durch den einstellbaren Zähler ' nahezu stufenlos veränderbar ist Damit läßt sich bei

einfachem Aufbau eine exakte Drehzahlfeineinstellung j durch entsprechende Voreinstellung des einstellbaren

if Zählers realisieren.

;,' Vorteilhafte Weiterbildungen der Erfindung sind

[, Gegenstand der Unteransprüche.
^ι< ^f Bei der Schaltungsanordnung wird z. B. dann, wenn

l> die Motordrehzahl von Hand auf einen geringfügig niedrigeren gewünschten Wert eingestellt wird, die

> Zuführung von Impulsen zum zweiten Frequenzteiler

' während einer wählbaren Dauer unterbrochen, um dadurch die Ausgangsfrequenz des zweiten Frequenzteilers zu verringern. Andererseits wird dann, wenn die Motordrehzahl von Hand auf einen geringfügig höheren gewünschten Wert eingestellt wird, die zweite Impulsreihe mit höherer Frequenz während einer wählbaren ' Zeitdauer anstelle der ersten Impulsreihe eingefügt, um

die Ausgangsfrequenz des zweiten Frequenzteilers zu steigern. Hierzu wird der einstellbare Zähler auf einen dem Feineinstellungswert entsprechenden Zählwert eingestellt, der dabei so geschaltet ist, daß er in Abhängigkeit von einem Ausgangssignal des zweiten Freuqenzteilers die Impulse der ersten Impulsreihe zählt, um damit die gewählte Zeitdauer zu bestimmen.

Die Erfindung wird nachstehend anhand eines ; Ausführungsbeispiels unter Bezugnahme auf die Zeich-

; nung näher erläutert. Es zeigt

F i g. 1 ein schematisches Blockschaltbild der gesamten Steuerschaltung des Elektromotors,
F i g. 2 ein Schaltbild der Schaltungsanordnung und
F i g. 3a bis 3h Signalverläufe, die an verschiedenen Teilen der Schaltung nach F i g. 2 auftreten.

In Fi g. 1 ist die Steuerschaltung für den phasenstarr frequenzgesteuerten Elektromotor 13 gezeigt. Sie weist einen veränderbaren Bezugsfrequenzgenerator 1 auf, der im wesentlichen einen quarzgesteuerten Oszillator und einen veränderbaren Frequenzteiler besitzt, welcher die Oszillatorfrequenz durch einen ganzzahligen Faktor teilt, der in Abhängigkeit von einem Befehlssi- : gnal aus einer von Hand betätigten Einstellschaltung la

einen von zwei oder mehr wählbaren diskreten Werten hat, so daß das Ausgangssignal des Bezugsfrequenzgenerators 1 eine der manuell wählbaren Frequenzen hat. An den Bezugsfrequenzgenerator 1 ist eine Drehzahl-Steuerschaltung 2 angeschlossen, die eine Drehzahleinstellung ermöglicht, indem sie das Anlegen des Signals an einen Frequenzteiler 3 spen t oder in die Folge der Eingangsimpulse des Frequenzteilers 3 Impulse hoher Frequenz einfügt. Der Bezugsfrequenzgenerator 1, die Drehzahl-Steuerschaltung 2 und der Frequenzteiler 3 bilden die anhand von Fig.2 näher beschriebene Schaltungsanordnung. Der Frequenzteiler 3 ist ein Binärzähler, der bei jeder Zählung von beispielsweise tausend aus dem Bezugsfrequenzgenerator 1 über die Drehzahl-Steuerschaltung 2 empfangenen Impulsen einen Ausgangsimpuls abgibt und diesen an einen Eingangsanschluß 4a eines Uigital-Phasendetektors 4 anlegt sowie zur Drehzahl-Steuerschaltung 2 zurückführt

Der Ausgang des Phasendetektors 4 ist an einen Rechenverstärker 5 über einen Integrier- Widerstand 6 angeschlossen, der zusammen mit dem Rechenverstärker 5 und einer Reihenschaltung aus einem Widerstand 7 und einem Kondensator 8 ein herkömmliches integrierendes Tiefpaßfilter 9 bildet, dessen Ausgangssignal über einen Verstärker 10 an einen Eingangsanschluß eines Addierverstärkers 11 angelegt ist; dabei ist der Ausgang des Addierverstärkers 11 über einen Verstärker 12 mit dem Elektromotor 13 verbunden, der mechanisch mit einem Frequenzgenerator bzw. Frequenzgeber 14 gekoppelt ist, der Impulse mit der Drehzahl des Motors 13 entsprechender Frequenz einem Frequenz-Spannungs-Umsetzer 15 und über diesen dem Negativ-Eingangsanschluß eines Differenzverstärkers bzw. Subtrahierers 17 zuführt dessen Positiv-Eingangsanschluß an den Ausgang eines zweiten Frequenz-Spannungs-Umsetzers 16 angeschlossen ist Dieser zweite Umsetzer spricht auf das Ausgangssignal des Frequenzteilers 3 an und gibt eine der gewählten Frequenz entsprechende Bezugsspannung an den Subtrahierer 17 ab, so daß dessen Ausgangssignal ein Spannungssignal ist, das die Richtung und die Größe der Abweichung der Motordrehzahl von dem Einstellwert angibt.

Das Differenzsignal liegt an dem zweiten Eingangs-

jo anschluß des Addierverstärkers 11 an, so daß es mit einem Phasendifferenzsignal kombiniert wird, das von dem Phasendetektor 4 durch Vergleich der Phase des Bezugssignals aus dem Frequenzteiler 3 mit der Phase des der Drehzahl entsprechenden, dem Eingangsanschluß 4£> zugeführten Signal aus dem Frequenzgeber 14 erzeugt wird. Das integrierende Tiefpaßfilter 9 unterdrückt die Hochfrequenzkomponenten des Phasendifferenzsignals, um ein Gleichspannungs-Phasendifferenzsignal zu bilden, mit dem die Motordrehzahl gesteuert wird, wenn der Frequenzunterschied nahezu Null ist.

Wenn der Motor 13 anläuft, ergibt sich an dem Ausgang des Subtrahierers bzw. Differenzverstärkers 17 ein großes Abweichungssignal, so daß der Motor mit hoher Beschleunigung angetrieben wird, bis das

-t5 Differenzsignal im wesentlichen auf Null abfällt, woraufhin das Phasendifferenzsignal die Steuerung der Motordrehzahl übernimmt.

Fig. 2 zeigt Einzelheiten der Schaltungsanordnung. Die Steuerschaltung 2 weist einen ersten Frequenzteiler

)0 in Form eines 1 :2-Zählers 20 auf, der durch ein einziges D-Flip- Flop gebildet sein kann und dessen Ausgangsfrequenz der halben Eingangsfrequenz entspricht. Das die erste Impulsreihe darstellende Ausgangssignal des Zählers 20 gelangt normalerweise über ein Sperr-UND-Glied 21 und ein ODER-Glied 23 an den Frequenzteiler 3, der einen Binärzähler 24 aufweist. Der Binärzähler 24 erzeugt nach Zählung von 1000 Eingangsimpulsen jeweils einen Ausgangsimpuls und gibt diesen an ein D-Flip-Flop 25 ab, dessen D-Eingang an einen Anschluß 25a mit dem logischen Pegel »!<' angeschlossen ist. Der Ausgang des Zählers 20 ist ferner mit dem Takteingang eines D-Flip-Fiops 22 verbunden, das bei Auftreten eines Taktsignals den Binärzustand an seinem wahren bzw Direktausgang Q auf den Binärzustand an seinem

f>5 D-Eingang wechselt, welcher mit dem Ausgang des Flipflops 25 verbunden ist. Der Komplementärausgang Q des Flipflops 22 ist mit dem zweiten Eingang des UND-Glieds 21 verbunden, um den Durchlaß der

Eingangsimpulse an den Binärzähler 24 zu sperren, wenn der Komplementärausgang des Flipficps 22 bei gleichzeitigem Vorliegen von logischen Signalen »1« an dem Takteingangsanschluß und dem Dateneingangsanschluß D den logischen Zustand »0« annimmt.

Ein Impulseinfügungs-UND-Glied 26 wird durch das gleichzeitige Vorliegen von logischen Signalen »1« an dem Direktausgang Q des Flipflops 22 und an einem handbetätigten Schalter 27 so durchgeschaltet, daß es die die zweite Impulsreihe bildenden Impulse des Bezugsfrequenzgenerators 1 über das ODER-Glied 23 zu dem Binärzähler 24 durchläßt.

Eine Drehzahlsteuerungs-Eingabevorrichtung 30 gibt Binärprogrammdaten an einen einstellbaren binären Zähler 31 ab, um diesen auf einen Korrekturdatenwert voreinzustellen, der dem gewünschten Ausmaß der Drehzahleinstellung entspricht. Der Zähler 31 gibt dann, wenn sein Zählstand den voreingestellten Zählstand erreicht, an allen seinen Ausgangsanschlüssen logische Signale »0« ab und steuert dadurch ein NOR-Glied 32 zur Rücksetzung des Flip-Flops 25. Die Eingangsimpulse des Zählers 31 werden vom Ausgang des Zählers 20 über ein UND-Glied 33 zugeführt, wenn dieses durch ein logisches Signal »1« aus dem Direktausgang ζ) des Flipflops 22 durchgeschaltet ist.

Die Wirkungsweise der Schaltung nach F i g. 2 wird anhand der in den F i g. 3a bis 3h gezeigten Signalverläufe veranschaulicht Die Eingangs- und Ausgangssignalverläufe des Zählers 20 sind in Fig. 3a bzw. 3b gezeigt. Nimmt man beispielswise an, daß.eine Steigerung der Drehzahl des Motors 13 um 2,5% gewünscht ist, so wird durch von der Eingabevorrichtung 30 zugeführte binäre Signale der einstellbare Zähler 31 entsprechend der Dezimalzahl »25« auf »011001« voreingestellt und der Schalter 27 so geschaltet, daß er an das UND-Glied 26 das logische Signal »1« abgibt.

Wenn der Binärzähler 24 zu einem Zeitpunkt fi mit 1000 Eingangsimpulsen gespeist ist, wechselt sein Ausgangssignal auf den logischen Pegel »1« (Fig.3c), woraufhin das Flipflop 25 auf den logischen Zustand »1« wechselt (Fig.3d). Ein logischer Zustand »1« an dem Takteingang des Flipflops 22 zu einem Zeitpunkt f₂ ergibt an dem Direktausgang Q des Flipflops 22 (Fig.3e) ein logisches Signal »1«, wobei das UND-Glied 21 gesperrt cird und das Impulseinführungs-UND-Glied 26 durchgeschaltet wird, so daß dem Binärzähler 24 anstelle der normalerweise vom Ausgang des Zählers 20 zugeführten Impulse niedriger Frequenz nun die Impulse mit der höheren Frequenz aus der Bezugsfrequenzquelle 2 zugeführt werden.

Wenn zu einem Zeitpunkt h der Zähler 31 mit 25 Eingangsimpulsen gespeist ist, gibt das NOR-Glied 32 einen Ausgangsimpuls ab (F i g. 3f), wodurch das Flipflop 25 und folglich auch das Flipflop 22 auf den logischen Zustand »0« zurückgesetzt werden. Daher wird während des Zeitintervalls von t\ bis f3 dem Binärzähler 24 anstatt einer Folge von 25 Impulsen niedriger Frequenz, die durch das UND-Glied 21 gesperrt ist, über das UND-Glied 26 und das ODER-Glied 23 eine Folge von 50 Impulsen höherer Frequenz zugeführt (F i g. 3g). Dadurch verringert sich folglich das Intervall zwischen aufeinanderfolgenden Ausgangsimpulsen des Binärzählers 24 bei den nachfolgenden Zählvorgängen um 2,5%, wodurch dessen Ausgangsfrequenz und damit die von dem Frequenz-Spannungs-Umsetzer 16 abgegebene Bezugsspannung um 2,5% ansteigt.

Auf ähnliche Weise wird eine Drehzahlverringerung um 2,5% dadurch bewerkstelligt, daß der Schalter 27 auf die Stellung für den logischen Pegel »0« geschaltet wird. Die Betriebsweise der Schaltung nach Fig. 2 entspricht der vorstehend beschriebenen mit der Ausnahme, daß das UND-Glied 26 gesperrt ist und damit die Einfügung von Impulsen höherer Frequenz für den Binärzähler 24 während des Zeitintervalls fi bis /3 verhindert; dadurch entsteht ein Verlust von 25 Impulsen niedriger Frequenz bei der Folge der Eingangsimpulse des Binärzählers 24 während dieses Intervalls, was in Fig.3h gezeigt ist. Damit erhöht sich das Intervall zwischen aufeinanderfolgenden Ausgangsimpulsen des Binärzählers 24 um 2,5%, so daß folglich dessen Frequenz und damit die Bezugsspannung um 2,5% abnimmt.

Zur Feineinstellung der Motordrehzahl ist somit die Motordrehzahl-Steuerschaltung 2 zwischen den Bezugsfrequenzgenerator 1 und den Frequenzteiler 3 geschaltet, um den Durchlaß der Impulse der ersten und zweiten Impulsreihe zu dem Frequenzteiler 3 für eine wählbare Zeitdauer unmittelbar nach einem Ausgangsimpuls des Frequenzteilers zu sperren, wenn eine Verminderung der Motordrehzahl gewünscht ist, und unter Sperrung des Durchlasses der ersten Impulsreihe dem Frequenzteiler 3 die zweite Impulsreihe höherer Frequenz zuzuführen, wenn eine Steigerung der Motordrehzahl erwünscht ist

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung zum Erzeugen von die Drehzahl eines phasenstarr frequenzgesteuerten Elektromotors bestimmenden Ausgangsimpulsen, mit einem Bezugsfrequenzgenerator, der Impulse mit einer vorbestimmten Bezugsfrequenz erzeugt und diese an einen ersten Frequenzteiler abgibt, nach dessen Durchlaufen sie als erste Impulsreihe gemeinsam mit einer zweiten Impulsreihe einem zweiten, die Ausgangssignale abgebenden Frequenzteiler zugeführt werden, dadurch gekennzeichnet, daß die zweite Impulsreihe ebenfalls durch den Bezugsfrequenzgenerator (1) erzeugt wird, daß eine bistabile Schaltung (21,22,25, 26) vorgesehen ist, in deren einem Schaltzustand nur die erste und in deren zweiten Schaltzustand nur die zweite Impulsreihe an den zweiten Frequenzteiler (3; 24) anlegbar ist und daß das Umschalten der bisstabilen Schaltung (21, 22, 25, 26) aufgrund eines Ausgangssignals eines einstellbaren Zählers (31) erfolgt das dieser erzeugt, wenn er eine voreingestellte Anzahl von Impulsen der ersten Impulsreihe gezählt hat.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die bistabile Schaltung (21, 22, 25, 26) ein Sperr-Glied (21) aufweist, das bis zum Umschalten der bistabilen Schaltung die Zuführung der ersten Impulsreihe zum zweiten Frequenzteiler (3; 24) sperrt.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß das Sperr-Glied (21) als UND-Glied ausgebildet ist, dessen einer Eingang mit dem Ausgang des ersten Frequenzteilers (20) und dessen Ausgang mit dem zweiten Frequenzteiler (3; 24) verknüpft ist.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der zweite Eingang des UND-Glieds (21) mit dem Ausgang eines Flip-Flops (22) verbunden ist.

5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die bistabile Schaltung (21, 22, 25, 26) ein weiteres Sperr-Glied (26) aufweist, das die Zuführung der zweiten Impulsrtihe zum zweiten Frequenzteiler (3; 24) nur bis zum Umschalten der bistabilen Schaltung ermöglicht.

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß das weitere Sperr-Glied (26) als UND-Glied ausgebildet ist, dessen einer Eingang mit dem Bezugsfrequenzgenerator (1) und dessen Ausgang mit dem zweiten Frequenzteiler (3; 24) verknüpft ist.

7. Schaltungsanordnung nach Anspruch 6 in Verbindung mit Anspruch 4, dadurch gekennzeichnet, daß das weitere UND-Glied (26) mit dem anderen der beiden Ausgänge des Flip-Flops (22) verbunden ist.

8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß das weitere UND-Glied (26) einen dritten Eingang aufweist, der mit einem manuell betätigbaren, zwischen dem Pegel »0« und dem Pegel »1« umschaltbaren Schalter (27) verbunden ist.

9. Schaltungsanordnung nach Anspruch 4 oder Anspruch 7, dadurch gekennzeichnet, daß das Flip-Flop (22) als D-Flip-Flop ausgebildet ist, an dessen Takteingang die erste Impulsreihe anliegt.

10. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Ausgangsimpulse des zweiten Frequenzteilers (3; 24) einem weiteren Flip-Flop (25) zugeführt werden, das bei jedem Ausgangsimpuls des zweiten Frequenzteilers (3; 24) gesetzt wird.

11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, daß das Ausgangssignal des einstellbaren Zählers (31) dem Rücksetzeingang (R) des weiteren Flip-Flops (25) zugeführt wird und dabei dessen Rücksetzung bewirkt

12. Schaltungsanordnung nach Anspruch 11 in Verbindung mit Anspruch 9, dadurch gekennzeichnet daß der D-Eingang des D-Flip-FIops (23) mit dem nicht invertierenden Ausgang (Q) des weiteren Flip-Flops (25) verbunden ist

13. Schaltungsanordnung nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß das weitere Flip-Flop (25) als D-Flip-Flop ausgebildet ist, dessen Z>Eingang auf positivem Potential liegt und dessen Takt-Eingang mit dem Ausgang des zweiten Frequenzteilers (3; 24) verbunden ist

14. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Frequenz der zweiten Impulsreihe ein ganzzahliges Vielfaches der Frequenz der ersten Impulsreihe ist.

15. Schaltungsanordnung nach Anspruch 14, dadurch gekennzeichnet, daß die Frequenz der zweiten Impulsreihe das doppelte der Frequenz der ersten Impulsreihe ist.