JPS60241784A - 直流サ−ボモ−タの制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は直流サーボモータの位相追尾方式の制御装置に
関し、更に詳述すれば縮小、拡大機能を備えた複写機の
走査部の駆動源となる直流サーボモータ用に好適な制御
装置を提案するものである。

〔従来技術〕

電子式複写装置においては感光トラムの周速度と原稿走
査速度とを同期させる必要がある。従って縮小、拡大機
能を有する複写機にあっては感光ドラム、原稿走査専用
通の駆動源となるモータと被動部との間にギヤ式の変速
装置を介装し、倍率に応したギヤ比を選択することによ
ってこの同期をとる構成としていた。しかしながら近時
縮小。

拡大の倍率の種類が多（なる傾向にあり、これをギヤ式
の変速装置にて対応せんとすると変速装置が大型化する
ので、原稿走査専用にサーボモータを設けることにより
複写装置の小型化を図っている。このサーボモータの制
御装置としては正確な速度制御が行なえること、或いは
立上り特性に優れていること等が要求され、例えば特開
昭５８−１０３８９３号、特開昭５８−１１１０５９号
１特開昭５８−５８５５９号等のものが公知である。こ
れらの公知の装置においては制御モードを切り替え、或
いは速度指令値を数値入力する等、サーボ機構の動作制
御にディジタル技術を使用する反面、サーボループには
アナログのアンプ、位相補償回路などを使用するという
ディジタル／アナログ混在の制御方式をとっている。こ
のためにディジタル／アナログ変換器を要し、またサー
ボループにゲイン調整、位相補償を行うための多数のコ
ンデンサ、抵抗等の回路素子を要し部品点数が多く回路
が複雑になるという難点がある。またこれに追随してこ
れらの回路素子の定数を調整するための調整箇処を必要
とする。

更に予め精密な計算を行っておき、高精度の回路素子を
使用する必要があるという難点もある。更にまた、同様
の回路を用いる場合であってもモータ、負荷が異なる場
合にはそれに応した回路定数に改める必要があるという
煩わしさがある。

〔目的〕

本発明はこのような従来技術の問題点を解決すべくなさ
れたものであって、サーボループもディジタル化し、し
かも平滑な回転が得られる直流サーボモータの制御装置
を提供することを目的とする。

〔構成〕

本発明に係る直流サーボモータの制御装置は任意にその
周期を設定できる位相基準信号の発生部と、位相基準信
号及び、直流サーボモータの回転速度信号の位相差を検
出してディジクル信号を出力する位相制御部と、任意に
その周波数を設定できる速度基準信号の発生部と、速度
基準信号及び前記回転速度信号の周波数の差を検出して
ディジタル信号を出力する速度制御部と、位相制御部及
び速度制御部の出力を加算する全加算器と、全加算器の
演算結果に応じたモータ回転速度制御信号を出力する信
号変換部とを具備することを特徴とする。またこれに伴
せてオープンループの運転も可能ならしめるべく前記全
加算器出力に替わる数値の設定手段を備えたことを特徴
とする。

〔実施例〕

以下本発明をその実施例を示す図面に基づいて説明する
。第１図は本発明の１実施例を示すブロック図であって
、図中１は例えば複写機の原稿走査用の直流号−ボモー
タであり、スイッチトランジスタＴＲＩ　、　ＴＲ４の
オンにより正転し、スイッチトランジスタＴＲ２，ＴＲ
３のオンにより逆転するようになっている。モータ１に
は回転速度検出用に回転エンコーダ２が直結されており
、その回転数に比例する周波数の信号ｊ　〔第４図（ｊ
ｌ参照〕を出力し、該信号ｊは位相制御部６のラッチ６
４、速度制御部８の誤差カウンタ８３及びラッチ８４、
並びに速度基準信号発生部７のダウンカウンタ７２に与
えられる。

３はこの装置の動作基準信号となるクロックパルスａ　
〔第３図（ａ）〕を出力する水晶発振器でありクロック
パルスａは位相基準信号発生部５のダウンカウンタ５２
、位相制御部６の誤差カウンタ用クロック発生器６２、
前記ダウンカウンタ７２、速度制御部８の誤差カウンタ
用クロック発生器８２、並びにパルス幅変調器１０のカ
ウンタ１０１及びＤフリップフロップ１０３に与えられ
る。

４はマイクロコンピュータ又はＲＯＭ　（続出し専用メ
モリ）からなり、複写機の動作順序により原稿走査部を
所定の速度で駆動するための所要の数値を、位相基準信
号発生部５のレジスタ５１、位相制御部６のレジスタ６
１、速度基準信号発生部７のレジスタ７１、速度制御部
８のレジスタ８１及びモータ制御信号出力部１１のレジ
スタ１１１に設定するための制御器である。

次に位相基準信号発生部５について説明する。

この回路はモータ１が目標速度で回転している場合の回
転エンコーダ２の出力信号ｊの周期Ｔに等しい周期Ｔρ
　（＝Ｔ）の信号をη分周器５３から得て、これを位相
制御部６の誤差カウンタ６３へ与えるためのものである
。即ちレジスタ５１には上記周期１゛に相応する数値が
制御器によって設定され、これを保持する。ダウンカウ
ンタ５２はプリセット可能なものであってクロックパル
スａをダウンカウントし、ボロー信号を出すと、レジス
タ５１の設定数値がブリセントされると同時に２分周器
５３を反転させる。位相基準信号発生部５は以上のよう
な動作を反復する。従って２分周器５３出力ｉ　〔第４
図（ｉ）〕の周期Ｔｐはクロックパルスａの周期とレジ
スタ５１の設定数値との積の２となる。

次に位相制御部６について説明する。この回路はモータ
ｌの回転の位相誤差を検出して、この位相を位相基準信
号発生部５の出力信号ｉの位相に合せしめるためのもの
であり、７ビツトのレジスタ６１、第２図に詳細な構成
を示すクロック発生器６２．８ビツトの誤差カウンタ６
３及び８ビツトのラッチ６４からなる。

クロック発生器６２は発振器３のクロックパルスａから
レジスタ６１に設定した数値に関連するパルス数を間引
きしたクロック信号ｈ〔第３図（ｈ）〕を作成してこれ
を誤差カウンタ６３へ与え、誤差カウンタ６３が２分周
器出力を計数する速度を制御する働きをするものである
。以下第２図、第３図に基づきその構成と動作を説明す
る。

発振器３出力のクロックパルスａは２分周器６０１にて
分周され信号（ｂ）〔第３図（ｂ）〕　となり、４ビッ
トのカウンタ６０２へ与えられる。カウンタ６０２の４
ビツトの出力２°　２１　、　２２．２３　は４ビツト
のＤフリップフロップ６０３の対応桁り。、Ｄ、。

Ｄ２．Ｄ３に与えられる。Ｄフリップフロップ６０３に
はクロックパルスａが与えられているのでその出力はｌ
クロック労連れることになる。またＤフリップフロップ
６０３の出力は反転出力ｉ。１頁１゜Ｑ、、Ｑ、を利用
する。第３図（Ｃ１，ｔｅｌはカウンタ６０２の２′、
２４の出力を示し、第３図（ｄン、（ｆ）はこれらより
１クロック分遅れて、反転されたＤフリップフロップ６
０３出力間。３石、を示している。

カウンタ６０２の４ビツトの出力２°、２’、２’。

２１はＡＩｉ＋３−　ＯＲインバータゲート６０４０３
人力ＡＮＤゲート６１０，６１１，６１２，６１３の各
１人力となっており、Ｄフリノプフ０ノブ６０３の出力
σ。、−６１゜Ｃ２，百、も３人力へＮＯゲート６１０
，６］］、６１２．６１３の各１入力となっている。

レジスタ６Ｉには４ビツトの数値Ｎ　（０，１，２−１
５）と３ビットの数値ｎ　（０，１，２，３）とが設定
される。数値Ｎの２°、２’、２°、２］はへＮＤゲー
１６１３．６１２，６１１，６１０の残りの１入力とな
っており、ＡＮＤゲート６１０〜６１３出力は４人力Ｎ
ＯＲゲート６１４の入力となっている。ＮＯＲゲート６
１４出力、つまりＡＮＤ・ＯＲインバータゲート６０４
出力ｇ（第３図（ｇ）〕は〕ＮＡＮＤゲー１−６０の１
人力となっている。クロックパルスａはインバータ６１
５にて反転されてＮＡＮＤゲー）　６０５の他入力とな
っている。第３図ＦｇｌにしめすＮＯＲゲート６１４出
力ｇはＮ＝１０（２°、２’　、２”、２３＝０．１．
０．１）の場合の例である。そしてＮＡＮＩ）ゲート６
０５からは第３（ｈ）に示す信号りが得られる。上記し
た回路の動作の１周期は、４つのＡＮＤゲート６１０〜
６１３の各３人力のうちの１人力（Ｎ）が固定されてい
るので２分周器６０１出力を計数するカウンタ６０２の
４出力、Ｄフリップフロップ６０３の４出力にて定まり
、クロックパルスａの３２周期分（第３図にＡを付して
示す範囲）となる。そしてＡＮＤ・ＯＲインバータケＬ
　（ｉ０４の−１−記構成はりＩＩノックルス３２発か
らＮ発を間引くべきものとなっている。即ち第３図ｆｈ
ｌ（７）ＮＡＩＩＤゲー１６０５出力信号りはりＬＪ　
ツクパルス３２発から平均的に１０発を間引いたものと
なるのである。

レジスタ６１に設定された他方の数値ｎはデコーダ６０
６に入力され、第１表に示す如くｎの数が１の数に相当
する如き４ビツトのデータに変換される。

第　】　表 そしてデコーダ６０６の４ビツトの出力ＩＩ、２゜３．
４」はダイレクトセント可能なフリップフロップ４つを
接続してなるカウンタ６０７のローアクティブのダイレ
クトセント端子に与えられる。ＮＡＮＤゲート６０５の
出力はカウンタ６０７の初段のフリップフロップのトリ
ガ端子Ｔへ与えられ、またインバータ６１６を介してＮ
ＡＮＤゲート６０８に与えられる。カウンタ６０７の４
つのフリップフロップの各出力もＮＡＮＤゲート６０８
に与えられる。上述の構成によりカウンタ６０７はｌ／
２°の分周器となり、ＮＡＮＤゲート６０５の出力をカ
ウントすることになる。

その結果ＮＡＮＤゲート６０８からはクロックパルス　
ｌａの周波数をｆ。とすると の周波数のパルス信号が得られる。この信号が誤差カウ
ンタ６３へ入力される。

さて誤差カウンタ６３は８ビットのカウンタであって、
位相基準信号発生部５の出力１の立上り時板でクロ、り
発生器６２の出力パルスの８１数を開始［る。

計数内容は第４図（ｋｌに示すように増加していきフル
カウント値の２５５になると、カウントを停止して２５
５にホールドされ、信号１がローレヘルにぼると“０″
にリセットされる。このような娯差りウンク６３の計数
内容にはラッチ６４に与えられてハるが、回転エンコー
ダ２の出力ｊの立上りでラッチされる。従ってラッチ６
４にラッチされる値ｐ〔第４図（１）〕は位相基準とな
る信号１の立上りと回転エンコーダ２の出力信号Ｊの立
上りとの寺間差、即ち位相差測定値Δθ１．Δθ２・・
・に相自する。誤差カウンタ６３の計数内容にの勾配又
はそれが０から２５５になる迄の時間αはレジスタ６１
、こ設定する値Ｎ、ｎにて定まるが、これはＮ、ｎこて
位相差の検出可能範囲が定まることを意味する。

負言すれば単位位相差あたりの出力数値の変化幅、事ち
位相制御部のゲインがＮ、ｎによって可変でちるという
ことになる。

次に速度基準信号発生部７と速度制御部８とにつき説明
する。レジスタ７１は回転エンコーダ２が目標速度にあ
るときの出力信号周期Ｔに対応する数値を制御部４から
受けてこれを保持し、ダウンカウンタ７２へ与える。ダ
ウンカウンタ７２は第５図ｆｉｌに示す回転エンコーダ
２の出力ｊの立上りにてレジスタ７１の設定数値をプリ
セントし、クロックパルスａのダウンカウントを開始す
る。また出力ｊの立上りに同期して誤差カウンタ８３は
０にリセットされ待機状態になる〔第５図（０）〕。レ
ジスタ７１の設定数値分ダウンカウントして（この時間
を第５図（０）に示すようにＴνとする〕ボロー信号ｍ
〔第５図（ホ）〕を出力するとカウンタ７２はカウント
を停止し、また誤差カウンタ８３へこれを発してクロッ
ク発生器８２出力の計数を開始せしめる。計数内容は第
４図＋０１に示すように増加していく。誤差カウンタ８
３は８ビツト構成であり、０からフルカウント２５５ま
で計数するとカウントを停止して２５５をホールドする
。なおダウンカウンタ７２のボロー信号ｍはパルス幅変
調器ＩＯのＮＯＲゲー１’　Ｇ　＜のローアクチ２イブ
端子にも与えられる。

而してごのようなカウントの間に回転エンごＪ−ダ２の
出力」が立上ると誤差カウンタ８３の計数内容が第４図
＋１１＋に示すようにラッチ８４にう、チされ、誤差カ
ウンタは“０″にす七ノドされる。

而してレジスタ８１及びクロック発生器８２の構成、動
作は位相制御部６におけるレジスタ６１及びクロック発
生器６２のそれと同様であり、レジスタ８１に設定した
Ｎ、ｎによって誤差カウンタ８３の計数内容の勾配又は
それが０から２５５になる迄の時間βが定まることは勿
論である。なおモータ１の速度が高まって回転エンコー
ダ２の出力５ｇ号」の周期が狭まって来ると誤差カウン
タ８３のカウント中又はダウンカウンタ７２のカウント
中に次の立上りが現れることになるが、この場合におい
ても誤差カウンタ８３のラッチ“０”リセノ（・は同様
に行われる。

而して前記レジスタ７１に設定する値はカウンタ７２の
カウント時間Ｔνが ＴシーＴ−β／２ となるように選択される。これはモータ１の目標速度に
おける回転エンコーダ２の出力信号周期Ｔはカウンタ７
２がカウントを開始し、誤差カウンタ８３がフルカウン
ト２５５の２の１２８程度計数する迄の時間とするため
である。これによって回転エンコーダ２の出力信号ｊの
立上りの都度更新されるラッチ８４の内容ｐとしてはモ
ータ１の目標速度における信号ｊの周期Ｔを中心に の範囲に対してθ〜２５５までの数値が得られ、これは
周期の逆数である周波数における１ の周波数測定値に相当する。

そして前述のようにＮ、ｎによってβが決定できるが、
これは単位周波数偏差当たりの出力数値の変化幅、つま
り速度制御部のゲインがＮ、ｎによって可変であること
又は周波数（速度）偏差の全変化幅に対するその検出可
能範囲が可変であることを意味する。

なお第５図は中央部分に目標速度内の状態を、左側部分
にそれよりも低速の、右側部分にそれよりも高速の状態
を示す。

９はキャリー付の８ピントの全加算器であり位相制御部
６の出力数値りと、即ちラッチ６４のラッチ内容と、速
度制御部８の出力数値Ｄν、即ちラッチ８４のラッチ内
容、の最上位ビット（ＭＳＢ　）のみをインバータ９１
にて反転させた数値（＝Ｄｖ　−１２８）を加算する。

第６図はその加算値５（＝Ｄｐ＋−ＤＶ　−１２８）を
示している。この図は横軸にＤＶを、縦軸にＳをとりこ
れらと４５°をなす方向にＤｐをとって示している。ハ
ツチングを付した領域がＳとして存在し得る領域であり
８ビツト演算におけるオーバフロ一部分ＳＩ、アンダー
フロ一部分Ｓ２はキャリー出力（これらの領域において
キャリーが“１′°となる）及びＤｖのＭＳＢにて判別
される（ＳｌではＭＳＢ＝１．Ｓ２ではＭＳＢ＝０）。

パルス幅変調器１０の８ビツト数値比較器１０２には全
加算器９の加算結果Ｓが入力されＡＮＤゲートＧ１．Ｇ
３にはそのキャリー出力が与えられる。

また速度制御部８からはＤｖのＭＳＢがゲートＧ１のロ
ーアクティブ端子及びゲートＧ３の他端子へ与えられる
。ゲートＧｌの出力及び誤差カウンタ８３のキャリー出
力（２５５まで計数すると“１”になる）がＮＯＲゲー
トＧ２に与えられ、該ＮＯＲゲートＧ２の出力をＤフリ
ップフロップ１０３のローアクティブのダイレクトセン
ト端子Ｓに与えている。

ゲー）Ｇ３の出力はＮＯＲゲートＧｔのもう１つの入力
となっており、その出力をＤフリップフロップ１０３の
ローアクティブのグイレフトリセント端子Ｒに与えてい
る。

さて８ビツトのカウンタ１０１　は発振器３のクロック
パルスａを常時カウントしており、その出力は０〜２５
５の値をサイクリックにとることになる。

この出力は数値比較器１０２に入力されここでＳと比較
され、Ｓがカウンタ１０１出力以上である場合に“１”
を出力し、未満の場合に“０”を出力する。従って数値
比較器１０２出力はその周期がカウンタ１０１のカウン
トサイクルに一致し、パルス幅がＳに比例するものとな
り、この出力は［）フリップフロップのデータ端子りに
与えられる。この１〕フリツプフロツプ１０３のトリガ
端子Ｔにはクロックパルスａが与えられているから、結
局このＤフリ、プフロ、プは数値比較器１０２の出力波
形を波形整形し、回路遅延によるノイズを除去する。

而して全加算器にオーバフロー又はアンダーフローが生
した場合はＳが２５５からＯに又は０から２５５に急変
し、これにより数値比較器１０２の出力パルスの幅も急
変して制御系が不安定になる不都合がある。またモータ
１の起動時或いは変速時には位相基準信号発生部５の出
力信号と回転エンコーダ２の出力信号とはその周期差が
大きいために位相制御部６の出力Ｄρは有意な位相差測
定値とはならないため、加速、減速中も全加算器９の出
力数値が不要の振動を起こし、目標速度まで加速又は減
速をすることができない虞れがある。ゲートＧ１〜Ｇ、
はこのような不都合を解消するものである。

ゲートＧ、、ｃ２は全加算器９にオーバフローが生じた
場合（ゲートＧ１の出力が“ｌ”）及び加速中、即ち誤
差カウンタ８３のキャリーが“１″になってモータＩの
速度がその測定可能範囲以下となっているときにＤフリ
ップフロップ１０３をダイレクトセットして全加算器９
の出力数値の如何に拘わらずパルス幅変調器１０として
の出力を最大パルス幅（デユーティ比−１００％）に固
定する。

ゲー）Ｇ３．Ｇ４はこれとは逆に、全加算器９にアンダ
ーフローが生じた場合（ゲートＧ３の出力が”１”）又
は減速中、即ちカウンタ７２のポロー出力が現れておら
ずモータ１の速度がその測定可能範囲以上である場合に
Ｄフリップフロップ１０３を直接０にリセットし、全加
算器９の出力数値に拘わらずパルス幅変調器１０として
の出力を最小（デユーティ比θ％）に固定する。

このような作用により、加速時はモータｌが最大加速さ
れ減速時はモータ１の駆動を停止するようにして目標速
度へ迅速に達せしめることと制御の安定化とを図ってい
る。

】１はモータ制御信号出力部であり、２ビツトのレジス
タ１］１　、ＡＮＤゲート６５〜Ｇ８及びＮＡＮロゲー
トＧ、からなる。レジスタ１１１　は制御器４がらモー
タ１の動作指令（Ｘ、Ｙ）を受け、これを保持し、この
２ビツトのデータ（Ｘ、Ｙ）はＸをゲートＧ６　、に７
　、Ｇｇに、ＹをゲートＧｓ　、　ＣＢ　。

Ｇ９に与えている。そしてパルス幅変調器１ｏ出カをゲ
ー）Ｇ５．Ｇ６に、またゲー）Ｇ９出力をゲートＧ５．
Ｇ６に与えている。そしてゲートＧ、。

Ｇ５．Ｇ７　、ＧｓによりスイッチトランジスタＴＲＩ
。

ＴＲ２，ＴＲ３，Ｔｌ２４　夫々のオン、オフを制御す
るようになっている。レジスタ１】１のデータ（Ｘ、Ｙ
）と、ゲートＧ、〜Ｇθ出力と、トランジスタＴＲＩ　
−ＴＲ４のオン、オフとモータ１の動作との関係は第２
表のとおりである。表中、１門と示したのはパルス幅変
調器】０出力に依存することを示している。

つまり（Ｘ、　Ｙ）　＝　（０，１）又は１．０）の正
転、逆転の場合にはパルス幅変調器１ｏの出力によって
速度が定まることになる。

第　２　表 似　下　余　白） 以上の如く構成され動作する本発明の装置は第７図に示
す如き位相追尾（ＰＬＬ　）制御のブロック図として示
される。即ち第７図において位相基準信号発生部５が出
力する信号ｌの位相Ｒはこの制御系全体の入力信号であ
り、また回転エンコーダ２の出力信号ｊの位相θは同じ
くこの制御系全体の出力信号である。この両者の差は位
相側１ａｌ１部６に与えられることになるが、Ｋｌはそ
のゲインを示す。

而して位相制御部６出力にはゲインに２の速度制御部８
の出力信号が加算（−）される。その他に３はトランジ
スタＴＩ？１〜ＴＲ４のブリッジのゲイン、Ｋｍ、Ｔｍ
はモータ１の定数、Ｋ、は回転エンコーダ２の１回転当
たりのパルス数である。これらより制御系の固有角周波
数ωｎとダンピング定数ζは以下のように表わされる。

１　”　Ｋ　２　Ｋ　３　Ｋ　＊　Ｋｍ而してに、はモ
ータｌへの供給電圧■により、Ｋｍは回転エンコーダ２
のパルス数により、Ｋｍ＋Ｔｌ１１は使用モータ及び負
荷により各々定数として得られる。またに１は前述の如
く位相制御部６のレジスタ６１の設定値Ｎ、ｎによって
任意に設定でき、またに２も同様に速度制御部８のレジ
スタの設定値Ｎ、ｎによって任意に設定できる。つまり
両しジスク６１．８１の設定値によってωｎ、ζを最適
値に選定できることになる。従って縮小、拡大機能を有
する複写機においては、各倍率における所要の原稿走査
速度に従い、最適のω１．ζに対応する数値を制御器４
により選択して、或いは必要な計算を行なってレジスタ
６１．８１に設定し、回転指令をレジスタＩｌｌ　に設
定すればモータ１は安定に等速回転し、円滑な原稿走査
が行なえる。

なおパルス幅変調器１０の部分は全加算器９出力のＳに
応した電圧レヘルのアナログ信号を発するＤ／Ａ変換器
とすることも可能であるが、この場合はモータ制御信号
出力部もゲー）０５〜Ｇ８に替えてアナログスイッチ（
トランスミノンヨンゲート）とし、またスイッチトラン
ジスタＴＲＩ　〜ＴＲ４のブリッジをリニアアンプ用の
トランジスタブリッジに置換すればよい。

第８図は本発明の伯の実施例を示している。この実施例
はパルス幅変調器１０出力のデユーティ比を直接指定で
きるようにして、モータｌのオーブンループ運転も可能
としたものである。以下第１図の実施例との相違点につ
いて説明する。なお第１図と同様のものには同番号を付
しである。

１２はパルス幅指定部であって、制御器４からモータ１
の回転速度又はパルス幅変調器ＪＯ出力のパルス幅（デ
ユーティ比）に関するデータが８ビツトのレジスタ１２
１に設定される。この設定値はデータセレクタ１２２へ
与えられる。このデータセレクタ１２２には全加算器９
出力Ｓも入力されており、いずれか一方がモータ制御信
号出力部１１のレジスタ１１１′からの信号によって選
択される。レジスタ１１１′は第１実施例のものと異な
り３ビットのデータが制御器にセントされ、（Ｘ、Ｙ）
の外のもう１ビツトはモード選択信号となっており、こ
れが“１”の場合はＰＬＬ制御モードとしてデータセレ
タク１２２に全加算器９出力Ｓを選択させてこれをパル
ス幅変調器１０の数値比較器１０２へ入力させて前同様
のＰＬＬ制御を行わせる。これに対してモード選択信号
力び０”の場合はパルス幅直接指定モードとしてデータ
セレクタ１２２にレジスタ１２１の内容を選択させてこ
れを数値比較器１０２へ入力させる。

パルス幅変調器１０は第１図のものとゲート回路が異な
っている。即ちＮＯＲゲー）Ｇ２．Ｇ４に替えてＯＲゲ
ー）Ｇ２　’、Ｇ４　’が設けられ、これらの出力をＮ
ＡＮＤゲートＧ１１ｌ＋ＧＩＩ夫々の１人力とし、これ
らＮＡＮＤゲー）ＧＭ、Ｇｕの他入力をモード選択信号
とし、各出力をＤフリップフロップ１０３のダイレクト
セット、リセット端子に与えている。

これによりモード選択信号が“０”である場合はＮＡＮ
Ｄゲー）ＧＩＯ，Ｇｕ比出力ハイレベルに固定されＤフ
リップフロップ１０３がダイレクトセント。

リセットされることはない。これに対してモード選択信
号が１”である場合はＮＡＮＤゲートＧｍ。

ＧＬｌ出力は第１図のゲートＧ２．Ｇ１出力夫々と等し
くなり、Ｐｌ、Ｌ制御の必要に応じてＤフリップフロッ
プはセント又はリセットされる。

この実施例ではモード選択信号を“１”とする場合には
第１図の実施例と同様にＰＬＬ制御が行われるのに対し
、モード選択信号を“０”とする場合は数値比較器１０
２はカウンタ１０１の内容とレジスタ１２１の内容との
比較を行い、比較結果に応したパルス幅が出力されるこ
とになる。従って回転エンコーダ２出力に影響されない
オープンループの運転が可能となる。例えば減速時又は
方向転換時にはＰＬＬ制御ではモータフリー又は発電ブ
レーキとするが、モード選択信号を０として、適宜の値
をレジスタ１２１に設定することにより逆転方向に制動
電圧を加える等のことが可能となる。また必要に応じて
起動時にソフトスタートさせることも可能となる。

なおこの実施例においてもパルス幅変調器をＤ／Ａ変換
器におきかえることができ、この場合はレジスタ１２１
に設定する数値はＤ／Ａ変換器にて出力させるべき電圧
レベルに相応するものとなる。

（効果） 以上のように本発明の制御装置によれば最適の制御特性
を有する制御系が、簡単な１算により導出される数値を
各レジスタに設定するだけで誤差なしに実現できる。従
って調整は不要であり、モータ、負荷の条件が変更され
てもこれらの設定値を選択するだけでよ〈従来のアナロ
グ回路の定数を定める場合に比し、極めて簡単に対応で
きる。

また調整を要する部品点数が少なくて済む。

また第１．８図に示した実施例では発振器３゜スイッチ
トランジスタＴＲＩ〜Ｔｌ２４を除きゲートアレーを用
いて容易にワンチップＩＣ化でき極めて部品点数の少な
い、従って信頼性の高い制御装置を構成できる。なおパ
ルス幅変調器にＤ／Ａ変換器を用いる場合はこの部分は
ゲートアレーから除外されるが、この実施例ではパルス
幅変調周波数によって起こる電気的、音響的雑音が解消
される。

更に本発明装置による場合はモータ起動時から直ちに最
大電力を供給するのでモータを速やかに目標速度に達せ
しめることができる。従って複写機においては目標速度
に達するまでの助走距離を短かくでき、その小型化に実
益がある。

更に第８図の実施例では前述の如く制動距離を短縮でき
、また上述したところとは異なり起動時に最大電力を供
給することなく徐々に速度を増すソフトスタートをも可
能とした制御装置が得られる等、本発明は優れた効果を
奏する。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図はク
ロック発生器の詳細なブロック図、第３図はその動作説
明のためのタイムチャート、第４図、第５図は位相制御
部、速度制御部夫々の動作説明のためのタイムチャート
、第６図は全加算器の演算結果の説明図、第７図は制御
ブロック図、第８図は他の実施例を示すブロック図であ
る。 １・・・モータ　２・・・回転エンコーダ　３・・・発
振器４・・・制御器　５・・・位相基準信号発生部　６
・・・位相制御部　７・・・速度基準信号発生部　８・
・・速度制御部　９・・・全加算器　】０・・・パルス
幅変調器　１１・・・モータ制御信号出力部　１２・・
・パルス幅制御部特　許　出願人　三洋電機株式会社 代理人　弁理士　河　野　登　夫 手続補正書（自発） 昭和６０年１月２５日 特許庁長官　殿 １、　事件の表示　い卦λ 昭和５９年特許願第９８２７９号 ２、　発明の名称 直流カーボモータの制御装置 ３、？！ｌｉ正をする者 事件との関係　特許出願人 所在地　守１」市京阪本通２丁目１８番地名　称　（１
８８）三洋電機株式会社 代表者　井植　薫 ４、代理人 住　所　■５４３大阪市天王寺区四天王寺１丁目１４番
２２号　日進ビル２０７号明細書の「特許請求の範囲」
及び「発明の詳細な説明」の欄並びに図面 ６、補正の内容 ６−１明細書の１特許請求の範囲」の欄別紙のとおり ６−２明細書の「発明の詳細な説明」の欄（１）　明細
書第５頁１８行目に「追随」とあるのを「付随」と訂正
する。 （２）明細書第５頁１９〜２０行目に 「必要とする。更に予め」とあるのを「必要とし、或い
は予め」と訂正する。 （３）明細書箱６頁１４〜１５行目に［位相基準信号及
び、直流サーボモータの回転速度信号の位相差を」とあ
るのを「位相基準信号と直流サーボモーフの回転速度信
号との位相差を」と訂正する。 （４）明細書第６頁１６行目に「周波数」とあるのを「
出力パルス幅」と訂正する。 （５）　明細書箱６頁１７〜１８行目に「速度基準信号
及び前記回転速度信号の周波数の差」とあるのを「速度
基準信号により前記回転速度信号の周期」と訂正する。 （６）明細書第９頁１行目の「制御器」と［によって」
との間に１−４］を加入する。 （７）明細書第９頁５行目を以下のように訂正する。 「定数値を読込んでこれがプリセントされる。 そしてこれと同時に上記ポロー信号は２分周器５３出力
を」 （８）　明細書第９頁９行目に「ｚ」とあるのを１２倍
」と訂正する。 （９）明細書箱１０頁１行目に「２分周器出力を」とあ
るのを削除する。 ０１　明細書箱１０頁８行目に「対応相」とあるのを「
対応ビット」と訂正する。 （１１）明細書第１Ｏ頁１４行目に「２４」とあるのを
［２２Ｊと訂正する。 （■２）明細書箱１０頁１６行目に「百３」とあるのを
「Ｑ２」と訂正する。 （１３）明細書箱１１頁３行目にｒＯ，１，２，３Ｊと
あるのをｒＯ，１，２，３，４Ｊと訂正する。 （１４）明細書箱１４頁８行目を以下のように訂正する
。 「いるが、この針数内容には回転エンコーダ２の出力ｊ
の立上りタイミングでラッチ６４にう」（１５）明細書
箱１５頁１６行目に「第４図」とあるのを「第５図」と
訂正する。 （１６）明細書第２４頁４行目に「第４図」とあるのを
「第５図」と訂正する。 （１７）明細書第１６頁１８行目に「カウンタ」とある
のを「ダウンカウンタ」と訂正する。 （１８）明細書箱１７頁１〜４行目に［これはモータｌ
の・・・（中略）・・・フルカランｌ−２５５Ｊとある
のを「これはモータｌが目標速度にある場合に誤差カウ
ンタ８３がフルカウント４Ｉｉ２５５　Ｊと訂正する。 （１９）明細書第１７頁１０〜１３行目に「数値が得ら
れ、・・・（中略）・・・測定値に相当する。」とある
のを以下の文章に訂正する。 「数値が得られる。この数値は第５図に）に示す速度基
準信号を基準とする信号」の周期を表わす、」（２０）
明細書第２０頁１５行目に「加速、減速中も」とあるの
を削除する。 （２１）明細書箱２１頁１１行目に「又は減速中」とあ
るのを「及び減速中」と訂正する。 （２２）　明細書第２４頁の最下行に とあるのを と訂正する。 （２３）　明細書箱２５頁７行目の「レジスタ」と「の
Ｊとの間に「８１」を加入する。 （２４）　明細書第２９頁１９行目に１この実施例では
」とあるのを「その場合には」と訂正する。 ６−３図　面 図面の第２図、第６図を別紙のとおり、また第８図を未
配の如く訂正する。 ７、添付書類の目録 ｆｉｌ　補正後の特許請求の範囲の 全文を記載した書面　１３ｊｌＩ （２）訂１Ｆ図面　１通 補正後の特許請求の範囲の全文を記載した書面２、特許
請求の範囲 １、　直流サーボモータの位相追尾方式の制御装置にお
いて、任意にその周期を設定できる位相基準信号の発生
部と、位相基準信号点直流サーボモータの回転速度信号
点の位相差を検出してディジタル信号を出力する位相制
御部と、任意にその州ノ１交火」を設定できる速度基準
信号の発生部と、速度基準信号墓よ専―；Ｊ記回転速度
信号のｍ基を検出してディジタル信号を出力する速度制
御部と、位相制御部及び速度制御部の出力を加算する全
加算器と、全加算器の演算結果に応したモータ回転速度
制御信号を出力する信号変換部とを具備することを特徴
とする直流サーボモータの制御装置。 ２、　前記信号変換部は全加算器の演算結果に応じたデ
ユーアイ比のパルス信号を出力するパルス幅変調回路を
含む特許請求の範囲第１項記載の直流サーボモータの制
御装置。 ３、　１ｉｉＪ記信号変換部は全加算器の演算結果に応
した電圧信号を出力するＤ／Ａ変換器を含む特許請求の
範囲第１項記載の直流サーボモータの制御装置。 ４、　前記位相制御部は出力値の全変化幅に対する位相
差検出可能範囲を任意に設定する手段を備えた特許請求
の範囲第１項記載の直流サーボモータの制御装置。 ５、Ｍｉｊ記速変速度制御部力値の全変化幅に対する周
」用検出可能範囲を任意に設定する手段を備えた特許請
求の範囲第１項記載の直流サーボモータの制御装置。 ６、　直流サーボモータの位相追尾方式の制御装置にお
いて、任意にその周期を設定できる位相基準信号の発生
部と、位相基準信号上直流サーボモーフの回転速度信号
上の位相差を検出してディジタル信号を出力する位相−
Ｊｆ１１部と、任意にその掛方バ酉ス朧を設定できる速
度基準信号の発注部と、速度基準信号源よ友１１１記回
転速度信号のＵを検出してディジタル信号を出力する速
度制御部と、位相制御部及び速度制御部の出力を加算す
る全加算器と、モータ回転速度制御信号に関連する数値
を直接設定する手段と、この設定数値又は全加算器の演
算結果が選択的に入力されて入力内容に応じたモータ回
転速度制御信号を出力する信号変換部とを具備すること
を特徴とする直流サーボモータの制御装置。 ７、ｉｉＪ記信可信号変換部力信号の内容に応したデユ
ーティ比のパルス信号を出力するパルス幅変調回路を含
む笠許請求の範囲第６項記載の直流サーボモータの制御
装置。 ８、　前記信号変換部は入力信号の内容に応した電圧信
号を出力するＤ／Ａ変換器を含む特許請求の範囲第６項
記載の直流サーボモータの制御装置。 ９、ｉｉＪ記位相制御部は出力値の全変化幅に対する位
相差検出可能範囲を任意に設定する手段を備えた特許請
求の範囲第６項記載の直流サーボモータの制御装置。 ＪＯ，ｉｉｊ記速変速度制御部力値の全変化幅に対する
ＪｉＪ検出可能範囲を任意に設定する手段を備えた特許
請求の範囲第６項記載の直流サーボモータの制御装置。 Ｅｌｆ 第　２　反 第　Ｇ　図

Claims (1)

1. 【特許請求の範囲】 １、　直流サーボモータの位相追尾方式の制御装置にお
   いて、任意にその周期を設定できる位相基準信号の発生
   部と、位相基準信号及び、直流サーボモータの回転速度
   信号の位相差を検出してディジタル信号を出力する位相
   制御部と、任意にその周波数を設定できる速度基準信号
   の発生部と、速度基準信号及び前記回転速度信号の周波
   数の差を検出してディジタル信号を出力する速度制御部
   と、位相制御部及び速度制御部の出力を加算する全加算
   器と、全加算器の演算結果に応じたモータ回転速度制御
   信号を出力する信号変換部とを具備することを特徴とす
   る直流サーボモータの制御装置。 ２、　前記信号変換部は全加算器の演算結果に応じたデ
   ユーティ比のパルス信号を出力するパルス幅変調回路を
   含む特許請求の範囲第１項記載の直流リーボモータの制
   御装置。 ３、前記信号変換部は全加算器の演算結果に応じた電圧
   Ｍ号を出力するＤ／Ａ変換器を含む特許請求の範囲第１
   項記載の直流サーボモータの制御装置。 ４、前記位相制御部は出力値の全変化幅に対する位相差
   検出可能範囲を任意に設定する手段を備えた特許請求の
   範囲第１項記載の直流サーボモータの制御装置。 ５、前記速度制御部は出力値の全変化幅に対する周波数
   差検出可能範囲を任意に設定する手段を備えた許請求の
   範囲第１項記載の直流サーボモータの制御装置。 ６、　直流サーボモータの位相追尾方式の制御装置にお
   いて、任意にその周期を設定できる位相基準信号の発生
   部と、位相基準信号及び、直流サーボモータの回転速度
   信号の位相差を検出してディジタル信号を出力する位相
   制御部と、任意にその周波数を設定できる速度基準信号
   の発生部と、速度基準信号及び前記回転速度信号の周波
   数の差を検出してディジタル信号を出力する速度制御部
   と、位相制御部及び速度制御部の出力を加算する全加算
   器と、モータ回転速度制御信号に関連する数値を直接設
   定する手段と、この設定数値又は全加算器の演算結果が
   選択的に入力されて入力内容に応じたモータ回転速度制
   御信号を出力する信号変換部とを具備することを特徴と
   する直流サーボモータの制御装置。 ７、前記信号変換部は入力信号の内容に応じたデユーテ
   ィ比のパルス信号を出力するパルス幅変調回路を含む許
   請求の範囲第６項記載の直流サーボモータの制御装置。 ８、前記信号変換部は入力信号の内容に応じた電圧信号
   を出力するＤ／Ａ変換器を含む特許請求の範囲第６項記
   載の直流サーボモータの制御装置。 ９、前記位相制御部は出力値の全変化幅に対する位相差
   検出可能範囲を任意に設定する手段を備えた特許請求の
   範囲第６項記載の直流サーボモータの制御装置。 １０、前記速度制御部は出力値の全変化幅に対する周波
   数差検出可能範囲を任意に設定する手段を備えた許請求
   の範囲第６項記載の直流サーボモータの制御装置。