DE19819956A1

DE19819956A1 - Vorrichtung zur Drehzahlregelung

Info

Publication number: DE19819956A1
Application number: DE19819956A
Authority: DE
Inventors: Thomas Koehler; Joerg Fischer
Original assignee: Heidelberger Druckmaschinen AG
Current assignee: Heidelberger Druckmaschinen AG
Priority date: 1998-05-05
Filing date: 1998-05-05
Publication date: 1999-11-11
Also published as: WO1999057802A3; EP1076926A1; JP2002514040A; WO1999057802A2

Abstract

Die Erfindung betrifft eine Vorrichtung zur Drehzahlregelung eines Motors (9) mit einem Tachogenerator (10) zur Drehzahlerfassung und einem Regelelement, das als Parallelschaltung einer PLL-Schaltung (1) und einer FLL-Schaltung (2) ausgebildet ist. Der PLL-Schaltung (1) und der FLL-Schaltung (2) ist jeweils ein Verzögerungselement (5, 6) nachgeschaltet. Zur Zusammenfassung der Ausgangssignale der Verzögerungselemente (5, 6) befindet sich zwischen den Verzögerungselementen (5, 6) und dem Motor (9) ein Addierer (7).

Description

Die Erfindung betrifft eine Vorrichtung zur Drehzahlregelung eines Motors, bei der ein Drehzahlistwert von einem Drehzahlsensor erfaßt und einem Regelelement zu geführt wird und bei der ein Ausgangssignal des Regelelementes über ein Verzö gerungsglied als Stellsignal dem Motor zugeführt wird.

Derartige Vorrichtungen zur Drehzahlregelung weisen als Regelkreise beispiels weise Phase Locked Loop-Regelkreise (PLL-Regelkreise) oder Frequency Locked Loop-Regelkreise (FLL-Regelkreise) auf. Bei FLL-Regelkreisen ist es meistens er forderlich, in den Regelkreis ein PI-Glied (Proportional/Integral-Glied) einzufügen, um eine minimalen Regelabweichung zu gewährleisten. Als Drehzahlistwert wird häufig ein digitales Tachometersignal verwendet.

Nachteilig bei derartigen Regelkreisen ist eine verbleibende geringe Regelabwei chung, die aus einem Offset des meistens analog ausgebildeten PI-Gliedes resul tiert. Eine hoch präzise Einstellung der Drehzahl entsprechend einer vorgegebenen Sollfrequenz ist deshalb nicht, beziehungsweise nur über korrigierte Vorgabewer te, möglich.

Zur Vermeidung einer derartigen Restregelabweichung ist es bekannt, die bereits erwähnten PLL-Regelkreise einzusetzen. Derartige Regelkreise werden durch Ein fügen eines Proportional/Differential-Gliedes, kurz PD-Glied genannt, oder eines Proportional/Integral/Differential-Gliedes, kurz PID-Glied genannt, derart ergänzt, daß eine systemtechnische Stabilität und ein ausreichendes Abklingen einer Re gelabweichung erreicht wird. Die Realisierung des erforderlichen D-Anteiles ist auf grund der Ansteuergrenzen der üblicherweise eingesetzten Operationsverstärker jedoch problematisch. Insbesondere gilt dies bei niedrigen Abtastraten und bei ei ner hohen im analogen Schaltungsteil auftretenden Verstärkung. Eine dämpfungs optimierte Gestaltung des Drehzahlregelkreises ist damit bei Berücksichtigung praktischer Randbedingungen nicht möglich.

Eine Vorrichtung zur Drehzahlregelung eines Motors wird beispielsweise in der DE 42 21 619 A1 beschrieben. Von einem Phasenvergleicher wird die Phasendif ferenz zwischen einem Referenzsignal und einer Motordrehzahl erfaßt. Der Pha senvergleicher erzeugt ein der fest eingestellten Phasendifferenz proportionales Ausgangssignal. Das Ausgangssignal wird einem Regler zugeführt und der Regler steuert über eine Steuerschaltung den Motor an. Der Phasenvergleicher ist mit ei nem Abtast/Halte-Glied verbunden.

Aufgabe der vorliegenden Erfindung ist es, eine Vorrichtung zur Drehzahlregelung eines Motors derart zu verbessern, daß die Regelabweichungen möglichst redu ziert werden und ein optimales Dämpfungsverhalten erreicht wird.

Diese Aufgabe wird erfindungsgemäß dadurch die Merkmale des Anspruchs 1 gelöst.

Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Un teransprüchen angegeben.

Die Erfindung wird nachfolgend anhand der Fig. 1 und 2 näher erläutert.

Es zeigen:

Fig. 1 ein prinzipielles Blockschaltbild der Vorrichtung zur Drehzahlregelung und

Fig. 2 ein Blockschaltbild, bei dem zur weiteren Veranschaulichung elektronische Komponenten angegeben sind.

Fig. 1 zeigt ein prinzipielles Blockschaltbild der Vorrichtung zur Drehzahlregelung eines Motors, die im wesentlichen eine PLL-Schaltung (1) und eine FLL-Schaltung (2) aufweist. Der Ausgang (3) der PLL-Schaltung (1) und der Ausgang (4) der FLL-Schaltung (2) sind jeweils mit Verzögerungsgliedern erster Ordnung (5, 6), nachfolgend mit PT1-Gliedern bezeichnet, verbunden. Die Ausgänge der PT1- Glieder (5, 6) stehen mit einem Addierer (7) in Verbindung. Der Addierer (7) ist zur optimalen Gestaltung des Dämpfungsverhaltens des Regelkreises über ein Kor rekturglied (8) an einen zu regelnden Motor (9) angeschlossen. Das Korrekturglied (8) kann als analoges Proportional-Glied (P-Glied) oder als analoges Proportional/Integral-Glied (PI-Glied) ausgebildet sein.

Der Drehzahlistwert (n) des Motors (9) wird in einem Tachogenerator (10) in eine den Frequenzistwert (Ω_Ist) repräsentierende Isttaktfolge (T_ΩIst) umgesetzt, welche sowohl der PLL-Schaltung (1) als auch der FLL-Schaltung (2) zugeführt wird. Zu sätzlich wird die PLL-Schaltung (1) und die FLL-Schaltung (2) mit einer den Fre quenzsollwert (Ω_Soll) darstellende Solltaktfolge (T_ΩSoll) auf einer Leitung (11) be aufschlagt.

Die PLL-Schaltung (1) weist einen Impulslängenmodulator (12) auf, dessen Aus gang dem Ausgang (3) der PLL-Schaltung (1) entspricht. Der Eingang des Impulslängenmodulators (12) ist mit dem Ausgang eines eine Vergleichsschaltung darstellenden Addierers (13) verbunden. Die Isttaktfolge (T_ΩIst) wird in einem Inte grator (14) in einen den entsprechenden Phasenistwert (Φ_Ist) repräsentierenden Signalistwert (S_ΦIst) umgesetzt und dem einen Eingang des Addierers (13) zuge führt. Die Solltaktfolge (T_ΩSoll) auf der Leitung (11) wird in dem programmierbaren Teiler (15) geteilt und in einem nachgeschalteten Integrator (16) in einen den ent sprechenden Phasensollwert (Φ_Soll) repräsentierenden Signalsollwert (S_ΦSoll) um gesetzt. Der Signalsollwert (S_ΦSoll) wird dem zweiten Eingang des Addierers (13) zugeführt. In dem Addierer (13) wird durch Vergleich von Signalistwert (S_ΦIst) und Signalsollwert (S_ΦSoll) die Phasendifferenz (ΔΦ) festgestellt. Der Impulslängenmo dulator (12) erzeugt als erste Regelgröße am Ausgang (3) einen von der festge stellten Phasendifferenz (ΔΦ) längenmodulierten Phasendifferenz-Ausgangsimpuls (I_Φ), der in dem PT1-Glied (5) digital/analog gewandelt wird.

Die FLL-Schaltung (2) weist ebenfalls einen Impulslängenmodulator (17) auf, des sen Ausgang den Ausgang (4) der FLL-Schaltung (2) bildet. Der Impulslängenmodulator (17) ist mit dem Ausgang eines eine Vergleichsschaltung bildenden Addie rers (18) verbunden, dessen einem Eingang die Isttaktfolge (T_ΩSoll) zugeführt wird. Der Solltaktfolge (T_ΩSoll) auf der Leitung (11) wird in einen programmierbaren Zähler (19) gezählt und das Zählergebnis als Signalsollwert (S_ΩSoll) auf den ande ren Eingang des Addierers (18) gegeben. In dem Addierer (18) wird durch Ver gleich der Periode der Isttaktfolge (T_ΩIst) mit dem Signalsollwert (S_ΩSoll) die Fre quenzdifferenz (ΔΩ) festgestellt. Der Impulslängenmodulator (17) erzeugt als zweite Regelgröße am Ausgang (4) einen von der festgestellten Frequenzdifferenz (ΔΩ) längenmodulierten Frequenzdifferenz-Ausgangsimpuls (I_Ω), der in dem PT1- Glied (6) digital/analog gewandelt wird. Der programmierbare Zähler (19) kann je weils durch eine Flanke des impulsförmige Tachometersignals (S_Ω) getaktet wer den.

Die digital/analog gewandelten Ausgangsimpulse (I_Ω; I_Φ) werden in dem Addierer (7) zu einer Gesamtregelgröße zusammengefaßt und dem Korrekturglied (8) zu geführt.

Die Parallelschaltung der PLL-Schaltung und der FLL-Schaltung stellt in vorteil hafter Weise eine Regelung dar, die sowohl zur Vermeidung von Regelabwei chungen einen PI-Anteil aufweist und die es darüber hinaus ermöglicht, die erfor derliche Differentiation aus dem analogen Teil heraus zu verlagern. Die Differen tiation kann hierdurch im digitalen Bereich durchgeführt werden. Die PLL-Schal tung arbeitet hierbei quasi als digitaler Integrator ohne störenden Frequenz-Offset.

Fig. 2 zeigt die Vorrichtung zur Drehzahlregelung eines Motors als detailliertes Blockschaltbild. In der FLL-Schaltung (2) ist der programmierbare Zähler (19) als ein 16-Bit-Zähler ausgebildet und wird von einem Schieberegister (20) mit einer Daten breite von 24 Bit versorgt, wobei die Datenübertragung mit einer Wortbreite von 16 Bit erfolgt. Der Ausgang des Schieberegisters (20) ist an eine Steuerlogik (21) angeschlossen. Die Datenübertragung zur Steuerlogik (21) erfolgt mit einer Wortbreite von 8 Bit. Der programmierbare Zähler (19) wird von der Solltaktfolge (T_ΩSoll) auf der Leitung (11) getaktet. Eine Taktfolge (T₁) auf einer Leitung (23) getaktet das Schieberegister (20).

Der programmierbare Teiler (15) der PLL-Schaltung (1) ist mit einer Wortbreite von 16 Bit ausgebildet und wird von einem Schieberegister (25) gespeist. Das Schie beregister (25) weist eine Wortbreite von 24 Bit auf und übermittelt Daten einer Wortbreite von 16 Bit an den Teiler (15). Das Schieberegister (25) wird ebenfalls von der Taktfolge (T₁) getaktet. Der Ausgang des Schieberegisters (25) ist mit ei ner Wortbreite von 8 Bit an eine Steuerlogik (26) angeschlossen. Die Solltaktfolge (T_ΩSoll) auf der Leitung (11) liegt ebenfalls am programmierbaren Teiler (15) an.

Die PT1-Glieder (5, 6) sind als Operationsverstärker ausgebildet. Dem PT1-Glied (6), das im Zweig der FLL-Schaltung (2) angeordnet ist, ist ein weiterer Operati onsverstärker (27) nachgeschaltet, der als P-Glied ausgebildet ist. Das beispiels weise als PI-Glied ausgebildete Korrekturglied (8) besteht ebenfalls aus einem Operationsverstärker. Die Ansteuerung des Motors (9) erfolgt über einen Lei stungsverstärker (28). Der Tachogenerator (10) kann so ausgebildet sein, daß je Umdrehung des Motors (9) ein Impuls des Tachometersignals (S_Ω) generiert wird.

Der Teiler (15) und der Zähler (19) werden derart programmiert, daß unterschiedli che Sollwerte für die PLL-Schaltung (1) und die FLL-Schaltung (2) vorliegen. Hier durch können Nichtlinearitäten in der Verstärkung kompensiert werden, die daraus resultieren, daß sowohl die PLL-Schaltung (1) als auch die FLL-Schaltung (2) end liche Grenzfrequenzen aufweisen. Die Nichtlinearitäten würden sich insbesondere bei schmalen Ausgangsimpulsen auswirken, die bei geringen Differenzen zwi schen den Sollwerten und den Istwerten generiert werden. Die PLL-Schaltung (1) wird hierzu mit einem der realen Soll-Drehzahl entsprechenden Teilerfaktor pro grammiert. Der Zählerstand für die FLL-Schaltung (2) weicht geringfügig vom Soll wert ab. Der Fehler der FLL-Schaltung (2) generiert einen Differenzimpuls einer Breite, die durch eine Phasenabweichung durch die Integration der PLL-Schaltung (1) kompensiert wird.

Bei einer Realisierung des Korrekturgliedes (8) als PI-Glied arbeitet die PLL- Schaltung (1) unabhängig vom analogen Offset und der Motorbelastung mit kon stanter Phasendifferenz entsprechend der Differenzprogrammierung der FLL- Schaltung (2).

Die wesentlichen Merkmale der Erfindung sind die Parallelschaltung einer pro grammierbaren digitalen PLL-Schaltung (1) und einer programmierbaren digitalen FLL-Schaltung (2) vorliegt, wobei die Schaltungen (1, 2) derart differenzprogram miert werden, daß ein digitaler Offset zur Linearisierung der Verstärkung erreicht wird.

Die Vorrichtung zur Drehzahlregelung findet insbesondere in der elektronischen Reproduktionstechnik zum Antrieb von rotierenden Lichtablenkern in Belichtern oder Recordern Anwendung.

Claims

1. Vorrichtung zur Drehzahlregelung eines Motors, bei der ein Drehzahlistwert von einem Drehzahlsensor erfaßt und einem Regelelement zugeführt wird und bei der ein Ausgangssignal des Regelelementes über ein Verzögerungsele ment als Stellsignal dem Motor zugeführt wird, dadurch gekennzeichnet, daß

- der Drehzahlsensor als Tachogenerator (10) ausgebildet ist,
- das Regelelement als Parallelschaltung einer PLL-Schaltung (1) und einer FLL-Schaltung (2) ausgebildet ist,
- das sowohl der PLL-Schaltung (1) als auch der FLL-Schaltung (2) ein Ver zögerungselement (5, 6) nachgeschaltet ist und
- zur Zusammenfassung der Ausgangssignale der Verzögerungselemente (5, 6) zwischen den Verzögerungselemente (5, 6) und dem Motor (9) ein Ad dierer (7) geschaltet ist.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen dem Addierer (7) und dem Motor (9) ein Korrekturglied (8) angeordnet ist.

3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß das Korrek turglied (8) als Proportionalglied ausgebildet ist.

4. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß das Korrek turglied (8) als Proportional/Integral-Glied ausgebildet ist.

5. Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die PLL-Schaltung (1) in Reihenschaltung einen programmierbaren Teiler (15), einen Integrator (16) einen Addierer (13) und einen Impulslängenmodulator (12) aufweist.

6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß zwischen den Tachogenerator (10) und den Addierer (13) ein weiterer Integrator (14) ge schaltet ist.

7. Vorrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die FLL-Schaltung (2) in Reihenschaltung einen programmierbaren Zähler (19), einen Addierer (18) und einen Impulslängenmodulator (17) aufweist.