DE3004074C2 - Einrichtung zum Rekonstruieren von Analogsignalen aus Abtastwerten (Abtast-Halteglied 1. Ordnung) - Google Patents
Einrichtung zum Rekonstruieren von Analogsignalen aus Abtastwerten (Abtast-Halteglied 1. Ordnung)Info
- Publication number
- DE3004074C2 DE3004074C2 DE3004074A DE3004074A DE3004074C2 DE 3004074 C2 DE3004074 C2 DE 3004074C2 DE 3004074 A DE3004074 A DE 3004074A DE 3004074 A DE3004074 A DE 3004074A DE 3004074 C2 DE3004074 C2 DE 3004074C2
- Authority
- DE
- Germany
- Prior art keywords
- sample
- hold element
- order
- analog signals
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Landscapes
- Analogue/Digital Conversion (AREA)
Description
a)
b)
c)
die Verbindung des Ausganges (A) eines Abtasters (11) mit dem einen Eingang eines
Differenzgliedes (3),
eine Zeitbasis (5) mit nachgeschaltctem Zähler (6), bistabiler Schaltung (7), dividierendem
D/A-Wandler (8), Integrator (9), ein Abtast-Halteglied (4), an welchem das
Ausgangssignal (ΔΑΙΔΤ ■ t) des Integrators (9)
liegt und das mit dem anderen Eingang des Differenzgliedes (3) verbunden ist, wobei das
Differenzglied (3) mit dem D/A-Wandler (8) verbunden ist
und durch das Anlegen des Abtasttaktes an den Zähler (6), die bistabile Schaltung (7) und das
Abtasthalteglied (4).
Die Erfindung betrifft eine Einrichtung zum Rekonstrukieren von Abtastsignalen aus Abtastwerten wobei
die abgetasteten Werte durch einen Polygonzug verbunden werden (Abtast-Halteglied I.Ordnung).
Aufgabe solcher Abtast-Halteglieder, auch Sample and Hold genannt, ist es, aus Abtastsignalen ein
analoges Signal zu rekonstruieien.
Üblicherweise wird hierzu das Abtastsignal auf ein Abtast-Halteglied gegeben, welches dessen Amplituden-Spektrum
nach der Funktion sin x/x dämpft, s. Tietze/Schenk, Halbleiter-SchaltungsiechniM. Auflage
1978, Springer Verlag, Berlin Seite 576 ff, 579; und
Truxal, Entwurf automatischer Regelsysteme, Oldenbourg-Verlag,
München 1960, Seite 535,536. Ein solches Abtast-Halteglied 0. Ordnung muß zur weiteren
Signalglättung einen nachgeschalteten Tiefpaß aufweisen. Bei variabler Abtastfrequenz muß dabei die
Grenzfrequenz des Tiefpasses durch Umschalten ständig angepaßt werden.
Die damit verbundenen praktischen Schwierigkeiten können weitgehend durch die Verwendung eines
Abtast-Haltegliedes 1. Ordnung behoben werden, dessen Frequenzgang nach der Funktion
also wesentlich stärker als bei einem Abtast-Halteglied 0. Ordnung abfällt.
Ein Abtast-Halteglied 1. Ordnung ist zwar mathematisch definiert, s. Jury, Theory and Application for the
Z-Transform Method, Wiley 1964, Seite 219 F, 222; die schaltungstechnische Realisierung ist jedoch sehr
aufwendig.
Zwar ist es bekannt, s. Nachrichtentechnik Elektronik, 25 (1975), Heft 12, Seite 457 bis 461, 464 und Radio
Fernsehen Elektronik, 27 (1978), Heft 1, Seite 27, 28, 41. 42, mehrere einfache Anordnungen aus getakteten
Integratoren, Abtasthaltegliedern und Summierern zu mehrstufigen Abtastfiltern zu kombinieren, nicht gelun-
gen ist es aber und daher Aufgabe der Erfindung, ein Abtast-Halteglied der genannten Art zu schaffen, das
bei geringstem Schaltungsaufwand den Anforderungen an die Rekonstruktion eines analogen Signals genügt
und das mit variabler Abtastfrequenz arbeiten kann.
Diese Aufgabe wird gemäß dem kennzeichnenden Teii des einzigen Patentanspruchs gelöst.
Von besonderem Vorteil ist, daß sich das 'Kbtast-Halteglied
automatisch an Abtastfrequenz-Variationen anpaßt, und auf die Nachschaltung eines Tiefpasses
verzichtet werden kann. Wesentlich ist auch, daß das Ausgangssignal keinen unstetigen Verlauf hat, somit
auch als Führungsgröße für einen Regelkreis verwendbar ist
Die Erfindung ist anhand der Figur erläutert. Es zeigt
F i g. 1 das Blockschaltbild eines Abtast-Haltegliedes 1. Ordnung,
Fig.2 ein Amplituden/Zeitdiagramm.
Gemäß Fig. 1 vird bei einem Abtast-Halteglied 10
der 1. Ordnung das Abtast-Signal A2 eines Abtasters 11,
dessen Ausgangsseite aus einem Digital/Analog-Wandler f und einem Abtast-Halteglied 2 bestehen
kann, auf den einen Eingang eines Differenzgliedes 3 geschaltet. Am anderen Eingang des Differenzgliedes 3
liegt das vorhergehende Abtastsignal A 1.
Einer Zeitbasis 5, die möglichst genau sein soll und z. B. quarzstabilisiert sein kann, ist ein Zähler 6, eine
bistabile Schaltung 7, ein dividierender D>gital/Analog-Wandler
8 und ein Integrator 9 nachgeschaltet. Das Ausgangssignal des Integrators 9 — gleichbedeutend
mit dem Ausgangssignal des Abtast-Haltegliedes 10 — wird auch einem Abtast-Halleglied 4 zugeführt, das
seinerseits mit dem anderen Eingang des Differenzgliedes 3, wie oben angeführt, verbunden ist Der Abtasttakt
liegt sowohl am Abtaster 11 als auch am Zähler 6, der bistabilen Schaltung 7 und dem Abtastglied 4.
Das Differenzglied 3 bildet die Differenz ΔΑ zwischen dem alten Abtastsignal A 1 und dem nächst
nachfolgenden Abtastsignal A 2. Mittels der Zeitbasis 5. dem Zähler 6 und der bistabilen Schaltung 7 wird die
Zeitdifferenz ΔΤ zwischen zwei Abtastsignalen ermittelt.
Im dividierenden Digital/Analog-Wandler 8, dem das Ausgangssinai ΔΑ des Differenzgliedes aufgeschaltet
wird, entsteht aus der Differenz ΔΑ und der momentanen Zeitdifferenz ΔΤdie Steigung ΔΑ/ΔΤ.
Der nachgeschaltete Integrator 9 bildet hieraus den gewünschten Kurvenzug in der Form des Ausgangssignals
ΔΑ/ΔΤ ■ t.
Etwaige Fehler in den Abtastsignalen regelt das Abtast-Halteglied 10 selbständig aus. Da bei der
Ermittlung von ΔΑ der Istwert des alten Abtastsignals A 1 von dem Sollwert des neuen Abtastsignals A 2
abgezogen wird, geht ein etwaiger Fehler vom Abtastsignal A 1 in die Differenz ΔΑ ein und wird daher
bei der Berechnung der neuen Steigung mit berücksichtigt. Die Zeitdifferenz ΔΤ ist aus dem Abstand der
Abtastsignale die der Integration vorausgingen, ermittelt worden, so daß bei einer Änderung der Abtastfrequenz
der Integrator beim nachfolgenden Abtastzeitpunkt den Amplitudenwert des Abtastsignals A 2 nicht
genau erreicht. Dieser Fehler tritt jedoch nur während der Abtastfrequenzänderung auf. Ab dem zweiten
Abtastsignalpaar mit gleicher Zeitdifferenz J7"ist der
Fehler bereits wieder ausgeregelt.
Fig. 2 zeigt das Amplituden/Zeitdiagramm der Kurvennachbildung mit gleicher Abtastfrequenz. Auf
der Ordinate ist der Amplitudenwert der Abtastsignale. auf der Abzisse sind die zugehörigen Abtastzeitpunkte
aufgetragen. Es wird deutlich, wie gemäß der Erfindung jeweils die Differenz der Amplitudenwerte der aufeinanderfolgenden
Abtastsignale und die dazugehörige Zeitdifferenz zwischen zwei Abtastsignalen, die identisch
mit der Integrationszeit ist, zur Nachbildung des Kurvenganges herangezogen !werden.
Hierzu 1 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Einrichtung zum Rekonstruieren von Analogsignalen aus Abtastwerten, bei der die abgetasteten Werte duch einen Polygonzug verbunden werden (Abtast-Halteglied 1.Ordnung), gekennzeichnet durch
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3004074A DE3004074C2 (de) | 1980-02-05 | 1980-02-05 | Einrichtung zum Rekonstruieren von Analogsignalen aus Abtastwerten (Abtast-Halteglied 1. Ordnung) |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3004074A DE3004074C2 (de) | 1980-02-05 | 1980-02-05 | Einrichtung zum Rekonstruieren von Analogsignalen aus Abtastwerten (Abtast-Halteglied 1. Ordnung) |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3004074A1 DE3004074A1 (de) | 1981-08-13 |
DE3004074C2 true DE3004074C2 (de) | 1983-04-07 |
Family
ID=6093749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3004074A Expired DE3004074C2 (de) | 1980-02-05 | 1980-02-05 | Einrichtung zum Rekonstruieren von Analogsignalen aus Abtastwerten (Abtast-Halteglied 1. Ordnung) |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3004074C2 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3122879C1 (de) * | 1981-06-10 | 1984-09-06 | Vladimir Semenovič Borisov | Linearer Interpolator |
DE3203012A1 (de) * | 1982-01-29 | 1983-08-04 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und schaltungsanordnung zur erzeugung von interpolationswerten zwischen gespeicherten stuetzwerten |
-
1980
- 1980-02-05 DE DE3004074A patent/DE3004074C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE3004074A1 (de) | 1981-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4127078C2 (de) | Phasenentzerrer für einen Digital/Analog-Wandler | |
DE3121972C2 (de) | ||
DE19521609B4 (de) | Dezimationsfilter mit wählbarem Dezimationsverhältnis und Verfahren zur Dezimationsfilterung | |
DE2947087C2 (de) | (b + a)-Bit-A/D-Wandler mit b-Bit- Hilfs-A/D-Wandler | |
DE19521610B4 (de) | Dezimationsfilter unter Verwendung einer Nullfüllschaltung zur Lieferung eines wählbaren Dezimationsverhältnisses sowie Verfahren zur Dezimationsfilterung | |
DE2411062B2 (de) | Dynamisch vorgespannte Differentialverstärkeranordnung | |
DE3004074C2 (de) | Einrichtung zum Rekonstruieren von Analogsignalen aus Abtastwerten (Abtast-Halteglied 1. Ordnung) | |
CH652877A5 (de) | Digital/analog-wandler. | |
DE19510655B4 (de) | Schaltungsanordnung zum Filtern eines Stroms quantisierter elektrischer Signale und Verfahren zum Filtern eines Stoms quantisierter elektrischer Signale | |
WO2000067375A1 (de) | Kammfilteranordnung zur dezimation einer folge von digitalen eingangswerten in eine folge von digitalen ausgangswerten um einen nicht ganzzahligen faktor | |
DE3408101C2 (de) | Störunterdrückungsschaltung | |
EP0146652A1 (de) | Digitaler FM-Demodulator für digitalisierte FM-Signale | |
DE3943072C2 (de) | ||
DE4000131C1 (de) | ||
WO1999016169A1 (de) | Kammfilter | |
DE19532588C1 (de) | Elektrizitätszähler | |
DE2309809A1 (de) | Verfahren zur gewinnung eines oberwellenarmen signals | |
DE1912674B2 (de) | Digitales Filter | |
DE3319300C2 (de) | ||
DE3525655C1 (de) | Verstaerker fuer erdsymmetrische,elektrische Signale,mit Kompressor- und/oder Expanderfunktion | |
DE3401944A1 (de) | 1 bit/1 bit-digitalkorrelator | |
DE4441043C1 (de) | Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal | |
DE3100700C2 (de) | Anordnung zur Rekonstruktion des zeitabhängigen Verlaufes eines bandbegrenzten analogen Signales | |
DE1462659A1 (de) | Optimales Suchfilter | |
AT403229B (de) | Schaltungsanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: NEST ELECTRONICS GMBH, 8201 TUNTENHAUSEN, DE |
|
8330 | Complete disclaimer |