DE3121972C2 - - Google Patents
Info
- Publication number
- DE3121972C2 DE3121972C2 DE3121972A DE3121972A DE3121972C2 DE 3121972 C2 DE3121972 C2 DE 3121972C2 DE 3121972 A DE3121972 A DE 3121972A DE 3121972 A DE3121972 A DE 3121972A DE 3121972 C2 DE3121972 C2 DE 3121972C2
- Authority
- DE
- Germany
- Prior art keywords
- difference
- circuits
- input
- register
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/17—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method
Description
Die Erfindung betrifft eine Vorrichtung nach dem Oberbegriff
des Anspruchs 1 bzw. ein Verfahren nach dem Oberbegriff des
Anspruchs 6. Eine solche Vorrichtung und ein solches Verfahren
sind aus der GB-PS 14 44 216 bekannt. Interpolationsverfahren
sind auch beschrieben in NTZ, Heft 9, September 1968, Seiten
521 bis 527, insbesondere Seite 525.
Bei digitalen Übertragungs- und Vermittlungsanlagen werden in
üblicher Weise PCM-Signale mit der Nyquist-Rate direkt decodiert.
Anschließend werden analoge Filter zur Glättung der sich ergebenden
Pulsamplitudenmodulation benutzt. Es besteht der Wunsch,
die analogen Filter durch Digitalfilter zu ersetzen, um einen
größeren Dynamikbereich sowohl im Codierer als auch im Decodierer
bereitzustellen und damit Raum für zusätzliche Verarbeitungsfunktion
zu schaffen, beispielsweise eine Verstärkungsregelung,
eine Gabelschaltungs-Symmetrierung, eine Echounterdrückung und
Konferenzschaltungen.
Man kann dazu die Abtastrate des digitalen Eingangssignals durch
Digitalschaltungen erhöhen, die zusätzliche Abtastproben erzeugen.
Bei der anschließenden Demodulation mit der hohen
Abtastrate werden Analogfilter am Ausgang unnötig. Es sind zwar
zahlreiche Verfahren zur Erhöhung der Frequenz bekannt, mit der
die Eingangsabtastprobe auftreten, aber es hat sich generell
als besonders zweckmäßig erwiesen, die Abtastrate statt in einem
Schritt in mehreren Stufen zu erhöhen. Ein bekanntes Verfahren
zur Erhöhung der Frequenz benutzt ein einfaches Wiederholen,
bei dem Eingangswörter in ein Register eingegeben werden, aus
dem sie dann jeweils mehrere Male nacheinander ausgelesen werden.
Das Registerausgangssignal wird dann durch ein Tiefpaßfilter
geglättet. Die Wortrate kann auch durch eine einfache,
lineare Interpolation auf wirksame Weise erhöht werden. In bekannter
Weise werden dabei, wie oben angegeben, mehrere neue
Abtastprobenwerte zwischen aufeinander folgende Eingangsabtastproben
eingefügt. Bei zweckmäßiger Ausführung glättet die
Interpolation das Signal, und es werden alle Spiegelbilder
des Grundbandes mit Ausnahme derjenigen gedämpft, die der gewünschten
Ausgangsabtastwertfrequenz benachbart sind.
Die Interpolation wird in bekannter Weise häufig dadurch ausgeführt,
daß die Differenz zwischen aufeinander folgenden Eingangsabtastproben
berechnet, durch die gewünschte Anzahl der
je Eingangsintervall zu erzeugenden Ausgangsabtastproben dividiert
und dann ein Akkumulator inkrementiert wird, der das
vorhergehende Interpolator-Ausgangssignal speichert. Interpolatoren
dieses Typs sind üblicherweise extrem empfindlich
gegen Versetzungen (Fehler, die bei den zur Bildung der interpolierten
Ausgangssignale benutzten Werten eingeführt werden),
die während der Verarbeitung auftreten, da der Fehler unbegrenzt
weitergeführt wird, nachdem er in die Akkumulatorschleife
eingegeben worden ist. Außerdem muß der Akkumulator jedesmal
bei seiner Einschaltung neu gestartet werden, um eventuell
vorhandene Restfehler auszuschalten, wodurch die erforderlichen
Schaltungen zusätzlich kompliziert werden.
Der Erfindung liegt die Aufgabe zugrunde, eine Interpolationsvorrichtung
erster Ordnung und ein Interpolationsverfahren erster
Ordnung anzugeben, die eine Akkumulation von Fehlern während
des Interpolationsvorganges vermeiden und keine speziellen
Initialisierungsmaßnahmen erfordern. Die Lösung der Aufgabe ist
für die Vorrichtung im Anspruch 1 und für das Verfahren im
Anspruch 6 angegeben.
Erfindungsgemäß ist erkannt worden, daß am Ende jedes Interpolationsintervalls
das Ausgangssignal des Interpolators im
Idealfall gleich dem Wert der Eingangsabtastprobe ist. Demgemäß
wird der Interpolationsausgangswert, der in einer Akkumulatorschleife
gespeichert ist, zu einer Subtrahierschaltung
zurückgeführt, die außerdem das Interpolationseingangssignal
aufnimmt. Die Differenz wird geteilt, um die gewünschten
Inkremente zu bilden, die wiederholt zu dem im Akkumulator
für das Intervall gespeicherten Wert addiert werden. Bei dieser
Anordnung wird eine Versetzung im Akkumulator am Ende
jedes Interpolationsintervalls beseitigt, wenn das Eingangs-
und Ausgangssignal zwangsläufig gleichgemacht werden. Eine
solche Auslegung sorgt auch für eine automatische Einstellung
der Anfangsbedingungen (Initialisierung), da nach dem Ende
jedes Betriebszyklus jeder restliche Fehlerwert im Akkumulator
beseitigt worden ist.
Nachfolgend wird die Erfindung anhand der Zeichnungen beschrieben.
Es zeigen:
Fig. 1 graphisch eine entsprechend der Erfindung durchgeführte
lineare Interpolation;
Fig. 2 das Blockschaltbild einer bekannten Interpolatorschaltung;
Fig. 3 eine weitere bekannte Interpolatorschaltung;
Fig. 4 das Blockschaltbild eines Interpolators nach
der vorliegenden Erfindung;
Fig. 5 ein weiteres Ausführungsbeispiel einer Interpolatorschaltung
nach der Erfindung.
Der hier verwendete Begriff "Interpolation" ist mathematisch
durch eine Folge vonEingangsabtastproben X i
(i =0, 1, 2 . . .), die mit der Frequenz f₀ auftreten, und
eine Folge von Ausgangsabtastproben Y Ni+n (n =0, 1, 2 . . . N-1)
definiert, die mit einer N-mal größeren Frequenz als die
Eingangsfrequenz auftreten. Der Wert jeder interpolierten
Ausgangsabtastprobe ist gegeben durch:
wodurch angegeben wird, daß jedes Ausgangssignal eine Funktion
des vorhergehenden (X i ) und nachfolgenden (X i+1) Eingangssignals
ist, wobei das Inkrement zum
vorhergehenden Eingangssignal proportional dem Produkt ist,
das gebildet wird durch:
- (a) die Differenz (X i+1-X i ) zwischen aufeinander folgenden
Eingangssignalen und
(b) einen Annäherungsfaktor der angibt, wie nahe die Ausgangsabtastprobe dem Anfang (oder Ende) des Intervalls ist, das durch die Eingangsimpulse X i und X i+1 definiert wird.
Gleichung (1) läßt sich schreiben als:
wodurch angegeben wird, daß jedes Ausgangssignal eine Funktion
des vorhergehenden und nachfolgenden Eingangssignals
ist, wobei die sich Abhängigkeit linear über das Intervall
n =0, 1, 2 . . . N-1 ändert. Tatsächlich ist die Summe der
Faktoren und gleich 1, so daß jedes Interpolatorausgangssignal
ein "bewerteter Mittelwert" von X i und X i+1 ist.
Eine lineare Interpolation ist graphisch in Fig. 1 dargestellt.
Aufeinander folgende Eingangsabtastproben 101 und 102
definieren ein Interpolationsintervall der Dauer 1/f₀, in
das N-1 neue Abtastproben einzufügen sind. Insgesamt bilden
als N Ausgangsabtastproben jede Ausgangsfolge, und die Abtastproben
haben einen Abstand von 1/Nf₀ Sekunden. Die Werte
der eingefügten Abtastproben (beispielsweise die Proben 103,
104 und 105) liegen auf einer geraden Linie 110, die sich
zwischen den Werten X i und X i+1 der Eingangsabtastproben 101
bzw. 102 erstreckt. Die Differenz zwischen jeder eingefügten
Abtastprobe (beispielsweise 104) und der Anfangsabtastprobe
101 ist ein Bruchteil der Gesamtdifferenz 112 zwischen den
Eingangsabtastproben X i und X i+1 und hängt von dem Ort oder
der Position n/Nf₀ der jeweiligen Abtastprobe (104) mit Bezug
auf das gesamte Interpolationsintervall 1/f₀ ab.
Eine einfach zu übersehende Schaltung zur Realisierung einer
linearen Interpolation ergibt sich dadurch, daß man Gleichung
(1) in rekursiver Form neu schreibt und Y Ni anstelle von X i
einsetzt, da beide Werte gleich sind. Dann erhält man:
Gleichung (3) läßt sich verwirklichen durch einen bekannten
Interpolator der in Fig. 2 dargestellten Art, bei der das
Eingangssignal an ein erstes Register 201 angelegt ist, das
mit der Eingangsabtastprobenfrequenz f₀ getaktet wird. Die
Differenz zwischen dem Eingangssignal X i+1 und dem vorhergehenden
Eingangssignal X i (das aus dem Ausgangsregister abgeleitet
wird) wird in einer Subtrahierschaltung 202 gebildet
und in einem zweiten Register 203 gespeichert, das ebenfalls
mit der Frequenz f₀ getaktet wird. Die Differenz wird durch
N in einer Teilerschaltung 204 geteilt, die ein Inkrement
(X i+1-X i ) an einen Akkumulator liefert, der einen Addierer
205 und ein drittes Register 206 enthält. Dieses Register
wird mit der gewünschten Ausgangsrate Nf₀ durch Zeitsteuerungsimpulse
auf eine Leitung 207 getaktet, so daß das Inkrement
wiederholt zu dem akkumulierten Wert addiert wird. Das Ausgangssignal
des Registers 206 bildet das Ausgangssignal des
Interpolators, das zu einem Eingang des Addierers 205 zurückgeführt
wird, so daß aufeinander folgende Inkremente akkumuliert
werden können.
Der Interpolator gemäß Fig. 2 liefert zwar das gewünschte
Ergebnis, aber jeder Fehler, der in der durch das Register
206 und den Addierer 205 gebildeten Schleife auftritt, bleibt
unbegrenzt erhalten. Dies kann zu einer übermäßigen Fehleransammlung
und einer schwerwiegenden Beeinträchtigung des Betriebsverhältnis
führen.
Zur Vermeidung dieses Problems ist ein zweiter bekannter Lösungsversuch
gemäß Fig. 3 benutzt worden. Hier wird das
Eingangssignal auf der Leitung 301 direkt an den ersten
Eingang eines Multiplizierers 303 und an den ersten Eingang
eines Multiplizierers 304 über ein Register 302 geführt, das
mit der Eingangsfrequenz f₀ getaktet wird. Auf diese Weise
nimmt der Multiplizierer 304 den augenblicklichen Eingangswert
X i zur gleichen Zeit auf, zu der der Multiplizierer 303
den nächsten Eingangswert X i+1 empfängt.
Der Interpolator in Fig. 3, der gemäß Gleichung (2) arbeitet,
multipliziert X i mit und X i+1 mit . Diese Koeffizienten
werden in zwei Zählern 305 und 306 abgeleitet, deren Ausgangssignale
dem zweiten Eingang der Multiplizierer 303 bzw. 304
zugeführt werden. Der Zähler 305 wird zu Beginn jedes Interpolationsintervalls
durch einen Impuls (mit der Frequenz f₀)
auf der Leitung 310 gelöscht und dann bei jedem Auftreten
eines Taktimpulses auf der Leitung 311 um den Betrag 1/N inkrementiert.
Dieser Takt hat die gewünschte Ausgangsfrequenz
Nf₀. Der Zähler 306 wird beim Wert 1 durch einen Impuls (mit
der Frequenz f₀) auf der Leitung 312 gestartet und anschießend
bei jedem Auftreten eines Taktimpulses auf der Leitung
313 um den Betrag 1/N dekrementiert. Dieser Takt hat ebenfalls
die Ausgangsfrequenz Nf₀. Die Ausgangssignale der Multiplizierer
303 und 304 werden in einer Addierschaltung 307 zur
Gewinnung des gewünschten Ausgangssignals auf der Leitung 308
kombiniert.
Der Interpolator gemäß Fig. 3 läßt sich geringfügig vereinfachen,
indem die Zähler 305 und 306 für ein Inkrementieren bzw.
Dekrementieren ihrer Ausgangssignale um ganzzahlige Werte
ausgelegt werden und danach das Ausgangssignal des Addierers
307 durch N dividiert wird. Wenn N eine Potenz von 2 ist,
besteht die Division einfach nur in einer Verschiebung des
Ausgangswortes mit mehreren Bits. Da außerdem die Koeffizienten
sich immer zu Eins ergänzen, kann ein Zähler durch
einen Subtrahierer ersetzt werden, der den Koeffizienten-
Ausgangswert des restlichen Zählers von Eins subtrahiert.
Trotz dieser Vereinfachungen ist der Interpolator gemäß Fig. 3
weiterhin schwierig und aufwendig in Form einer integrierten
Schaltung zu verwirklichen, und zwar hauptsächlich wegen der
großen Zahl von aktiven Bauteilen in Verbindung mit den Multiplizierern
303 und 304.
Ein Interpolator nach der vorliegenden Erfindung ist in Fig. 4
gezeigt. Er vermeidet das Problem einer Ansammlung von Versetzungsfehlern
entsprechend der Schaltung gemäß Fig. 2 und
benötigt die für die Schaltung gemäß Fig. 3 erforderlichen
Multiplizierer nicht. Die Schaltung gemäß Fig. 4 weist ein
erstes und ein zweites Register 402, 404 (eins weniger als
bei der Schaltung nach Fig. 2), ein Paar von Addierer-Subtrahiererschaltungen
401, 404 und eine Teilerschaltung 403 für
eine Division durch N auf, die in Form einer Schiebeschaltung
verwirklicht sein kann, wenn N eine Potenz von 2 ist und die
Abtastprobenwerte als Vielbitwörter verarbeitet werden.
Der Interpolator gemäß Fig. 4 beruht auf der Erkenntnis, daß
Gleichung (3) umgeschrieben werden kann als:
indem in der Klammer X i durch Y Ni ersetzt wird. Diese Gleichung
ist ebenso wie Gleichung (3) rekursiv, so daß der
Addierer 404 und das Register 405 zusammen einen Akkumulator
bilden. Die restliche Schaltung erzeugt ein Inkrement, das zu
dem vorhergehenden Interpolatorausgangssignal addiert wird.
Der neue Wert wird dann im Register 405 bis zu nächsten Inkrementierung gespeichert.
Die im Akkumulator benutzte Rückführung
wird dadurch verwirklicht, daß das Interpolatorausgangssignal
auf der Leitung 420 an einen Eingang der Addierschaltung
404 angelegt ist, deren Ausgangssignal zur Vervollständigung
der Akkumulatorschleife das Eingangssignal des
Registers 405 ist.
Das Register 405 wird durch Impulse auf der Leitung 410 mit
der durch eine nicht gezeigte Taktquelle erzeugten Taktfrequenz
Nf₀ getaktet.
Das zur Akkumulatorschleife addierte Inkrement wird dadurch
gewonnen, daß die Differenz zwischen dem Interpolatoreingangssignal
X i+1 auf der Leitung 400 und dem Interpolatorausgangssignal
auf der Leitung 420 in einer Subtrahierschaltung 401
gebildet wird. Diese Differenz ändert sich mit der Frequenz
Nf₀ jedesmal dann, wenn ein neuer Ausgangswert erzeugt wird.
Das Ausgangssignal des Subtrahierers 401 wird jedoch nur am
Ende jedes Interpolationsintervalls in das Register 402 unter
Takteinfluß eingegeben, so daß das Ausgangssignal Y Ni zur
Darstellung des vorhergehenden Eingangswertes X i benutzt wird.
Bei Auftreten jedes Taktimpulses der Frequenz f₀ auf der
Leitung 411 wird das Register 402 veranlaßt, die neue Differenz
(X i+1-Y Ni ) zu speichern, die gleich (X i+1-X i ) ist.
Der geeignete Bruchteil dieser Differenz wird unter Verwendung
der Teilerschaltung 403 gewonnen, die so ausgelegt sein
kann, daß sie das Vielbit-Ausgangssignal des Registers 402
um log N/log 2 Bits nach rechts schiebt. Das Ausgangssigal der
Teilerschaltung 403 ist das gewünschte Inkrement, das an den
zweiten Eingang der Addierschaltung 404 angelegt wird.
Die bei dem Interpolator gemäß Fig. 4 benutzte Zeitsteuerung
kann, wenn gewünscht, gemäß Fig. 5 geringfügig abgeändert
werden. Die dort gezeigte Schaltung enthält wiederum einen
Akkumulator, der aus einer Addierschaltung 504 und einem Register
505 besteht, die in einer Rückkopplungsschleife liegen.
Bei jedem Auftreten eines Taktimpulses auf der Leitung
510 wird ein Inkrement zum augenblicklichen Akkumulatorinhalt
addiert und das Ergebnis erneut im Register gespeichert. Das
Ausgangssignal des Interpolators und der zurückgeführte und
zur Bildung des Inkrements benutzte Wert werden am Ausgang
einer Addierschaltung 504 statt am Ausgang des Registers gemäß
Fig. 4 entnommen. Diese Anordnung bewirkt, daß das Interpolatorausgangssignal
geringfügig vorrückt, da das Eingangssignal
des Registers 505 seinem Ausgangssignal um das Intervall
1/Nf₀ vorausgeht. Es ergibt sich jedoch kein Einfluß
auf die übrigen Schaltungen, da die durch den Subtrahierer
501 gebildete Differenz nur einmal je Intervall beim Auftreten
eines Taktimpulses f₀ auf der Leitung 511 in das Register
502 gebracht wird. Wie vorher wird das zur Akkumulatorschleife
addierte Inkrement dadurch gebildet, daß das Ausgangssignal
des Subtrahierers 501 in einem Teiler 503 durch N
dividiert wird.
Es ergeben sich mehrere erwünschte Vorteile durch die besondere
Interpolatoranordnung nach der Erfindung. Zuerst wird
jede Versetzung oder jeder Fehler, der im Akkumulator auftritt,
automatisch beseitigt, da eine negative Rückkopplungsverbindung
(450 in Fig. 4, 550 in Fig. 5) zwischen dem Akkumulator
und dem Interpolatoreingang besteht. Der Akkumulator
benötigt keine Betriebseinleitung (Initialisierung), da am
Ende eines einzelnen Intervalls jeder Fehler verschwunden ist.
Diese Selbstkorrektur wird erläutert, indem man annimmt, daß
aus irgendeinem Grund der Interpolationsausgangswert Y Ni von
dem gewünschten Wert X i um einen Fehler ε abweicht. Diese Abweichung
wird im Subtrahierer 401 bzw. 501 abgezogen, durch
N dividiert und während des nächsten Interpolationsintervalls
N-mal mit dem Inhalt der Akkumulatorschleife kombiniert. Demgemäß
ist am Ende des Intervalls e/N N-mal von der vorhergehenden
Abweichung subtrahiert worden, wodurch sich der Fehler
auslöscht. Die Schaltungen gemäß Fig. 4 und 5 verwenden
ein Register weniger als die bekannte Schaltung gemäß Fig. 2,
und es sind keine Multiplizierer erforderlich. Eine Herstellung
in Form einer integrierten Schaltung ist leicht zu verwirklichen.
Für eine Eingangsfrequenz von 32 kHz und eine Ausgangsfrequenz
von 128 kHz (N =4) besitzt das Impulsansprechen eines linearen
Interpolators des in Fig. 4 oder 5 gezeigten Typs
dreieckige Form, wobei die z-Transformation gegeben ist
durch:
Das Frequenzansprechen des Interpolators ist demgemäß:
Da | H I (28 kHz/128 kHz) |=-33,6 dB und
| H I (36 kHz/128 kHz) |=-37,5 dB, ergibt der Interpolator eindeutig eine brauchbare und gewünschte Unterdrückung der Grundband-Spiegelungen bei 32, 64 und 96 kHz.
| H I (36 kHz/128 kHz) |=-37,5 dB, ergibt der Interpolator eindeutig eine brauchbare und gewünschte Unterdrückung der Grundband-Spiegelungen bei 32, 64 und 96 kHz.
Claims (6)
1. Vorrichtung zur Interpolation erster Ordnung, die
zwischen mit einer Frequenz f₀ eintreffenden Eingangsabtastproben
Ausgangsabtastproben eingefügt, deren Werte
entlang einer geraden Linie zwischen den Werten der Eingangsabtastproben
liegen,
mit ersten Schaltungen (402, 403) zur Bildung eines Inkrements,
das einen Bruchteil des Differenz zwischen den Werten aufeinander
folgender Eingangsabtastproben darstellt, und
zweiten Schaltungen (404, 405) zur wiederholten Addition
des Inkrements zu jeder Ausgangsabtastprobe zwecks Bildung
der nächsten Ausgangsabtastprobe,
dadurch gekennzeichnet, daß
die ersten Schaltungen Subtrahierschaltungen (401) enthalten,
die so angeordnet sind, daß sie die Differenz durch Subtrahieren
des Wertes der zuletzt berechneten Ausgangsabtastprobe
vom Wert derjenigen Eingangsabtastprobe bilden, welche den Anfang
des nächsten Interpolationsintervalls markiert.
2. Vorrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß die ersten Schaltungen weiterhin
ein Register zur Aufnahme der Differenz am Anfang jedes
Interpolationsintervalls aufweisen, das durch aufeinander
folgende Taktimpulse der Frequenz f₀ definiert wird.
3. Vorrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß die Differenz ein Vielbitwort
ist und daß die ersten Schaltungen eine Schiebeschaltung
enthalten.
4. Vorrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß die zweiten Schaltungen ein Register
(405) und einen Addierer (404) zum Addieren des
Registerinhalts zu einem der Inkremente beinhalten und daß
Schaltungen (410) unter Ansprechen auf Taktimpulse mit der
Frequenz Nf₀ (N ganze Zahl) das Summenausgangssignal vom
Addierer unter Takteinfluß in das Register eingeben.
5. Vorrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß die ersten Schaltungen eine
Teilerschaltung (403) zum Dividieren der Differenz durch
die ganze Zahl N enthalten.
6. Verfahren zur Erzeugung einer Folge von N linearinterpolierten
Abtastproben während jedes Intervalls einer Folge von Interpolationsintervallen,
die durch aufeinander folgende Eingangsabtastproben
definiert werden,
gekennzeichnet durch die Verfahrensschritte:
- Bilden der Differenz zwischen jeder Eingangsabtastproben und
einer interpolierten Ausgangsabtastprobe, die die vorhergehende
Eingangsabtastprobe darstellt;
Dividieren der Differenz durch N unter Bildung eines Inkrements in an sich bekannter Weise;
Wiederholtes Addieren des Inkrements zur interpolierten Ausgangsabtastprobe zwecks Erzeugung des nächsten Ausgangssignals in an sich bekannter Weise.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/158,246 US4313173A (en) | 1980-06-10 | 1980-06-10 | Linear interpolator |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3121972A1 DE3121972A1 (de) | 1982-02-25 |
DE3121972C2 true DE3121972C2 (de) | 1987-05-27 |
Family
ID=22567262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813121972 Granted DE3121972A1 (de) | 1980-06-10 | 1981-06-03 | Interpolator |
Country Status (10)
Country | Link |
---|---|
US (1) | US4313173A (de) |
JP (1) | JPS5726941A (de) |
BE (1) | BE889124A (de) |
CA (1) | CA1152220A (de) |
DE (1) | DE3121972A1 (de) |
FR (1) | FR2484172A1 (de) |
GB (1) | GB2078406B (de) |
IT (1) | IT1139354B (de) |
NL (1) | NL189061B (de) |
SE (1) | SE442685B (de) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4412339A (en) * | 1981-09-24 | 1983-10-25 | Advanced Micro Devices, Inc. | Zero-crossing interpolator to reduce isochronous distortion in a digital FSK modem |
JPS58177383A (ja) * | 1982-04-12 | 1983-10-18 | Hitachi Ltd | エンドレスカウント方法およびその装置 |
DE3335924A1 (de) * | 1983-10-03 | 1985-04-18 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und einrichtung zur steuerung eines schrittmotors |
DE3484314D1 (de) * | 1984-11-16 | 1991-04-25 | Itt Ind Gmbh Deutsche | Interpolator fuer digitalsignale. |
US4694414A (en) * | 1984-12-19 | 1987-09-15 | Rca Corporation | Digital delay interpolation filter with amplitude and phase compensation |
US4757465A (en) * | 1985-03-11 | 1988-07-12 | Harris Corporation | Digital interpolator for selectively providing linear interpolation between successive digital data words |
IT1187446B (it) * | 1985-06-18 | 1987-12-23 | Consiglio Nazionale Ricerche | Dispositivo per separare il segnale dal rumore e dal contributo di fondo,particolarmente per strumenti elettrochimici computerizzati |
GB8519579D0 (en) * | 1985-08-03 | 1985-09-11 | Apsley Metals Ltd | Pneumatic tyres |
FR2594612B1 (fr) * | 1986-02-14 | 1991-05-31 | Labo Electronique Physique | Circuit de decodage d'echantillons numeriques en micd |
US5167018A (en) * | 1986-09-24 | 1992-11-24 | Daikin Industries, Ltd. | Polygon-filling apparatus |
JP2592810B2 (ja) * | 1986-09-30 | 1997-03-19 | 株式会社東芝 | サンプルレート変換回路 |
JPS6453274A (en) * | 1987-08-25 | 1989-03-01 | Hitachi Ltd | Interpolation device having line segment processing part running parallel with coordinate axis |
JPH0680966B2 (ja) | 1987-11-02 | 1994-10-12 | 国際電気株式会社 | 指向性アンテナの切替回路 |
US5020014A (en) * | 1989-02-07 | 1991-05-28 | Honeywell Inc. | Generic interpolation pipeline processor |
US5170475A (en) * | 1989-03-06 | 1992-12-08 | Motorola, Inc. | Data processor having instructions for interpolating between memory-resident data values respectively |
US5018090A (en) * | 1990-03-13 | 1991-05-21 | Rca Licensing Corporation | Digital interpolation circuitry |
GB2250110B (en) * | 1990-11-22 | 1994-06-22 | Sony Corp | Digital signal processing |
JPH04207516A (ja) * | 1990-11-30 | 1992-07-29 | Norio Akamatsu | 補間方法 |
EP0550942B1 (de) * | 1992-01-08 | 1996-09-11 | International Business Machines Corporation | Signalprozessor zur Abtastrateumsetzung |
US5420887A (en) * | 1992-03-26 | 1995-05-30 | Pacific Communication Sciences | Programmable digital modulator and methods of modulating digital data |
DE4326427A1 (de) * | 1993-08-06 | 1995-02-09 | Thomson Brandt Gmbh | Digitaler Abtastratenumsetzer |
JPH07122973A (ja) * | 1993-10-20 | 1995-05-12 | Yamaha Corp | デジタル信号処理回路 |
US6081561A (en) * | 1994-02-25 | 2000-06-27 | Texas Instruments Incorporated | Method and apparatus for receiving and reconstituting a data signal employing oversampling and selection of a sampled data signal remote from transitions in the data signal |
US5694345A (en) * | 1995-06-29 | 1997-12-02 | Thomson Consumer Electronics | Hardware efficient interpolation filter |
US5818888A (en) * | 1997-02-26 | 1998-10-06 | Ericsson, Inc. | Sample rate converter |
DE19741427C2 (de) * | 1997-09-19 | 1999-07-22 | Siemens Ag | Linearer Interpolator zur Interpolation eines abgetasteten Signals und lineares Interpolationsverfahren |
US6735607B2 (en) | 2001-06-02 | 2004-05-11 | Lockheed Martin Corporation | Transparent data access and interpolation apparatus and method therefor |
US6978288B1 (en) * | 2002-08-08 | 2005-12-20 | Young Chang Akki Co., Ltd | Coefficient update unit |
US20120102353A1 (en) * | 2010-10-21 | 2012-04-26 | National University Corporation Tohoku University | Data processing apparatus, data processing system, measurement system, data processing method, measurement method, electronic device and recording medium |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL291454A (de) * | 1959-12-24 | |||
GB1363073A (en) * | 1970-07-17 | 1974-08-14 | Solartron Electronic Group | Generation of trigonometrical and other functions by interpolation between point values |
JPS5411661B2 (de) * | 1971-09-07 | 1979-05-16 | ||
US3748447A (en) * | 1971-11-18 | 1973-07-24 | Sperry Rand Corp | Apparatus for performing a linear interpolation algorithm |
GB1444216A (en) * | 1975-02-20 | 1976-07-28 | Standard Telephones Cables Ltd | D/a converter for pcm |
US4006314A (en) * | 1976-01-29 | 1977-02-01 | Bell Telephone Laboratories, Incorporated | Digital interface for resynchronizing digital signals |
-
1980
- 1980-06-10 US US06/158,246 patent/US4313173A/en not_active Expired - Lifetime
-
1981
- 1981-05-22 CA CA000378154A patent/CA1152220A/en not_active Expired
- 1981-06-03 DE DE19813121972 patent/DE3121972A1/de active Granted
- 1981-06-04 SE SE8103527A patent/SE442685B/sv not_active IP Right Cessation
- 1981-06-05 IT IT22171/81A patent/IT1139354B/it active
- 1981-06-05 BE BE0/205022A patent/BE889124A/fr not_active IP Right Cessation
- 1981-06-05 GB GB8117364A patent/GB2078406B/en not_active Expired
- 1981-06-05 FR FR8111159A patent/FR2484172A1/fr active Granted
- 1981-06-09 NL NLAANVRAGE8102781,A patent/NL189061B/xx not_active IP Right Cessation
- 1981-06-10 JP JP8831681A patent/JPS5726941A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
IT8122171A0 (it) | 1981-06-05 |
SE442685B (sv) | 1986-01-20 |
US4313173A (en) | 1982-01-26 |
JPS5726941A (en) | 1982-02-13 |
BE889124A (fr) | 1981-10-01 |
JPS6354264B2 (de) | 1988-10-27 |
DE3121972A1 (de) | 1982-02-25 |
NL8102781A (nl) | 1982-01-04 |
IT1139354B (it) | 1986-09-24 |
NL189061B (nl) | 1992-07-16 |
GB2078406B (en) | 1984-03-07 |
SE8103527L (sv) | 1981-12-11 |
GB2078406A (en) | 1982-01-06 |
CA1152220A (en) | 1983-08-16 |
FR2484172B1 (de) | 1984-10-26 |
FR2484172A1 (fr) | 1981-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3121972C2 (de) | ||
AT397895B (de) | Digitales verzögerungsfilter | |
DE3044208C2 (de) | Interpolator zur Erhöhung der Wortgeschwindigkeit eines digitalen Signals | |
DE2642139A1 (de) | Interpolier-dezimierschaltung zur erhoehung oder erniedrigung einer digitalen abtastfrequenz | |
DE2216123C3 (de) | Verfahren und Anordnung zur Analog-Digital-Umsetzung unter mehrfacher Integration | |
DE2908588C2 (de) | ||
DE2432594C3 (de) | Rekursives Digitalfilter | |
DE2947087C2 (de) | (b + a)-Bit-A/D-Wandler mit b-Bit- Hilfs-A/D-Wandler | |
DE2950433A1 (de) | Elektronische schaltung mit geschalteten kapazitaeten | |
DE2831059C2 (de) | Integrierender Kodeumsetzer | |
DE2616660B2 (de) | Arithmetische Einheit | |
EP0149785B1 (de) | Verfahren und Schaltungsanordnung zur Digitalsignalverarbeitung nach Art eines vorzugsweise adaptiven Transversalfilters | |
EP0215810B1 (de) | Schaltungsanordnung zur mittelwertbildung | |
DE2523625A1 (de) | Digitalfilter | |
EP0889587B1 (de) | Einrichtung zur Reduktion der Datenrate | |
DE19510655B4 (de) | Schaltungsanordnung zum Filtern eines Stroms quantisierter elektrischer Signale und Verfahren zum Filtern eines Stoms quantisierter elektrischer Signale | |
EP0146652B1 (de) | Digitaler FM-Demodulator für digitalisierte FM-Signale | |
EP0119529A2 (de) | Verfahren zum interpolativen A/D-Umsetzen | |
CH655213A5 (de) | Sprachverarbeitungsgeraet fuer teilnehmerleitungen. | |
EP0288783A2 (de) | Anordnung zur DPCM-Codierung von Fernsehsignalen | |
EP0326672A1 (de) | Verfahren und Übertragungsanordung für digitale Signale | |
DE2933931A1 (de) | System zum digitalisieren eines analogen signales | |
DE69722719T2 (de) | Interpolationsfilter | |
DE1912674B2 (de) | Digitales Filter | |
DE2638523A1 (de) | Verfahren und einrichtung zum beseitigen der welligen komponente in der steuerschleife eines motors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8127 | New person/name/address of the applicant |
Owner name: AT & T TECHNOLOGIES, INC., NEW YORK, N.Y., US |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Free format text: BLUMBACH, KRAMER & PARTNER, 65193 WIESBADEN |
|
8339 | Ceased/non-payment of the annual fee |