DE2216123C3

DE2216123C3 - Verfahren und Anordnung zur Analog-Digital-Umsetzung unter mehrfacher Integration

Info

Publication number: DE2216123C3
Application number: DE2216123A
Authority: DE
Inventors: James Ellis Boca Raton Fla. Milton
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1971-04-06
Filing date: 1972-04-01
Publication date: 1982-03-18
Also published as: DK133450B; BE781491A; SE377250B; DE2216123A1; FR2132042A1; JPS50141254A; FR2132042B1; CH541906A; US3733600A; DE2216123B2; GB1357656A; IT947881B; CA994914A; JPS5141543B1; NL7204428A; DK133450C

Description

Elektrische Analogsignale können oft nur verarbeitet werden, 7.. R. in Computern, nachdem sie in die digitale Zahlendarstellung umgesetzt worden sind. Zahlreiche Schaltungen sind bekannt zur Analog-Digital-Umsetzung, auch zur Digital-Analog-Umsetzung. Die vorliegende Erfindung bezieht sich auf einen Analog-Digital-Umsetzer der umschaltenden Art Darunter soll ein Umsetzer verstanden werden, bei dem Schaltoperationen zwischen einem oder mehreren analogen Eingangssignalen und ein oder mehreren Bezugsspannungen oder -strömen während der Umwandlung vo-genom-

K) men werden. Solche Umsetzer arbeiten üblicherweise mit Hilfe eines Vergleichs des Analogsignales das eine unbekannte veränderliche Größe darstellt mit einem oder mehreren bekannten Vergleichssignalen. Die bekannten Schaltungen können eingeteilt werden in

r. solche mit schrittweiser Näherung und solche, die mit einem Integrator arbeiten. Ein Umsetzer mit Integrator wurde beispielsweise beschrieben im IBM Technical Disclosure Bulletin, Band 5, Nr.8, Januar 1963, Seiten 5! bis 52. Die Umsetzungsgeschwindigkeit solcher Schaltungen konnte wesentlich erhöht werden durch die Anwendung verschiedener Bezugssignalpegel auf den Integrator nach der Abtastperiode. Eine derartige Schaltung wurde in der Offenlegungsschrift 17 62 465 beschrieben.

Analog-Digital-Umsetzer werden häufig derart mit Multiplexschaltungen verbunden, daß mehrere Analogsignale wahlweise ,?.ur Umsetzung abgetastet werden können. Auch benötigen die Umsetzer beider genannten Arten verschiedene Schalteinrichtungen am Ein-

Ji) gang. Die bekannten Umsetzer arbeiten zufriedenstellend bei relativ langsamer Abtastung.

Moderne Datenverarbeitungsanlagen wie beispielsweise Computer können digitale Daten mit sehr hohen Geschwindigkeiten verarbeiten. Bei der Datengewin-

J5 nung wie beispielsweise Abtastung ist es daher wesentlich, daß eine möglichst große Anzahl analoger Eingangssignale in einer bestimmten Zeit abgetastet werden. Das bedeutet, daß die Zeitdauer für die Konversion eines Analogsignales und auch die Zeit, die der Multiplexer zur Umschaltung benötigt, möglichst kurz gehalten werden muß.

Bei Verkürzung der Schaltzeiten leidet aber die Genauigkeit der bekannten Schaltungen infolge von Umschaltstößen, von Widerstandsänderungen während der Schaltvorgänge, Störungen und anderen Problemen, die mit den großen für solche Operationen benötigten Bandbreiten verknüpft sind. Eine Möglichkeit, die Auswirkungen von Sollwertabweichungen einzelner Schaltelemente zu beheben, wurde im IBM Technical

>o Disclosure Bulletin, Band 11, Nr. 4, September 1968, Seiten 386—387 aufgezeigt.

Der Erfindung liegt die Aufgabe zugrunde ein Verfahren zur Analog-Digital-Umsetzung unter mehrfacher Integration anzugeben, bei dem die Empfindlich-

ϊ5 keit des Umsetzers gegenüber Ausgleichsvorgängen, die beim Umschalten auf die verschiedenen unbekannten und bekannten Eingangsspannungen entstehen und die Genauigkeit des Ergebnisses beeinträchtigen, zu verringern.

wi Die genannte Aufgabe wird gemäß der Erfindung dadurch gelöst, däQ die Umsetzung bis zum Abklingen der Ausgleichsvorgänge kurzzeitig unterbrochen wird.

Eine Anordnung zur Durchführung des erfindungsgemäßen Verfahrens ist dadurch gekennzeichnet, daß dem

(·> Integrator ein Pufferverstärker mit einem Verstärkungsfaktor ν «j I vorgeschaltet ist. dessen Eingang die unbekannten und bekannten Spannungen über je einen Halbleiter-Schalter zugeführt werden. Der Ausgang des

Pufferversiärkers ist über einen weiteren Halbleiter-Schalter an den Eingang des Integrators angeschlossen, an den, ebenfalls über einen Halbleiter-Schalter, auch eine konstante Spannungsquelle anschließbar ist, deren Spannung der dem zweiten Eingang des Integrators zugeführten Vorspannung in etwa entspricht.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird anschließend näher beschrieben. Es zeigt

F i g. 1 ein Biockdiagramm eines Umsetzers,

F i g. 2 ein Zeitbasisdiagramm der Ausgangsspannung des Umsetzers,

F i g. 3 die Blockschaltung eines mit drei Rampenspannungen integrierenden Analog-Digital-Umsetzers,

F i g. 4 die Ausgangspegel der verschiedenen Komponenten der in F i g. 3 gezeigten Schaltung,

Fig.5 eine Detaiischaltung zum Ausführungsbeispiel der F i g. 3.

F i g. 6 Betriebsspannungen für die Schaltungskomponenten der F i g. 3 und 5,

Fig.7 Blockdiagramm der in den Ausführungsbeispielen der Fig.3 und 5 verwendeten Steuer- und Zählersci laltungen,

F i g. 8 die Beziehung der Integrator-Ausgangssignale in den F i g. 3 und 5 zu den nach F i g. 7 decodierten Signalen des Analog-Digital-Konverters und

F i g. 9 die Reihenfolge der Vorgänge in F i g. 7 und 8.

Das allgemeine Blockdiagramm der F i g. 1 enthält Komponenten, die zu einem integrierenden Analog-Digital-Konverter gehören, der mit mehreren Rampen arbeitet. Das Ausführungsbeispiel wird im einzelnen in Zusammenhang mit den F i g. 3 und 5 beschrieben. Zu Grunde liegt eine mit drei Rampen arbeitende Integrieroperation, wie sie in der Offenlegungsschrift 17 62 465 beschrieben ist Der analoge Eingang bei 10 ist in ein digitales Datenwort zur Verwendung durch ein Datenverarbeitungssystem umzuwandeln. Die Steuerschaltung 11 leitet einen Umwandlungszyklus dadurch ein, daß ein entsprechender Schalter in der Schaltermatrix 12 geschlossen wird, so daß das Signal VX in die Integratorschaltung 13 eingeführt wird. Die Integration von VX beginnt nach der Darstellung in F i g. 2 zur Zeit 11. Die Polarität von VX wird am Anfang geprüft und die Steuerschaltung 11 spricht so an. daß die Polarität für den Integrator 13 immer richtig ist.

Gleichzeitig mit der Einleitung der Integration von VX zur Zeit 11 betätigt die Schaltung 11 das Tor 14, so daß Zeitimpulse vom Taktgeber 15 in die Zähler 16 kommen. Die Zähler 16 erzeugen nach einer vorgewählten Abtastzeit einen Impuls, welcher über die Steuerschaltung 11 zum Zeitpunkt (2 abschaltet. Die Prüfzeitperiode M bis r? kann bekanntlich fest oder veränderlich sein. Die Steuerschaltung 11 schaltet am Ende der Abtast- oder Prüfperiode ein Bezugssignal 17 über die Matrix 12 so, daß der Integrator 13 für eine kurze Zeit, ί 2 bis r3, festgehalten wird. Während dieser Zeit kommen die Schalter in der Matrix 12 zur Ruhe. Auf diese Weise wird ausgeschlossen, daß Schaltstörungen die Ausgangssignale des Integrators 13 verzerren. Die Steuerschaltung 11 erzeugt auch noch andere derartige Plateaus, wie z. B. 10 bis 11, f 4 bis f 5 und das Plateau nach /6, die alle eine ähnliche Operationsunterbrechung oder Isolierung bewirken, während Schaltverbindungen hergestellt werden.

Die Steuerschaltung 11 erzeugt ein Signal, wenn diese festgelegten Perioden abgelaufen sind. Bei 13 z. B.. betätigt die Schaltung 1.1 die Matrix 12 so, daß die Bezugsspannung 17 aut den Integrator 13 gekoppelt

wird. Der Ausgang des Integrators 13 fällt nach f 3 ab, bis bei /4 der Schwellwert des Vergleichers 18 Überschriften und eine Anzeige ausgelöst wird. Wieder wird durch die Steuerschaltung 11 während der Übergangsperiode ί 4 bis r5 der Integrator festgehalten, während die Schaltstörungen in der Matrix 12 abklingen. Zur Zeit f5 wird eine zweite Bezugsspannung mit geringerer Amplitude als die erste auf den Integrator 13 gekoppelt.

Wenn die kleinere Bezugsspannung nach der Zeit f 5 anliegt, läuft das Ausgangssignal des Integrators rampenförmig mit niedrigerer Geschwindigkeit nach unten. Der Vergleicher 18 zeigt schließlich bei f6 an, daß der Anfangs- oder Startpegel erreicht wurde, so daß der Umsetzzyklus beendet ist.

F i g. 3 zeigt ein Diagramm eines integrierenden Analog-Digital-Konverters mit drei Rampen, ähnlich dem in der eingangs genannten Offenlegungsschrift beschriebenen. Für einen n-Bit-Konverter mit einer Frequenz Sc des Taktgebers 25 wird ein Eingangssignal VX bei 20 durch den Integrator iJ über eine feste Periode

2 2

gemessen im Zähler ι 1, integriert Anschließend folgt die Integration der Bezugsspannung VR 2, bis der Vergleicher 21 den Zähler Tl auf der Zahl Λ/2 zur Zeit N2lfc stoppt Eine zweite Bezugsspannung VR 1 wird dann integriert, bis der Vergleicher 22 den Zähler Tl bei /V3, d. h. zur Zeit N3/fc, nach der Zahl N2 stoppt. Der Integrator erhält ferner eine Vorspannung VR 3. Der umgewandelte Ausgangs-Digitalcode /V 4 wird für den vereinfachten Fall erster Klasse zu:

(-Kv- VRi)I(VRl - VRi).

Die Gleichung zeigt, daß der Ausgabecode /V4 direkt proportional der Spannung Vx, die negativ gewählt wird, abzüglich der konstanten Spannung VR 3 ist Die Vorspannung kann digital vom Ausgangscode subtrahiert werden, indem man die Zahl N 2 vorsetzt

Der Pufferverstärker 26, mit der Spannungsverstärkung eins liefert über einen Schalter mit den Kontakten 27/4 und 27B die drei Haupteingangssignale Vx, VR 2 und VR 1 zum Integrator 23. Der Integratoreingang Vi 1 kann keine unregelmäßigen und ungenauen Signale mehr empfangen, wenn die Eingangssignale durch die Kor/akte 28, 29, 3OA und 3OB umgeschaltet werden, denn der Schalter 27 arbeitet für eine festgelegte Periode t ·» 2V/1-, die durch den Zähler 7'3 in der Steuerschaltung 31 zwischen je zwei Integrationsperioden eingesetzt wird.
Die in F i g. 4 gezeigte Impulskurve für die Integrator-

bo ausgangsspannung VO1 zeigt die kurzen Teile 32 bis 35 mit konstanter Amplitude vor jeder Rampe, Diese Zeitverzögerungsplateaus 32 bis 35 entstehen dadurch, daß der Integratoreingang K/3 kurzzeitig über den Schalter 27 auf die Spannung VR 4 geschaltet wird, die

_b5 der IntegratorvorsDannung VT? 3 ähnlich ist Diese Hauptverbesserung der Umschaltung des Integratoreinganges wird später noch genauer beschrieben.
Der Analogsignalabschnitt der in Fig. 3 gezeigten

Konverterschaltung ist schematisch in I i g. > gc/eigt. Um Schaltstörungen beim Umschalten der Bc/ugsspan nungen VR 1, V/?2und VR 3 durch die MOSFF.T-Schalter 28, 29 oder 30 zu vermeiden, werden durch die MOSFET-Schalter 36 bzw. 37 die Hilfsspannungen VA 1 und VA 2 gemäß F i g. 5 auf VH geschaltet. Die Hilfsspannungen werden un die Kondensatoren 38 und

39 gelegt, um die Schaltstörungen von den MOSF-TTS 28 und 29 zu absorbieren und von den Widerständen 43, 44, 45 und 46 fernzuhalten. Die Schalter 36 und 37 leiten nur während des Umschaltens des Einganges ViI. Danach werden die Kondensatoren 38 und 39 über die Widerstände 47, 48 und 49 entladen. Die Bc/ugsspan· nungen VR 1. VR 2 und VR 3 können sich mit einer sehr kurzen Zeitkonstante erholen, nachdem die Schalter 36 und 37 wieder ausgeschaltet sind. Eine Hauptursache der Störungen der Bezugsspannungen ist die Nebenschluß-Slreukapazität des Knotenpunktes IVl.

Der Widerstand 43 wird verändert, um die Be/ugsspannungen zu eichen. Der Widerstand 47 wird verändert, um annähernd gleiche Hilfsspannungen \'R 1 und VR 2 zu erzeugen. Die Werte der Kondensatoren 38 und 39 sind so gewählt, daß die Zeitkonstanten kleiner sind als ein Umwandlungszyklus, jedoch wesentlich größer als die Dauer der .Schaltstörungen.

Wird der Eingang Vi 1 zunächst auf die unbekannte Eingangsspannung Vv. dann die große Bezugsspannung VR 2 und schließlich die kleine Bezugsspannung VR I geschaltet, so ist es in der Praxis schwierig, ideale Übergänge zwischen den Spannungen zu schaffen, die sowohl von Störungen frei sind als auch zum richtigen Zeitpunkt erfolgen. Da die MOSFET-Schalter 28, 29 und 30 durch den Integrator-F.ingangswiderstand 51 belastet sind, bilden die Durchlaß-Widerstandswerte dieser drei Schalter drei verschiedene unbekannte Spannungsteiler, wobei der Integrator-Eingangswiderstand 51 zu Fehlern im Integrator-F.ingangsstrom führt, wenn die unbekannte Eingangsspannung Vv integriert wird. Das Integral dieser Zeit- und Amplitudenfehler ist in der Praxis von Bedeutung und führt zu Umwandlungsfehlern, die beim Betrieb eines langsameren Analog-Digital-Konverters mit mehreren Rampen nicht auttreten.

Der Pufferverstärker 26 wird durch die Spannung Vi 1 gespiesen und speist seinerseits den Integrator-Widerstand 51. Fehler in der Eingabe-Zeiteinteilung sowie durch den langsamen Abfall begrenzte Übergänge am Verstärkerausgang erzeugen noch Fehler im integral. Die veränderlichen Durchlaßwiderstände der Schalter 28, 29 und 30 dahingegen haben keinen Einfluß mehr. Ein zweites Paar MOSFET-Schalter 27,4 und 27 ß hinter dem Pufierverstärker 26 korrigiert die zeitliche Lage dieser Signaie. die dem Integrator zugeführt werden. Die Zeiteinteilung wird durch die Torschaltung

40 gesteuert die kurze und genaue Anstiegs- und Abfallzeiten einhält.

Wenn der Pufferverstärker 26 stabil und linear arbeitet, stabile Ausschaltspannungen und -ströme sowie eine angemessene Abfallgeschwindigkeit und Bandbreite hat. kann jetzt nur noch de^r Schalter 27A Fehler zum Eingangs-Integratorstrom hinzufügen, wenn Änderungen im Durchlaßwiderstand Signaländerungen am Punkt Vi4 hervorrufen. Die Umwandlungsgenauigkeit des mit mehreren Rampen integrierenden Konverters hängt jedoch bekanntlich nicht vom Wert des !ntsgratorwiderstandes S\ ab. wenn dieser konstant ist. und daher führt der Durchlaßwidersland des Schalters 27a jetzt nicht zu einem Fehler, wenn er ebenfalls für alle in den Integrator eingeleiteten Ströme und während jedes Umwandlungszyklus konstant ist. Eine Möglichkeit zur Erzielung eines konstanten Durchlaßwiderstandes wird später beschrieben.

Wenn die Eingangsspannung Vi 1 geschaltet wird und der Verstärker 26 seine Ausgangsspannung bei V12 abklingen läßt, wird die Integrator-Eingangsspannung VV3 durch den MOSFET 27/? auf eine stabile Bezugsspannung VR 4 geschaltet, die durch die

■'■ Widerstände 60 und 61 von ßezugsspaniuing VR4 abgeleitet wurde. Der Kondensator 65 dient zur Glatuing. Die /Vitkonstanie von 61 und 65 wird klein gewählt im Vergleich zu der Zeit in weicher der Schalter 28/i leitet, jedoch groß im Vergleich zur Anstiegszeil derTreiberspaniHjng für den Schalter 27 H.

Im Integratorverstarker 62 dient das Potentiometer 63 zur Kompensation der Spannimgs- und .Stromverschiebungen des Pufferverstärkers 26 und des Integratorverstärkers 62. Das Potentiometer 61 regelt die während der Schaltintervalle mit konstanter Dauer an den Integrator angelegte Spannung. Dadurch werden Verschiebeeffekte, die aus der Schaltzeiteintcilung herrühren, ausgeglichen.

Der Integratoreingang wird durch die Bezugsspannung V/5 vorgespannt, die von der Spannung VR3 herrührt. Der Widerstand 52 und der Kondensator 53 sind gleich dem Widerstand 51 bzw. dem Kondensator 54. Der Umkehrverstärker 55. der Vergleicher 56 und die Schalter 27,4 und 27B haben mit der Polaritätser-

,■■ mittlung und -verarbeitung zu tun.

Als nächstes wird die Arbeitsweise der Torschaltung 40 betrachtet. Wie bereits gesagt, ist die einzige verbleibende Fehlerquelle, die die Eingabesignale zum Integrator 23 beeinträchtigen könnte, der MOSFET-Schalter 27A. Er muß schnell und zu genau gesteuerten Zeitpunkten geschaltet werden und einen konstanten Durchlaßwiderstand aufweisen. Die Torschaltung 40 erfüllt diese beiden Forderungen durch ein zeitlich genau gesteuertes Eingangssignal.

^: Die Schalter 36 und 37 sind von demselben Signal getrieben wie der Schalter 27B. Die Treiberschaltung liefert eine Spannung VG 5.4 für den Schalter 27A in Reihe mit der Vorspannung VB. die konstant und unabhängig von der Spannung Vi 2 ist. welche dem

^: "· MOSFET zugeführt wird. Zu diesem Zweck wird eine Stromversorgungsspannung V/6 von der Ausgangsspannung Vi 2 des Pufferverstärkers 26 abgeleitet und dann zur Stromversorgung für zwei Breitbandverstärker 69 und 70 benutzt, deren Ausgangsspannungen in

■" jeder Richtung die Stromversorgungsspannungen nicht überschreiten können.

Die Ausgangsspannungen VC 5A und VGSB der Breitbandverstärker 69 und 70 bewegen sich, gesteuert durch ein Signal am Eingang 75. zwischen den Werten

5ϊ VC und V/6= V/2— VB, wie in der Impulskurve der F i g. 6 gezeigt. Dadurch wird eine Veränderung des Durchlaßwiderstandes zwischen Senke und Quelle in Abhängigkeit von der Eingangsspannung Vi 2 verhindert

-o Der Zeitpunkt der Umschaltung von 27,4 und 27ß wird durch den Taktgeber 25 gesteuert Das Steuersignal 75 von der Steuerschaltung 31 der F i g. 3 wird bis zum nächsten Taktübergang durch einen Trigger 66 verzögert so daß das Ausgangssignai 77 zeitlich

es möglichst genau liegt Ein Breitband-Vorverstärker 88 erzeugt Ausgangssignale beider Polaritäten mit gleicher Verzögerung zwischen Eingangs- und Ausgangsübergängen. Die beiden Polaritäten der Steuersignale

werden jede für sich durch identische Verstärker 69 und 70 auf die Leitungen V 65/4 und VG'Sögegeben.

Für einen Analog-Digital-Umsetzer hoher Genauigkeit ist ein Inte^ratorverstärker mit einer relativ hohen Leistung erforderlich. Ein besonders gutes Speichervermögen ist erwünscht, und natürlich ist eine geringe Empfindlichkeit auf Änderungen der Eingangssignalc erforderlich. Obwohl oben angenommen wurde, daß ein Ansprechen mit begrenzter Bandbreite im Integrator unzureichend ist, wurde festgestellt, daß eine relativ schmale Bandbreite tatsächlich benutzt werden kann, wenn die Schaltung extrem linear ist. Hinter einem Breitbandintegrator 23 wird in einem Filter mit einem Widerstand 85 und einem Kondensator 86 die Bandbreite begrenzt. Dadurch werden Störungen ausgefiltert.die sonst Nichtlinearitäten verursachen.

Ein weiteres Problem bei Analog-Digital-Konvertern mit drei Rampen bietet der Anfang des Umsetzungszyklus. Der Zyklus muß mit identischen Bedingungen angetangen und beendet werden, um Fehler im Vergleicher 22 und Fehler aus der Integratorbandbreite auszuschalten. Diese Bedingung ist grundsätzlich erfüllt, wenn der Analog-Digital-Konverter kontinuierlich arbeitet, d.h. das Ende der dritten Rampe einer Umsetzung immer als Anfang der ersten Rampe der folgenden Umsetzung benutzt wird. Obwohl diese Lösung zur Erzielung der theoretischen Höchstgeschwindigkeit der Umsetzung führt, ist sie bei einer computergesteuerten Multiplexumsetzung nicht durchführbar, insbesondere, da die Umsetzungszeit nicht konstant ist.

L>ie Umsetzung kann dadurch unterbrochen werden, daß ein MOSFET-Schalter 84. F i g. 5. leitend wird, der den Integratorkondensator 54 überbrückt. Der MOS-FET wird über den Anschluß 94 während des Umsetzungszyklus gesperrt gehalten. Während einer Stopperiode liegt am Integratoreingang die Spannung VR 1. die Verstärker 26 und 62 in Ruhestand dicht bei dem durchschnittlichen Signal hält, das während eines Umsetzungszyklus auftritt. Bei Beginn einer Umsetzung wird die Spannung VR 2 an den Integrator 26 angelegt, um die Ausgangsspannung VO 1 des Integratorverstärkers 62 auf den Wert zu ändern, der bei der Eichung durch Einstellung des Potentiometers 83 gewählt wurde. Der Einleitungszyklus zu einer Analog-Digital-Umsetzung ist in Fig. 4 gezeigt. Diese Folge beginnt damit, daß zur Zeit tx die Spannung VR 2 auf den Integrator 23 geschaltet wird. Kurz danach wird die Überbrückung des Kondensators 54 aufgehoben, indem die Steuerung 31 den Schalter 84 abschaltet. Die Schalter 27A und 29 bleiben weiter eingeschaltet. Der Analog-Digital-Konverter kann jetzt normal umsetzen. VO1 fällt aufgrund von VR 2 ab. die Schaltzeitverzögerung 32 tritt auf und danach wird VT? 1 auf den Integrator 23 geschaltet, um mit der dritten Rampe 78 fortzufahren. Wenn die Einleitung der dritten Rampe 78 und die folgende Zeitverzögerung 33 beendet ist existieren die richtigen Anfangsbedingungen für den nachfolgenden Start der ersten Rampe. Dieser Einleitungszyklus führt eine Verzögerung in den Start der Umsetzung ein. während welcher die Multiplexer und Verstärker zur Ruhe kommen. Die Einieitungsperiode wird außerdem dazu benutzt, genügend Zeit für verschiedene langsame Störungen mit kleiner Amplitude im Konverter nach dem vorhergehenden Umsetzungszyklus zur Ruhe kommen zu lassen.

Der Nullpegel des Umsetzers wird zuerst durch Einstellung der Nullverstellung des Integratorverstärker 62 gesteuert, um die Abweichung des Verstärkers 26 und des Integratorverstärker 62 zusammen auszugleichen. Diese Einstellung erfolgt bei gestopptem Umsetzer, jedoch bei nichtleitendem Start-Stop-Schalter 84. Wird der Analog-Digital-Konverter mit einem Nullsignal bei Vlaufen gelassen und entsteht der gewünschte Null-Ausgangscode durch Einstellung der Spannung VR 4. die während der Schaltintervalle an dem Integrator angelegt wird, dann ist die Gesamtzeit dieser Intervalle in einem Umsetzungszyklus immer dieselbe. Diese Einstellung des Integratoreinganges während der Umschaltung kompensiert die Pcgelfchlcr aufgrund der festen Verzögerungen in der Umschaltung. Die Verstärkung des Umsetzers läßt sich, wie bereits gesagt, durch das Potentiometer 43 in 1' i g. 5 verändern, durch welches proportionale Änderungen in den Spannungen VR I. VR 2 und VR 3 möglich sind. Die Zeitfolge der verschiedenen Schalter läßt sich aus F i g. 4 ersehen. Die Be/.ugs/ahlen am linken Rand bezeichnen den jeweiligen Schalter und uic ii'i KuiiMiViciTt Sichcndcn Angaben den Spannungspegel am Ausgang. »27A(Vi 2)« /.. B. heißt, daß der Schalter 27,4 leitet, sobald der Leitungspegel oben ist und daß zu diesem Zeitpunkt das Ausgangssignal VY2 des Verstärkers 26 am Integratorverstärker 62 liegt. Außerdem bezeichnet N1 den Punkt, an welchem der erste Zähler 7*1. dessen Inhalt die Prüfperiode definiert, voll ist. /V 2 bezeichnet den Punkt, wo die Zahlen im Zähler T2 enthalten sind, und /V3 den Zeitpunkt, an welchem der Zähler T\ die letzte Zahl der Umsetzung enthält.

Die Arbeitsweise des Polaritäts-Ermittlungsvergleichers 56. die Entscheidung darüber, ob Vx direkt über 3OA oder über den Inverter 55 und 300 zu führen ist. sowie die Voreinstelloperation zur Kompensation der Effekte, die durch Anlegen von VR 3 an den Integrator 23 entstehen, sind bekannt und bedürfen keiner Beschreibung.

Die in Fig. 3 gezeigte Steuerschaltung und die Zeitintervallzähler 31 sind im Blockdiagramm der F i g. 7 dargestellt. Die Tore 88 reagieren auf jeden der Eingänge, setzen ihre Statusbits 96 (A. B. Cund D)in d'e entsprechenden Zustände und veranlassen außerdem eine Polaritätsbestimmung durch ein Signal 89 für das Tor 100. wodurch der Ausgang 73 des Vergleichers 56 abgetastet wird. Das während des Überganges vom Zustand 5 auf den Zustand 6 (siehe F i g. 8) auf 89 vorhandene Signal wird später genauer besprochen. Aufgrund dieser Prüfung des Tores 100 wird der Polaritätshaltekreis 101 entweder gesetzt oder rückgestellt, je nach dem Signal auf 73. Wie aus der nachfolgenden Tabelle I zu sehen ist. berücksichtigen die Tore 88 auch das vorhergehende sowie das jetzige Zustandsbit % der Ausgänge 99 des Decoders 97. In Tabelle I sind die Zahlen 1 bis 12 die Signale auf den Leitungen 99. L 1 ist das Signal 71, L 2 das Signal 72. ST stellt ein Eingabe-Startkommando dar. Ceinen Taktimpuls. RB tine Systemrückstellung und Fist der Überlauf des Zählers T\. Es ist zu beachten, daß beide Signale 57" und RB von einem nicht dargestellten Steuergerät stammen. Außerdem ist Rx definiert durch die logische Funktion:

Rx = (12) Tl + RB.

H)

Dementsprechend ist der Zustand der Steuerschaltung folgendermaßen definiert:

	ο Ι	si:	9	l· (ίο ι	III I	22 1	6	1	23	10	I I N
	(4		k- ¹J) I)
Tahell	(2)	Γ/1 Ν	+ (5 t	11) /					Kl (KSlIl	Dx
	(1)	ι 51 I)						A'v
Λ	1(3	Ll 13						(d l· 71 /) +
I)		SI M8						(3) Dk Rx
C	+ <>) /. 2						7 3 C+ «v
η			. I + (7)	/1 (

Aufgrund der speziellen Setz- oder Rückstellbedingungen der Zustandsbits % sprechen die Steuersignale 95-4 und 95S zur F.in- oder Ausschaltung der Schaltung 27/\. 27B. 36 und 37 der F i g. 3 an auf das Bit D. Im Zusammenhang mit der nachfolgenden Tabelle Il bedeutet das, daß durch das Bit D der Schalter 27,4 abgeschaltet und die Leitsignale in die Schalter 28ß. 36 und 37 über 95ß gelangen. Das Gegenteil gilt, wenn der Schalter Dzurück- oder auf 0 gestellt wird.

Der Decoder 97 stellt den Zustand der Bits Λ bis D fest und hebt die Spannung auf einer der Leitungen 99 an. Diese Signale werden durch die horizontalen Spalten der Tabelle für den Decoderausgang 99 in Fig. 8 angegeben. Die Ausgangsleitungen. 91 bis 94 übernehmen die oben im Zusammenhang mit den F i g. 3 und 5 beschriebenen Schaltfunktionen, wogegen die anderen Ausgange (Ch G 2, P, R, EOC und T) bestimmte Steuerfunktionen in anderen Komponenten der in F i g. 7 gezeigten Schaltung übernehmen.

Die nachfolgende Tabelle Il zeigt die verschiedenen Schaltungen und logischen Zusammenhänge beim Übergang von einem Zustand zum anderen. Die Zustandsdefinition der Steuerschaltung nach Tabelle I und Tabelle II entspricht z. B. dem Übergang von einem der Zustände 4 oder 5 und dem Setzen des Bits D durch Setzen des Bit A in den Zustandsbits 96. Weiter führt der Zustand 12 und ein Impuls vom Zähler 73 oder ein System-Rückstellsigna! RB dazu, daß das Bit A zurückgestellt wird, wenn die Ausgänge 99 nicht auf 1 stehen.

Der Zahler 73 in F i g. 7 ist ein 3-Bit-Zähler, der die Übergangsplateaus 32 bis 37 in F i g. 4, steuert. Eine der Bedingungen, auf welche die Ausgangstore 98 logisch durch Anzeige des Zustands 2 bei 99 ansprechen, ist die Erzeugung eines Signals 7 für das Tor 104, worauf der Zähier 73 /u /ülilcii ucgümi. Der Zähler 73 erzeugt zwei Ausgangsimpulse, einen, wenn der erste Impuls bei 71 gezählt wird und den zweiten, wenn der Zähler voll ist, so daß die dritte Stufe einen 73-Ausgang erzeugt. Wie aus Tabelle Il zu ersehen ist, werden mit dem 71-Ausgang durch die Ausgangstore 98 entweder die Zähler 1 und 2 vorgesetzt, wenn sie auf 8 stehen, oder wenn der Zustand 12 erreicht wurde, wird das Ende der Umsetzung (EOC) angezeigt. Das in den Zählern 71 und 72 enthaltene Byte kann gelesen werden.

Die Tabelle Il zeigt die verschiedenen Steuersignale für die in den F i g. 3 und 5 gezeigten Schalter sowie die Pegel, die durch die in F i g. 7 gezeigte Schaltung intern benutzt werden. Eine I besagt, daß der Schalter leitet, während eine 0 angibt, daß der Schalter nicht leitet. Wie bereits erwähnt, gibt das Signal 7in Tabelle Il an, daß der Zähler 73 Zeiteinteilungsoperationen beginnt, und das EOC-Signal gibt an, daß die Umsetzung abgeschlossen ist. Das Pbedeutet, daß die Zähler entsprechend der erwähnten Polaritäts-Ermittlungs- und -Kompensationseinrichtung vorzusetzen siüd, und R bezeichnet ein Zählerrückstellsignal. Die Signal C 1 und G 2 lösen Taktimpulse über die Tore 103 bzw. 102 in lie Zähler I und 2 aus. 71 bezeichnet die ersten Zählimpulse vom Zähler 73 (106 der F ig. 7).

Tabelle II

ZUSTAND A

91

92

95

G\ Gl

1	0 0 Ü	) 1	) 1	0	1	0	0	1	1	0	0	0	0	0	0
2	0 {	1	) 1	0	0	1	0	1	1	0	0	0	1	1	0
3	0	0	1	0	0	I	0	0	1	0	0	0	0	0	0
4	0	0	1	1	0	0	0	0	0	0	0	0	1	0
5	0	0	0	1	0	0	0	I	1	0	0	0	0	0
6	1	0	1	0	0	1	0	0	0	0	0	1	1	0
7	1	1 ö 0	0	0	0	1	0	1	1	0	0	0	0	0
8	1 0 0	1	0	1	0	0	0	0	0	71	0	1	0
9	1 (	0	0	1	0	0	1	0	1	0	0	0	0
10	1 (	1	1	0	0	0	0	0	0	0	0	1	0
11	1	9	1	0	0	0	1	1	0	0	0	0	0
12	1	0	0	0	0	0	0	0	0	0	1	71

Il

Wf-nn der Zähler Tl (107) überläuft, erzeugt er ein Signal zur Schaltung 88. Im Zusammenhang mit der F i g. 3 heißt das. daß während der Rückstellperiode die Bits A bis D gelöscht sind und d»s Signal 91 vorhanden ist, so daß VR 1 auf den Verstärker 26 gekoppelt wird. Die Signale 92 und 93 sind nicht vorhanden, so uaß VR 2 und Vv nicht auf den Verstärker 26 gekoppelt werden. Das Signal 94 ist vorhanden, so daß der Integrationskondensator über den Schalter 84 überbrückt wird, und das vorhandene Signal 95 zeigt an, daß der Integrator 23 an den Ausgang des Verstärkers 26 gekoppelt ist. Da die Impulse Gl. G 2 und folgende fehlen, sind keine

anderen Funktionen auszuführen.

Die dem Zustand 8 entsprechende horizontale Zeile zeigt, daß die Bits A und D gesetzt sind, während B und Cgelöscht sind. Somit wird der Schalter 29 betätigt und VR 2 auf den Eingang des Verstärkers 26 geleitet. Die 0 für 93 besagt, daß der Schalter 27B betätigt und 274 abgeschaltet ist. so daß VR 4 auf den Eingang des Integrators 23 gekoppelt wird. Die Eintragung Tl in der Spalte Pzeigt außerdem, daß die Zähler Tl und T2 bei dem Impuls Tl vom Zähler T3 vorgesetzt werden unc die I in der Spalte Tbedeutet. daß der Zähler T3 erhöht wird.

Claims

Patentansprüche:

1. Verfahren zur Analog-Digital-Umsetzung unter mehrfacher Integration, dadurch gekennzeichnet, daß zur Verringerung der Empfindlichkeit des Umsetzers gegenüber Ausgleichsvorgängen, die beim Umschalten auf die verschiedenen unbekannten und bekannten Eingangsspannungen auftreten, die Umsetzung bis zum Abklingen der Ausgleichsvorgänge kurzzeitig unterbrochen wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Verringerung des Einflußes der Ausgleichsvorgänge auf die durch einen ohmschen Spannungsteiler (58 F i g. 5) gebildeten Bezugsspannungsquellen jede von ihnen beim Umschalten über je einen Halbleiter-Schalter (36, 37) mit einem parallelliegenden Hilfs-Spannungsteiler (59) verbunden wird, der für jeden Abgriff einen Paralleikondensator (3.*, 39) aufweist.

3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß dem Eingang des Integrators (23) während der kurzzeitigen Unterbrechungen der Umsetzung über einen nur während dieses Intervalls geschlossenen weiteren Halbleiter-Schalter (27B) eine konstante Spannung zugeführt wird, die etwa gleich groß ist wie die Vorspannung des Integrators.

4. Anordnung zur Durchführung des Verfahrens nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß dem Integrator (23) ein Pufferverstärker (26) mit einem Verstärkungsfaktor v« 1 vorgeschaltet ist, dessen Eingang (Vi 1} die unbekannten und bekannten Spannungen, über je einen Halbleiter-Schalter (28, 29, 30/4, 30B) zu. eführt werden und dessen Ausgang (Vi2) über einen weiteren Halbleiter-Schalter [27A) an den Eingang (Vi3) des Integrators angeschlossen ist, an den, ebenfalls über einen Halbleiter-Schalter (27B), auch eine konstante Spannungsquelle anschließbar ist, deren Spannung der dem zweiten Eingang (ViS) des Integrators zugeführten Vorspannung in etwa entspricht.

5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß als Halbleiter-Schalter MOS-Feldeffekttransistoren dienen.

6. Anordnung nach den Ansprüchen 4 und 5, dadurch gekennzeichnet, daß die mit dem Eingang (Vi3) des Integrators verbundenen Halbleiter-Schalter (27/4, 27B) im geschlossenen Zustand einen konstanten Widerstand aufweisen.

7. Anordnung nach den Ansprüchen 4 bis 6, dadurch gekennzeichnet, daß mehrere von Taktimpulsen gespeiste Zähler vorgesehen sind, die die Integrationsintervalle und kurzzeitigen Unterbrechungen der Umsetzung festlegen.

8. Anordnung nach den Ansprüchen 4 bis 7, dadurch gekennzeichnet, daß der Kondensator (54) des Integrators über einen Halbleiter-Schalter (84) kurzschließbar ist.