AT397895B - Digitales verzögerungsfilter - Google Patents

Description

AT 397 895 B

Die Erfindung bezieht sich auf eine Interpolationsschaltung gemäß dem Oberbegriff des Anspruches 1.

In bestimmten Fällen ist zweckmäßig, ein analoges Signal zum Zwecke der weiteren Verarbeitung in Digitalform umzuwandeln, wie es beispielsweise in derzeit handelsüblichen digitalen Schallplattenspieiem und in Fernsehausrüstungen geschieht, etwa in Normenwandlern, Vollbild-Synchronisiergeräten und Zeitbasis-Korrektureinrichtungen. Außerdem sind Fernsehempfänger vorgeschlagen worden, in denen ein wesentlicher Teil der Videoverarbeitung, wie etwa die Umsetzung vom Zeilensprung-Format in ein Format für "fortlaufende" Abtastung (d.h. Abtastung ohne Zeilensprung-Verflechtung) mit Hilfe digitaler anstelle analoger Schaltungen erfolgt. In diesbezüglichen Einrichtungen ist es erwünscht, dem Signal eine Verzögerung in Bruchteilen der Abfrageperiode mitzuteilen, z.b. um Zeitfehler zu korregieren.

Ist ein Analogsignal einmal in Digitalform umgewandelt, dann ist sein genauer Wert nur für diejenigen speziellen Augenblicke bekannt, in denen es abgefragt wurde. Will man das Signal um einen Bruchteil der Abfrageperiode verzögern, dann kann man den üblichen Weg gehen, das verzögerte Signal aus zwei oder mehr benachbarten Abfragewerten des Eingangssignals zu "schätzen" bzw. zu interpolieren. Die Fig. 1 der angefügten Zeichnungen zeigt ein Beispiel für eine bekannte Form eines linearen "Zweipunkt"- Interpolationsfilters 10, das eine gewichteten Summe unverzögerter und verzögerter Signale bildet, um einen Schätzwerk eines Signals zu erhalten, das um einen Bruchteil K der Signal-Abfrageperiode verzögert ist. Wie es weiter unten noch ausführlicher erläutert wird, ändert sich die Verzögerung des Filters 10 als Funktion der Frequenz des zu verzögernden Signals, ausgenommen für Verzögerungen, die ganzzahligen Vielfachen der Hälfte der Signal-Abfrageperiode entsprechen. Außerdem ändert sich das Amplitudenübertragungsmaß des Filters 10 in unerwünschter Weise als Funktion der Frequenz und der gewählten Verzögerung (K) des Filters.

Wegen dieses unerwünschten Phasen- und Amplitudenganges ist die Brauchbarkeit des Filters auf Anwendungsfälle beschränkt, in denen die maximale Frequenz des Eingangssignals ein nur kleiner Bruchteil (z.b. ein Achtel) der Abfragefrequenz ist. Man könnte das Problem also durch Erhöhung der Abfragefrequenz lösen, jedoch ist ein solcher Weg nicht immer praktisch in Fällen, in denen die Abfragefrequenz durch Konstruktionsparameter des Systems oder aus Kostengründen oder durch Industrienormen festgelegt ist. Dies gilt z.B. für Konsumgeräte wie digitale Fernsehempfänger, digitale Schallplattenspieler oder dergleichen.

Eine andere mögliche Lösung wäre, die gewünschte Verzögerung mit Hilfe eines Interpolators "höherer Ordnung" herzustellen, der bei der Bildung des verzögerten Signals mehr Abfragewerte des Eingangssigna-les heranzieht. Quadratische Interpolatoren beispielsweise bilden zur Erzeugung eines verzögerten Signals eine gewichtete Summe von vier Abfragewerten und zeigen hinsichtlich des Amplituden- und Frequenzganges ein besseres Verhalten als lineare Zweipunkt-Interpolatoren. Wie jedoch zu erwarten ist, muß man für die verbesserte Oualität von Interpolatoren höhere Ordnung wesentlich kompliziertere Schaltungen in Kauf nehmen, insbesondere wegen der Anzahl der durchzuführenden komplizierten digitalen Rechenoperationen wie Multiplikation mit Variablen und Additionen von Zahlen.

Ziel der Erfindung ist es, diese Nachteile zu vermeiden und eine Interpolationsschaltung der eingangs erwähnten Art vorzuschlagen, bei die sich durch einen einfachen aufbau auszeichnen und die sich für einen weiten Anwendungsbereich eignen.

Erfindungsgemäß wird dies bei einer Interpolationsschaltung der eingangs erwähnten Art durch die Merkmale des Anspruches 1 erreicht.

Die Erfindung wird nachstehend an Ausführungsbeispielen anhand von Zeichnungen näher erläutert, in denen gleiche Elemente mit jeweils gleichen Bezugszeichen versehen sind. Fig 1 ist ein Blockschaltbild einer bekannten Ausführungsform einer digitalen Verzögerungsanordnung, die ein lineares Zweipunkt-Interpolationsfilter verwendet; Fig 2 zeigt in einem Schaubild den Frequenzgang der Anordnung nach Fig. 1 für verschiedene Verzögerungen; Fig 3 ist ein Zeigerdiagramm zur Veranschaulichung der Arbeitsweise der Anordnung nach Fig. 1; Fig. 4 zeigt in einem Schaubild die Amplituden- und Phasenfehler als Funktion der Verzögerung für das Interpolationsfilter nach Fig. 1; Fig. 5 ist ein neu gezeichneter Teil des Zeigerdiagramms nach Fig. 3 zur Veranschaulichung eines Aspektes der vorliegenden Erfindung; Fig. 6 ist ein Blockschaltbild einer erfindungsgemäßen Verzögerungsanordnung; Fig. 7 zeigt in einer graphischen Darstellung den Amplitudengang des Filters 40 in der Anordnung nach Fig. 6; Fig. 8 veranschaulicht in einem Schaubiid die nichtlineare Amplitudensteuerung in der Anordnung nach Fig. 6; Fig. 9 zeigt in einer graphischen Darstellung den Gesamt-Amplitudengang der Anordnung nach Fig. 6 als Funktion der Frequenz und für unterschiedliche Verzögerungen; Fig. 10 zeigt in einem Schaubild Gruppenlaufzeit-Kurven der Anordnung nach Fig. 6 im Vergleich mit Gruppenlaufzeit-Kurven der bekannten Anordnung nach Fig. 1; Fig. 11 zeigt in einem Blockschaltbild bestimmte Modifikationen der Verzögerungsanordnung nach Fig. 6; Fig. 12 zeigt in einem Blockschaltbild bestimmte Modifikationen der Anordnung nach Fig. 11; Figuren 13, 14 und 15 sind Tabellen von Multiplikator-Koeffizienten für die Anordnung nach Fig. 6 bzw. Fig. 11 bzw. Fig. 2 12.

AT 397 895 B Für das Verständnis der vorliegenden Erfindung ist es hilfreich, zunächst gewisse hervorstechende Merkmale und Mängel der bekannten Verzögerungsanordnung nach Fig. 1 zu betrachten. Bei dieser Anordnung wird ein analoges Signal S1 an den Eingang eines Analog/Digital-Wandlers (A/D-Wandler)l2 gelegt, der ein Takt- oder "Abfrage"-Signal einer Frequenz Fs aus einer geeigneten Quelle (nicht gezeigt) empfängt und ein digitales Ausgangssignal S2 liefert, in welchem die einzelnen Abfragewerte oder "Proben" in Zeitabständen von jeweils einer Abfrageperiode Ts aufeinanderfolgen, die gleich dem Kehrwert der Umwandlungs- oder Abfragefrequenz Fs ist. Zum Zwecke der Erläuterung sei angenommen, daß das Signal S1 ein Videosignal ist und daß das Abfragesignal Fs eine Abfragefrequenz gleich den Vierfachen der Farbhilfsträgerfrequenz des Signals S1 ist. Für Signale der NTSC-Norm wäre Fs gleich 4 x 3,579545 MHz, und die Abfrageperiode Ts betrüge ungefähr 70 Nanosekunden. A/D-Wandler für Videosignale bringen typischerweise eine Auflösung in der Größenordnung von 8 Bits, die am Ausgang in Parallelform geliefert werden. Um die Zeichnung zu vereinfachen, ist die betreffende Parallelsignal-Schiene als einfache Leitung dargestellt. Es sei erwähnt, daß das Signal S1 auch ein anderes als ein Videosignal sein kann und daß die Verarbeitung des Signals S2 auch in serieller statt in paralleler Form erfolgen kann. Eine parallele Verarbeitung digitalisierter Videosignale ist jedoch zu bevorzugen, um die Notwendigkeit äußerst schneller Logikschaltungen zu vermeiden.

Das Digitalsignal S2 wird auf den Eingang 14 des linearinterpolierenden Filters 10 gegeben, das ein Verzögerungselement 16 enthält, um das Signal S2 um eine Abfrageperiode Ts zu verzögern. Das Element 16 kann z.B. eine Latch-Schaltung (Verriegelungs- oder Halteschaltung) für acht Parallelbits oder ein Datenpuffer sein, taktgesteuert durch das Signal Fs. Das unverzögerte Signal S2 und das verzögerte Signal S3 werden über jeweils eine Multiplizierschaltung 18 bzw. 20 auf einen Addierer 22 gegeben, der einen Ausgang 24 hat, um ein verzögertes Ausgangssignal S4 an einen Digital/Analog-Wandler (D/A-Wandler) 26 zu legen, worin die Rückumwandlung des Signals in Analogform erfolgt. Zwischen diesem Wandler 12 und dem Eingang 14 und/oder zwischen dem Ausgang 24 und dem Wandler 26 können verschiedene Arten digitaler Video-Verarbeitungseinrichtungen eingefügt sein.

Die Multiplizierschaltungen 18 und 20 multiplizieren die Signale S2 und S3 mit jeweils einem Faktor 1-K bzw. K, wobei K ein Bruchteil ist, der abhängig von einem Steuersignal (nicht dargestellt) von 0 bis 1 geändert werden kann, um die Verzögerung einzustellen. Die vom Filter 10 bei Gleichstrom und sehr niedrigen Frequenzen (z.B. bei Frequenzen, die um eine Größenordnung unter der Abfragefrequenz Fs liegen) bewirkte Verzögerung ist einfach durch das Produkt K · Ts gegeben. Bei höheren Frequenzen kann die Verzögerung konstant sein, zunehmen oder abnehmen, je nach dem Wert von K. Die Gruppenlaufzeit des Filters 10 (d.h. die Geschwindigkeit, mit der sich die Phase abhängig von der Frequenz ändert) ist mit durchgezogenen Kurven in Fig. 10 dargestellt, welche die Gruppenlaufzeit-Kennlinien des Filters 10 als Funktion sowohl der Frequenz als auch der Variablen K zeigt. Um einen Vergleich mit der erfindungsgemäßen Anordnung zu gestatten, ist in dieser Figur dem Maßstab der Gruppenlaufzeit eine Laufzeit von einer Taktperiode (d.h. eine Verzögerung von 70 Nanosekunden) hinzuaddiert. Es ist festzustellen, daß für K-Werte von 1/8, 2/8 und 3/8 die Gruppenlaufzeit mit der Frequenz ansteigt, während sie für K-Werte von 5/8, 6/8 und 7/8 abnimmt. Konstant ist die Gruppenlaufzeit nur für K-Werte von 0, 1/2 und 1. Wie in Fig. 2 gezeigt, nimmt das Amplitudenübertragungsmaß des Filters 10 für K-Werte, die sich von 0 oder 1 unterscheiden, schnell mit der Frequenz ab; der ungünstigste Fall ergibt sich für K = 1/2, wo der Amplitudenfehler wie gezeigt bei einer Frequenz von einem Viertel des Abfragefrequenz Fs größer ist als 3 dB.

Vorstehendes ist in der Fig. 3 mit einem Zeigerdiagramm zusammenfassend dargestellt, und zwar für den speziellen Fall einer Frequenz von 0,25 Fs (d.h. 3,579545 MHz). Die Zeiger A bis F zeigen die Amplitude und Phase des Signals S4 bezüglich des Signals S2 für verschiedene, sich in Stufen von jeweils 0. 2 unterscheidende K-Werte zwischen Null (keine Verzögerung) und Eins (Verzögerung um eine Abfrageperiode). Wie dargestellt liegt der "Ort" des Ausgangssignals S4 auf einer geraden Linie (gestrichelt gezeichnet), während das gewünschte Ausgangssignal (wenn es keine Amplituden- und Phasenfehler gäbe) auf einem Einheitskreis liegen sollte, der durch gleichmäßig beabstandete und konstante Amplitude aufweisende Zeiger A, B' bis E' und F definiert ist. Wie zu sehen ist, existieren beträchtliche Fehler sowohl in der Amplitude als auch in der Phase. Der maximale Amplitudenfehler tritt auf, wenn der Verzögerungs-fektor K gleich 0,5 ist (nicht gezeigt), und der Amplitudenfehler ist gleich 0 bei Werten von K = 0 und K = 1. Ein Phasenfehler von 0 ergibt sich bei K-Werten von 0, 0,5 und 1. Maximale Phasenfehler ergeben sich bei K-Werten in den Bereichen 0-0,5 und 0,5-1, wobei die Richtungen der Phasenfehler in diesen beiden Bereichen einander entgegengesetzt sind.

Die Charakteristiken der Amplituden- und Phasenfehler des linearen Interpoiationsfilters 10, wie sie sich im Zeigerdiagramm der Fig. 3 für die spezielle Frequenz von 0,25 Fs zeigen, sind in der Fig. 4 in einer 3

AT 397 895 B umgezeichneten Form dargestellt, um bestimmte Aspekte des Problems hervorzuheben, auf das die vorliegende Erfindung gerichtet ist. Ein solcher Aspekt ist, daß der Amplitudenfehier und der Phasenfehler recht unterschiedliche Funktionen der Verzögerungs-Steuervariablen K sind und daß beide Fehlertypen außerdem Funktionen der Frequenz sind. Da die Phasenfehler eine andere funktionale Abhängigkeit von der Variablen K haben als die Amplitudenfehler, müßte man vernünftigerweise den Schluß ziehen, daß für die Korrektur der Amplituden- und Phasenfehler des Filters 10 getrennte Netzwerke erforderlich seien, deren jedes besondere, ihm eigene Abhängigkeiten von der Frequenz und von der Variablen K hat. Eine dementsprechende Lösung des Problems kann jedoch leicht zu einer Struktur führen, die nicht weniger kompliziert als ein Interpolationsfilter höherer Ordnung ist.

Die vorliegende Erfindung beruht einesteils auf der Erkenntnis, daß eine besondere Beziehung zwischen vieren der sechs Zeiger A bis F in Fig. 3 besteht, und andernteils auf der Idee, die Beziehung der ausgewählten Exemplare der Zeiger A bis F auszunutzen, um ein einziges Netzwerk zu entwerfen, das sowohl Amplitudenfehler als auch Phasenfehler des linearen Interpolators nach Fig. 1 korrigiert.

Im einzelnen wurde erkannt, daß die Zeiger J, K, L und M im Zeigerdiagramm der Fig. 3 alle in nahezu dieselbe Richtung weisen, d.h. sie sind im Zeigerdiagramm einander nahezu parallel. Diese Beziehung ist deutlicher in Fig. 5 gezeigt, in welcher ein Teil des Zeigerdiagramms in einer umgezeichneten Form dargestellt ist,derart, daß die Fußpunkte der Vektoren J, K, L und M im Koordinatenursprung liegen, in der erfindungsgemäßen Verzögerungsanordnung werden die Zeiger J, K, L und M mittels eines einzigen Korrektursignals approximiert, das eine im wesentlichen konstante Verzögerung gegenüber dem Eingangssignal S2 hat, die gleich einem ungeradzahligen Vielfachen der halben Abfrageperiode Ts ist, und das eine Amplitude aufweist, die abhängig von der Frequenz und von der Verzögerungs-Steuervariablen K ist, wie es weiter unten erläutert wird. In der Fig. 5 entspricht die Verzögerung (Ts/2) des "Korrekturzeigers" S9 bei der Frequenz Fs/4 einem Winkel von -45°. Man sieht, daß der Zeiger S9 bei dieser Frequenz ziemlich gut die Richtung der Zeiger J, K, L und M wiedergibt, welche die Fehlercharakteristik des Filters 10 bei der Frequenz 0,25 Fs repräsentieren.

Da der Zeiger S9 durch Verzögerung des Signals S2 um eine feste Zeitperiode erzeugt wird, ist die Phase des Zeigers S9 eine lineare Funktion der Frequenz, und daher "folgt" der Zeiger S9 den Zeigern J, K, L und M bei anderen Frequenzen. Wenn z.B. die Frequenz des Eingangssignals auf Fs/8 vermindert ist, weisen die Zeiger J, K, L und M alle im wesentlichen in die Richtung -22,5°. Dies wird dann auch der Zeiger S9 tun, weil die Verzögerung von Ts/2 bei der Frequenz Fs/8 einem Achtel der Periode des Eingangssignals entspricht. Das Amplitudenverhalten des Zeigers S9 wird, wie es anhand der Figuren 7 und 8 noch zu erläutern ist, als nicht-lineare Funktion der Variablen K gesteuert und ändert sich mit der Frequenz, derart, daß dieses einzige Korrektursignal sowohl die Amplituden- als auch die Phasenfehler des Ausgangssignals S4 des Filters 10 korrigiert.

Bei dem in Fig. 6 gezeigten Ausführungsbeispiel der Erfindung werden die Amplituden- und Phasenfehler des Filters 10, die durch die Zeiger J, K, L und M in Fig. 3 dargesteilt sind, über einen breiten Frequenzbereich mit minimalem Überschwingen der Amplitude und nahezu konstanter Gruppenlaufzeit wesentlich reduziert, indem zum Signal S4 ein Kompensationssignal S9 hinzuaddiert wird, das vom Signal S2 abgeleitet ist und das eine bestimmte gesteuerte Amplitude und eine bestimmte Verzögerungscharakteristik hat. Wie es weiter unten noch ausführlicher zu erläutern ist, wird das Kompensationssignal erzeugt durch die Kombination eines Filters, das eine Laufzeit gleich einem ungeradzahligen Vielfachen der halben Abfrageperiode hat und dessen Amplitudenübertragungsfaktor bei Nullfrequenz gleich Null ist, mit einer Amplituden-Steuereinrichtung, welche die Amplitude des Kompensationssignals als nicht-lineare Funktion der Verzögerungs-Steuervariablen K ändert.

Gemäß der Fig. 6 wird das zu verzögernde digitale Eingangssignal S2 (aus dem hier nicht dargestellten A/D-Wandler 12) auf einen Eingang 30 gegeben, und das Verzögerungs-Steuersignal S6 wird an einen Verzögerungs-Steuereingang 32 gelegt. Wie bei der Diskussion der Fig. 1 sei auch hier angenommen, daß das Signal S2 ein Videosignal ist, das mit einer Abfrageperiode Ts von etwa 70 Nanosekunden digitalisiert ist, und daß das Verzögerungs-Steuersignal (ebenfalls digital) eine Bruchteilzahl K darstellt, die sich im Bereich zwischen 0 und 1 bewegt. Das Signal S6 wird direkt auf die Multiplizierschaltung 20 im Filter 10 gegeben und über einen Festwertspeicher (ROM) 34 an die Multiplizierschaltung 18 gelegt, um die vom Filter 10 bewirkte Verzögerung zu steuern, wie es weiter oben beschrieben wurde. Der Festwertspeicher 34 ist so programmiert, wie es in der Tabelle der Fig. 13 angegeben ist, um aus dem Steuersignal S6, das gleich K ist, ein Steuersignal S7 zu erzeugen, das gleich 1-K ist. Wenn sich K von 0 bis 1 in Schritten von jeweils 1/8 ändert, dann ändert sich das Signal S7 (d.h. der Wert K-1) von 1 bis 0 in Schritten von jeweils 1/8, und die vom Filter 10 bewirkte Verzögerung ändert sich von 0 bis Ts in Schritten von jeweils einem Achtel der Abfrageperiode Ts. 4

AT 397 895 B

Das Signal S2 wird über eine Verzögerungseinheit 36, die eine Verzögerung von Ts (70 Nanosekun-den) bringt, an den Eingang 14 des Filters 10 gelegt. Infolgedessen ändert sich die Gesamtverzögerung, die das Ausgangssignal S4 des Filters 10 gegenüber dem Eingangssignal S2 hat, von einem Minimalwert gleich Ts für K = 0 auf einen Maximalwert gleich 2 Ts für K = 1, wie man auch der Fig. 13 entnehmen kann. Dies entspricht einem Versögerungsbereich von 70 bis 140 Nanosekunden für die hier vorausgesetzte spezielle Abfragefrequenz (d.h. das Vierfache der Farbhilfsträgerfrequenz). Beim vorliegenden Ausführungsbeispiel der Erfindung kann die Verzögerungseinheit 36 in der Kaskadenschaltung der Elemente dem linearen Interpolationsfilter 10 entweder vorgeschaltet oder nachgeschaltet sein.

Der Grund, weswegen das Signal S4 zusätzlich einer festen Mindestverzögerung unterworfen wird, ist die hier benutzte spezielle Ausführungsform des Kompensationsfilters 40, das hier eine Laufzeit von 3· Ts/2 hat und dazu ausersehen ist, das Kompensationssignal S9 zu erzeugen, welches am Ende dem Signal S4 zur Korrektur von Amplituden- und Phasenfehlern hinzuaddiert wird. Gemäß einem Aspekt der Erfindung sollte die Laufzeit des Kompensationsfilters 40 so bemessen sein, daß sich gegenüber dem Signal S4 eine Verzögerungszeit von einer halben Abfrageperiode (Ts/2) ergibt, wenn das Filter 10 auf seine Mindestverzögerung (Null) eingestellt ist. Anders ausgedrückt: die Mindestlaufzeit des das Filter 10 enthaltenden Signalweges sollte so gewählt werden, daß das verzögerte Signal S4 und das Kompensationssignal S9 gleiche Verzögerungen erfahren, wenn das Filter 10 auf eine Verzögerung von Ts/2 eingestellt ist. Die von der Einheit 36 bewirkte Verzögerung von Ts stellt sicher, daß diese Bedingung hinsichtlich der Relation der Verzögerungszeiten erfüllt wird. Wenn die Form des Filters 40 so verändert wird, daß seine Laufzeit ein höheres ungeradzahliges Vielfaches der halben Abfrageperiode Ts ist, dann wäre eine zusätzliche Verzögerung in den Signalweg des Interpolationsfilters einzufügen. Wenn umgekehrt die Laufzeit des Filters 40 auf Ts/2 vermindert wird, dann kann die Verzögerungseinheit 36 fortgelassen werden.

Das Kompensationssignal S9 für Amplitude und Phase wird dadurch erzeugt, daß das Eingangssignal einem Netzwerk zugeführt wird, welches in Kaskadenschaltung das bereits erwähnte Kompensationsfilter 40 und eine Multiplizierschaltung 52 enthält. Keines dieser Elemente ist für sich allein in der Lage, entweder Phasenfehler oder Amplitudenfehler zu korrigieren. In Kombination jedoch erzeugen sie ein resultierendes Kompensationssignal, das beide Fehlertypen korrigiert. In der Kombination erfüllt das Filter 40 zwei Funktionen: erstens verzögert es das Signal S2 um ein ungeradzahliges Vielfaches der halben Abfrageperiode (im vorliegenden Fall um 3· Ts/2), und zweitens steuert es die Amplitude des Kompensationssignals als Funktion der Frequenz. Im allgemeinen sollte über den gesamten Frequenzbereich des Eingangssignals S2 oder über den größten Teil dieses Bereichs das Amplitudenübertragungsmaß mit der Frequenz ansteigen. Die Multiplizierschaltung 52 ändert des weiteren die Amplitude des Signals S9 als nicht-lineare Funktion des Verzögerungs-Steuersignals (S6), um maximale Kompensation für Verzögerungen zu bewirken, die ungeradzahligen Vielfachen von Ts/2 entsprechen, und minimale Kompensation (Null) für Verzögerungen, die ganzzahligen Vielfachen von Ts entsprechen.

Es gibt viele mögliche Ausführungsformen für ein Filter 40, welches erstens einen ansteigenden Frequenzgang der Amplitude hat und zweitens eine im wesentlichen konstante Verzögerung gleich einem ungeradzahligen Vielfachen der halben Abfrageperiode Ts bringt. Die in Fig. 6 dargestellte spezielle Ausführungsform des Filters 40 ist ein phasenlineares Filter (d.h. Filter mit konstanter Laufzeit), dessen Verzögerungszeit 3»Ts/2 beträgt und dessen Amplitudenkurve A durch folgende Gleichung gegeben ist: A = 2 Cos (0/2) - 2 Cos (3Θ/2), (1) wobei Θ die Winkelfrequenz in Radianten pro Sekunde ist. Diese Funktion ist in Fig. 7 graphisch dargestellt, und man erkennt darin, daß der Frequenzgang der Amplitude (Amplitudengang) eine periodische Funktion von Fs/2 ist.

Was für die Erfindung wichtig ist: die Amplitude hat einen Minimalwert (Null) bei Nullfrequenz und steigt über den Frequenzbereich des Eingangssignals S2 im allgemeinen an. Es sei daran erinnert, daß gemäß obiger Annahme das Signal S2 ein digitalisiertes Videosignal ist. Um das sogenannte "Aliasing" (Störeffekte infolge von Frequenzen, die zu hoch für die Abfragefrequenz sind) zu verhindern, ist es übliche Praxis, die Bandbreite des Videosignals vor der A/D-Umwandlung zu begrenzen. Für NTSC-Signale reicht die maximale Bandbreite des Leuchtdichtesignals bis zu einer Frequenz von etwa 4,2 MHz. Der Amplitudengang des Filters 40 geht gemäß der Fig. 7 bis ungefähr Fs/3 (4,77 MHz), bevor er den Scheitel erreicht, geht also weiter als der Frequenzbereich des Eingangssignals. Obwohl dieses Merkmal der Erfindung höchst wünschenswert ist, weil es zu besseren Eigenschaften hinsichtlich der Gesamt-Gruppenlaufzeit führt, erstreckt sich der nützliche Bereich der Korrektur über den Scheitelpunkt der Kurve A hinaus bis zu einer Frequenz, die etwas höher ist als Fs/3. Ein brauchbares Ansprechen auf noch höhere Frequenzen erzielt man, indem man zusätzlich zum Filter 40 weitere Filterabschnitte hinzufügt. Die wichtigeren Eigenschaften 5

AT 397 895 B für die Zwecke der vorliegenden Erfindung sind jedoch, daß die Verzögerung ein ungeradzahliges Vielfaches von Ts/2 sein kann und daß das Amplitudenübertragungsmaß über einen wesentlichen Teil (vorzugsweise über die Gesamtheit) des Frequenzbereichs des Eingangssignals mit der Frequenz ansteigt.

Der Maßstab der graphischen Darstellung in Fig. 7 ist auf das Eingangssignal S2 normiert, d.h. der Wert 1 entspreche der Größe des Eingangssignals. Somit gibt der vertikale Maßstab die Verstärkung des Filters 40 für das Signal S2 an. Die Filterverstärkung ist, wie dargestellt, unabhängig von der Verzögerungs-Steuervariablen K und hat bei der Frequenz Fs/4 einen Wert von ungefähr 2,8. Dieser Punkt ist mit dem Buchstaben C markiert. Aus den Figuren 2, 3 und 4 ist zu entnehmen, daß der Amplitudenfehler sein Maximum in der Größenordnung von 3 dB bei K = 0,5 hat und abnimmt, wenn sich K dem Wert 0 und dem Wert 1 nähert. Die Multiplizierschaltung 52 bewirkt eine Dämpfung des Signals S9 und ändert die Dämpfung als Funktion von K, wie es in Fig. 8 dargestellt ist, worin "C" den Verstärkungsfaktor der Multiplizierschaltung bedeutet. Demgemäß ist bei der speziellen Frequenz Fs/4 die Gesamtverstärkung des Filters 40 und der Multiplizierschaltung 52 für K-Werte von 3/8, 4/8 und 5/8 jeweils gleich 3/32 mal 2,8, was ungefähr gleich 0,26 ist. Die Verstärkung ändert sich in diskreten Schritten von K/8, sie ist gleich 0,18 für bewerte von 2/8 und 6/8, und sie beträgt 0,09 für K-Werte von 1/8 und 7/8. Die Verstärkung ist Null für K = 0 und K = 1. Bei anderen Frequenzen ändert sich die Verstärkung wie in Fig. 7 gezeigt, sie ist jeweils das Produkt der K-abhängigen Variablen C aus Fig. 8 und der Filterverstärkung aus Fig. 7.

Es sei nun auf die Einzelheiten des Aufbaus des Filters 40 eingegangen. Die Filterfunktion, ausgedrückt in der Schreibweise der Z-Transformierten, ist gegeben durch: H(z) = -1 + Z"1 + Z"2 - Z"3 . (3)

Diese Obertragungsfunktion zeigt an, daß das Ausgangssignal (S9) gleich ist der Summe des um Ts verzögerten Eingangssignals (S2) und des um 2·Ts verzögerten Eingangssignals minus dem laufenden Wert des Eingangssignals minus dem um 3·Ts verzögerten Eingangssignal. Diese Funktion wird im Filter 40 mit Hilfe dreier Verzögerungselemente 42, 44 und 46 realisiert, deren jedes eine Verzögerungszeit gleich der Abfrageperiode Ts hat, sowie mittels zweier Subtrahierschaltungen 48 und 50. Die Klemme 30 ist direkt mit dem Minus-Eingang der Subtrahierschaltung 48 und über das Verzögerungselement 42 mit dem Plus-Eingang der Subtrahierschaltung 48 verbunden, so daß am Ausgang der Subtrahierschaitung 48 ein Signal (S10) erzeugt wird, das gleich dem um Ts verzögerten Eingangssignal minus dem unverzögerten Eingangssignal ist. Das Signal S9 wird am Ausgang der Subtrahierschaltung 50 erhalten, indem das Signal S10 direkt dem Plus-Eingang dieser Schaltung und über die in Kaskade geschalteten Verzögerungselemente 44 und 46 dem Minus-Eingang der Schaltung 50 zugeführt wird.

Das vom Filter 40 erzeugte Kompensationssignal S9 gelangt über die Muftiplizierschaltung 52 zu einem Addierer 54, der an seinem anderen Eingang das Signal S4 empfängt und an seinem Ausgang 56 ein kompensiertes Signal S12 liefert. Das Signal S12 kann, falls gewünscht, mittels eines D/A-Wandlers (nicht gezeigt) zurück in Analogform gebracht werden, oder es kann gegebenenfalls eine zusätzliche digitale Verarbeitung erfahren.

Die Multiplizierschaltung 52 wird durch den Festwertspeicher (ROM) 34 gesteuert, um die Amplitude des Kompensationssignals S9 als nicht-lineare Funktion des Wertes des Verzögerungs-SteuersignalS S6 zu ändern, wie es anhand der Fig. 8 erläutert wurde. Die Tabelle in Fig. 13 gibt eine Auflistung der Werte für die Größen 1-K, K, C und für die Verzögerungsänderung sowie für die Gesamtverzögerung. Die Fig. 9 ist eine graphische Darstellung des Gesamt-Frequenzgangs der Anordnung nach Fig. 6. Man erkennt, daß im Bereich von der Nullfrequenz bis zu einem Viertel der Abfragefrequenz (d.h. bis 0,25 Fs) die Amplitudenänderungen für alle in Fig. 9 angegebenen K-Werte kleiner sind als ein halbes dB. Dies ist eine wesentliche Verbesserung des Frequenzgangs der Amplitude im Vergleich zu dem in Fig. 2 dargestellten Frequenzgang des Filters 10.

Die Fig. 10 zeigt eine Gegenüberstellung des Frequenzgangs der Gruppenlaufzeit der Verzögerungsanordnung nach Fig. 6 (gestrichelte Kurven, Signal S12) mit dem Frequenzgang der Gruppenlaufzeit des unkompensierten linearen Interpolationsfilters 10 (ausgezogene Kurven, Signal S4). Die Gruppenlaufzeit ist sowohl in Nanosekunden als auch in Bruchteilen der Abfrageperiode Ts eingetragen. Man erkennt, daß für K-Werte von 1/8, 2/8, 3/8, 5/8, 6/8 und 7/8 die vom kompensierten Filter bewirkte Gruppenlaufzeit innerhalb des Frequenzbereichs von 0 bis oberhalb Fs/4 im wesentlichen unabhängig von der Frequenz ist, während sich beim unkompensierten Filter für die gleichen K-Werte bei der Frequenz Fs/4 beträchtliche Fehler ergeben.

Die Fig. 11 zeigt verschiedene Abwandlungen der Anordnung nach Fig. 6. Das Verzögerungselement 36 beispielsweise ist fortgefallen, indem der Eingang 14 des Filters 10 direkt mit dem Ausgang des Verzögerungselementes 42 im Filter 40 verbunden ist. Somit bringt das Filter 40 zusätzlich zur Phasenkom- 6

AT 397 895 B pensation des Filters 10 auch die Mindestverzögerung des Signals S2 von einer Abfrageperiode im Signalweg des Interpolationsfilters.

Ein weiterer Unterschied der Anordnung nach Fig. 11 gegenüber derjenigen nach Fig. 6 besteht darin, daß eine Multiplizierschaltung 53 in den Weg zwischen die Multiplizierschaltung 52 und den Addierer 54 eingefügt ist und eine weitere Multiplizierschaltung 55 in den Weg zwischen der Addierschaltung 54 und dem Ausgang 56 eingefügt ist. Die Multiplikations- oder Bemessungsfaktoren der Multiplizierschaltungen 53 und 55 sind 1/4 bzw. 1/8. Die Folge ist, daß das Signal S9 effektiv durch die Zahl 32 dividiert wird. Dies macht es möglich, das Amplituden-Steuersignal C als ganze Zahl (z.B. als zweistellige Binär- oder Dualzahl) zwischen 0 und 3 zu erzeugen. Der Festwertspeicher 34 ist gemäß der Tabelle in Fig. 14 programmiert, um die Zahl K (eine dreistellige Dualzahl im Bereich von 0 bis 7) in die Zahl C umzusetzen. Alternativ kann diese Umsetzung auch mittels diskretischer logischer Verknüpfungsglieder erfolgen. Die Multiplikation mit ganzen Zahlen und Division durch die Faktoren 1/4 und 1/8 führt mathematisch zu genau denselben Bemessungsfaktoren, die in der Tabelle der Fig. 10 für das Signal S 9 gezeigt sind, und somit ist das gelieferte Kompensationssignal exakt das gleiche wie in Fig. 4, obwohl die Struktur anders ist. Der Grund, weswegen der Divisionsfaktor 1/32 in zwei Faktoren 1/4 und 1/8 aufgespalten wird, besteht darin, daß auch im Filter 10 eine Änderung vorgenommen wurde, um bei der Bestimmung der Verzögerung mit ganzen Zahlen multiplizieren zu können, wie es noch erläutert wird.

Die Fig. 11 zeigt als weitere Modifikation, daß das lineare Interpolationsfilter 10 eine andere Struktur hat, die mathematisch der früher behandelten Struktur äquivalent ist, aber keine Multiplikation mit dem Faktor 1-K erfordert. Hierdurch entfällt die Notwendigkeit für die Multiplizierschaltung 18, und außerdem werden die Anforderungen an den Festwertspeicher 34 verringert, da keine Faktoren 1-K aus den K-Werten erzeugt werden müssen.

Im folgenden seien die Einzelheiten der getroffenen Abänderungen betrachtet. Die Klemme 14 ist mit einer verachtfachenden Multiplizierschaltung 19 und mit dem Eingang der Multiplizierschaltung 20 verbunden, die durch das Signal S6 gesteuert wird, welches das Verzögerungs-Steuersignal "K" darstellt, das im vorliegenden Fall eine ganze Zahl ist, wie in Fig. 14 angegeben. Da das Ausgangssignai am Ende in einer Einheit 55 durch 8 dividiert wird, ist der effektive Wert von "K" derselbe wie beim Ausführungsbeispiel nach Fig. 6, nämlich ein Bruchteil, der sich in Stufen von jeweils 1/8 ändert. Da K im Filter 10 eine ganze Zahl ist, wird das Signal S2 in der Multipiizierschaltung 19 mit 8 multipliziert, um eine Angleichung an die Maßstabsvergrößerung der Signalpegel im Filter 10 zu bewirken, die am Ende in der Dividierschaltung 55 wieder um denselben Faktor (1/8) maßstäblich verkleinert werden.

Eine Subtrahierschaltung 21 subtrahiert das Ausgangssignal der Multiplizierschaltung 20 vom Ausgangssignal der Multiplizierschaltung 19. Der Addierer 22 ist so angeschlossen, daß er das Ausgangssignal der Multiplizierschaltung 20 (nach Verzögerung um Ts im Verzögerungselement 16) mit dem Ausgangssignal der Subtrahierschaltung 21 addiert, um das verzögerte Signal S4 zu erzeugen. Die Übertragungsfunktion des modifizierten Filters ist mathematisch identisch mit der vorher beschriebenen Form (mit Ausnahme des Maßstabsfaktors 8), und somit ist auch der Amplituden- und Phasengang genauso wie bei der Anordnung gemäß Fig. 4.

Ein besonderes Merkmal der Verzögerungsanordnung nach Fig. 11 besteht darin, daß die Anzahl der mit variablen Koeffizienten arbeitenden Binär-Multiplizierer von drei auf zwei vermindert ist, wodurch der Aufbau der Anordnung wesentlich vereinfacht ist. Die zusätzlich vorgesehenen Multiplizierer (d.h. die Multiplizierschaltungen 19, 53 und 55) arbeiten mit festen Koeffizienten, die außerdem Potenzen der Zahl 2 sind. Hiermit bedarf es lediglich einer Stellenverschiebung nach links, wenn mit einer ganzen Zahl (z.B. mit 8) multipliziert wird, oder einer Steiienverschiebung nach rechts, wenn mit einer Bruchteilzahl (z.B. mit 1/4 oder mit 1/8) multipliziert wird, was einfach durch passende Anschlußweise von Signalleitungen erreicht werden kann. Um beispielsweise mit der Zahl 8 zu multiplizieren, werden einfach zusätzlich drei Nullen an die niedrigstwertigen Bitpositionen der Binärzahi gesetzt. Dies kann dadurch erreicht werden, daß man die drei niedrigstwertigen Bitpositionen des additiven Eingangs der Subtrahierschaltung 21 mit dem Logikpegel "0" (z.B. mit Masse) verbindet und das Signal S2 an die restlichen höherwertigen Eingangsbitpositionen der Subtrahierschaltung legt. Eine Multiplikation mit negativen Potenzen von 2 erfolgt durch Fallenlassen von Bits. Im Addierer 54 beispielsweise kann eine Division des Signals S9 durch 4 dadurch erfolgen, daß man nur das drittniedrigste und die höherwertigen Bits des Signals S9 an die Addierereingänge legt. Somit wird durch Hinzufügung von Multiplizierern, die mit festen Koeffizienten arbeiten, und Weglassung des Multiplizierers 18, der mit variablem Koeffizienten arbeitet, der Aufbau der Anordnung nach Fig. 11 insgesamt wesentlich einfacher. Die Anordnung enthält im einzelnen nur noch zwei Multiplizierer mit variablen Koeffizienten, einen (52) im Weg des Signals S9 und einen (20) im Interpolationsfilter.

Die Fig. 12 zeigt eine Modifikation der Anordnung nach Fig. 11, um die Auflösung bei der Verzögerung zu verdoppeln und eine Anzahl von Schaltungselementen weglassen zu können, ohne daß die Schaltungs- 7

Claims (5)

1. AT 397 895 B funktionen abgeändert oder die Gesamteigenschaften des Betriebs verändert werden. Der Aufbau des Filters 10 ist in der Ausführungsform nach Fig. 11 sehr viel einfacher, weil bestimmte Signalverzögerungsund Subtraktions-Funktionen, die bei den vorherigen Ausführungsformen durch gesonderte Elemente Im Filter 10 bewirkt wurden, nun mit Hilfe des Filters 40 bewerkstelligt werden. Die Verdoppelung der Auflösung wird dadurch erreicht, daß die Multiplikationsfaktoren der Multiplizierschaltungen 53, 55 und 19 auf 1/2 bzw. 1/16 bzw. 16 geändert werden. Das Signal S6 wird in eine 4-Bit-Binärzahl geändert, die Werte im Bereich von 0 bis 15 annehmen kann. Der Festwertspeicher 34 wird anders programmiert, wie es in der Tabelle der Fig. 15 gezeigt ist, um für die angegebenen 16 K-Werte (von 0 bis 15) die angegebenen Werte des Multiplizierer-Steuersignals "C" zu liefern. Mit diesen Änderungen bewegt sich die Verzögerung von Ts bis (31 Ts)/16 in Stufen von jeweils Ts/16 anstatt von Ts/8. Die Verzögerung ist gleich (1+K/16) · Ts, wie es in Fig.15 angegeben ist. Das Filter 10 enthält in seiner modifizierten Form nur die Multiplizierschaltungen 19 und 20 und den Addierer 22. Die Multiplizierschaltung 19 ist so angeschlossen, daß sie das Ausgangssignal des im Filter 40 vorhandenen Verzögerungselementes 42 mit 16 multipliziert, wodurch das verzögerte Signal S2 wie oben erläutert eine Maßstabsvergrößerung um den gleichen Faktor erfährt, um den es am Ende in der Muitiplizierschaltung 55 wieder maßstäblich verkleinert wird. Dies macht es möglich, in der Multiplizierschaltung 20 eine Multiplikation mit einer ganzen Zahl durchzuführen und nicht, wie beim Ausführungsbeispiel nach Fig. 6, eine Multiplikation mit einer Bruchteilzahl. Die Multiplizierschaltung 20 ist so angeschlossen, daß sie das Ausgangssignal des im Filger 40 enthaltenen Verzögerungselementes 44 mit dem Signal S6 multipliziert. Der Addierer 22 addiert die Ausgangssignale der Multiplizierschaltungen 19 und 20, um das Ausgangssignal S4 zu bilden. Im Betrieb werden Funktionen wie die Signalverzögerung und die Subtraktion, die im vorher beschriebenen Fall durch gesonderte Elemente im Filter 10 realisiert wurden, durch die Subtrahierschaltung 48 und das Verzögerungselement 44 im Filter 40 bewerkstelligt. Diese gemeinsame Ausnutzung von Elementen vermindert in wünschenswerter Weise die Kompliziertheit der Schaltungsanordnung, ohne das Amplituden- und Phasenverhalten in irgendeiner Hinsicht, ausgenommen was die Verdoppelung der Auflösung in der Verzögerung betrifft, zu ändern. Patentansprüche 1. Interpoiationsschaltung mit einem Signaleingangsanschluß für den Empfang von Signalproben, einem linearen Interpolator, der mit einem Eingang mit dem Signaleingangsanschluß verbunden ist und ein Ausgangssignai erzeugt, welches aus einer linearen Kombination von mindestens zwei Proben gebildet ist, dadurch gekennzeichnet, daß eine mit dem Signaleingangsanschluß gekoppelte Filterschaltung (40) ein die vom linearen Interpolator erzeugten Phasenfehler kompensierendes Ausgangssignal erzeugt, und daß eine Ausgangsschaltung (52,54) die Ausgangssignale des linearen Interpolators und der Filterschaltung (40) kombiniert und somit ein interpoliertes Signal erzeugt.
2. 2. Interpolationsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgangsschaltung (52.54) eine mit der Filterschaltung gekoppelte Amplitudenkompensationsschaltung (52) und eine mit der Amplitudenkompensationsschaltung (52) sowie mit dem Ausgang des linearen Interpolators gekoppelte Signalsummierschaltung (54) aufweist.
3. 3. Interpolationsschaltung nach Anspruch 1, wobei der Interpolator ein auf Zweipunktbasis linear interpolierendes Filter mit einem ersten Eingang, an dem ein zu verzögerndes digitales Eingangssignal anliegt, einem zweiten Eingang, an dem ein Verzögerungs-Steuersignal anliegt, und einem Ausgang, weicher ein digitales Ausgangssignal liefert, welches als Funktion des Verzögerungs-Steuersignals variabel verzögert ist, aufweist, wobei das Filter charakteristische Amplituden- und Phasenfehler hat und das digitale Eingangssignal eine gegebene Abfrageperiode aufweist, dadurch gekennzeichnet, daß die Filterschaltung (40) einen Eingang für den Empfang des digitalen Eingangssignals und einen Ausgang aufweist, welcher ein verzögertes Signal liefert, welches dem digitalen Eingangssignal, verzögert um ein ungeradzahliges Vielfaches einer halben Abtastperiode, entspricht, und daß die Ausgangsschaltung (52.54) eine Amplitudensteuerschaltung (52), die in Kaskade mit der kompensierenden Filterschaltung (40) geschaltet ist und unter Steuerung durch das Verzögerungssteuersignal die Amplitude des verzögerten Signals als nichtlineare Funktion des Verzögerungssteuersignals ändert, um ein Kompensationssignal mit veränderbarem Betrag und konstanter Verzögerung zu erzeugen, und eine Signalsummierschaltung (54) aufweist, welche das Kompensationssignal mit dem digitalen Ausgangssignal kombiniert und ein daraus resultierendes Ausgangssignal erzeugt, in dem die Amplitudenfehler und die Phasenfehler des linear interpolierenden Zweipunkt-Filters (10) vermindert sind. 8 AT 397 895 B
4. 4. Interpolationsschaltung nach Anspruch 3, gekennzeichnet durch einen ersten arithmetischen Prozessor (53), der in Kaskade mit der kompensierenden Filterschaltung (40) und der Amplitudensteuerschaltung (52) geschaltet ist und das kompensierende Signals um einen ersten vorbestimmten Faktor, der kleiner als 1 ist, dämpft, und durch einen zweiten arithmetischen Prozessor (55), der mit der Ausgangsschaltung (52,54) gekoppelt ist und das resultierende Ausgangssignal um einen zweiten vorbestimmten Faktor, der ebenfalls kleiner als 1 ist, dämpft.
5. 5. Interpolationsschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die kompensierende Filterschaltung (40) eine Filterwirkung aufweist, die in Z-Umformungs-Schreibweise mit H(z) = -1 + Z-1 + z-2 - z-3 ausgedrückt wird. Hiezu 10 Blatt Zeichnungen 9