DE69006634T2 - Verfahren und Vorrichtung zum Vermeiden falscher Echoelimination und/oder zum Vermeiden falscher Entzerrung in einem Telekommunikationssystem. - Google Patents

Verfahren und Vorrichtung zum Vermeiden falscher Echoelimination und/oder zum Vermeiden falscher Entzerrung in einem Telekommunikationssystem.

Info

Publication number
DE69006634T2
DE69006634T2 DE69006634T DE69006634T DE69006634T2 DE 69006634 T2 DE69006634 T2 DE 69006634T2 DE 69006634 T DE69006634 T DE 69006634T DE 69006634 T DE69006634 T DE 69006634T DE 69006634 T2 DE69006634 T2 DE 69006634T2
Authority
DE
Germany
Prior art keywords
devices
converter
adjustable
filter
values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69006634T
Other languages
English (en)
Other versions
DE69006634D1 (de
Inventor
Erik Anders S-124 33 Bandhagen Eriksson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of DE69006634D1 publication Critical patent/DE69006634D1/de
Application granted granted Critical
Publication of DE69006634T2 publication Critical patent/DE69006634T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/20Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/20Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
    • H04B3/23Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
    • H04B3/235Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers combined with adaptive equaliser

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Facsimile Transmission Control (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zur Vermeidung einer fehlerhaften Echo- Eliminierung und/oder Entzerrung, die von Nicht-Linearitäten in einem D/A-Wandler und/oder einem A/D-Wandler in einem Telekommunikationssystem herrühren, wobei ein Fehlersignal zu dem Zweck erzeugt wird, ein Filter für eine adaptive Echo- Eliminierung und/oder ein Filter für eine adaptive Entzerrung zu aktualisieren.
  • STAND DEK TECHNIK
  • Digitale Transversalfilter, die als "angezapfte Verzögerungsleitung" aufgebaut sind, werden zur Bildung von Linearkombinationen einer vorgegebenen Anzahl ankomtnender Digitalwerte verwendet. Derartige Filter können nur eine aktive, wirksame Echo-Eliminierung und/oder Entzerrung in Telekommunikationssystemen durchführen, wenn die Signalwege, in denen die Filter angeordnet sind, keine nicht-linearen Geräte enthalten. Ein Echo-Eliminierungsfilter ist normalerweise zwischen einen Sendezweig und einen Empfangszweig geschaltet, die mit einem Zweidraht-Vierdraht- Verbinder verbunden sind. Ein Entzerrungsfilter ist normalerweise in den Empfänger 2 geschaltet. Der Sendezweig weist einen D/A-Wandler auf, wogegen der Empfängerzweig einen A/D-Wandler enthält. Es hat sich herausgestellt, daß die D/A- und A/D-Wandler die Hauptquellen für Nicht-Linearitäten im Zusammenhang mit der Echo-Eliminierung und der Entzerrung darstellen.
  • Bei einem bekannten Verfahren, vergleiche beispielsweise EP- A1-0 240 055, werden Nicht-Linearitäten mit Hilfe eines getrennten Korrekturgeräts kompensiert welches stromabwärts eines A/D-Wandlers in einem Empfängerzweig angeschlossen ist.
  • Dieses Gerät erzeugt Korrekturwerte, die den Ausgangswerten des Computers zugefügt werden.
  • Eine weitere Möglichkeit zur Vermeidung von Problemen, die durch nicht-lineare Wandler hervorgerufen werden, ist die Verwendung sogenannter Tabellenfilter anstelle von Transversalfiltern. Tabellenfilter sind zum Eliminieren von Echo und zur Erzielung einer Entzerrung wirksam, trotz des Auftretens von Nicht-Linearitäten.
  • Allerdings erfordern diese Verfahren das Vorhandensein relativ komplizierter und/oder voluminöser Geräte.
  • Ein A/D-Wandler, der mit sukzessiven Approximationen arbeitet, weist normalerweise einen D/A-Wandler auf, der mehrere binär gewichtete Geräte enthält, beispielsweise Kondensatoren oder Stromquellen. In Wandlern dieser Art treten Nicht-Linearitäten auf, da die binär gewichteten Geräte in der Praxis nicht mit ausreichender Genauigkeit binär gewichtet werden. Ein Verfahren zur Verbesserung der Linearität besteht in einer exakten Einstellung der Werte der gewichteten Geräte bei der Herstellung dieser Geräte, beispielsweise durch Wegschneiden von Teilen der Kondensatoren mit Hilfe eines Lasers. Allerdings ist dieses Verfahren teuer. Darüberhinaus ändern sich die Bauteilwerte im Verlauf der Zeit, abhängig von der Temperatur usw., und daher läßt sich auf diese Weise keine dauernde Linearität erzielen.
  • Ein A/D-Wandler, der mit sukzessiven Approximationen arbeitet, kann selbstkalibrierend ausgeführt sein, was bedeutet, daß die Werte der binär gewichteten Geräte in regelmäßigen Zeitabständen überwacht und korrigiert werden, beispielsweise nach jedem Umwandlungszyklus. Eine Korrektur beispielsweise der Kapazitätswerte wird dadurch durchgeführt, daß kleine, parallel geschaltete Kondensatoren aktiviert oder deaktiviert werden, um jeweils die Kapazität zu erhöhen beziehungsweise zu verringern. Dies erfordert ebenfalls die Bereitstellung zugehöriger Logikgeräte zur Ausführung erforderlicher Kalibrierzyklen und zur Erzeugung von Korrektursignalen. Gleichzeitig ist die Wandlungskapazität verringert, infolge der Ausführung der Kalibrierzyklen. Eine Selbstkalibrierung ist beispielsweise aus dem Artikel "Selfcalibration and oversampling make room for more digital circuitry on monolithic ADCs" bekannt, EDN, 15. Oktober 1987.
  • BESCHREIBUNG DER ERFINDUNG
  • Das Ziel der Erfindung besteht in der Bereitstellung eines Verfahrens, welches eine fehlerhafte Echo-Eliminierung und/oder Entzerrung vermeidet, die von Nicht-Linearitäten entsprechend der voranstehenden Ausführungen herrühren, wobei das Verfahren einfach ist und so arbeitet, daß es keine komplizierten oder voluminösen Geräte benötigt, und nicht die Kapazität der Wandler verringert. Dies Ziel wird dadurch erreicht, daß das Fehlersignal, welches zum Zwecke der Adaptierung der adaptiven Filter verwendet wird, auch zur Einstellung der Werte vorbestimmter Geräte verwendet wird, also vorgegebener Bauteile, in den Wandlern, um so Nicht- Linearitäten in diesen Wandlern zu vermeiden. In der Praxis werden Signale zum Zwecke der Einstellung der Wandler in getrennten Logikgeräten entsprechend geeigneter Algorithmen erzeugt.
  • Die Erfindung ist durch die in den nachstehenden Patentansprüchen angegebenen Merkmale gekennzeichnet.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Erfindung wird nachstehend mit mehr Einzelheiten unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in welchen Figur 1 Teile eines Sendezweiges und eines Empfängerzweiges in einer Zweidraht-Vierdraht-Verbindung in einem Telekommunikationssystem erläutert; Figur 2 ein Beispiel eines Teils eines A/D-Wandlers darstellt, der in dem in Figur 1 dargestellten Empfängerzweig vorgesehen ist; Figur 3 ein Blockschaltbild ist, welches einen Teil eines D/A- Wandlers darstellt, der bei dem in Figur 1 dargestellten sendezweig vorgesehen ist; und Figur 4 eine Ausführungsform des in Figur 3 dargestellten Blockschaltbildes mit mehr Einzelheiten darstellt.
  • DIE BESTE ART ZUR AUSFUHRUNG DER ERFINDUNG
  • Figur 1 stellt einen Teil eines Telekommunikationssystems dar. Die Bezugsziffer 11 bezeichnet einen Sendezweig, auf welchem digitale Datensignale ankommen. Diese Signale werden an einen D/A-Wandler 12 angelegt, und von diesem in analoger Form an eine Zweidraht-Vierdraht-Verbindung 13. Letztere ist unter anderem auch an einen Empfängerzweig 14 angeschlossen, in welchem ein A/D-Wandler 15 vorgesehen ist. In der Praxis enthält der Sendezweig auch ein Transmissionsfilter, und der Empfängerzweig enthält auch ein Empfangsfilter und eine automatische Pegelsteuerungsvorrichtung, die nicht in der Figur gezeigt sind. Die Bezugsziffer 16 bezeichnet ein Filter für die adaptive Echo-Eliminierung, wobei der Eingang des Filters an den Sendezweig 11 angeschlossen ist, und der Ausgang des Filters mit einem Subtraktionsgerät 17 in dem Empfängerzweig 14 verbunden ist. Das in dem Subtraktionsgerät 17 gebildete Differenzsignal wird an ein adaptives Entzerrerfilter 18 angelegt, dessen Ausgang an einen Detektor 19 angeschlossen ist, der so ausgebildet ist, daß er empfangene Signale erfaßt. Ein Fehlersignal en zum Aktualisieren der Filter 16 und 18 wird auf bekannte Weise in einem Subtraktionsgerät 20 erzeugt. Allerdings sind andere Verfahren zur Erzeugung von Fehlersignalen zum Zwecke des Aktualisierens von Echo- und Entzerrerfiltern bekannt.
  • Der bislang beschriebene Teil des Systems bildet einen Teil des bekannten Verfahrens. Gemäß der Erfindung wird allerdings das Fehlersignal en auch dazu verwendet, den D/A-Wandler 12 und den A/D-Wandler 15 einzustellen. Zu diesem Zweck sind zwei Logikgeräte 21 und 22 vorgesehen, welche Wandlersteuersignale entsprechend geeigneter Algorithmen bilden, wie dies mit mehr Einzelheiten nachstehend beschrieben ist.
  • Adaptive Entzerrerfilter können auch an anderen Orten als einer Zweidraht-Vierdraht-Verbindung vorgesehen sein. Daher ist der Einsatz der Erfindung nicht auf derartige Verbindungen beschränkt.
  • Figur 2 erläutert ein Beispiel für einen D/A-Wandler, der in dem A/D-Wandler 15 der Ausführungsform von Figur 1 enthalten ist. Entsprechend diesem Beispiel soll der A/D-Wandler auf der Grundlage sukzessiver Approximationen arbeiten, und weist eine D/A-Wandler auf, der mehrere gegenseitig binär gewichtete Kondensatoren CO-CI enthält. Wenn die Kapazitätswerte der Kondensatoren auf dieselbe Weise wie die Kondensatoren bezeichnet werden, ist idealerweise die Kapazität Ci eines Kondensators mit einem Index i gleich CO/2i. Allerdings sind die Kapazitäten der Kondensatoren C&sub1;-CI variabel, was es ermöglicht, diese Kapazitäten zu korrigieren, wenn die Kondensatoren CO-CI nicht exakt binär gewichtet sind. Die Kondensatoren sind an eine Bezugsspannung VR oder an Masse angeschlossen, jeweils über einen steuerbaren Schalter, und zwar auf bekannte Weise. An die Schalter werden Steuersignale angelegt, die mit dO-dI bezeichnet sind. Jedes dieser Steuersignale ist entweder eine "Eins" oder eine "Null".
  • Statt die variablen Kapazitäten während getrennter Kalibrierzyklen und unter Verwendung getrennter Kalibriervorrichtungen zu korrigieren, wie bei selbstkalibrierenden Wandlern gemäß der voranstehenden Ausführungen, wird das Fehlersignal en, welches zum Zweck der Aktualisierung der Echo-und Entzerrerfilter verwendet wird, gemäß der vorliegenden Erfindung auch zum Einstellen der variablen Kapazitätswerte verwendet. Wenn das Fehlersignal en auf die in Figur 1 dargestellte Weise erzeugt wird, können die Kapazitätswerte an einem Sampling-Zeitpunkt n beispielsweise entsprechend dem nachstehenden Algorithmus eingestellt werden:
  • Ci,n+1 = Ci,n + sign (en) sign (ADn) di,n dC,
  • hierbei ist Ci,n die Kapazität des Kondensators Ci am Sampling-Zeitpunkt n;
  • ADn ist das Startsignal am Sampling-Zeitpunkt n von dem A/D- Wandler, in welchem der D/A-Wandler von Figur 2 enthalten ist;
  • di,n ist der Steuerwert, also eine "Eins" oder eine "Null", welcher den Schalter an den Kondensator Ci zum Sampling- Zeitpunkt n steuert; und
  • dC ist der Inkrementalwert, um welchen die Kapazität geändert werden kann.
  • Abhängig davon, ob di,n eine "Eins" oder eine "Null" ist, ist der neue Wert Ci,n+1 entweder gleich Ci,n ± dC oder bleibt ungeändert und ist gleich Ci,n, entsprechend dem Algorithmus. In diesem Fall wird angenommen, daß der Steuerwert di,n Null ist, wenn der Kondensator Ci mit Masse verbunden ist, also wenn dieser Kondensator nicht zum Ausgangswert des Wandlers beiträgt. Daher werden nur die Kapazitätswerte der Kondensatoren eingestellt, die zu diesem Zeitpunkt aktiv sind.
  • Der Algorithmus gemäß der voranstehenden Ausführungen läßt sich durch die Tatsache erklären, daß ein Fehlersignal en, welches einen positiven Erwartungswert aufweist, in zwei unterschiedlichen Fällen erzeugt werden kann:
  • 1) Das Ausgangssignal des A/D-Wandlers 15 ist positiv und größer als in dem Fall, in welchem der Wandler linear gewesen wäre. Dies tritt auf, wenn die Kapazitätswerte extrem klein sind. Das durch die Einstellung erzielte mittlere Ergebnis ist eine Erhöhung des Kapazitätswertes des Kondensators Ci, da sowohl der Erwartungswert des Fehlersignals als auch das Ausgangssignal des A/D-Wandlers positiv sind.
  • 2) Das Ausgangssignal des A/D-Wandlers ist negativ und weist einen Absolutwert auf, der kleiner ist als in dem Fall, In welchem der Wandler linear gewesen wäre. Dies tritt auf, wenn die Kapazitätswerte extrem groß sind, und das durch die Einstellung erhaltene mittlere Ergebnis ist eine Verringerung des Kapazitätswertes des Kondensators Ci, da der Erwartungswert des Fehlersignals positiv und das Ausgangssignal des A/D-Wandlers negativ ist.
  • Ein Fehlersignal en, welches negative Erwartungswerte aufweist, wird in den nachstehenden zwei Fällen erzeugt:
  • 1) Das Ausgangssignal des A/D-Wandlers ist positiv und kleiner, als es gewesen wäre, wenn der Wandler linear ware. Dies tritt auf, wenn die Kapazitätswerte extrem groß sind.
  • 2) Das Ausgangssignal A/D-Wandlers ist negativ und weist einen Abso1utwert auf, der größer ist als in dem Fall, in welchem der Wandler linear wäre. Dies tritt auf, wenn die Kapazitätswerte extrem klein sind.
  • Der Kondensator CO wird als Bezugsgröße verwendet und ist daher nicht einstellbar, da zwar die Kondensatoren CO-CI andernfalls so gesteuert werden können, daß sie exakt binär gewichtet sind, jedoch sämtlich extrem hohe oder extrem niedrige Kapazitätswerte aufweisen, welche dazu führen, daß der Wandler fehlerhafte Ausgangswerte abgibt.
  • Die einstellbaren Kondensatoren können beispielsweise jeweils aus einer geeigneten Ahzahl kleiner Kondensatoren bestehen, von denen jeder wie voranstehend erläutert die Kapazität dC aufweist. Die einstellbaren Kondensatoren können auch beispielsweise aus einem jeweiligen großen Kondensator zusammen mit einer geeigneten Anzahl kleiner Kondensatoren bestehen, die zur Einstellung der Kapazität dienen sollen.
  • Der in den A/D-Wandler 15 vorgesehene D/A-Wandler muß nicht aus binär gewichteten Kondensatoren bestehen. Auf bekannte Weise können diese Kondensatoren durch binär gewichtete Stromquellen ersetzt werden, welche mit Hilfe von Schaltern Beiträge zu einem Summenstrom liefern oder nicht.
  • Um eine Einstellung der Werte der einstellbaren Geräte zu ermöglichen ist es erforderlich, getrennte Einstellsignale zu kompilieren, beispielsweise entsprechend dem erläuterten Algorithmus. Die Signale können durch einen einfachen Logikblock kombiniert werden, da die Signale nur anzeigen müssen, ob der betreffende Wert erhöht, verringert oder unverändert belassen werden soll.
  • Selbstverständlich ist die Verwendung anderer Algorithmen als des erläuterten Algorithmus denkbar. Es ist beispielsweise moglich, den Wert des Fehlersignals en statt nur das Vorzeichen des Fehlersignals zu verwenden. Allerdings ist der Aufbau des Logikblockes, der zur Erzeugung der Steuersignale erforderlich ist, etwas komplizierter als in dem Fall, wenn nur das Vorzeichen des Fehlersignals verwendet wird, da es dann erforderlich ist, daß das Steuersignal die Größe der Änderung angeben muß, statt nur Plus, Minus oder Null.
  • Figur 3 erläutert ein Beispiel für ein schematisches Blockschaltbild, welches einen Teil des D/A-Wandlers 12 in Figur 1 darstellt. Der dargestellte, beispielhaft genannte Wandler ist so aufgebaut, daß er vier Ausgangspegel sowie vier Spannungserzeugungsblöcke 31 - 34 und einen Schalter 35 enthält. Der Schalter wird durch ein ankommendes Digitalsignal gesteuert, welches symbolisch durch einen Pfeil bezeichnet ist, und arbeitet so, daß er abhängig vom Wert des Digitalsignals einen der Spannungserzeugungsblöcke mit dem Wandlerausgang verbindet. Die Blöcke 31 - 34 sollen die Spannungen 3VO, VO, -VO und -3VO in dieser Reihenfolge erzeugen. Die von den Blöcken 31, 33 und 34 erzeugten Spannungen können eingestellt werden, was es ermöglicht, daß diese Spannungen korrigiert werden können, falls sie von ihren Idealwerten abweichen, in Bezug auf die Spannung, die von dem Block 32 erzeugt wird, dessen Ausgangsspannung als feste Bezugsspannung verwendet wird.
  • Die Spannungen von den Zweigen 31, 33 und 34 können beispielsweise entsprechend dem nachstehend angegebenen zweistufigen Algorithmus eingestellt werden:
  • Vs,n+1/2 = Vs,n - sign (en) dV
  • Vi,n+1 = Vi,n - sign(Vs,n+1/2 + Vi,n + VO) dV,
  • hierbei bezeichnet s, welcher der Blöcke 31, 33 und 34 die Ausgangsspannung des Wandlers am Sampling-Zeitpunkt n erzeugt hat;
  • Vs,n ist die Spannung von dem Block s am Sampling-Zeitpunkt n;
  • i bezeichnet einen Block, der aus den Blöcken ausgewählt ist, die eine einstellbare Spannung ausweisen;
  • en ist das Fehlersignal entsprechend der voranstehenden Ausführungen;
  • VO ist die feste Bezugsspannung; und
  • dV ist der Inkrementierwert für eine Spannungsänderung.
  • Eine übermäßig hohe Ausgangsspannung von dem Wandler führt zu einem positiven Fehlersignal en, und umgekehrt. Aus dem Algorithmus wird deutlich, daß beispielsweise der Spannungswert abnimmt, wenn das Fehlersignal Positiv ist. In der ersten Stufe, also zwischen dem Sampling-Zeitpunkt n und n+1/2 wird ein neuer Spannungswert an den Block angelegt, welcher die Ausgangsspannung des Wandlers am Sampling- Zeitpunkt n erzeugte. In der zweiten Stufe, also zwischen den Zeitpunkten n+1/2 und n&spplus;¹ werden neue Spannungswerte für alle Blöcke mit einer einstellbaren Spannung festgelegt, also auch für den Block, der die Ausgangsspannung des Wandlers am Sampling-Zeitpunkt n erzeugte, und dem ein neuer Wert zum Zeitpunkt n+1/2 zugeordnet wird. Der Ausdruck in Klammern in der zweiten Stufe des Algorithmus stellt die Summe der Spannungswerte von allen Werten dar. Diese Summe ist idealerweise gleich Null. Hierbei wird darauf hingewiesen, daß in den Fällen, in welchen nur die erste Stufe des Algorithmus verwendet wird, das Fehlersignal zu einem sogenannten lokalen Minimum statt zu einem sogenannten globalen Minimum konvergieren würde.
  • Figur 4 stellt eine detailliertere Ausführungsform der in Figur 3 dargestellten Blöcke dar. Jeder der Blöcke 31 - 34 besteht aus einem von vier Zweigen 31 - 34 in Figur 4, die sämtlich eine Spannung VO erhalten. Nur ein Pufferverstärker ist in dem Zweig 32 enthalten, in welchem die Spannung VO erzeugt wird. Die Spannungen 3VO, -VO und -3VO werden in den Zweigen 31, 33 und 34 auf bekannte Weise mit Hilfe sogenannter geschalteter Kapazitäten erzeugt. Diese Zweige weisen unter anderem mehrere Schalter auf, die mit Ph&sub1; bis Ph&sub3; bezeichnet sind. Während jeder Wandlerphase werden mit Ph&sub1; bezeichnete Schalter während eines ersten Zeitintervalls geschlossen, werden mit Ph&sub2; bezeichnete Schalter während eines zweiten Zeitintervalls geschlossen, usw. Jeder der Zweige 31, 33 und 34 umfaßt unter anderem einen variablen Kondensator, der durch C&sub4;&sub1; - C&sub4;&sub3; bezeichnet ist, und einen Integrierer, der einen festen Tntegrierkondensator aufweist, der mit C&sub4;&sub4; - C&sub4;&sub6; bezeichnet ist. Die Ausgangsspannung von jedem Zweig ist proportional zu dem Quotienten der Kapazitäten des variablen Kondensators und des Integrierkondensators, also C&sub4;&sub1;/C&sub4;&sub4;. Falls angenommen wird, daß die variablen Kondensatoren C&sub4;&sub1; - C&sub4;&sub3; ebenso groß sind, so ist dann C&sub4;&sub4; gleich C&sub4;&sub1;/3, C&sub4;&sub5; gleich C&sub4;&sub1;, und C&sub4;&sub6; gleich C&sub4;&sub1;/3, bei diesem Beispiel. Die negativen Spannungen von den Zweigen 33 und 34 treten deswegen auf, da die Schalter bei den variablen Kondensatoren C&sub4;&sub2; - C&sub4;&sub3; nicht in derselben Reihenfolge in den Zweigen 33 und 34 wie im Zweig 31 umgeschaltet werden, wie aus der Figur deutlich wird.
  • Im Falle des in Figur 4 gezeigten D/A-Wandlers ist die Inkrementalgröße einer Spannungsänderung dV im Zweig 31 proportional zu dC&sub4;&sub1;/C&sub4;&sub4;, wobei dC&sub4;&sub1; die kleinstmögliche Änderung der Kapazität des Kondensators C&sub4;&sub1; bezeichnet. Damit die Inkrementalgröße einer Spannungsänderung dV in sämtlichen Zweigen den gleichen Wert annimmt, kann der kleinstmöglichen Kapazitätsänderung in unterschiedlichen Zweigen ein unterschiedlicher Wert gegeben werden, so daß die Kapazitätsänderung an den Integrierkondensator in dem betreffenden Zweig angepaßt ist. Es ist ebenfalls denkbar, eine Anpassung der Kapazitätsänderung in dem Logikgerät durchzuführen, welches Steuersignale zum Anlegen an den D/A- Wandler erzeugt, entsprechend einem geeigneten Algorithmus.
  • Selbstverständlich könnten, statt die Kondensatoren C&sub4;&sub1; - C&sub4;&sub3; variabel auszugestalten, die Integrierkondensatoren C&sub4;&sub4; - C&sub4;&sub6; alternativ hierzu variabel ausgebildet werden.

Claims (6)

1. Verfahren zum Vermeiden einer fehlerhaften Echo- Eliminierung und/oder Entzerrung, die von Nicht- Linearitäten in einem D/A-Wandler (12) und/oder einem A/D-Wandler (15) in einem Telekommunikationssystem herrühren, wobei ein Fehlersignal (en) erzeugt wird, um ein Filter (16) fur eine adaptive Echo-Eliminierung und/oder ein Filcer (18) für eine adaptive Entzerrung zu aktual isieren, dadurch gekennzeichnet, daß das Fehlersignal auch zum Kompilieren, mit Hilfe geeigneter Algorithmen, von Einstellwerten für vorgegebene Geräte (C&sub4;&sub1; - C&sub4;&sub3;, C&sub1; - CI) verwendet wird, beispielsweise vorgegebener Bauteile, die in dem D/A- Wandler (12) und/oder dem A/D-Wandler (15) vorgesehen sind; und daß die Geräte so eingestellt werden, daß ihre tatsächlichen Werte durch die Einstellwerte ersetzt werden.
2. Vorrichtung zum Vermeiden einer fehlerhaften Echo- Eliminierung und/oder Entzerrung, die von Nicht- Linearitäten herrühren, die zusammen mit einer D/A- Wandlung (12) in einem Telekommunikationssystem auftreten, welches ein Filter (16) für eine adaptive Echo-Eliminierung und/oder ein Filter (18) für eine adaptive Entzerrung aufweist, wobei weiterhin Geräte (20) vorgesehen sind, die zur Erzeugung eines Fehlersignals (en) zum Akctualisieren des Filters beziehungsweIse der Filter ausgebildet sind, dadurch gekennzeichnet, daß die Vorrichtung einen D/A-Wandler (12) aufweist, der mit einstellbaren Geräten (C&sub4;&sub1; - C&sub4;&sub3;) versehen ist, also mit einstellbaren Bauteilen, und mit einem Logikgerät (21) versehen ist, welches das Fehlersignal (en) empfängt und zum Kompilieren von Finstellwerten für die tatsächlichen Werte der einstellbaren Geräte entsprechend einem geeigneten Algorithmus ausgebildet ist, und mit Geräten zur, falls erforderlich, Einstellung der Geräte, so daß die tatsächlichen Werte dieser Geräte durch die Einstellwerte ersetzt werden.
3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der D/A-Wandler (12) mehrere Zweige (31, 33, 34) aufweist, die sogenannte geschaltete Kapazitäten enthalten, wobei jeder der Zweige einen ersten Kondensator (C&sub4;&sub1; - C&sub4;&sub3;) aufweist, der in Reihe mit einem Integrierer geschaltet ist, der einen weiteren Kondensator (C&sub4;&sub4; - C&sub4;&sub6;) aufweist; und daß das einstellbare Gerät aus einem der Kondensatoren (beispielsweise C&sub4;&sub1; - C&sub4;&sub4;) in jedem Zweig besteht.
4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß der D/A-Wandler (12) weiterhin einen Zweig (32) aufweist, der eine feste Spannung (VO) erzeugt.
5. Vorrichtung zum Vermeiden einer fehlerhaften Echo- Eliminierung und/oder Entzerrung, die von Nicht- Linearitäten herrühren, die im Zusammenhang mit einer A/D-Wandlung (15) in einem Telekommunikationssystem auftreten, welches ein Filter (16) für eine adaptive Echo-Eliminierung und/oder ein Filter (18) für eine adaptive Entzerrung aufweist, und Geräte (20) zur Erzeugung eines Fehlersignals (en) zum Aktualisieren des Filters beziehungsweise der Filter, dadurch gekennzeichnet, daß die Vorrichtung einen A/D-Wandler (15) aufweist, der einstellbare Geräte (C&sub1; - CI) aufweist, also einstellbare Bauteile, ein Logikgerät (22), welches das Fehlersignal (en) empfängt und so ausgebildet ist, daß es Einstellwerte für die tatsächlichen Werte der einstellbaren Geräte entsprechend einem geeigneten Algorithmus kompiliert, sowie Geräte zur Einstellung, falls erforderlich, der Geräte, so daß die tatsächlichen Werte dieser Geräte durch die Einstellwerte ersetzt werden.
6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der A/D-Wandler (15) mehrere binär gewichtete Geräte (CO - CI) aufweist, beispielsweise Kondensatoren; daß der Wert eines (CO) dieser Geräte fest ist; daß die Werte der übrigen Geräte (C&sub1; - CI) einstellbar sind; und daß die einstellbaren Geräte die binär gewichteten Geräte umfassen, die einstellbare Werte aufweisen.
DE69006634T 1989-04-27 1990-03-20 Verfahren und Vorrichtung zum Vermeiden falscher Echoelimination und/oder zum Vermeiden falscher Entzerrung in einem Telekommunikationssystem. Expired - Fee Related DE69006634T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE8901542A SE463589B (sv) 1989-04-27 1989-04-27 Foerfarande foer att undvika felaktig ekoeliminering och/eller utjaemning till foeljd av olinjaeriteter i en d/a-omvandlare och/eller en a/d-omvandlare i en telekommunikationsanlaeggning, samt anordning foer utoevande av foerfarandet i samband med d/a-omvandling och anordning foer utoevande av foerfarandet i samband med a/d-omvandling

Publications (2)

Publication Number Publication Date
DE69006634D1 DE69006634D1 (de) 1994-03-24
DE69006634T2 true DE69006634T2 (de) 1994-05-26

Family

ID=20375822

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69006634T Expired - Fee Related DE69006634T2 (de) 1989-04-27 1990-03-20 Verfahren und Vorrichtung zum Vermeiden falscher Echoelimination und/oder zum Vermeiden falscher Entzerrung in einem Telekommunikationssystem.

Country Status (15)

Country Link
US (1) US5189637A (de)
EP (1) EP0399968B1 (de)
JP (1) JP3124771B2 (de)
KR (1) KR950014543B1 (de)
AU (1) AU622799B2 (de)
BR (1) BR9006719A (de)
CA (1) CA2030623C (de)
DE (1) DE69006634T2 (de)
DK (1) DK0399968T3 (de)
ES (1) ES2049459T3 (de)
FI (1) FI100371B (de)
IE (1) IE65531B1 (de)
NO (1) NO302008B1 (de)
SE (1) SE463589B (de)
WO (1) WO1990013185A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10318603A1 (de) * 2003-04-24 2004-12-09 Infineon Technologies Ag Eingangsempfängerschaltung

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157653A (en) * 1990-08-03 1992-10-20 Coherent Communications Systems Corp. Residual echo elimination with proportionate noise injection
SE501248C2 (sv) * 1993-05-14 1994-12-19 Ericsson Telefon Ab L M Metod och ekosläckare för ekoutsläckning med ett antal kaskadkopplade adaptiva filter
US5812537A (en) * 1995-09-29 1998-09-22 Paradyne Corporation Echo canceling method and apparatus for data over cellular
US5650954A (en) * 1996-01-30 1997-07-22 Seagate Technology, Inc. Frequency and time domain adaptive filtration in a sampled communication channel
DE19611941C1 (de) * 1996-03-26 1997-12-11 Siemens Ag Schaltungsanordnung zur Leitungsanpassung und Echounterdrückung
US6184692B1 (en) * 1997-10-29 2001-02-06 Lucent Technologies, Inc. Loop back test apparatus and technique
US6028929A (en) * 1997-11-14 2000-02-22 Tellabs Operations, Inc. Echo canceller employing dual-H architecture having improved non-linear echo path detection
AU1463800A (en) 1998-11-02 2000-05-22 Broadcom Corporation Measurement of nonlinear distortion in transmitters
DE10005620A1 (de) 2000-02-09 2001-08-30 Infineon Technologies Ag Schaltungsanordnung
US6813311B1 (en) 2000-03-14 2004-11-02 Globespan Virata Corporation Non-linear echo cancellation for wireless modems and the like
US20050035891A1 (en) * 2003-08-14 2005-02-17 Tripath Technology, Inc. Digital-to-analog converter with level control
JP2009135595A (ja) * 2007-11-28 2009-06-18 Sony Corp スイッチトキャパシタ回路、スイッチトキャパシタフィルタ、およびシグマデルタad変換器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3732410A (en) * 1969-12-22 1973-05-08 Postmaster Department Res Labo Self adaptive filter and control circuit therefor
US4129863A (en) * 1977-10-03 1978-12-12 Regents Of The University Of California Weighted capacitor analog/digital converting apparatus and method
US4200863A (en) * 1977-10-03 1980-04-29 The Regents Of The University Of California Weighted capacitor analog/digital converting apparatus and method
US4476456A (en) * 1981-11-03 1984-10-09 Texas Instruments Incorporated Combination of an analog to digital converter and sampling switch
US4669116A (en) * 1982-12-09 1987-05-26 Regents Of The University Of California Non-linear echo cancellation of data signals
NL8600815A (nl) * 1986-03-28 1987-10-16 At & T & Philips Telecomm Inrichting voor het kompenseren van niet-lineaire vervorming in een te digitaliseren ingangssignaal en een echokompensatiestelsel voorzien van een dergelijke inrichting.
NL8700983A (nl) * 1987-04-27 1988-11-16 Philips Nv Digitaal-analoog omzetter.
DE3778702D1 (de) * 1987-10-30 1992-06-04 Ibm Analog-digital/digital-analogwandlersystem und geraet zur echoannullierung unter verwendung eines solchen systems.
US4999830A (en) * 1989-09-25 1991-03-12 At&T Bell Laboratories Communication system analog-to-digital converter using echo information to improve resolution
US4977591A (en) * 1989-11-17 1990-12-11 Nynex Corporation Dual mode LMS nonlinear data echo canceller

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10318603A1 (de) * 2003-04-24 2004-12-09 Infineon Technologies Ag Eingangsempfängerschaltung
DE10318603B4 (de) * 2003-04-24 2005-03-10 Infineon Technologies Ag Eingangsempfängerschaltung

Also Published As

Publication number Publication date
DK0399968T3 (da) 1994-06-06
BR9006719A (pt) 1991-08-06
JPH03505661A (ja) 1991-12-05
AU622799B2 (en) 1992-04-16
ES2049459T3 (es) 1994-04-16
KR920700498A (ko) 1992-02-19
US5189637A (en) 1993-02-23
NO302008B1 (no) 1998-01-05
NO905147L (no) 1990-11-28
DE69006634D1 (de) 1994-03-24
WO1990013185A1 (en) 1990-11-01
FI100371B (sv) 1997-11-14
EP0399968B1 (de) 1994-02-16
KR950014543B1 (en) 1995-12-05
IE901466L (en) 1990-10-27
IE65531B1 (en) 1995-11-01
JP3124771B2 (ja) 2001-01-15
NO905147D0 (no) 1990-11-28
SE8901542D0 (sv) 1989-04-27
EP0399968A1 (de) 1990-11-28
AU5563890A (en) 1990-11-16
FI905993A0 (fi) 1990-12-04
SE8901542L (sv) 1990-10-28
CA2030623C (en) 2001-10-16
CA2030623A1 (en) 1990-10-28
SE463589B (sv) 1990-12-10

Similar Documents

Publication Publication Date Title
DE69006634T2 (de) Verfahren und Vorrichtung zum Vermeiden falscher Echoelimination und/oder zum Vermeiden falscher Entzerrung in einem Telekommunikationssystem.
AT397895B (de) Digitales verzögerungsfilter
DE3121972C2 (de)
EP0064201B1 (de) Verfahren zum Entzerren eines Datensignales
EP0691756A1 (de) Echokompensator mit analogen Grobkompensator und digitalem Feinkompensator
DE3877781T2 (de) Automatische verstaerkungsregelungseinrichtung fuer videosignale.
DE2624622C3 (de) Übertragungssystem zur Signalübertragung mittels diskreter Ausgangswerte in Zeitquantisierung und einer mindestens dreiwertigen Amplitudenquantisierung
DE69029230T2 (de) System zur Verringerung des Lärmpegels in Fahrzeugkabinen
DE69105774T2 (de) Abtastratenumsetzer.
EP0356548B1 (de) Verfahren und Schaltungsanordnung für eine digitale Regelung der Frequenz und/oder der Phase von Abtasttaktimpulsen
DE3643160C2 (de) Nullpunkteinstellung für ein Kombinations-PCM-Chip
DE69317392T2 (de) Abtastfrequenzumwandler
DE68920349T2 (de) Anordnung zur Auslöschung von Geisterbildern.
DE3587942T2 (de) Adaptive Erkennungseinrichtung.
DE2411062B2 (de) Dynamisch vorgespannte Differentialverstärkeranordnung
DE2230597C3 (de) Anordnung zur Erzeugung zweier zueinander hilberttransformierter Signale
EP0019194B1 (de) Digital-Fernmeldesystem mit mindestens einem Vierdrahtleitungsabschnitt
DE3888104T2 (de) Analoge Schaltung für Basisband-Modem.
DE3621446A1 (de) Geraet zum digitalen verarbeiten von kontinuierlichen bitstroemen
EP0392229B1 (de) Schaltungsanordnung zur Kompensation einer Offsetspannung und Verwendung dieser Schaltungsanordnung
CH655213A5 (de) Sprachverarbeitungsgeraet fuer teilnehmerleitungen.
DE3408384C2 (de) Schaltkreis zur Nachbildung einer Impedanz
CH651978A5 (en) Device with a hybrid circuit for digital duplex transmission
DE3854572T2 (de) Filter mit verstellbaren Koeffizienten.
DE2741667C2 (de)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee