NO302008B1 - Fremgangsmåte og anordning for å unngå feilaktig ekkoeliminering og/eller utjevning i et telekommunikasjonssystem - Google Patents

Description

TEKNISK OMRÅDE

Den foreliggende oppfinnelse vedrører en fremgangsmåte og en anordning for å unngå feilaktig ekkoeliminering og/eller utjevning som et resultat av ikke-lineariteter i en D/A-omformer og/eller en A/D-omformer i et telekommunikasjonssystem, idet der dannes et feilsignal for det formål å oppdatere et filter for adaptiv ekkoeliminering og/eller et filter for adaptiv utjevning.

TEKNIKKENS STILLING

Digitale transversalfiltre, som er av typen "tapped delay line", blir benyttet til å danne lineære kombinasjoner av et gitt antall av innkommende digitale verdier. Slike filtre er bare istand til å oppnå effektiv ekkoeliminering og/eller utjevning i telekommunikasjonssystemer når signal-banene hvori filtrene er plassert, ikke inneholder ikke-lineære innretninger. Et ekkoeliminerende filter blir normalt koblet mellom en sendergren og en mottagergren som blir forbundet med en 2-til-4-forbindelse. Et utjevnings-filter blir normalt koblet inn i mottagergrenen. Sendergrenen innbefatter enD/A-omformer, mens mottagergrenen innbefatter en A/D-omformer. Det er funnet at D/A og A/D-omformere utgjør hovedkildene for ikke-linearitet i forbindelse med ekkoeliminering og utjevning.

I henhold til en kjent fremgangsmåte, se f.eks. EP-A1-0.240.055, blir ikke-lineariteter kompensert ved hjelp av en separat korreksjonsinnretning som er forbundet nedstrøms i forhold til A/d-omformer i en mottagergren. Denne innretning genererer korreksjonsverdier som blir tilføyet datamaskin-utverdiene.

En annen mulighet for å unngå problemer som bevirkes av ikke-lineære omformere, er bruken av såkalte tabellfiltre istedetfor transversaltiltre. Tabellfiltre er effektive med hensyn til å eliminere ekko og å oppnå utjevning til tross for opptreden av ikke-lineariteter.

Disse fremgangsmåter krever imidlertid nærværet av for-holdsvis komplisert og/eller plasskrevende utstyr.

En A/D-omformer som opererer med suksessive approksima-sjoner vil normalt innbefatte en D/A-omformer med en flerhet av binærveide innretninger, f.eks. kondensatorer eller strømkilder. Ikke-lineariteter finner sted i omformere av denne art, fordi de binærveide innretninger i praksis ikke er binærveiet til en tilstrekkelig nøyaktig-het. En fremgangsmåte for å forbedre linearitet på, innebærer justering av verdiene av de veide innretninger nøyaktig i forbindelse med fremstillingen av innretningene, det vil si ved bortskjæring av deler av kondensatorene ved hjelp av en laser. Imidlertid er denne fremgangsmåte dyr. Videre vil komponentverdiene endre seg med tid i avhengig-het av temperatur, etc, og følgelig kan der ikke oppnås noen varig linearitet på denne måte.

En A/D-omformer som arbeider med suksessive approksima-sjoner kan også være selvkalibrerende, hvilket innebærer at verdiene av de binærveide innretninger blir overvåket og korrigert ved jevne intervaller, f.eks. etter hver omform-ersyklus. Korreksjon av f.eks. kapasitetsverdiene blir utført ved aktivisering eller deaktivisering av små paral-lellkoblede kondensatorer, for henholdsvis å øke og redusere kapasitansen. Dette krever også fremskaffelsen av ytterligere logikkinnretninger for utførelse av nødvendige kalibreringssykler og for fremskaffelse av korreksjonssig-naler. Samtidig blir omformerkapasiteten redusert, noe som skyldes utførelsen av kalibreringssyklene. Selvkalibrering er kjent f.eks. fra artikkelen "Self-calibration and oversampling make room for more digital circuity on mono-lithic ADCs", EDN, October 15, 1987.

REDEGJØRELSE FOR OPPFINNELSEN

Hensikten med oppfinnelsen er å fremskaffe en fremgangsmåte som unngår feilaktig ekkoeliminering og/eller utjevning som resulterer fra-lineariteter i henhold til det foregående, en fremgangsmåte som er enkel og som virker uten at det kreves komplisert eller plasskrevende utstyr, og som ikke vil redusere omformernes kapasitet. Denne hensikt oppnås ved også å bruke feilsignalet som er fremskaffet for det formål å oppdatere de adaptive filtre, for justering av verdiene av gitte innretninger, f.eks. gitte komponenter, i omformerne for derved å unngå ikke-lineariteter i nevnte omformere. I praksis blir det formet signaler for det formål å justere omformerne i separate logikkinnretninger i henhold til passende algoritmer.

Oppfinnelsen er kjennetegnet ved de trekk som er definert i de vedføyde fremgansmåtekrav 1, samt i vedlagte anord-ningskrav 2-6.

KORT OMTALE AV TEGNINGSFIGURENE

Oppfinnelsen vil nå bli beskrevet i ytterligere detalj under henvisning til de vedføyde tegningsfigurer. Figur 1 anskueliggjør deler av en sendergren og en mottagergren i en 2- til 4-trådsforbindelse i et telekom-munikas jonssystem. Figur 2 anskueliggjør et eksempel på en del av en A/D-omformer som er innlemmet i mottagergrenen vist på figur 1 . Figur 3 er et blokkskjerna som viser en del av en D/A-omformer som er innlemmet i sendergrenen vist på figur 1 . Figur 4 viser i ytterligere detalj en utførelsesform for blokken vist på figur 3.

UTFØRELSESFORMER FOR OPPFINNELSEN

Figur 1 viser en del av et telekommunkasjonssystem.Henvisningstall 11 identifiserer en sendergren som digitale signaler blir mottatt på. Disse signaler tilføres en D/A-omformer 12, og derfra, på analog-form tilført en 2- til 4-trådskobling 13. Sistnevnte er blant annet også forbundet med en mottagergren 14 som innbefatter en A/D-omformer 15. I praksis innbefatter også sendergrenen et transmisjons-filter, og mottagergrenen innbefatter også et mottager-filter og en innretning for automatisk nivåstyring, som ikke er vist på figuren. Henvisningstall 16 identifiserer et filter for adaptiv ekkoeliminering, idet utgangen fra nevnte filter er forbundet sendergrenen 11, og utgangen fra filteret er forbundet til en subtraksjonsinnretning 17 i mottagergrenen 14. Differansesignalet som dannes i sub-traks jonsinnretningen 17 tilføres et adaptivt utjevnings-filter 18, hvis utgang er forbundet med en detektor 19 som virker for å detektere mottatte signaler. Et feilsignal en for oppdatering av filtrene 16 og 18 blir dannet i en subtraksjonsinnretning 20 på en kjent måte. Andre fremgangsmåter kan imidlertid være kjente for fremskaffelse av feilsignaler for det formål å oppdatere ekko- og utjevningsfiltre.

Den del av det foreliggende system som er beskrevet hittil, utgjør en del av den kjente teknikk. Imidlertid, i henhold til oppfinnelsen blir feilsignalet en også brukt til å justere D/A-omformeren 12 og A/D-omformeren 15. I denne forbindelse blir to logikkinnretninger 21 og 22 innlemmet, idet disse innretninger former omformerstyresignaler i henhold til passende algoritmer, slik det vil bli ytterligere omtalt i det følgende.

Adaptive utjevningsfiltre kan også brukes ved lokasjoner forskjellige fra en 2- til 4-trådforbindelse. Følgelig vil anvendelsen av foreliggende oppfinnelse ikke være begrenset

til slike forbindelser eller overganger.

Figur 2 anskueliggjør et eksempel på en D/A-omformer som er innlemmet i den A/D-omformer 15 som er vist ved utførelses-formen ifølge figur 1. I henhold til dette eksempel skal A/D-omformeren ha til hensikt å virke i henhold til prin-sippet for suksessive aproksimasjoner, og innbefatter en D/A-omformer med en flerhet av innbyrdes binærveide kondensatorer Cq-Cj. Når kapasitansverdiene hos kondensatorene er konstruert på samme måte som kondensatorene, vil kapasitansen C^for en kondensator med en indeks i være ideelt lik Cq/2<1>. Kapasitansen for kondensatorene Cj-Cjar variable, men dette gjør det mulig for disse kapasitanser å bli korrigert når kondensatorene Cq-Cjikke er nøyaktig binært veiet. Kondensatorene er forbundet med en referansespenning ved VReller til jord, via en respektiv styrbar bryter, nemlig på kjent måte. Styresignaler som er betegnet d0-dj blir påtrykket bryterne. Hvert av disse styresignaler en enten en "en" eller et "null".

Istedetfor å korrigere de variable kapasitanser under separate kalibreringssykler og ved bruk separate kalibrer-ings innretninger, som ved selvkalibrerende omformere i henhold til det ovenstående, blir feilsignalet en som er formet for det formål å oppdatere ekko- og utjevnings-filteret, også brukt, i henhold til den foreliggende oppfinnelse, til å justere de variable kapasitansverdier. Når feilsignalet en blir formet på den måte som er anskue-liggjort på figur 1 , kan kapasitansverdiene bli justert ved samplingstidspunkt n i henhold til f.eks. den følgende algoritme:

hvor

Ci n er kapasitansen for kondensatoren C^ved samplingstids-

punktet n,

ADner startsignalet ved samplingstidspunktet n fra A/D-omformeren, hvor D/A-omformeren vist på figur 2 er innlemmet,

d1n er styreverdien, det vil si en "en" eller et "null" som styrer bryteren ved kondensatorens C ± ved samplingstidspunktet n, og

dC er den inkrementale verdi med hvilken kapasitansen kan endres.

Avhengig av hvorvidt di n er en "en" eller et "null", vil den nye verdi Cin+i enten være Ci n<±>dC eller forbli uendret og være lik Ci n, i henhold til algoritmen. I dette tilfelle blir det antatt at styreverdien di n er null når kondensatoren C.^ er forbundet med jord, det vil si når kondensatoren ikke bidrar til utverdien fra omformeren. Således vil bare kåpasitansverdien for de kondensatorer som er aktive ved dette tidspunkt, bli justert.

Algoritmen i henhold til det foregående kan forklares ved det forhold at et feilsignal en med en positiv forventet verdi kan formes i forbindelse med to forskjellige tilfeller: 1) Utsignalet fra A/D-omformeren 15 er positiv og større enn hva tilfellet ville være dersom omformeren hadde vært lineær. Dette finner sted når kapasitansverdiene er ekstremt små. Det gjennomsnittlige resultat som oppnås ved denne justering, er en økning i kapasitansverdien hos kondensatoren Cir fordi både den forventede verdi av feilsignalet og utsignalet fra A/D-omformeren er positiv. 2) Utsignalet Fra A/D-omformeren er negativ og har en absoluttverdi som er mindre enn det som ellers ville vært tilfellet, dersom omformeren hadde vært lineær. Dette finner sted når kapasitansverdiene er ekstremt store, og det gjennomsnittlige resultat som oppnås ved justeringen er en reduksjon i kapasitansverdien av kondensatoren Ciffordi den forventede verdi av feilsignalet er positivt, og utsignalet fra A/D-omformeren er negativt.

Et feilsignal en med negative forventede verdier blir tildannet i forbindelse med følgende to tilfeller: 1 ) Utsignalet fra A/D-omformeren er positivt og mindre enn det som ellers ville ha vært tilfelle, dersom omformeren hadde vært lineær. Dette finner sted når kapasitansverdiene er eksternt smål. 2) Utsignalet fra A/D-omformeren er negativt og har en absoluttverdi som er større enn det som ellers ville ha vært tilfelle dersom omformeren hadde vært lineær. Dette finner sted når kapasitansverdiene er ekstremt små.

Kondensatoren C0blir benyttet som en referanse, og er således ikke justerbar, fordi selv om kondensatorene Cq-Cjellers ville bli styrt som de var nøyaktig binærveiet, vil alle ha ekstremt høye eller ekstremt lave kapasitansverdier, hvilket ville bevirke at omformeren ville gi feile utverdier.

De justerbare kondensatorer kan f.eks. hver bestå av et passende antall av små kondensatorer, idet hver har en kapsitans dC i henhold til det ovenstående. De justerbare kondensatorer kan også, f.eks., omfatte en respektiv større kondensator sammen med et passende antall av små kondensatorer som er tenkt å bli brukt for justering av kapasitansen .

D/A-omformeren som er innlemmet i A/D-omformeren 15 trenger ikke å være sammensatt av binærveide kondensatorer. Disse kondensatorer kan erstattes, på en i og for seg kjent måte, ved binærveide strømkilder som ved hjelp av brytere bidrar til eller ikke bidrar til en summasjonsstrøm.

For å kunne tillate at verdiene for de justerbare innretninger skal kunne justeres, er det nødvendig å kompilere separate justeringssignaler, det vil si i henhold til den anskueliggjorte algoritme. Signalene kan kompileres ved hjelp av enkle logikkblokker, fordi signalene bare trenger å beskrive hvorvidt den verdi som er aktuell, skal økes, reduseres eller levnes uendret.

Naturligvis kan det tenkes bruken av algoritmer som er forskjellige fra de illustrete algoritmer. F.eks. er det mulig å bruke verdien av feilsignalet en istedetfor ene og alene fortegnet på nevnte feilsignal. Konstruksjonen av den logikkblokk som er påkrevet for å danne feilsignalene, vil imidlertid være noe mer komplisert enn ved tilfellet når bare fortegnet av feilsignalet blir benyttet, fordi det da er nødvendig for styresignalet å angi størrelsen av endringen istedetfor bare plus, minus eller null.

Figur 3 anskueliggjør et eksempel på et blokkdiagram som illustrerer en del av D/A-omformeren 12 på figur 1. Den illustrerte eksmpelvis fremstilte omformer er konstruert for fire inngangsnivåer og innbefatter fire spennings-generende blokker 31 - 34 og en bryter 35. Bryteren blir styrt ved hjelp av et innkommende digitalsignal, som symbolsk er merket med en pil, og avhengig av verdien av det digitale signal blir benyttet til å forbinde en av de spennings-

genererende blokker med omformerutgangen. Blokkene 31 - 34 har til hensikt å generere spenningene 3V0, V0, -V0og -3V0i nevnte rekkefølge. De spenninger som genereres av blokkene 31, 33, og 34 kan justeres, noe som muliggjør at disse spenninger kan korrigeres dersom de skulle avvike fra sine ideelle verdier i forhold til den spenningsgenererte

fra blokken 32, hvis utgangsspenning blir benyttet som en fiksert referanse.

Spenningene fra grenene 31, 33 og 34 kan justeres, f.eks. i henhold til den følgende to-trinns-algoritme:

hvor

s betegner hvilke av blokkene 31 , 33 og 34 formet utspenningen fra omformeren ved samplingstidspunktet n,

vs,ner spenningen fra blokken s ved samplingstidspunket n,

i designerer en blokk selektert fra nevnte blokk med en justerbar spenning,

en er feilsignalet i henhold til det foregående,

V0er den fikserte referansespenning, og

dV er den inkrementale størrelse for en spenningsendring.

En ekstremt stor utspenning fra omformeren vil resultere i et positivt feilsignal en og vice versa. Det vil være innlysende fra algoritmen, f.eks., at spenningsverdien avtar når feilsignalet er positivt. I det første trinn, det vil si mellom samplingstidspunktet n og n+1/2, blir en spenningsverdi påtrykket den blokk som dannet utspenningen fra omformeren ved samplingstidspunktet n. I det annet trinn, det vil si mellom tidspunktet n+1/2 og n+1 blir nye spenningsverdier bestemt for alle blokker med justerbar spenning, det vil si også for den blokk for formet utspenningen fra omformeren ved samplingstidspunket n, og som er tillagt en ny verdi ved tidspunket n+1/2. Uttrykket som inneholdes i paranteser i det annet trinn av algoritmen, utgjør summen av spenningsverdier fra alle blokkene. Denne sum er ideelt lik null. Det kan nevnes at i disse tilfeller, når bare det første trinn av algoritmen blir benyttet, vil feilsignalet konvergere mot et såkalt lokalt minimum istedetfor mot et såkalt globalt minimum.

Figur 4 anskueliggjør i ytterligere detalj en utførelses-form for blokkene vist på figur 3. Hver av blokkene 31 - 34 omfatter en av fire grener 31 - 34 på figur 4, av hvilke alle oppnår en spenning V0. Bare en bufferforsterker er innlemmet i grenen 32, hvor spenningen V0blir generert. Spenningene 3V0, -V0og -3V0blir generert i grenene 31, 33 og 34 på en kjent måte ved hjelp av såkalt svitsjede kapasitanser. Disse grener innbefatter blant annet en flerhet av brytere eller svitsjer som er betegnet Ph1- Ph3. Under hver omformerfase vil svitsjene betegnet Ph1være lukket under et første tidsintervall, mens svitsjene betegnet Ph2er lukket under et annet tidsintervall, etc. Hver av grenene 31 , 33 og 34 innbefatter blant annet en variabel kondensator betegnet C41- C43, og en integrator med en fiksert integreringskondensator tegenet C44- C46. Utspenningen av hver gren er proporsjonal med kvotienten mellom kapasitansene for den variable kondensator og integreringskondensatoren, det vil si C41/C44. Dersom man antar at de variable kondensatorer C41- C43er like store, vil<C>44da være lik C4-|/3, mens<C>45vil være lik C41, og C46 vil være lik C41/3 i henhold til dette eksempel. De negative spenninger fra grenene 33 og 34 oppstår fordi svitsjene på de variable kondensatorer C42- C43ikke blir svitsjet over i den samme rekkefølge i grenene 33 og 34 som i grenen 31, hvilket vil være innlysende fra nevnte figur.

I tilfelle av en D/A-omformer i henhold til figur 4, vil den inkrementale størrelse av en spenningsendring dv i grenen 31 være proporsjonal med dC4-|/C44, hvor dC41<s>igni- fiserer den minst mulige endring av kapasitansen hos kondensatoren C4i. For at den inkrementale størrelse av spenningsendringen dv skal være av lik verdi alle grener, kan den minst mulige kapasitetsendring bli gitt forskjellige verdier i forskjellige grener, slik at kapasitetsendringen blir innrettet i forhold til den integrerende kondensator i den aktuelle gren. Det kan også tenkes å utføre en tilpasning av kapasitetsendringen i logikkinn-retningen som danner styresignaler for anvendelsen like overfor D/A-omformeren, i henhold til en passende logarit-me .

De integrerende kondensatorer C44- C46kan selvsagt gjøres variable istedetfor for kondensatorene C41- C43som et alternativ.

Claims (6)

1. Fremgangsmåte for å unngå feilaktig ekkoeliminering og/eller utjevning som et resultat av ikke-lineariteter i en D/A-omformer (12) og/eller en A/D-omformer (15) i et telekommunikasjonssystem, idet der formes et feilsignal (en) for oppdatering av et filter (16) for adaptiv ekkoeliminering og/eller et filter (18) for adaptiv utjevning,karakterisert vedbruken av nevnte feilsignal til å kompilere ved hjelp av passende algoritmer, justeringsverdier for gitte innretninger (C41-<C>43, C-| - Cz), det vil si gitte komponenter innlemmet i D/A-omformeren (12) og/eller A/D-omformeren (15), og ved justering av disse innretninger slik at de foreliggende verdier hos de justerbare innretninger blir erstattet med nevnte justeringsverdier.

2. Anordning for å unngå feilaktig ekkoeliminering og/eller utjevning som skyldes ikke-lineariteter som opptrer i forbindelse med D/A-omforming (12) i et telekommunikasjonssystem som innbefatter et filter (16) for adaptiv ekkoeliminering og/eller et filter (18) for adaptiv utjevning, og ytterligere innbefattende innretninger (20) som virker til å fremskaffe et feilsignal (en) for oppdatering av filteret/filtrene, karakterisert vedat anordningen omfatter en D/A-omformer (12) med gitte justerbare innretninger (C41- C43), det vil si gitte justerbare komponenter, en logikkinnretning (21) som mottar nevnte feilsignal (en), og som er innrettet til å kompilere justeringsverdiene for de forekommende verdier hos de justerbare innretninger i henhold til en passende algoritme, samt innretninger for, når det er nødvendig, å justere de foreliggende verdier hos de justerbare innretninger ved å erstatte disse med nevnte justeringsverdier.

3. Anordning som angitt i krav 2, karakterisert vedat D/A-omformeren (12) innbefatter en flerhet av grener (31, 33, 34) med såkalte svitsjede kapasitanser, idet hver gren innbefatter en første kondensator (C4i - C43) som er forbundet i serie med en integrator som inneholder en ytterligere kondensator (C44- C46), og at den justerbare innretning omfatter en av nevnte kondensatorer (f.eks. C41- C44) i hver gren.

4.Anordning som angitt i krav 3,karakterisert vedat D/A-omformeren (12) også innbefatter en gren (32) som genererer en fiksert spenning (V0).

5. Anordning for å unngå feilaktig ekkoeliminering og/eller utjevning som et resultat fra ikke-lineariteter som finner sted i forbindelse med A/D-omforming (15) i et telekommunikasjonssystem som innbefatter et filter (16) for adaptiv ekkoeliminering og /eller et filter (18) for adaptiv utjevning, samt innretninger (20) for forming av et feilsignal (en) for oppdatering av filteret/filtrene,karakterisert vedat anordningen omfatter en A/D-omformer (15) med justerbare innretninger (C^ - Cj), f.eks. gitte justerbare komponenter, en logikkinnretning (22) som mottar nevnte feilsignal (en) og virker til å fremskaffe justeringsverdier for verdiene hos de justerbare innretninger i henhold til en passende algoritme, samt innretninger for eventuell justering av de foreliggende verdier hos de justerbare innretninger ved å erstatte disse med nevnte justeringsverdier.

6. Anordning som angitt i krav 5,karakterisert vedat A/D-omformeren (15) innbefatter en flerhet av binærveide innretninger (C0- Cx), f.eks. kondensatorer, at verdien av en av nevnte innretninger (C0) er fiksert, at verdien av de øvrige innretninger (C-| - Cj) er justerbare, og at de justerbare innretninger omfatter de binærveide innretninger med justerbare verdier.