NL8700983A

NL8700983A - Digitaal-analoog omzetter.

Info

Publication number: NL8700983A
Application number: NL8700983A
Authority: NL
Original assignee: Philips Nv
Priority date: 1987-04-27
Filing date: 1987-04-27
Publication date: 1988-11-16
Also published as: EP0289081B1; EP0289081A1; DE3866937D1; JPS63284928A; US4872011A; SG67093G; KR950012977B1; KR880013330A

Description

fc» PHN 12.100 1 H.V. Philips' Gloeilampenfabrieken te Eindhoven Digitaal-analoog omzetter.

De uitvinding heeft betrekking op een digitaal-analoog omzetter, voor het omzetten van een digitaal signaal met woordlengte n in een analoog signaal, voorzien van - een serieschakeling van een eerste en een tweede integrerende 5 schakeling, elk voorzien van een ingang en een uitgang en van een stuursignaalingang, waarbij de uitgang van de eerste integrerende schakeling is gekoppeld met de ingang van de tweede integrerende schakeling, elk van de (eerste resp tweede) integrerende schakelingen bevattende een eerste resp tweede versterkertrap met een inverterende en 10 een niet-inverterende ingang en een uitgang en een eerste resp tweede kondensator gekoppeld tussen de inverterende ingang en de uitgang van de eerste resp tweede versterkertrap, waarbij de eerste en de tweede integrerende schakeling zijn ingericht voor het uitvoeren van een integratiestap onder invloed van een aan de stuursignaalingang 15 toegevoerd stuursignaal, - een stuureenheid met een eerste en een tweede uitgang gekoppeld met de stuursignaalingang van de eerste resp tweede integrerende schakeling, welke stuureenheid is ingericht voor het leveren van een eerste stuursignaal aan zijn eerste uitgang, het vervolgens leveren van een 20 tweede stuursignaal aan zijn tweede uitgang, het daarna leveren van een derde stuursignaal aan zijn eerste uitgang en het daarna weer leveren van een vierde stuursignaal aan zijn tweede uitgang.

Een dergelijke omzetter is bekend uit de gepubliceerde Japanse oktrooiaanvrage (kokai) no. 59-8427 en is bedoeld voor het 25 omzetten van een n-bits digitaal signaal. De integrerende schakelingen in de bekende omzetter zijn opgebouwd in de vorm van analoge integratoren.

De bekende omzetter is bedoeld voor het omzetten van 16-bits digitale signalen in analoge signalen en werkt als volgt. De eerste 30 integrerende schakeling voert onder invloed van het eerste stuursignaal M1 maal een integratiestap uit waardoor een eerste waarde wordt afgeleid die evenredig is met 28Vref, waarbij Vref een referentiewaarde 8 7 t 0 ' ~ PHN 12.100 2 is. Vervolgens wordt de tweede integrerende schakeling door het tweede stuursignaal M2 maal geaktiveerd waardoor aan de uitgang van de tweede schakeling een analoog signaal ontstaat dat evenredig is met O , | MSB.2 Vref, waarbij MSB gelijk is aan de waarde van het binaire getal 5 van de acht meest signifikante bits van het 16-bits digitale signaal. Vervolgens wordt onder invloed van een resetsignaal van de stuureenheid de uitgang van de eerste integrerende schakeling op een initieel niveau (in dit geval op nul) gebracht (gereset). Daarna voert de eerste schakeling onder invloed van het derde stuursignaal M3 integratiestappen 10 uit waardoor een waarde evenredig met Vref wordt afgeleid. Vervolgens wordt de tweede schakeling door het vierde stuursignaal M4 maal geaktiveerd. Er ontstaat nu een analoog uitgangssignaal dat evenredig is met (MSB.2®+LSB)Vref, waarbij LSB gelijk is aan de waarde van het binaire getal van de acht minst signifikante bits van het 16-bits 15 digitale signaal. De bekende omzetter blijkt een storende offset komponent in het analoge uitgangssignaal te bezitten.

De uitvinding beoogt nu een digitaal-analoog omzetter te verschaffen die (nagenoeg) geen storende offset komponent in het analoge uitgangssignaal bezit. De digitaal-analoog omzetter volgens de 20 uitvinding is daartoe gekenmerkt doordat de integratoren geschakelde kondensator integratoren zijn, dat daartoe een eerste, ten minste twee kondensatoren bevattend, kondensatornetwerk is gekoppeld tussen de ingang van de eerste integrator en de inverterende ingang van de eerste versterkertrap, een tweede, ten minste twee kondensatoren bevattend, 25 kondensatornetwerk is gekoppeld tussen de ingang van de tweede integrator en de inverterende ingang van de tweede versterkertrap, dat het eerste kondensatornetwerk is ingericht voor het gedurende een zeker tijdinterval koppelen van een totale kapaciteit van M1.Cre£1 resp M3.Cref1 met de inverterende ingang van de eerste versterkertrap onder 30 invloed van het eerste resp derde stuursignaal, dat het tweede kondensatornetwerk is ingericht voor het gedurende een zeker tijdinterval koppelen van een totale kapaciteit van M2.Cref2 resp M4.Cref2 met de inverterende ingang van de tweede versterkertrap onder invloed van het tweede resp vierde stuursignaal, Crefl en Cref2 zijnde 35 een vaste kapaciteitswaarde, en dat voor het omzetten van willekeurige digitale signalen met woordlengte n geldt dat M2+M4 gelijk is aan een konstante (k). Voor het omzetten van een n-bits digitaal signaal kiest * ·’ -- ƒ PHN 12.100 3 en de konstante (k) bij voorkeur gelijk aan 2P, waarbij p<n.

De uitvinding is dus niet beperkt tot de toepassing in digitaal-analoog-omzetters voor het onzetten van binaire (digitale) signalen «et woordlengte n. De uitvinding is evenzeer van toepassing op 5 digitaal-analoog-omzetters voor het onzetten van digitale signalen met woordlengte n die in andere getallenstelsels dan het tweetallige stelsel zijn opgebouwd. Te denken valt daarbij aan bij voorbeeld ternaire of quartaire getallenstelsels.

De uitvinding is gebaseerd op het volgende inzicht. De 10 bekende omzetter blijkt een offset te genereren aan zijn uitgang die signaalafhankelijk is. Dat wil zeggen dat de offset voor verschillende waarden van het n-bits digitale signaal een verschillende grootte heeft. Berekend kan worden dat de offset aan de uitgang van de omzetter, voor zover deze het gevolg is van een offset VQ aan de uitgang van de 15 eerste integrerende schakeling, gelijk is aan (MSB+LSB).V0.

Dit betekent bij voorbeeld voor een 16-bits digitaal signaal waarvoor geldt dat MSB=0 en LSB=255 (decimaal), dat de offset gelijk is aan 255Vq. Voor het 16-bits digitale signaal waarvan de waarde 1 groter 20 is, dat wil zeggen MSB=1 en LSB=0, betekent dit echter dat de offset gelijk is aan V0.

De maatregel volgens de uitvinding berust nu daarop dat een zodanige aansturing van de twee integratoren wordt gerealiseerd dat een signaalonafhankelijke offset aan de uitgang van de omzetter wordt 25 gegenereerd. Dat wil zeggen dat er wel een offsetspanning ontstaat aan de uitgang van de omzetter, doch dat de grootte van die offsetspanning onafhankelijk is van de grootte van het digitale signaal. Voor deze vaste offsetspanning, waarvan de grootte natuurlijk eenvoudig bepaald kan worden, kan dan later, indien gewenst, gekompenseerd worden. Doordat 30 de tweede integrator volgens de uitvinding eerst het tweede en daarna het vierde stuursignaal krijgt toegevoerd, waarbij eerst een totale kapaciteit van M2.Cref2 en daarna een totale kapaciteit van M4.Cref2 met de inverterende ingang van de tweede versterkertrap wordt gekoppeld, en waarbij M2+M4 gelijk is aan een konstante k, wordt aan de uitgang van de 35 omzetter een offsetspanning gegenereerd die gelijk is evenredig is met de waarde (M2+M4).V0, ofwel k.VQ. De offsetspanning heeft dus een zekere konstante waarde, ongeacht de grootte van het om te zetten 8 7 c ? ? g 3 PHN 12.100 4 signaal.

De digitaal-analoog omzetter kan verder zijn gekenmerkt, doordat M3=1, dat M4 de waarde is die overeenkomt met het binaire getal gevormd door de p minst signifikante bits van het n-bits digitale 5 signaal en M1 de waarde is die overeenkomt met het binaire getal gevormd door de n-p meest signifikante bits van het n-bit digitale signaal. In tegenstelling tot de aansturing in de bekende omzetter, waar door de eerste integrator een vaste waarde gegenereerd wordt (te weten de voornoemde eerste en tweede waarde) en alleen de tweede integrator wordt 10 aangestuurd door uit de grootte van het n-bits digitale signaal afgeleide stuursignalen, worden in de omzetter volgens de uitvinding zowel in de eerste als in de tweede integrator signalen afgeleid die in alle vier de integratiestappen van de grootte van het om te zetten digitale signaal afhankelijk zijn. Zo geldt voor de eerste 15 integratiestap dat M1 gelijk is aan de eerder genoemde waarde MSB, voor de tweede integratiestap dat M2=k-M4, voor de derde integratiestap dat M3=1 (hetgeen betekent dat na twee integratiestappen in de eerste integrator aan de uitgang ervan een uitgangssignaal aanwezig is gelijk aan (M1+1).Vref, ofwel (MSB+1).Vref, welk signaal dus ook afhankelijk is 20 van de grootte van het n-bit digitale signaal), en voor de vierde integratiestap dat M4 gelijk is aan de eerder genoemde waarde LSB.

De digitaal-analoog omzetter kan verder zijn gekenmerkt doordat een derde geschakelde kondensator integrator bevattende een derde versterkertrap, een derde kondensator gekoppeld tussen een 25 inverterende ingang en een uitgang van deze versterkertrap en een derde, ten minste twee kondensatoren bevattend, kondensatornetwerk gekoppeld tussen een ingang van de derde integrator en de inverterende ingang van de versterkertrap, in serie is geschakeld met de tweede geschakelde kondensator integrator, dat deze derde integrator is ingericht voor het 30 uitvoeren van een integratiestap onder invloed van een stuursignaal aan een stuursignaalingang van deze integrator, dat de stuureenheid is ingericht voor het genereren van een reset signaal voor het naar een initieel niveau terugbrengen van het signaal aan de uitgang van de eerste integrator, en voor het daarna genereren van een vijfde 35 stuursignaal voor toevoer aan een eerste uitgang, dat de stuureenheid verder is ingericht voor het genereren van een zesde en het daarna genereren van een achtste stuursignaal voor toevoer aan een derde p 7 a n - ·' v * ·· V v * fc.

PHH 12.100 5 uitgang die is gekoppeld eet de stuursignaalingang van de derde integrator, en is ingericht voor het na het zesde stuursignaal en voor het achtste stuursignaal genereren van een zevende stuursignaal voor toevoer aan de tweede uitgang, dat het eerste kondensator netwerk verder 5 is ingericht voor het gedurende een zeker tijdinterval koppelen van een totale kapaciteit van M5.Cref1 net de inverterende ingang van de eerste versterkertrap onder invloed van het vijfde stuursignaal, het derde kondensator netwerk is ingericht voor het gedurende een zeker tijdinterval koppelen van een totale kapaciteit van M6.Cref3 resp 10 M8.Cref3 set de inverterende ingang van de derde versterkertrap onder invloed van het zesde resp achtste stuursignaal, het tweede kondenstor netwerk is ingericht voor het gedurende een zeker tijdinterval koppelen van een totale kapaciteit van M7.Cref2 net de inverterende ingang van de tweede versterkertrap onder invloed van het zevende stuursignaal, 15 waarbij Cref3 een vaste kapaciteitswaarde is. Indien hier voor het onzetten van willekeurige n-bits digitale signalen geldt dat M6+M8 gelijk is aan een konstante (k'}, bij voorbeeld gelijk aan 2q, waarbij p+qXn, dan ontstaat aan de uitgang van de onzetter een offset die eveneens min of «eer konstant is en Min of Meer onafhankelijk van de 20 grootte van het digitale signaal.

Het spreekt natuurlijk voor zich dat de OMzetter volgens de uitvinding verder uitgebreid kan worden door het in serie schakelen van Minstens een vierde integrator Met de derde integrator.

De digitaal-analoog OMzetter kan voor het omzetten van 25 een n-bits digitaal signaal nog verder zijn gekenmerkt doordat M3=M5=M7=1, dat M8 de waarde is die overeenkomt met het binaire getal gevormd door de q Minst signifikante bits van het n-bit digitale signaal, M1 de waarde is die overeenkomt met het binaire getal gevormd door de n-p-q meest signifikante bits en M4 de waarde is die overeenkomt 30 met het binaire getal gevormd door de resterende p bits van het n-bit digitale signaal. Het om te zetten n-bit digitale signaal is nu in drie stukken opgedeeld, te weten de n-p-q meest signifikante bits die het (decimale) getal Ml ofwel MSB vormen, de q minst signifikante bits die het (decimale) getal M8 ofwel LSB vormen en de resterende p bits die het 35 (decimale) getal M4 ofwel ISB vormen. De eerste vier integratiestappen in de eerste en de tweede integrator zijn gelijk aan die in de eerder besproken uitvoeringsvorm, met dat verschil dat M1 nu overeenkomt met de 8 7 0 C y δ 3 PHN 12.100 6 n-p-q meest signifikante bits en M2=k-ISB en M4=ISB. Het mag duidelijk zijn dat de zesde integratiestap uitgevoerd door de derde integrator op ieder moment na de vierde integratiestap, uitgevoerd door de tweede Integrator,uitgevoerd kan worden. Duidelijk is dat in de zesde en de 5 achtste integratiestap die wordt uitgevoerd door de derde integrator, in totaal een kapaciteit van k'.Cref3 aan de inverterende ingang van de derde versterkertrap wordt gekoppeld, welke kapaciteit konstant is voor een willekeurig digitaal signaal.

In de tweetrapsuitvoering van de onzetter is p bij 10 voorkeur gelijk aan n^2 indien n even is. In de drietrapsuitvoering geldt bij voorkeur p=q=n^3, indien n deelbaar is door 3. In deze gevallen is de totale kapaciteitswaarde in de kondensatornetwerken het laagst, zodat het benodigde oppervlak in het IC voor de kondensatoren eveneens het laagst is.

15 Voor het terugbrengen naar een initieel uitgangsniveau kan een parallelschakeling van een ander schakelelement en de kondensator zijn gekoppeld tussen de inverterende ingang en de uitgang van de eerste integrerende schakeling, en is het andere schakelelement voorzien van een stuursignaalingang voor het ontvangen van het 20 resetsignaal.

De kondensatornetwerken kunnen op verschillende wijze zijn opgebouwd. Een mogelijkheid is om een kondensatornetwerk te voorzien van kondensatoren iet nagenoeg gelijke kapaciteitswaarde. Een andere mogelijkheid is dat opvolgende kondensatoren in een 25 kondensatornetwerk telkens een faktor 2 grotere kapaciteitswaarde bezitten. De eerstgenoemde mogelijkheid is voordeliger, aangezien de spreiding in de kondensatoren hier lager kan zijn.

De invloed van de spreiding op het uitgangssignaal van de omzetter kan verder onderdrukt worden door de totale kapaciteiten 30 M2.Cref2 en M4.Cref2 te laten vormen door ten opzichte van elkaar komplementaire delen in het tweede kondensatornetwerk. Hetzelfde geldt voor de realisering van de kapaciteiten M6.Cref3 en M8.Cref3 in het derde kondensatornetwerk.

De uitvinding zal aan de hand van een aantal 35 uitvoeringsvoorbeelden in de hierna volgende figuurbeschrijving, waarin gelijke referentiecijfers in de verschillende figuren dezelfde elementen aangeven, nader worden uiteengezet. Hierin toont

£ 7 U h ü % A

V1 i V if v V- w’ PHN 12,100 7 figuur 1 een eerste uitvoeringsvoorbeeld van de omzetter met twee integratoren, figuur 2 een deel van het uitvoeringsvoorbeeld van figuur 1 doch voorzien van een ander kondensator netwerk, 5 figuur 3 een uitvoeringsvoorbeeld van de stuureenheid in de omzetter van figuur 1, figuur 4 een tweede uitvoeringsvoorbeeld van een omzetter et twee integratoren, figuur 5 een uitvoeringsvoorbeeld van de stuureenheid in 10 de omzetter van figuur 4, en figuur 6 een uitvoeringsvoorbeeld van een omzetter met drie integratoren.

Figuur 1 toont een digitaal-analoog omzetter voorzien van een serieschakeling van een eerste en een tweede geschakelde kondensator 15 integrator 1 resp. 2. Een uitgang 3 van de eerste integrator 1 is daartoe gekoppeld Kt een ingang 4 van de tweede integrator 2. De integratoren bevatten een versterkertrap 5 resp 6 met een inverterende (-) en een niet-inverterende ingang (+) en een uitgang 7 resp 8, een kondensator 9 resp 10 gekoppeld tussen de inverterende ingang en de 20 uitgang, en een ten minste twee kondensatoren bevattend kondensator netwerk 11 resp 12, gekoppeld tussen de ingang 13 resp 4 van de integrator en de inverterende ingang van de versterkertrap. De niet-inverterende ingangen (+) van de versterkertrappen 5 en 6 zijn gekoppeld met een punt van konstante potentiaal (aarde). Een stuursignaalingang 14 25 resp 15 van de eerste en tweede integrator 1 resp 2 is bedoeld voor het ontvangen van stuursignalen die via de leidingen 16.1 tot en met 16.m resp 17.1 tot en met 17.k vanaf een stuureenheid 18 worden toegevoerd. Het stuursignaal voor de eerste integrator 1 wordt via de ingangen 14.1 tot en met 14.· van het kondensator netwerk 11 toegevoerd aan 30 schakelaars 25.1 tot en met 25.m, voor het sturen van deze schakelaars. Het stuursignaal voor de tweede integrator 2 wordt via de ingangen 15.1 tot en met 15.k van het kondensator netwerk 12 toegevoerd aan schakelaars 26.1 tot en met 26.k, voor het sturen van deze schakelaars. Het kondensator netwerk 11 bevat kondensatoren 27.1 tot en met 27.m, 35 alle met een kapaciteitswaarde Crefl. In de ene stand van de schakelaars 25.1 tot en met 25.m zijn de kondensatoren 27.1 tot en met 27.m gekoppeld tussen de ingangsklem 13 en aarde en in de andere stand van 87006b: PHN 12.100 8 deze schakelaars zijn de kondensatoren gekoppeld tussen de inverterende ingang van de versterkertrap 5 en aarde. Hetzelfde geldt voor de schakelaars 26.1 tot en met 26.k in het kondensator netwerk 12. Alle kondensatoren 26.1 tot en met 26.k hebben een kapaciteitswaarde Cref2.

5 De kondensator netwerken 11 en 12 zijn nogal gevoelig voor parasitaire kapaciteiten, zie daarvoor de beschrijving bij figuur 14 in Philips Technisch Tijdschrift 41, no 4 pag. 109-129. In de praktijk zal men dus bij voorkeur een andere konfiguratie van de schakelaars en de kondensatoren nemen, bij voorbeeld gebruik makend van de schakelingen 10 zoals beschreven in figuur 13 in ditzelfde tijdschrift. Een realisatie daarvan, gebruik makend van de schakeling beschreven in fig. 13a in dit tijdschrift, is voor het kondensator netwerk 11 in figuur 2 weergegeven. Voor de uitleg van de werking van het uitvoeringsvoorbeeld van figuur 1 kan volstaan worden met het minder ideale netwerk, dat ook 15 beschreven staat in het voornoemde tijdschrift, zie figuur 11b.

Eerste en tweede resetsignalen R1 en R2 worden via de leidingen 19 en 20 vanaf de stuureenheid 18 toegevoerd aan parallel met de kondensatoren 9 en 10 geschakelde schakelelementen 21 en 22, in de vorm van een schakelaar. De stuureenheid 18 leidt de stuursignalen af 20 uit het n-bit digitale signaal dat via de ingangen 23.0 tot en met 23.n-1 aan de stuureenheid 18 wordt aangeboden. De stuureenheid ontvangt verder klokpulsen van een klokgenerator 24.

De werking van de omzetter van figuur 1 is als volgt.

In de getekende stand van de schakelaars 25.1 tot en met 25.m zijn de 25 kondensatoren 27.1 tot en met 27.m opgeladen tot de spanning Vref. Deze stand van de schakelaars wordt gerealiseerd doordat over alle leidingen 16.1 tot en met 16.m bij voorbeeld een logisch laag signaal aan deze schakelaars wordt toegevoerd. Een resetsignaal R1 wordt via de leiding 19 toegevoerd aan de schakelaar 21. De kondensator 9 wordt daardoor 30 ontladen. Onder invloed van een resetsignaal R2 wordt eveneens de kondensator 10 ontladen. Het resetsignaal R2 kan ook op een ander tijdstip gegenereerd worden, mits dit tijdstip maar ligt voor het moment waarop de integrator 2 voor het eerst een integratiestap uitvoert. Een eerste stuursignaal wordt via de leidingen 16.1 tot en met 16.m aan de 35 integrator 1 toegevoerd. Dit houdt in dat op M1 van de m leidingen het signaal kortstondig 'hoog' wordt. Hierdoor schakelen M1 van de m schakelaars kortstondig om naar de andere dan de getekende stand. H1 van

£ 7 0' 0 9 B

PHN 12.100 9 de n kondensatoren 25 ontladen zich terwijl de kondensator 9 daardoor wordt opgeladen. Aan de uitgang 7 ontstaat dan een spanning gelijk aan M1.Vref.Cref1/C2=M1.a.Vref waarbij C2 de kapaciteitswaarde van de kondensator 9 is.

5 In de getekende stand van de schakelaars 26.1 tot en net 26.k worden de kondensatoren 28.1 tot en net 28.k tot bovengenoemde spanning opgeladen. De stand van de schakelaars 26 wordt bepaald door bij voorbeeld een logisch laag signaal dat over de leidingen 17.1 tot en met 17.k aan deze schakelaars wordt toegevoerd. Vervolgens wordt een tweede 10 stuursignaal via de leidingen 17.1 tot en net 17.k aan de integrator 2 toegevoerd. Dit houdt in dat op M2(=k-M4) van de k leidingen 17 kortstondig een 'hoog' signaal aan M2 van de k schakelaars 26 wordt toegevoerd, die daardoor kortstondig in de andere dan de getekende stand konen te staan. M2 kondensatoren 28 worden dus ontladen en de 15 kondensator 10 wordt opgeladen. Aan de uitgang 8 ontstaat dan een spanning gelijk aan M1. (k-M4) .cr.B.Vref waarbij B gelijk is aan Cref2/C4 en C4 de kapaciteitswaarde van de kondensator 10 is. Vervolgens wordt een derde stuursignaal via de 20 leidingen 16 toegevoerd aan de integrator 1. Dit betekent dat het signaal op M3(=1) van de m leidingen 16 kortstondig 'hoog' wordt. Aan de uitgang 7 ontstaat een spanning gelijk aan (M1+1).a.Vref.

Tenslotte wordt over de leidingen 17 het vierde stuursignaal aan de 25 integrator 2 toegevoerd. Dit betekent dat het signaal op M4 van de k leidingen 17 kortstondig 'hoog' wordt. Bij voorkeur zijn dat die M4 van de k leidingen die tijdens de tweede integratiestap 'laag' bleven. De resterende M4 kondensatoren in het kondensatornetwerk 12 worden nu aan de inverterende ingang van de versterkertrap 6 gekoppeld. Het voordeel 30 van deze naatregel is dat de spreiding in de kondensatorwaarden van de kondensatoren 26 een nininale invloed heeft op het uitgangssignaal 7.

Aan de uitgang 8 van de tweede integrator 2 ontstaat dan een spanning gelijk aan M4.(M1+1).a.fi.Vref + M1.(k-M4).a.B.Vref.

Dit is gelijk aan 35 (M1.k+M4).a.B.Vref, ofwel voor k=2p (M1.2P+M4).a.fi.Vref, waarbij p^n.

Voor k=2p geldt dan dat m in figuur 1 gelijk is aan 2n_p.

8/00983 % s PHN 12.100 10

Voor het omzetten van het n-bits digitale signaal bn_^.....bQ, zie figuur 1, dat wordt toegevoerd aan de ingang 23 van de stuureenheid 18, dient men dus voor M4 het (decimale) getal LSB te nemen dat overeenkomt met het binaire getal bp_^.......b0' ^at ze99en het binaire 5 getal gevormd door de p minst signifikante bits van het digitale signaal. Voor M1 dient men te nemen het (decimale) getal NSB dat overeenkomt met het binaire getal bn_1......bp, dat wil zeggen het binaire getal gevormd door de n-p meest signifikante bits van het digitale signaal.

10 Duidelijk is dat in de tweede en de vierde integratiestap tesamen een, voor ieder willekeurig n-bit digitaal signaal dat door de omzetter wordt omgezet, vaste kapaciteitswaarde van (M2+M4).Cref2 aan de inverterende ingang van de versterkertrap 6 is geschakeld. Dit betekent dat de offset aan de uitgang 8 ten gevolge van de offset VQ aan de 15 uitgang 7 nu in alle gevallen eenzelfde vaste waarde bezit. Dit kan met de volgende berekening worden aangetoond.

Na de eerste integratiestap staat aan de uitgang 7 een spanning M1.a.Vref + VQ.

20 Na de tweede integratiestap staat aan de uitgang 8 een spanning (M1.a.Vref + V0).(k-M4).fl.

Na de derde integratiestap staat aan de uitgang 7 een spanning (M1+1).a.Vref + VQ.

Dit leidt na de vierde integratiestap tot een spanning aan de uitgang 8 25 die gelijk is aan (M1.k+M4).a.fi.Vref + k.fi.VQ.

Aangezien k konstant is voor een willekeurig n-bit digitaal signaal is ook de offsetspanning aan de uitgang 8 konstant voor een willekeurig digitaal signaal dat moet worden omgezet.

30 Voor k is even zal men bij voorkeur p=n/2 nemen. Dit heeft het voordeel dat dan het totale aantal kondensatoren in de kondensator netwerken 11 en 12 het laagst is, te weten gelijk aan 2.2^ en dus het vereiste IC-oppervlak het kleinst is. Een eis voor de kondensatoren 27 en ook voor de kondensatoren 28 is dat zij een zo goed 35 mogelijk gelijk aan elkaar zijnde kondensatorwaarde moeten bezitten. De omzetting met een omzetter van het type zoals getoond in figuur 1 levert dan een redelijk nauwkeurige en snelle digitaal-analoog omzetting. In / -Mi U η λ - - v,. -*« · * PHN 12.100 11 feite zijn namelijk van de klokpulsgenerator 24 maar vijf klokpulsen benodigd voor één omzetting, te weten een eerste klokpuls voor het genereren van de resetsignalen en daarna vier klokpulsen voor het genereren van de vier stuursignalen.

5 De omzetter van figuur 1 doch voorzien van kondensator netwerken zoals het netwerk 11' van figuur 2, werkt op dezelfde wijze als hierboven beschreven. Bij een logisch laag signaal op de leiding 16.1 staan de schakelaars 25.1a en 25.1b in de getekende stand. De kondensator 27.1 is dan opgeladen tot de spanning Vref. Wordt het 10 signaal op de leiding 16.1 'hoog', dan schakelen beide schakelaars 25.1a en 25.1b on naar de andere dan de getekende stand. De kondensator 27.1 ontlaadt zich nu via de inverterende ingang van de versterkertrap 5 waardoor de kondensator 9 wordt opgeladen. De schakelaars 25.2a en 25.2b tot en iet 25.ma en 25.mb werken op dezelfde wijze.

15 Figuur 3 toont een mogelijke uitvoering van de stuureenheid 18 in de omzetter van figuur 1. De stuureenheid bevat een 5-teller 60. Onder invloed van de klokpulsen cl van de klokgenerator 24, die aan de ingang 61 van de teller 60 worden aangeboden, wordt telkens een opvolgende uitgang 62.i van de vijf uitgangen 62.1 tot en met 62.5 20 'hoog', beginnend met de uitgang 62.1. Deze uitgang levert de resetpulsen R1 en R2. Op de volgende klokpuls wordt de uitgang 62.2 'hoog'. Deze uitgang is gekoppeld met een ingang van EN-poorten 63.1 tot en met 63.m. Een andere ingang van deze EN-poorten 63 is gekoppeld met een bijbehorende uitgang van de m uitgangen 64.1 tot en met 64.m van een 25 schakeling 65. Deze schakeling heeft n-p ingangen 66 waaraan het digitale getal MSB, dat is het digitale getal bn-1.....bp gevormd door de n-p meest signifikante bits van het om te zetten n-bits digitale signaal, wordt toegevoerd. De schakeling 65 maakt zoveel uitgangen 64 'hoog', en wel in totaal M1 uitgangen, als overeenstemt met het 30 (decimale) getal overeenkomende met het voornoemde n-p bits digitale getal. Dit betekent dus dat *=2n-p. Doordat de uitgang 62.2 'hoog' is, worden de EN-poorten 63 gedeblokkeerd en worden de signalen aan de uitgangen 64 van de schakeling 65 doorgelaten. Het signaal aan de uitgang 64.1 wordt dan via de EN-poort 63.1 en een OF-poort 67 35 toegevoerd aan de leiding 16.1. Evenzo komen de signalen aan de uitgangen 64.i, waarbij i loopt van 2 tot en met 2n~p via de EN-poorten 63.i toegevoerd aan de leidingen 16.i. Dit realiseert de eerste Ê” Λ η η η * PHN 12.100 12 integratiestap in de omzetter van figuur 1. Op de volgende klokpuls van de generator 24 wordt de uitgang 62.2 weer laag, de EN-poorten 63 blokkeren, en de uitgang 62.3 wordt 'hoog'. Deze uitgang is gekoppeld met een ingang van EN-poorten 68.1 tot en met 68.k, waardoor deze worden 5 gedeblokkeerd. Uitgangen 69.1 tot en met 69.k van een schakeling 70 zijn via inverters 71.1 tot en met 71.k respektievelijk gekoppeld met de andere ingang van de EN-poorten 68.1 tot en met 68.k respektievelijk. De schakeling 70 bevat p ingangen 72.1 tot en met 72.p waaraan het digitale getal bp_.j.....bQ, overeenkomende met de p minst signifikante bits 10 van het om te zetten n-bits digitale signaal, wordt toegevoerd. De schakeling werkt op dezelfde wijze als de schakeling 65. Dit betekent dat M4 van de k(=2p) uitgangen 69 'hoog' worden. De signalen aan de uitgangen 69.i, waarbij i loopt van 1 tot en met k, worden nu via de inverters 71.i, de EN-poorten 68.i en de OF-poorten 73.i aangeboden aan 15 de leidingen 17.i. Dit betekent dat, vanwege de signaalinversie in de inverters 71, k-M4 van de k leidingen 17 een 'hoog' signaal voeren. Dit leidt tot de tweede integratiestap in de omzetter van figuur 1. Op de volgende klokpuls wordt de uitgang 62.3 weer 'laag', de EN-poorten 68 blokkeren, en de uitgang 62.4 wordt 'hoog'. Deze uitgang is gekoppeld 20 met de tweede ingang van de OF-poort 67, hetgeen dus leidt tot een 'hoog' signaal op de leiding 16.1: de derde integratiestap in de omzetter. Op de daarna volgende klokpuls wordt de uitgang 62.4 weer 'laag' en de uitgang 62.5 'hoog'. De uitgang 62.5 is gekoppeld met een ingang van k EN-poorten 74.1 tot en met 74.k. De andere ingangen van 25 deze EN-poorten 74.i zijn gekoppeld met overeenkomstige uitgangen 69.i van de schakeling 70 (i loopt van 1 tot en met k). De uitgangen van de EN-poorten 74.i zijn elk gekoppeld met een tweede ingang van de bijbehorende OF-poort 73.i. Door het 'hoge' signaal aan de uitgang 62.5 worden de EN-poorten 74 gedeblokkeerd zodat de signalen aanwezig aan de 30 uitgangen 69, aan de leidingen 17 kunnen worden toegevoerd. Dat betekent dat op M4 van de k leidingen 17 een 'hoog' signaal verschijnt. Hierdoor wordt het komplementaire deel van de kondensatoren in het netwerk 12 met de inverterende ingang van de versterkertrap 6 gekoppeld. Dit leidt tot de vierde integratiestap in de omzetter van figuur 1, waarna de 35 omzetting van het n-bits digitale signaal is voltooid. Op de volgende klokpuls van de generator 24 wordt een nieuw n-bits digitaal signaal aan de ingangen 66 en 72 van de schakelingen 65 en 70 toegevoerd en wordt de 7 c 0 : $ 3; *

A

PHN 12.100 13 uitgang 62.5 weer 'laag' en de uitgang 62.1 weer 'hoog'. De omzetting van een volgend n-bits digitaal signaal begint.

Figuur 4 toont een tweede uitvoeringsvoorbeeld van een tweetraps digitaal-analoog omzetter, die echter veel overeenkomsten 5 vertoond met de omzetter van figuur 1. Alleen de kondensator netwerken en de besturingseenheid zijn hier anders uitgevoerd. Zij hebben nu het referentiecijfer 11" resp 12" resp 18'. Het kondensator netwerk 11" bevat nu r kondensatoren 37.1 tot en met 37.r. Zoals later duidelijk zal worden is r=n-p. Het kondensator netwerk 12" bevat p kondensatoren 38.1 10 tot en met 38.p. De kapaciteitswaarde van een van de kondensatoren 37.1 tot en met 37.r is steeds een faktor 2 groter dan de kondensator met een voorgaand rangnummer. Dat betekent dus dat de kondensatoren 37.1 tot en met 37.r een kapaciteitswaarde bezitten gelijk aan C1,2C1,..., 2n_p.C1. Evenzo hebben de kondensatoren 38.1 tot en met 38.p 15 kapaciteitswaarden gelijk aan C3,2C3,.....,2P.C3 respektievelijk. Bij voorkeur worden de kondensatoren 37.2 tot en met 37.r en 38.2 tot en met 38.p opgebouwd door middel van parallelschakeling van één of meer van de eenheidskondensatoren C1 resp C3. Hier met als doel het bereiken van een optimale verhouding tussen de kapaciteiten. De besturingseenheid 20 18' werkt anders omdat de aansturing van de kondensator netwerken nu anders moet zijn. De werking van de omzetter is als volgt.

Op de leidingen 16.1 tot en met 16.r staat een logisch laag signaal zodat alle schakelaars 25.1 tot en met 25.r in de getekende stand staan. De kondensatoren 37.1 tot en met 37.r zijn dan opgeladen 25 tot de spanning Vref. De besturingseenheid 18' levert eerst resetsignalen R1 en R2 over de leidingen 19 en 20 naar de schakelaars 21 en 22 waardoor de kondensatoren 9 en 10 ontladen worden. Vervolgens wordt op een aantal van de leidingen 16.1 tot en met 16.r het signaal 'hoog' en worden dus een aantal van de schakelaars 25.1 tot en met 25.r 30 kortstondig omgeschakeld zodanig dat in totaal een kapaciteit van H1.C1 aan de inverterende ingang van de versterkertrap 5 wordt geschakeld. In feite betekent dit dat het signaal op de leiding 16.1 overeenkomt met het bit bp van het n-bit digitale signaal, het signaal op de leiding 16.2 overeenkomt met het bit bp+^-----enzovoort... en het signaal op 35 de leiding 16.r overeenkomt met het bit bn_.| van het n-bit digitale signaal. Daarna wordt op een aantal van de leidingen 17.1 tot en met 17.p het signaal 'hoog' en worden dus een aantal van de schakelaars 26.1 8700983 * PHN 12.100 14 tot en met 26.p kortstondig naar de andere dan de getekende stand geschakeld zodanig dat in totaal een kapaciteit van (2P-M4).C3 aan de inverterende ingang van de versterkertrap 6 wordt geschakeld. Dit betekent in feite dat, indien een bit b^ van het p-bits digitale 5 signaal bp_^.......bQ dat wordt aangeboden aan de ingangen 23.0 tot en met 23.p-1 van de besturingseenheid 18' een logische waarde '0' heeft, het signaal op de bijbehorende leiding 17.i 'hoog' wordt (waarbij i loopt van 0 tot en met p-1). Vervolgens wordt het signaal op de leiding 16.1 kortstondig 'hoog' zodat de schakelaar 37.1 kortstonding 10 omschakelt. Daarna wordt op een aantal van de leidingen 17.1 tot en met 17.p het signaal kortstondig 'hoog' en wel zodanig dat in totaal een kapaciteit van M4.C3 aan de inverterende ingang van de versterkertrap 6 wordt geschakeld. Dit betekent in feite dat, indien een bit b^ van het voornoemde p-bits digitale getal logisch '1' is, het signaal op de 15 bijbehorende leiding 17.i, dat wil zeggen de leiding met dezelfde index i als het bit b^, 'hoog' is (waarbij i weer loopt van 0 tot en met p- 1).

Figuur 5 toont een uitvoering van de stuureenheid 18' in de omzetter van figuur 4. Het schakelschema van de stuureenheid van 20 figuur 5 toont veel overeenkomsten met de stuureenheid van figuur 3. Het enige verschil met de stuureenheid van figuur 3 is dat de schakelingen 65 en 70 uit die stuureenheid in de stuureenheid van figuur 5 ontbreken, dat er maar r (=n-p) EN-poorten 63, p EN-poorten 68, p EN-poorten 74, p 0F-poorten 73 en maar p inverters 71 zijn. Dit betekent dat de ingangen 25 23.0 tot en met 23.p-1 nu rechtstreeks met de inverters 71.1 tot en met 71.p en de EN-poorten 68.1 tot en met 68.p zijn gekoppeld en dat de ingangen 23.p tot en met 23.n-1 nu rechtstreeks met de EN-poorten 63.1 tot en met 63.r zijn gekoppeld. De werking van deze stuureenheid is verder gelijk aan die van de stuureenheid van figuur 3, zodat een 30 verdere uitleg achterwege kan blijven.

Figuur 6 toont een drie traps omzetter voor het omzetten van een n-bits digitaal signaal. De integratoren 1 en 2 van de omzetter zijn qua opbouw gelijk aan de integratoren 1 en 2 van de omzetter van figuur 1. De integrator 43 is qua opbouw gelijk aan de integratoren 1 en 35 2. Het kondensator netwerk 57 bevat k' kondensatoren 53.1 tot en met 53.k' geschakeld tussen aarde en bijbehorende schakelaars 51.1 tot en met 51.k'. De kondensatoren 53 hebben alle dezelfde kapaciteitswaarde 8 7 0 Q r p *4- *

** +* v V

r PHN 12.100 15

Cref3. De schakelaars 51 zijn schakelbaar onder invloed van signalen die door de stuureenheid 18" worden gegenereerd en die via de leidingen 47.1 tot en met 47.k' aan de schakelaars worden toegevoerd. Een resetsignaal R3 wordt via de leiding 49 toegevoerd aan de schakelaar 50 5 die parallel is geschakeld wet de kondensator 54, voor het ontladen van deze kondensator.

De werking van de onzetter van figuur 6 is als volgt. De eerste vier integratiestappen van de omzetter van figuur 6 komen overeen met de vier integratiestappen van de omzetter van figuur 1. Zoals 10 hiervoor reeds is aangegeven staat dan aan de uitgang 8 een spanning die gelijk is aan (M1.k+H4}.ff.β.Vref.

Hierna wordt opnieuw een resetsignaal R1 gegenereerd. De spanning aan de uitgang 7 wordt dus gelijk aan nul. Daarna wordt op een aantal van de 15 signaalleidingen 16 een 'hoog' signaal gegenereerd, het vijfde stuursignaal, zodanig dat in totaal een kapaciteit van M5.Cref1 kortstondig aan de inverterende ingang van de versterkertrap 5 wordt aangesloten. Dit betekent dat het signaal op de leiding 16.1 'hoog' wordt (M5=1). Aan de uitgang 7 ontstaat dan een spanning die gelijk is 20 aan a.Vref.

Na de toevoer van het resetsignaal R3 aan de schakelaar 50 wordt de kondensator 54 ontladen. Let wel: dit ontladen had ook op een eerder moment kunnen plaats vinden. Het had bij voorbeeld in de tijd kunnen 25 samenvallen met het ontladen van de kondensatoren 9 en 10, aan het begin van de omzetting. Hierna genereert de stuureenheid 18" een zesde stuursignaal over de leidingen 47.1 tot en met 47.k', zodanig dat in totaal een kapaciteit gelijk aan M6.Cref3 (=(k'-M8).Cref3) aan de inverterende ingang van de versterkertrap 55 wordt geschakeld. Aan de 30 uitgang 56 van de versterkertrap 55 ontstaat dan een spanning gelijk aan (k'-M8).δ.(M1.k+M4).tt.fl.Vref, waarbij ö=Cref3/C6, en C6 de kapaciteitswaarde is van de kondensator 54. Hier geldt dat deze laatste integratiestap ook al eerder, doch na de vierde integratiestap, uitgevoerd had kunnen worden. Vervolgens wordt 35 onder invloed van een zevende stuursignaal dat over de leidingen 17.1 tot en met 17.k aan het kondensator netwerk 12 wordt toegevoerd een zodanig aantal schakelaars 26 kortstondig in de andere dan de getekende 8 7 c : e ? PHN 12.100 16 stand geschakeld dat in totaal een kapaciteit gelijk aan M7.Cref2 aan de inverterende ingang van de versterkertrap 6 wordt aangesloten. Dit betekent dat bij voorbeeld het signaal op de leiding 17.1 'hoog' wordt (M7=1). Aan de uitgang 8 ontstaat dan een spanning gelijk aan 5 ct.fl.Vref + (Ml .k+M4) .a.B.Vref.

Vervolgens wordt onder invloed van een achtste stuursignaal dat over de leidingen 47 aan het kondensator netwerk 57 wordt toegevoerd in totaal een kapaciteit gelijk aan M8.Cre£3 aan de inverterende ingang van de versterkertrap 55 gekoppeld. Bij voorkeur wordt weer het komplementaire 10 deel van de kondensatoren 53 in het ntewerk 57 net de inverterende ingang van de versterkertrap 55 gekoppeld. Aan de uitgang 56 ontstaat dan een spanning gelijk aan (k.k' .M1+k' .M4+M8) .Ot.B.ö.Vref.

Voor k=2p en k'=2q wordt dit 15 (Ml.2^p+q)+M4.2q+M8).a.fl.ö.Vref, waarbij p+qin.

Dat betekent dan bovendien dat het kondensator netwerk 11 in figuur 6 m(=2n-p-q) kondensatoren 25 bevat.

Voor het omzetten van het n-bits digitale signaal bn_^....bQ, zie figuur 6, dat wordt aangeboden aan de ingang 23 van de stuureenheid 20 18" dient men dus voor M8 het (decimale) getal LSB te nemen dat overeenkomt met het binaire getal bg_^.....bQ dat wordt gevormd door de q minst signifikante bits in het n-bit digitale signaal. Voor M1 dient men het (decimale) getal MSB te nemen dat overeenkomt met het binaire getal bn-1......bp+q dat wordt gevormd door de n-p-q meest 25 signifikante bits van het digitale signaal. Voor M4 dient men het (decimale) getal ISB te nemen dat overeenkomt met het binaire getal bp+q_^.....bg dat wordt gevormd door de resterende p bits.

Indien men de offset k.B.V0 die na de vierde integratiestap aanwezig is aan de uitgang 8, in de berekening had 30 meegenomen, dan had deze offset na de achtste integratiestap aanleiding gegeven tot een offset aan de uitgang 56 gelijk aan (M8 + k.k').B.5.V0. Alleen de term M8.0.5.VQ is afhankelijk van de grootte van het n-bits digitale signaal, β en δ zijn beide meestal kleiner dan 1 en zijn bij voorbeeld gelijk aan 1/k' ofwel 2~q resp 1/k ofwel 2~p.

35 Evenzo is α dan gelijk aan 2n+p+q. Zodoende verkrijgt men bij het grootst mogelijke n-bits digitale signaal in elke trap een amplitude die gelijk is aan het ingangssignaal in dezelfde trap. Dit betekent dus dat 870 0 ΡΗΝ 12.100 17 de ter* Μ8.β.δ.νο slechts een kleine bijdrage geeft aan de totale offset aan de uitgang 56.

Voor n deelbaar door 3 en p=q=n/3 is het totale aantal kondensatoren in de kondensator netwerken het laagst, te weten 5 3.2n^3 en is het vereiste ic-oppervlak het kleinst. Bovendien zal een drietraps omzetter, bij voldoend grote waarde voor n, Binder kondensatoren benodigen dan de tweetraps oszetters van figuur 1 en 4, bij gelijk waarde voor n voor de beide soorten oazetters. Wel benodigt de drietraps omzetter neer klokpulsen van de klokgenerator 24, dan de 10 tweetraps omzetter. De oazetting in de drietraps omzetter duurt dus iets langer dan de omzetting in een tweetraps omzetter.

Het spreekt natuurlijk voor zich dat de stuureenheid 18" in figuur 6 op analoge wijze kan zijn opgebouwd als de stuureenheid van figuur 3. Voor het ontwerpen van een schakeling voor de stuureenheid 15 18" behoeft men dus geen gebruik te naken van kennis die uitgaat boven de kennis die de vakman op dit gebied van zich zelf al bezit. De schakeling is in feite niets meer dan de logische en voor de hand liggende uitbreiding van de stuureenheid voor een tweetraps omzetter naar een stuureenheid voor een drietraps omzetter. Van een verdere 20 bespreking van de stuureenheid 18" kan daarom worden afgezien.

Het zij vermeld dat de uitvinding niet is beperkt tot de omzetters zoals getoond in de uitvoeringsvoorbeelden. De uitvinding is evenzeer van toepassing op die uitvoeringsvormen die op niet op de uitvinding betrekking hebbende punten van de getoonde 25 uitvoeringsvoorbeelden verschillen. Zo is het bij voorbeeld mogelijk de drietraps omzetter van figuur 6 te voorzien van andere kondensator netwerken, bij voorbeeld kondensator netwerken in de vorm zoals beschreven aan de hand van figuur 2 of 4. In het geval dat kondensator netwerken van figuur 4 worden gebruikt spreekt het voor zich dat ook de 30 besturing en dus de stuureenheid anders is resp is uitgevoerd. Een dergelijke stuureenheid is dan weer een logische uitbreiding van de stuureenheid van figuur 5 voor een toepassing in een drietraps omzetter, waarvoor evenmin bijzondere kennis benodigd is.

8700983

Claims

1. Digitaal-analoog omzetter, voor het omzetten van een digitaal signaal met woordlengte n in een analoog signaal, voorzien van - een serieschakeling van een eerste en een tweede integrerende schakeling, elk voorzien van een ingang en een uitgang en van een 5 stuursignaalingang, waarbij de uitgang van de eerste integrerende schakeling is gekoppeld met de ingang van de tweede integrerende schakeling, elk van de (eerste resp tweede) integrerende schakelingen bevattende een eerste resp tweede versterkertrap met een inverterende en een niet-inverterende ingang en een uitgang en een eerste resp tweede 10 kondensator gekoppeld tussen de inverterende ingang en de uitgang van de eerste resp tweede versterkertrap, waarbij de eerste en de tweede integrerende schakeling zijn ingericht voor het uitvoeren van een integratiestap onder invloed van een aan de stuursignaalingang toegevoerd stuursignaal, 15. een stuureenheid met een eerste en een tweede uitgang gekoppeld met de stuursignaalingang van de eerste resp tweede integrerende schakeling, welke stuureenheid is ingericht voor het leveren van een eerste stuursignaal aan zijn eerste uitgang, het vervolgens leveren van een tweede stuursignaal aan zijn tweede uitgang, het daarna leveren van een 20 derde stuursignaal aan zijn eerste uitgang en het daarna weer leveren van een vierde stuursignaal aan zijn tweede uitgang, met het kenmerk, dat de integratoren geschakelde kondensator integratoren zijn, dat daartoe een eerste, ten minste twee kondensatoren bevattend, kondensatornetwerk is gekoppeld tussen de ingang van de eerste 25 integrator en de inverterende ingang van de eerste versterkertrap, een tweede, ten minste twee kondensatoren bevattend, kondensatornetwerk is gekoppeld tussen de ingang van de tweede integrator en de inverterende ingang van de tweede versterkertrap, dat het eerste kondensatornetwerk is ingericht voor het gedurende een zeker tijdinterval koppelen van een 30 totale kapaciteit van M1.Cref1 resp M3.Cref1 met de inverterende ingang van de eerste versterkertrap onder invloed van het eerste resp derde stuursignaal, dat het tweede kondensatornetwerk is ingericht voor het gedurende een zeker tijdinterval koppelen van een totale kapaciteit van M2.Cre£2 resp M4.Cre£2 met de inverterende ingang van de tweede 35 versterkertrap onder invloed van het tweede resp vierde stuursignaal, Crefl en Cref2 zijnde een vaste kapaciteitswaarde, en dat voor het omzetten van willekeurige digitale signalen met woordlengte n geldt dat C Ί fr f*; Γ. Ï 7 £· f u V n v v * PHN 12.100 19 M2+M4 gelijk is aan een konstante (k).

2. Digitaal-analoog omzetter volgens konklusie 1 voor het omzetten van een n-bits digitaal signaal, met het kenmerk, dat de konstante (k) gelijk is aan 2*\ waarbij p<n.

3. Digitaal-analoog omzetter volgens konklusie 2, met het kenmerk, dat M3=1, dat M4 de waarde is die overeenkomt met het binaire getal gevormd door de p minst signifikante bits van het n-bits digitale signaal en NI de waarde is die overeenkomt met het binaire getal gevormd door de n-p meest signifikante bits van het n-bit digitale signaal.

4. Digitaal-analoog omzetter volgens konklusie 1 of 2, met het kenmerk, dat een derde geschakelde kondensator integrator bevattende een derde versterkertrap, een derde kondensator gekoppeld tussen een inverterende ingang en een uitgang van deze versterkertrap en een derde, ten minste twee kondensatoren bevattend, kondensatornetwerk gekoppeld 15 tussen een ingang van de derde integrator en de inverterende ingang van de versterkertrap, in serie is geschakeld met de tweede geschakelde kondensator integrator, dat deze derde integrator is ingericht voor het uitvoeren van een integratiestap onder invloed van een stuursignaal aan een stuursignaalingang van deze integrator, dat de stuureenheid is 20 ingericht voor het genereren van een reset signaal voor het naar een initieel niveau terugbrengen van het signaal aan de uitgang van de eerste integrator, en voor het daarna genereren van een vijfde stuursignaal voor toevoer aan een eerste uitgang, dat de stuureenheid verder is ingericht voor het genereren van een zesde en het daarna 25 genereren van een achtste stuursignaal voor toevoer aan een derde uitgang die is gekoppeld met de stuursignaalingang van de derde integrator, en is ingericht voor het na het zesde stuursignaal en voor het achtste stuursignaal genereren van een zevende stuursignaal voor toevoer aan de tweede uitgang, dat het eerste kondensator netwerk verder 30 is ingericht voor het gedurende een zeker tijdinterval koppelen van een totale kapaciteit van M5.Cref1 met de inverterende ingang van de eerste versterkertrap onder invloed van het vijfde stuursignaal, het derde kondensator netwerk is ingericht voor het gedurende een zeker tijdinterval koppelen van een totale kapaciteit van M6.Cref3 resp 35 M8.Cref3 met de inverterende ingang van de derde versterkertrap onder invloed van het zesde resp achtste stuursignaal, het tweede kondenstor netwerk is ingericht voor het gedurende een zeker tijdinterval koppelen 87 0 0 £ s - * s PHN 12.100 20 van een totale kapaciteit van M7.Cref2 met de inverterende ingang van de tweede versterkertrap onder invloed van het zevende stuursignaal, waarbij Cref3 een vaste kapaciteitswaarde is.

5. Digitaal-analoog omzetter volgens konklusie 4, met het 5 kenmerk, dat voor het omzetten van willekeurige digitale signalen met woordlengte n geldt dat M6+M8 gelijk is aan een konstante (k').

6. Digitaal-analoog omzetter volgens konklusie 5, voor het omzetten van een n-bits digitaal signaal , met het kenmerk, dat de konstante (k') gelijk is aan 2q, waarbij p+qln.

7. Digitaal-analoog omzetter volgens konklusie 6, met het kenmerk, dat M3=M5=M7=1, dat M8 de waarde is die overeenkomt met het binaire getal gevormd door de q minst signifikante bits van het n-bit digitale signaal, M1 de waarde is die overeenkomt met het binaire getal gevormd door de n-p-q meest signifikante bits en M4 de waarde is die 15 overeenkomt met het binaire getal gevormd door de resterende p bits van het n-bit digitale signaal.

8. Digitaal-analoog omzetter volgens konklusie 1,2 of 3, met het kenmerk, dat n een even getal is en dat p=n/2.

9. Digitaal-analoog omzetter volgens één der konklusies 20. tot en met 7, met het kenmerk, dat n een getal is dat deelbaar is door 3, en dat p=q=n/3.

10. Digitaal-analoog omzetter volgens konklusie 4, met het kenmerk, dat een parallelschakeling van een ander schakelelement en de kondensator is gekoppeld tussen de inverterende ingang en de uitgang van 25 de eerste integrerende schakeling, en dat het andere schakelelement is voorzien van een stuursignaalingang voor het ontvangen van het resetsignaal.

11. Digitaal-analoog omzetter volgens één der voorgaande konklusies, met het kenmerk, dat de kondensatoren in een 30 kondensatornetwerk alle een nagenoeg gelijke kapaciteitswaarde bezitten.

12. Digitaal-analoog omzetter volgens één der konklusies 1 tot en met 10, met het kenmerk, dat, onder toevoeging van een index m (waarbij m geheel) aan de kondensatoren in een kondensatornetwerk, waarbij de index 1 wordt toegekend aan de kondensator met de laagste 35 kapaciteitswaarde en daaropvolgende indices aan kondensatoren met de daaropvolgend steeds hoger wordende kapaciteitswaarde, geldt dat de verhouding in kapaciteitswaarde tussen de kondensator met index i en die 8 7 0 r ;;»y . PHN 12.100 21 * met index i+1 nagenoeg gelijk is aan 1/2, voor elke waarde van i, waarbij 1ii£iB_.| en iB de hoogste indexwaarde is.

13. Digitaal-analoog omzetter volgens konklusie 1, met het kenmerk, dat de totale kapaciteiten M2.Cref2 en M4.Cref2 gevormd worden 5 door ten opzichte van elkaar komplementaire delen in het tweede kondensatornetwerk.

14. Digitaal-analoog omzetter volgens konklusie 5, met het kenmerk, dat de totale kapaciteiten M6.Cref3 en M8.Cref3 gevormd worden door ten opzichte van elkaar komplementaire delen in het derde 10 kondensatornetwerk. 8 7 0 0 ? R S