NL8700982A - Digitaal-analoog omzetter. - Google Patents

Description

PHH 12.099 1 « N.V. Philips' Gloeilampenfabrieken te Eindhoven Digitaal-analoog omzetter.

De uitvinding heeft betrekking op een digitaal-analoog omzetter, voor het omzetten van digitaal signaal met woordlengte n in een analoog signaal, voorzien van - een serieschakeling van een eerste en een tweede integrerende 5 schakeling, elk voorzien van een ingang en een uitgang en van een stuursignaalingang, waarbij de uitgang van de eerste integrerende schakeling is gekoppeld met de ingang van de tweede integrerende schakeling, - een stuureenheid voor het leveren van een eerste en een tweede 10 stuursignaal aan een eerste respektievelijk tweede uitgang die is gekoppeld met de stuursignaalingang van de eerste respektievelijk tweede integrerende schakeling voor het toevoeren van het eerste respektievelijk tweede stuursignaal aan de eerste respektievelijk tweede integrerende schakeling, 15 waarbij de eerste en de tweede integrerende schakeling zijn ingericht voor het uitvoeren van een integratiestap onder invloed van het eerste respektievelijk tweede stuursiganaal en waarbij de stuureenheid is ingericht voor het M1 maal genereren van het eerste stuursignaal, voor het vervolgens M2 maal genereren van het tweede stuursignaal, voor het 20 daarna M3 maal genereren van het eerste stuursignaal en voor het vervolgens M4 maal genereren van het tweede stuursignaal.

Een dergelijke digitaal-analoog omzetter is bekend uit de gepubliceerde Japanse oktrooiaanvrage (kokai) no. 59-8427 en is bedoeld voor het omzetten van een n-bits digitaal signaal in een analoog 25 signaal. De integrerende schakelingen in de bekende omzetter zijn opgebouwd in de vorm van analoge integratoren. Het is echter ook mogelijk de integrerende schakelingen bij voorbeeld op te bouwen in de vorm van (analoge) sommatoren, ladings gekoppelde inrichtingen (charge coupled devices ofwel CCD's) of geschakelde kondensator integratoren 30 (switched capacitor integrators).

De bekende omzetter is bedoeld voor het omzetten van 16-bits digitale signalen in analoge signalen en werkt als volgt. In de 87 C ' Λ* '«* ΡΗΝ 12.099 2 eerste integrerende schakeling wordt onder invloed van M1 maal het eerste stuursignaal een eerste waarde afgeleid die evenredig is met

O

2 Vref, waarbij Vref een referentiewaarde is. Vervolgens wordt in de tweede integrerende schakeling onder invloed van M2 maal het tweede 5 stuursignaal een analoog signaal afgeleid dat evenredig is met

Q

MSB.2 Vref, waarbij MSB gelijk is aan de waarde van het binaire getal van de acht meest signifikante bits van het 16-bits digitale signaal. Vervolgens wordt onder invloed van een resetsignaal van de stuureenheid de uitgang van de eerste integrerende schakeling op een initieel niveau 10 (in dit geval op nul) gebracht (gereset). Daarna wordt in de eerste integrerende schakeling, onder invloed van M3 maal het eerste stuursignaal, een tweede waarde afgeleid die evenredig is met Vref. Vervolgens wordt in de tweede integrerende schakeling, onder invloed van M4 maal het tweede stuursignaal, een analoog signaal afgeleid dat Q ...

15 evenredig is met MSB.2 Vref+LSB.Vref, waarbij LSB gelijk is aan de waarde van het binaire getal van de acht minst signifikante bits van het 16-bits digitale signaal. De bekende omzetter blijkt nu een storende offset komponent in het analoge uitgangssignaal te bezitten.

De uitvinding beoogt nu een digitaal-analoog omzetter te 20 verschaffen die (nagenoeg) geen storende offset komponent in het analoge uitgangssignaal bezit. De digitaal-analoog omzetter volgens de uitvinding is daartoe gekenmerkt doordat voor het omzetten van willekeurige digitale signalen met woordlengte n geldt dat M2+M4 gelijk is aan een konstante (k). Voor het omzetten van een n-bits digitaal 25 signaal kiest men deze konstante (k) bij voorkeur gelijk aan 2*\ waarbij p<n.

De uitvinding is dus niet beperkt tot de toepassing in digitaal analoog omzetters voor het omzetten van binaire (digitale) signalen met woordlengte n. De uitvinding is evenzeer van toepassing op 30 digitale analoog omzetters voor het omzetten van digitale signalen met woordlengte n die in andere getallenstelsels dan het tweetallige stelsel zijn opgebouwd. Te denken valt daarbij aan bij voorbeeld ternaire of quartaire getallenstelsels.

De uitvinding is gebaseerd op het volgende inzicht. De 35 bekende omzetter blijkt een offset te genereren aan zijn uitgang die signaalafhankelijk is. Dat wil zeggen dat de offset voor verschillende waarden van het n-bits digitale signaal een verschillende grootte 8700982

A

PHN 12.099 3 heeft. Berekend kan worden dat de offset aan de uitgang van de omzetter, voor zover deze het gevolg is van een offset VQ aan de uitgang van de eerste integrerende schakeling, gelijk is aan (MSB+LSB).VQ.

5 Dit betekent bij voorbeeld voor een 16-bits digitaal signaal waarvoor geldt dat MSB=0 en LSB=255 (decimaal), dat de offset gelijk is aan 255V0. Voor het 16-bits digitale signaal dat de waarde 1 groter is, dat wil zeggen MSB=1 en LSB=0, betekent dit echter dat de offset gelijk is aan VQ.

10 De maatregel volgens de uitvinding berust nu daarop dat een zodanige aansturing van de twee integrerende schakelingen wordt gerealiseerd dat een signaalonafhankelijke offset aan de uitgang van de omzetter wordt gegenereerd. Dat wil zeggen dat er wel een offsetspanning aan de uitgang van de omzetter ontstaat, doch dat de grootte van die 15 offsetspanning onafhankelijk is van de grootte van het digitale signaal. Voor deze vaste offsetspanning, waarvan de grootte natuurlijk eenvoudig bepaald kan worden, kan dan later, indien nodig, eenvoudig gekompenseerd worden. Doordat de tweede integrerende schakeling volgens de uitvinding eerst M2 maal en later N4 maal een tweede stuursignaal 20 krijgt toegevoerd, waarbij M2+M4 gelijk is aan een konstante k, wordt aan de uitgang van de omzetter een offsetspanning gegenereerd die gelijk is aan (M2+M4).V0, ofwel gelijk aan k.VQ. De offsetspanning heeft dus een een zekere konstante waarde, ongeacht de grootte van het om te zetten digitale signaal.

25 De digitaal-analoog omzetter kan voor het omzetten van een n-bits digitaal signaal verder zijn gekenmerkt, doordat M3=1, dat M4 de waarde is die overeenkomt met het binaire getal gevormd door de p minst signifikante bits van het n-bits digitale signaal en M1 de waarde is die overeenkomt met het binaire getal gevormd door de n-p meest 30 signifikante bits van het n-bit digitale signaal. In tegenstelling tot de aansturing in de bekende omzetter, waar door de eerste integrerende schakeling twee maal een vaste (te weten de voornoemde eerste en tweede) waarde gegenereerd wordt en alleen de tweede integrerende schakeling wordt aangestuurd door uit de grootte van het n-bits digitale 35 signaal afgeleide stuursignalen, worden in de omzetter volgens de uitvinding zowel in de eerste als de tweede integrerende schakeling signalen afgeleid die in alle vier de integratiestappen van de grootte 87 0 OS.-2 ·'· PHN 12.099 4 van het om te zetten digitale signaal afhankelijk zijn. Zo geldt voor de eerste integratiestap dat M1 gelijk is aan de eerder genoemde waarde MSB, voor de tweede integratiestap dat M2=k-M4, voor de derde integratiestap dat M3=1 is(hetgeen betekent dat na twee 5 integratiestappen in de eerste integrerende schakeling aan de uitgang ervan een uitgangssignaal aanwezig is gelijk aan (M1+1).Vref, ofwel (MSB+1).Vref, welk signaal dus ook afhankelijk is van de grootte van het n-bit digitale signaal), en voor de vierde integratiestap dat M4 gelijk is aan de eerder genoemde waarde LSB.

10 De digitaal-analoog omzetter kan verder zijn gekenmerkt doordat een derde integrerende schakeling in serie is geschakeld met de tweede integrerende schakeling, dat de derde integrerende schakeling is ingericht voor het uitvoeren van een integratiestap onder invloed van een derde stuursignaal toegevoerd aan een stuursignaalingang van deze 15 integrerende schakeling, dat de stuureenheid is ingericht voor het genereren van het derde stuursignaal aan een derde ingang die is gekoppeld met de stuursignaalingang van de derde integrerende schakeling en verder is ingericht voor het genereren van een resetsignaal voor het naar een initieel niveau terugbrengen van het signaal aan de uitgang van 20 de eerste integrerende schakeling en voor het daarna M5 maal genereren van het eerste stuursignaal, voor het M6 maal genereren van het derde stuursignaal, voor het daarna M7 maal genereren van het tweede stuursignaal en voor het daarna M8 maal genereren van het derde stuursignaal. Indien hier voor het omzetten van willekeurige n-bits 25 digitale signalen geldt dat M6-I-M8 gelijk is aan een konstante (k')f bij voorbeeld gelijk aan 2q, waarbij p+q<n, dan ontstaat aan de uitgang van de derde integrerende schakeling een offset die eveneens min of meer konstant is en min of meer onafhankelijk van de grootte van het n-bits digitale signaal. Bovendien is het maximaal benodigde aantal klokpulsen 30 voor het omzetten van een n-bits digitaal signaal in deze uitvoeringsvorm, mits n niet al te klein is, kleiner dan in de tweetraps uitvoering. Voor n deelbaar door 2 en door 3 en voor p=q=n/3, is dit aantal ongeveer 3.2n^, tegen 2.2n^ in de tweetraps omzetter indien daar geldt dat p=n/2. Dit betekent dus dat voor n>6 de drietraps 35 omzetter sneller is dan de tweetraps omzetter.

Het spreekt natuurlijk voor zich dat de omzetter volgens de uitvinding verder uitgebreid kan worden door het in serie schakelen 8700982 PHN 12.099 5 van minstens een vierde integrerende schakeling aet de derde integrerende schakeling.

De digitaal-analoog oazetter kan voor het omzetten van een n-bits digitaal signaal nog verder zijn gekenmerkt doordat 5 H3=M5=M7=1, dat M8 de waarde is die overeenkomt met het binaire getal gevormd door de g minst signifikante bits van het n-bit digitale signaal, M1 de waarde is die overeenkomt met het binaire getal gevormd door de n-p-q meest signifikante bits en M4 de waarde is die overeenkomt met het binaire getal gevormd door de resterende p bits van het n-bit 10 digitale signaal. Het om te zetten n-bit digitale signaal is nu in drie stukken opgedeeld, te weten de n-p-q meest signifikante bits die het (decimale) getal H1 ofwel NSB vormen, de q minst signifikante bits die het (decimale) getal M8 ofwel LSB vormen en de resterende p bits die het (decimale) getal N4 ofwel ISB vormen. De eerste vier integratiestappen 15 in de eerste en de tweede integrerende schakeling zijn gelijk aan die in de eerder besproken uitvoeringsvorm, met dat verschil dat M1 nu overeenkomt met de n-p-q messt signifikante bits en M2=k-ISB en M4=ISB. Na het vervolgens resetten van de eerste integrerende schakeling wordt in de vijfde integratiestap het uitgangssignaal van de eerste 20 integrerende schakeling evenredig met M5.Vref, ofwel Vref. In de zesde integratiestap wordt de derde integrerende schakeling M6 (=k'-M8 = k'~ LSB) maal geaktiveerd. Het mag duidelijk zijn dat de zesde integratiestap op ieder moment na de vierde integratiestap, uitgevoerd door de tweede integrerende schakeling, uitgevoerd kan worden. Na de 25 zesde integratiestap wordt de tweede schakeling M7 (=1) maal geaktiveerd. In de achtste integratiestap wordt de derde schakeling tenslotte M8 (=LSB) maal geaktiveerd. Duidelijk is dat de derde schakeling een vast aantal malen k' geaktiveerd wordt voor een willekeurig digitaal signaal met woordlengte n. Dit leidt tot een min of 30 meer konstante offset aan de uitgang van de derde schakeling die min of meer onafhankelijk is van de grootte van het digitale signaal.

In de tweetraps uitvoering van de omzetter neemt men, indien n een even getal is, p bij voorkeur gelijk aan n/2. In dat geval is het aantal stuursignalen (anders gezegd het aantal klokcycli) 35 benodigd voor het omzetten van het digitale signaal, gemiddeld genomen het kleinst. Om dezelfde reden neemt men in de drietraps uitvoering van de omzetter, indien n deelbaar is door 3, p en q beide bij voorkeur

8 7 C ' 5 a Z

PHN 12.099 6 gelijk aan n/3.

Zoals hiervoor reeds is aangegeven kan elk van de integrerende schakelingen zijn opgebouwd in de vorm van een geschakelde kondensator integrator. Dergelijke integratoren bevatten een 5 versterkertrap met een inverterende en een niet-inverterende ingang en een uitgang, een kondensator gekoppeld tussen de inverterende ingang en de uitgang en een ten minste één schakelelement bevattend kondensatornetwerk gekoppeld tussen de ingang van de integrator en de inverterende ingang van de versterkertrap, welk kondensatornetwerk is 10 voorzien van een stuursignaalingang voor het ontvangen van één van de voornoemde stuursignalen voor het doen schakelen van het schakelelement onder invloed van het stuursignaal. Geschakelde kondensator integratoren zijn op zich bekend en zijn uitgebreid beschreven in Philips Technisch Tijdschrift Vol. 41, no 4 pag. 109-15 129. In het bijzonder fig. 13 daarin maakt duidelijk dat het kondensatornetwerk in een dergelijke integrator op verschillende wijze kan zijn opgebouwd.

Voor het kunnen terug brengen naar een intieel uitgangsniveau kan een parallelschakeling van een ander schakelelement 20 en de kondensator zijn gekoppeld tussen de inverterende ingang en de uitgang vande versterkertrap van de eerste integrator, waarbij het andere schakelelement is voorzien van een stuursignaalingang voor het ontvangen van het resetsignaal.

De uitvinding zal aan de hand van een aantal 25 uitvoeringsvoorbeelden in de hierna volgende figuurbeschrijving, waarin gelijke referentiecijfers in de verschillende figuren dezelfde elementen aangeven, nader worden uiteengezet. Hierin toont figuur 1 een eerste uitvoeringsvoorbeeld van een omzetter met twee integrerende schakelingen, 30 figuur 2 het eerste stuursignaal dat wordt afgegeven door de stuureenheid, figuur 3 alle stuursignalen die aan de eerste en de tweede integrerende schakeling worden toegevoerd, tijdens de omzetting van een n-bit digitaal signaal in een analoog signaal, 35 figuur 4 een uitvoeringsvoorbeeld van de stuureenheid in de omzetter van figuur 1, figuur 5 een tweede uitvoeringsvoorbeeld met drie $7 CO9B2 PHN 12.099 7 integrerende schakelingen, en figuur 6 alle stuursignalen die aan de drie integrerende schakelingen worden toegevoerd tijdens de omzetting van een n-bit digitaal signaal in een analoog signaal.

5 Figuur 1 toont een digitaal-analoog omzetter voorzien van een serieschakeling van een eerste en een tweede integrerende schakeling 1 respektievelijk 2. Een uitgang 3 van de eerste schakeling 1 is daartoe gekoppeld *et een ingang 4 van de tweede schakeling 2. De schakelingen 1 en 2 zijn uitgevoerd als geschakelde kondensator integratoren en 10 bevatten een versterkertrap 5 respektievelijk 6 eet een inverterende (-) en een niet-inverterende ingang (+) en een uitgang 7 respektievelijk 8, een kondensator 9 respektievelijk 10 gekoppeld tussen de inverterende ingang en de uitgang, en een ten einste één schakelelenent bevattend kondensatornetwerk 11 respektievelijk 12, gekoppeld tuusen de ingang 13 15 respektievelijk 4 van de integrator en de inverterende ingang van de versterkertrap. De niet-inverterende ingang (+) van de versterkertrappen 5 en 6 is gekoppeld net een punt van konstante potentiaal (aarde). Een stuursignaalingang 14 respektievelijk 15 van de eerste respektievelijk tweede integrator vormt een stuursignaalingang voor het 20 kondensatornetwerk 11 resp 12 en is bedoeld voor het ontvangen van een eerste S1 resp tweede stuursignaal S2, dat via de leiding 16 resp 17 vanaf een stuureenheid 18 wordt toegevoerd. Eerste en tweede resetsignalen R1 en R2 worden via leidingen 19 en 20 vanaf de stuureenheid 18 toegevoerd aan parallel met de kondensatoren 9 en 10 25 geschakelde schakelelementen 21 en 22, in de vorm van een schakelaar. De stuureenheid 18 leidt de stuursignalen af uit het n-bit digitale signaal dat via de ingangen 23.0 tot en met 23.n-1 aan de stuureenheid wordt aangeboden. De stuureenheid ontvangt verder klokpulsen van een klokgenerator 24. De kondensatornetwerken 11 en 12 bevatten elk een 30 serieschakeling van twee schakelelementen 25.1 en 25.2 resp 26.1 en 26.2 en een tussen het verbindingspunt tussen deze twee schakelelementen en een punt van konstante potentiaal (aarde) geschakelde kondensator 27 resp 28. De kondensatornetwerken 11 en 12 zijn nogal gevoelig voor parasitaire kapaciteiten, zie daarvoor de beschrijving bij figuur 14 in 35 het eerder genoemde Philips Technisch Tijdschrift. In de praktijk zal men dan ook bij voorkeur een andere uitvoering voor deze netwerken kiezen, bij voorbeeld één van de netwerken zoals getoond in figuur 8 7 0 0 C 3 ' * PHN 12.099 8 13 in ditzelfde tijdschrift. Voor de uitleg van de werking van het uitvoeringsvoorbeeld van figuur 1 kan volstaan worden met het minder ideale netwerk, dat ook beschreven staat in het Philips Technisch Tijdschrift, zie figuur 11b.

5 Figuur 2 toont de opbouw van het eerste stuursignaal S1.

De stuureenheid 18 zal een eerste stuursignaal genereren onder invloed van een door de klokgenerator 24 geleverde kloksignaal cl. Dit kloksignaal is in figuur 2a als funktie van de tijd weergegeven. De periode van het kloksignaal is met T aangegeven. Op tijdstippen t=tQ 10 en t=tQ+T levert de klokgenerator 24 een klokpuls. Op de eerste klokpuls levert de stuureenheid 18 een eerste stuursignaal dat uit twee delen is opgebouwd, te weten de signalen S1.1 en S1.2 die zijn bedoeld voor het laten schakelen van de schakelaars 25.1 en 25.2. Deze signalen S1.1 en S1.2 zijn als funktie van de tijd weergegeven in figuur 2b resp 15 2c. Onder invloed van het stuursignaal S1.1 wordt de schakelaar 25.1 vanaf het tijdstip tQ kortstondig gesloten. De kondensator 27 wordt nu opgeladen tot de spanning Vref, die aanwezig is aan de ingang 13 van de integrator 1. We nemen aan dat de kondensator 9 is ontladen door een resetsignaal dat via de leiding 19 is toegevoerd aan de schakelaar 21, 20 die daartoe kortstondig sluit. Onder invloed van het signaal S1.2 zal de schakelaar 25.2 vervolgens vanaf het tijdstip tQ+T/2 kortstondig sluiten. Hierdoor ontlaadt de kondensator 27 zich en wordt de kondensator 9 opgeladen. Aan de uitgang 7 ontstaat dan een spanning gelijk aan 25 -Vref.Cl/C2=a.Vref waarbij C1 en C2 de kapaciteitswaarden van de kondensatoren 27 en 9 zijn. Vervolgens wordt op het tijdstip t=tQ+T weer een klokpuls geleverd. Opnieuw worden door de stuureenheid de signalen S1.1 en S1.2 aan het netwerk 11 toegevoerd. Vervolgens ontstaat aan de uitgang 7 een 30 spanning gelijk aan 2.a.Vref.

Na elk volgende eerste stuursignaal S1 zal de uitgangsspanning dus met a.Vref zijn toegenomen. Het tweede stuursignaal S2 dat de stuureenheid 18 aan het netwerk 12 levert is eveneens opgebouwd uit twee komponenten, 35 te weten S2.1 en S2.2 dat de schakelaars 26.1 en 26.2 doet schakelen, op volkomen analoge wijze als beschreven aan de hand van figuur 2. Aannemende dat de spanning aan de uitgang 3 van de eerste integrator 1 C 7 Γ? A O 0 ?

£ W V iV

* t PHN 12.099 9 gelijk is aan V1, dan zal na een tweede stuursignaal S2 aan de uitgang 8 een spanning aanwezig zijn gelijk aan -V1.C3/C4=fl.Vl waarbij C3 en C4 de kapaciteitswaarden van de kondensatoren 28 en 10 5 zijn.

De werking van de omzetter van figuur 1 zal nu aan de hand van de (stuur)signalen van figuur 3 worden uiteengezet. In figuur 3a zijn de klokpulsen cl van de klokgenerator 24 weergegeven. Figuur 3b toont het resetsignaal R1 dat wordt toegevoerd aan de schakelaar 21. De 10 kondensator 9 wordt daardoor ontladen. Onder invloed van het resetsignaal R2, zie figuur 3c, wordt de kondensator 10 ontladen. Het resetsignaal R2 kan ook op een ander tijdstip gegenereerd worden, mits dit tijdstip maar ligt vóór het tijdstip waarop voor de eerste maal het stuursignaal S2 wordt gegenereerd. Vervolgens wordt M1 maal het 15 stuursignaal S1 aan de schakeling 1 toegevoerd. Dit is in figuur 3d zichtbaar. Elk van de daarin aangegeven pulsen stelt steeds de kombinatie van de twee signalen S1.1 en S1.2 tussen de tijdstippen tQ en tQ+T uit figuur 2 voor. Het gevolg is dat na deze M1 stuursignalen S1 aan de uitgang 7 een spanning staat gelijk aan 20 M1.a.Vref.

Vervolgens worden M2 (=k-M4) stuursignalen S2 gegenereerd, zie figuur 3e. Aan de uitgang 8 ontstaat nu een spanning gelijk aan M1. (k“M4) .a.fl.Vref.

Vervolgens wordt M3 (=1) maal het stuursignal S1 geleverd, zie figuur 25 3d. Aan de uitgang 7 ontstaat de spanning (M1+1).a.Vref.

Tenslotte wordt M4 maal het stuursignaal S2 geleverd, zie figuur 3e. Aan de uitgang 8 ontstaat dan de spanning M4.(M1+1) .a.fl.Vref + M1.(k-M4).a.fl.Vref.

30 Dit is gelijk aan (M1.k+M4).a.fl.Vref, ofwel voor k=2p (M1.2P+M4) .a.fl.Vref, waarbij p<.n.

Voor het omzetten van het n-bits digitale signaal bn-1bn-2.....bpbP~1bP"2.....b2b1b0,zie fi?uur 1» dat 35 wordt toegevoerd aan de ingang 23 van de stuureenheid 18, dient men dus voor M4 het (decimale) getal LSB te nemen dat overeenkomt met het binaire getal bp_^bp_2.....b^bQ, dat wil zeggen het binaire 8 7 C V r ' * PHN 12.099 10 getal gevormd door de p minst signifikante bits van het digitale signaal. Voor M1 dient men dan het (decimale) getal MSB te nemen dat overeenkomt met het binaire getal bn_ ^ bn_2.....bp, dat wil zeggen het binaire getal gevormd door de n-p meest signifikante bits van het 5 digitale signaal.

Duidelijk is dat de tweede integrator voor het omzetten van een willekeurig n-bit digitaal signaal een vast aantal malen (k) het stuursignaal S2 krijgt toegevoerd. Dit betekent dat de offset aan de uitgang 8 ten gevolge van de offset VQ aan de uitgang 7 nu in alle 10 gevallen eenzelfde vaste waarde bezit. Dit kan met de volgende berekening worden aangetoond.

Na de eerste integratiestap staat aan de uitgang 7 een spanning M1.a.Vref + VQ.

15 Na de tweede integratiestap staat aan de uitgang 8 een spanning (Ml.a.Vref + V0).(k-M4).B.

Na de derde integratiestap staat aan de uitgang 7 een spanning (M1+1).a.Vref + V0.

Dit leidt na de vierde integratiestap tot een spanning aan de uitgang 8 20 die gelijk is aan {(M1+1).a.Vref + V0).M4.B + (Ml.a.Vref + VQ).(k- M4).β.

Dit kan omgewerkt worden tot (M1.k+M4).a.fl.Vref + k.B.VQ.

25 Aangezien k konstant is voor een willekeurig n-bit digitaal signaal is ook de offsetspanning aan de uitgang 8 konstant.

Het aantal klokpulsen cl benodigd voor het omzetten van het n-bit digitale signaal is, afgezien van de resetpulsen, gelijk aan M1+1+k. Dit aantal is, voor k=2p, maximaal gelijk aan 2n_p+2p.

30 Voor n is even en p=n/2 zal dit aantal, gemiddeld genomen voor alle n-bit digitale signalen, het laagst zijn.

Figuur 4 toont een uitvoeringsvoorbeeld van de stuureenheid 18 van figuur 1. De klokgenerator 24 levert klokpulsen aan klokingangen cl van een 5-teller 60, van een 2n_p-teller 61 en een 35 2p-teller 62. De teller 61 telt omhoog onder invloed van de klokpulsen cl. De tellerstand van de teller 61 wordt toegevoerd aan een komparator 63, waarin de tellerstand wordt vergeleken met het getal MSB. Bij pin n öo 9 V f V * · .> v PHN 12.099 11 overeenstemming levert de komparator 63 aan zijn uitgang 64 een setsignaal dat via de OF-poort 65 aan de setingang van een flip flop 66 wordt aangeboden. De uitgang 67 van deze flip flop is gekoppeld «et de enable ingang 'en' van de 5-teller 60. De teller 62 telt omlaag onder 5 invloed van de klokpulsen cl. De tellerstand van de teller 62 wordt toegevoerd aan een konparator 68, waarin de tellerstand wordt vergeleken et de getallen LSB en het getal 0. Bij overeenstemming levert de komparator 68 aan zijn uitgang 69 resp 70 een setsignaal dat via de 0F-poorten 71 en 65 aan de setingang van de flip flop 66 wordt aangeboden. 10 De uitgang 60.1 van de teller 60 is gekoppeld met een ingang van een EN-poort 72. Aan de andere ingang van deze EN-poort wordt het signaal cl toegevoerd. Aan de uitgang van de EN-poort 72 zijn de resetsignalen R1 en R2 beschikbaar. De uitgang 60.2 van de teller 60 is gekoppeld «et de enable-ingang en van de teller 61 en met ingangen van een OF-poort 74 en 15 een EN-poort 75. De uitgang 60.3 is gekoppeld met ingangen van de 0F-poorten 74 en 76 en van de EN-poort 77. De uitgang 60.4 is gekoppeld met een ingang van de EN-poort 78. De uitgang 60.5 is gekoppeld met ingangen van de EN-poort 79 en de OF-poorten 74 en 76. De klokpulsen cl worden ook toegevoerd aan tweede ingangen van de EN-poorten 75, 77, 78 en 79.

20 De uitgangen van de EN-poorten 75 en 78 worden via een OF-poort 80 toegevoerd aan zowel een monostabiele multivibrator 81 als aan een vertraging 82 die in serie is geschakeld met een ander monostabiele multivibrator 83. Aan de uitgangen 88 en 89 zijn de stuursignalen 51.1 en S1.2 volgens figuur 2 beschikbaar. De uitgangen van de EN-poorten 77 25 en 79 zijn via een OF-poort 84 gekoppeld met een monostabiele multivibrator 85 en een serieschakeling van een vertraging 86 en een monostabiele multivibrator 87. Aan de uitgangen 90 en 91 zijn de stuursignalen S2.1 en S2.2 beschikbaar.

De werking van de stuureenheid is als volgt. In de 30 beginsituatie staan de tellers 61 en 62 op 0 resp 2P en de uitgang 60.1 van de teller 60 is 'hoog' (logisch '1'). Alle andere uitgangen van de teller 60 zijn 'laag'. Verder is de flip flop 66 ge'set'. Dat wil zeggen de uitgang 67 is 'hoog' en dus is de teller 60 ge'enabled'. De eerste klokpuls cl wordt door de EN-poort 72 doorgelaten. Bovendien zal 35 door de neergaande flank van deze eerste klokpuls de teller 60 doortellen, hetgeen betekent dat de uitgang 60.1 'laag' en de uitgang 60.2 'hoog' wordt. Hierdoor wordt de EN-poort 75 gedeblokkeerd en kunnen 8 7 0 0 9 8?.· PHN 12.099 12 de klokpulsen cl via deze EN-poort 75, de OF-poort 80 en de elementen 81,82 en 83 leiden tot een herhaald optreden van het eerste stuursignaal S1. Dit komt bovendien doordat het 'hoog' worden van de uitgang 60.2 via de OF-poort 74 leidt tot het resetten van de flip flop 66, zodat de 5 teller 60 ge'disabled' wordt en dus niet meer reageert op klokpulsen cl. Bovendien wordt de teller 61 geaktiveerd door het 'hoog' worden van de uitgang 60.2. Onder invloed van de klokpulsen cl telt de teller 61 dus omhoog totdat M1 pulsen zijn geteld. De komparator 63 levert dan een setsignaal waardoor de flip flop 66 wordt ge'set'. Op de daaropvolgende 10 neergaande flank van een klokpuls zal de uitgang 60.2 'laag' en de uitgang 60.3 'hoog' worden. De EN-poort 75 wordt daardoor geblokkeerd en de EN-poort 77 wordt gedeblokkeerd. Evenzo wordt de teller 62 ge'enabled', Klokpulsen cl worden dus via de EN-poort 77 doorgelaten die dan aanleiding geven tot een aantal malen het optreden van de 15 stuursignalen S2.1 en S2.2. Bovendien telt de teller 62 omlaag totdat de waarde 2P-M4 is bereikt. Na 2P-M4 klokpulsen levert de komparator aan de uitgang 69 een setsignaal dat zorgt voor het setten van de flip flop 66. Op de eerstvolgende neergaande flank van een klokpuls zal de teller 60 opnieuw doorschuiven. De uitgang 60.3 wordt 'laag' en de 20 uitgang 60.4 wordt 'hoog'. De EN-poort 77 wordt dus geblokkeerd en de EN-poort 78 gedeblokkeerd. Onder invloed van de klokpuls wordt zowel één maal het stuursignaal S1 gegenereerd worden als dat de teller 60 doorschuift. De uitgang 60.4 wordt weer 'laag' en de uitgang 60.5 'hoog'. Hierdoor wordt de flip flop 66 ge'reset', zodat de teller 60 25 ongevoelig blijft voor opvolgende pulsen. Bovendien wordt de EN-poort 78 geblokkeerd, de EN-poort 79 gedeblokkeerd en de teller 62 ge'enabled'.

De teller telt nu M4 pulsen omlaag waarna een setsignaal via de uitgang 70 van de komparator 68 wordt gegenereerd. Er zijn dan M4 stuursignalen S2 gegenereerd, waarna op de opvolgende neergaande flank van een 30 klokpuls de uitgang 60.5 'laag' en de uitgang 60.1 weer 'hoog' wordt. Hierna herhaalt de cyclus zich weer voor het omzetten van een volgend n~ bits digitaal signaal.

Figuur 5 toont een omzetter met drie in serie geschakelde integratoren 1, 2 en 43. De integrator 43 is qua opbouw gelijk aan de 35 integratoren 1 en 2. De stuureenheid 18' levert eerste, tweede en derde stuursignalen S1,S2 en S3 aan eerste, tweede en derde uitgangen 44 resp 45 resp 46. Het stuursignaal S3 wordt via de leiding 47 toegevoerd aan 87009?? PHN 12.099 13 een stuursignaalingang 48 van de integrator 43. Het stuursignaal S3 heeft dezelfde opbouw als de stuursignalen S1 en S2 en is dus ook opgebouwd uit twee deelsignalen S3.1 en S3.2, die weer gelijk zijn aan de signalen S1.1 en S1.2 zoals getoond in figuur 2b en 2c. Het signaal 5 S3.1 is bedoeld voor het kortstondig sluiten van de schakelaar 51 in het kondensatornetwerk 57. Het signaal S3.2 stuurt de schakelaar 52 aan. Verder bevat het netwerk 57 nog de kondensator 53, die een kapaciteitswaarde C5 bezit. De kondensator 54 die geschakeld is tussen de inverterende ingang (-) en de uitgang van de versterkertrap 55 heeft 10 een kapaciteitswaarde C6. De stuureenheid 18' levert verder resetsignalen R1, R2 en R3 aan de integratoren. Het resetsignaal R3 wordt via de leiding 49 toegevoerd aan het schakelelement 50 van de integrator 43.

De werking van de omzetter van figuur 5 zal aan de hand 15 van figuur 6 worden uiteengezet. Figuur 6a tot en met 6e tonen stuursignalen leidend tot de eerste vier integratiestappen, zoals beschreven aan de hand van figuur 3. Figuur 6f toont het resetsignaal R3 en figuur 6g het stuursignaal S3, alle als funktie van de tijd. Uit de figuren 6b tot en met 6e is duidelijk dat de eerste vier 20 integratiestappen gelijk zijn aan de vier integratiestappen in de omzetter van figuur 1. Zoals hiervoor reeds is aangegeven staat aan de uitgang 8 dan een spanning die gelijk is aan (M1.k+H4).a.B.Vref.

Vervolgens wordt opnieuw een resetsignaal R1 gegenereerd, zie figuur 6b, 25 waarna M5 (=1) maal het stuursignaal S1 aan de integrator 1 wordt aangeboden, zie figuur 6d. Aan de uitgang 7 ontstaat dan een spanning gelijk aan or.Vref.

Na het ontladen van de kondensator 54 onder invloed van het signaal R3, 30 zie figuur 6f (let wel: dit ontladen had ook op een eerder moment kunnen plaats vinden. Het had bij voorbeeld in de tijd kunnen samenvallen met het ontladen van de kondensatoren 9 en 10, aan het begin van de cyclus) genereert de stuureenheid 18' M6 (=k'-M8) maal het stuursignaal S3, zie figuur 6g. Aan de uitgang 56 verschijnt dan de spanning 35 (k'-M8).δ.(M1.k+M4).a.B.Vref.

Hier geldt dat deze laatste integratiestap ook al eerder, doch na de vierde integratiestap, uitgevoerd had kunnen worden. Vervolgens levert 87 0 0 9 2 ΡΗΝ 12.099 14 Η de stuureenheid 18' Μ7 (=1) maal het stuursignaal S2, zie figuur 6e. Aan de uitgang 8 staat dan een spanning gelijk aan a.fi.Vref + (M1.k+M4).a.fi.Vref.

Na M8 maal het signaal S3, zie figuur 6g, is de spanning aan de uitgang 5 56 gelijk aan M8.δ.(1+M1.k+M4).a.fi.Vref + (k'-M8).5.(M1.k+M4).a.fi.Vref, ofwel gelijk aan (k.k'.M1+k'.M4+M8).a.A.fi.Vref.

10 Voor k=2p en k'=2qwordt dit (M1.2(p+q)+M4.2q+M8).a.fi.fi.Vref, waarbij p+q<n.

Voor het omzetten van het n-bits digitale signaal bn-1........b0, zie figuur 5, dat wordt aangeboden aan de ingang 23 van de stuureenheid 18' dient men dus voor M8 het (decimale) getal LSB te nemen dat 15 overeenkomt met het binaire getal bq_^......bQ dat wordt gevormd door de q minst signifikante bits in het n-bit digitale signaal. Voor M1 dient men dan het (decimale) getal MSB te nemen dat overeenkomt met het binaire getal bR_^.....bp+q dat wordt gevormd door de n-p-q meest signifikante bits van het digitale signaal. Voor M4 dient men het 20 (decimale) getal ISB te nemen dat overeenkomt met het binaire getal bp+q_1.....bg dat wordt gevormd door de resterende p bits.

Indien men de offset k.fi.VQ die na de vierde integratiestap aanwezig is aan de uitgang 8, in de berekening had meegenomen, dan had deze offset na de achtste integratiestap aanleiding 25 gegeven tot een offset aan de uitgang 56 gelijk aan (M8 + k.k').fi.fi.

VQ. Alleen de term M8.fi.fi,VQ is afhankelijk van de grootte van het n-bits digitale signaal, fi en fi zijn beide meestal kleiner dan 1 en zijn bij voorkeur gelijk aan 1/k' ofwel 2”q resp 1/k ofwel 2_p. Zodoende verkrijgt men bij het grootst mogelijke n-bits digitale 30 signaal in elke trap een uitgangssignaal dat in amplitude gelijk is aan het ingangssignaal van dezelfde trap. Dit betekent dus dat de term M8.fi.fi.VQ slechts een zeer kleine bijdrage levert aan het totale offset signaal aan de uitgang 56.

Het aantal klokpulsen benodigd voor het omzetten van een 35 n-bits digitaal signaal is in de drietraps omzetter ongeveer gelijk aan M1+k+k'. In het maximale geval is dit gelijk aan 2p+2q+2^n-p-q^.

Voor n deelbaar door 3 en p=q=n/3 is dit getal gemiddeld gezien het e *7 n r> ^ -:¾ % 4 PHN 12.099 15 laagst. Bovendien zal de drietraps onzetter in het algemeen, en bij voldoend grote waarde voor n, minder klokpulsen nodig hebben dan de tweetraps omzetter, zodat een snellere omzetting gerealiseerd kan worden.

Het spreekt voor zich dat de stuureenheid 18' in figuur 5 5 op dezelfde wijze kan zijn opgebouwd als de stuureenheid 18 zoals die is besproken aan de hand van figuur 4. Voor het ontwerpen van een schakeling voor de stuureenheid 18' behoeft men dus geen gebruik te maken van kennis die uitgaat boven de kennis die de vakman op dit gebied van zich zelf bezit, of van kennis die met logischerwijze volgt uit de 10 voor de hand liggende uitbreiding van de stuureenheid voor een tweetraps-omzetter van een stuureenheid voor een drietrapsomzetter.

Het zij vermeld dat de uitvinding niet is beperkt tot de omzetters volgens de getoonde uitvoeringsvoorbeelden. De uitvinding is evenzeer van toepassing op die uitvoeringsvormen die op niet op de 15 uitvinding betrekking hebbende punten van de getoonde uitvoeringsvoorbeelden verschillen.

6 7 C C ' '

Claims (11)

1. Digitaal-analoog omzetter, voor het omzetten van een digitaal signaal met woordlengte n in een analoog signaal, voorzien van - een serieschakeling van een eerste en een tweede integrerende schakeling, elk voorzien van een ingang en een uitgang en van een 5 stuursignaalingang, waarbij de uitgang van de eerste integrerende schakeling is gekoppeld met de ingang van de tweede integrerende schakeling, - een stuureenheid voor het leveren van een eerste en een tweede stuursignaal aan een eerste respektievelijk tweede uitgang die is 10 gekoppeld met de stuursignaalingang van de eerste respektievelijk tweede integrerende schakeling voor het toevoeren van het eerste respektievelijk tweede stuursignaal aan de eerste respektievelijk tweede integrerende schakeling, waarbij de eerste en de tweede integrerende schakeling zijn ingericht 15 voor het uitvoeren van een integratiestap onder invloed van het eerste respektievelijk tweede stuursignaal en waarbij de stuureenheid is ingericht voor het M1 maal genereren van het eerste stuursignaal, voor het vervolgens M2 maal genereren van het tweede stuursignaal, voor het daarna M3 maal genereren van het eerste stuursignaal en voor het 20 vervolgens M4 maal genereren van het tweede stuursignaal, met het kenmerk, dat voor het omzetten van willekeurige digitale signalen met woordlengte n geldt dat M2+M4 gelijk is aan een konstante (k).

2. Digitaal-analoog omzetter volgens konklusie 1 voor het omzetten van een n-bits digitaal signaal, met het kenmerk, dat de 25 konstante (k) gelijk is aan 2P, waarbij pin.

3. Digitaal-analoog omzetter volgens konklusie 2, met het kenmerk,dat M3=1, dat M4 de waarde is die overeenkomt met het binaire getal gevormd door de p minst signifikante bits van het n-bits digitale signaal en M1 de waarde is die overeenkomt met het binaire getal gevormd 30 door de n-p meest signifikante bits van het n-bit digitale signaal.

4. Digitaal-anloog omzetter volgens konklusie 1 of 2, met het kenmerk, dat een derde integrerende schakeling in serie is geschakeld met de tweede integrerende schakeling, dat de derde integrerende schakeling is ingericht voor het uitvoeren van een 35 integratiestap onder invloed van een derde stuursignaal toegevoerd aan een stuursignaalingang van deze integrerende schakeling, dat de stuureenheid is ingericht voor het genereren van het derde stuursignaal l η f. #. o V' - - - ·:-· v‘· 4* i 4 PHH 12.099 17 aan een derde ingang die is gekoppeld «et de stuursignaalingang van de derde integrerende schakeling en verder is ingericht voor het genereren van een resetsignaal voor het naar een initieel niveau terugbrengen van het signaal aan de uitgang van de eerste integrerende schakeling en voor 5 het daarna H5 «aal genereren van het eerste stuursignaal, voor het M6 aal genereren van het derde stuursignaal, voor het daarna M7 «aal genereren van het tweede stuursignaal en voor het daarna M8 «aal genereren van het derde stuursignaal.

5. Digitaal-analoog oezetter volgens konklusie 4, met het 10 kenmerk, dat voor het oazetten van willekeurige digitale signalen net woordlengte n geldt dat M6+M8 gelijk is aan een konstante (k').

6. Digitaal-analoog omzetter volgens konklusie 5 voor het omzetten van een n-bits digitaal signaal, met het kenmerk, dat de konstante (k') gelijk is aan 2q, waarbij p+q<n.

7. Digitaal-analoog omzetter volgens konklusie 6, met het kenmerk, dat M3=M5=M7=1, dat M8 de waarde is die overeenkomt net het binaire getal gevormd door de q minst signifikante bits van het n-bit digitale signaal, M1 de waarde is die overeenkomt met het binaire getal gevormd door de n-p-q meest signifikante bits en M4 de waarde is die 20 overeenkomt met het binaire getal gevormd door de resterende p bits van het n-bit digitale signaal.

8. CO'?0·'· ‘ P PHN 12.099 18

8. Digitaal-analoog omzetter volgens konklusie 1, 2 of 3, et het kenmerk, dat n een even getal is en dat p=n/2.

9. Digitaal-analoog omzetter volgens één der konklusies 25. tot en met 7, met het kenmerk, dat n een getal is dat deelbaar is door 3, en dat p=q=n/3.

10. Digitaal-analoog omzetter volgens één der voorgaande konklusies, met het kenmerk, dat elk van de integrerende schakelingen is opgebouwd in de vorm van een geschakelde kondensator integrator, 30 bevattende een versterkertrap met een inverterende en een niet- inverterende ingang en een uitgang, een kondensator gekoppeld tussen de inverterende ingang en de uitgang en een ten minste één schakelelement bevattend kondensatornetwerk gekoppeld tussen de ingang van de integrator en de inverterende ingang van de versterkertrap, welk 35 kondensatornetwerk is voorzien van een stuursignaalingang voor het ontvangen van één van de voornoemde stuursignalen voor het doen schakelen van het schakelelement onder invloed van het stuursignaal.

11. Digitaal-analoog omzetter volgens konklusie 10, met het kenmerk, dat een parallelschakeling van een ander schakelelement en de kondensator is gekoppeld tussen de inverterende ingang en de uitgang van de eerste integrerende schakeling, en dat het andere schakelelement is 5 voorzien van een stuursignaalingang voor het ontvangen van het resetsignaal. 87 f~ c f n r'