JPS6286919A - コ−ド変換回路 - Google Patents
コ−ド変換回路Info
- Publication number
- JPS6286919A JPS6286919A JP61233115A JP23311586A JPS6286919A JP S6286919 A JPS6286919 A JP S6286919A JP 61233115 A JP61233115 A JP 61233115A JP 23311586 A JP23311586 A JP 23311586A JP S6286919 A JPS6286919 A JP S6286919A
- Authority
- JP
- Japan
- Prior art keywords
- code
- thermometer
- bit
- encoder
- binary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/14—Conversion to or from non-weighted codes
- H03M7/16—Conversion to or from unit-distance codes, e.g. Gray code, reflected binary code
- H03M7/165—Conversion to or from thermometric code
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/085—Error detection or correction by redundancy in data representation, e.g. by using checking codes using codes with inherent redundancy, e.g. n-out-of-m codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
- H03M7/04—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word the radix thereof being two
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はサーモメータコードを２進コードへ変換するコ
ード変換回路に関する。
ード変換回路に関する。
Ｃ従来の技術〕
表Ｉは、８ビットサーモメータコードのとり得る一各状
態とそれに対応した１０進値とを示す。
態とそれに対応した１０進値とを示す。
表 １
１０進値 サーモメータコード
０から１６までの数値を表わずには１６ビソトのサーモ
メータコートが必要である。一方、２進コートは簡潔で
あり、同じＯから１６までの数値を表わすのに５ビツト
あればよい。表■は標準的に重み付けされた５ビツト２
進コードの初めの１７の組合せと対応する１０進値とを
ポしている。
メータコートが必要である。一方、２進コートは簡潔で
あり、同じＯから１６までの数値を表わすのに５ビツト
あればよい。表■は標準的に重み付けされた５ビツト２
進コードの初めの１７の組合せと対応する１０進値とを
ポしている。
表 ■
１０進値 ２進コード １０進値 ２進コード第２
図は、アナログ電圧信号Ｖｉを等価な大きさの５ビツト
２進コ一ド信号に変換する従来のアナログ／２進変換器
（１０）のブロック図である。
図は、アナログ電圧信号Ｖｉを等価な大きさの５ビツト
２進コ一ド信号に変換する従来のアナログ／２進変換器
（１０）のブロック図である。
変換器（ｌＯ）は、アナログ／サーモメータコード変換
回路（１１） 、サーモメータ／２進エンコーダ（１６
）及びコード変換回路（１１）の出力端をエンコーダ（
１６）の入力端に接続する１組のラッチパイプライン（
１８）を有する。アナログ／サーモメータコード変換回
路（１１）は、１６個の比較器（１２）及び電圧分圧器
（１４）から成る。各比較１（１２）の非反転入力端に
はアナログ電圧信号Ｖｉが印加される。分圧器（１４）
の一端には基準電圧Ｖ ｒｅｆが印加され、一連の逐次
低い値を有する比較電圧量子レベルが発生ずる。これら
は夫々対応する比較器（１２）の反転入力端に印加され
る。各比較器（１２）は、入力電圧がその電圧比較レベ
ルより十分高いとき出力が高（１）論理レベルへ飽和し
、逆に入力重圧がその電圧比較レベルより十分低いとき
には出力が低（０）Ｉ！！理レベルへ飽和する差動増幅
器を有する。例えば、入力電圧が、５番目の比較器（即
ち、サーモメータコートの第５下位ピッ）Ｔ５を出力す
る比較器）に印加された比較電圧より大きく、かつ６番
目の比較器に印加された比較電圧より小さい場合、第１
乃至第５比鮫器の出力（ＴＩ−Ｔ５）はすべて刊になり
、第６乃至第１６比較器の出力（７６〜Ｔ１６）はすべ
て低になる。このようにして、全比較器（１２）の出力
（Ｔｌ−Ｔ１６）は、Ｏから１６までの異なる数値のう
ちの任怠の１数値として入力端子Ｖｉの大きさを表わす
１６ビツトのサーモメータコードとなる。
回路（１１） 、サーモメータ／２進エンコーダ（１６
）及びコード変換回路（１１）の出力端をエンコーダ（
１６）の入力端に接続する１組のラッチパイプライン（
１８）を有する。アナログ／サーモメータコード変換回
路（１１）は、１６個の比較器（１２）及び電圧分圧器
（１４）から成る。各比較１（１２）の非反転入力端に
はアナログ電圧信号Ｖｉが印加される。分圧器（１４）
の一端には基準電圧Ｖ ｒｅｆが印加され、一連の逐次
低い値を有する比較電圧量子レベルが発生ずる。これら
は夫々対応する比較器（１２）の反転入力端に印加され
る。各比較器（１２）は、入力電圧がその電圧比較レベ
ルより十分高いとき出力が高（１）論理レベルへ飽和し
、逆に入力重圧がその電圧比較レベルより十分低いとき
には出力が低（０）Ｉ！！理レベルへ飽和する差動増幅
器を有する。例えば、入力電圧が、５番目の比較器（即
ち、サーモメータコートの第５下位ピッ）Ｔ５を出力す
る比較器）に印加された比較電圧より大きく、かつ６番
目の比較器に印加された比較電圧より小さい場合、第１
乃至第５比鮫器の出力（ＴＩ−Ｔ５）はすべて刊になり
、第６乃至第１６比較器の出力（７６〜Ｔ１６）はすべ
て低になる。このようにして、全比較器（１２）の出力
（Ｔｌ−Ｔ１６）は、Ｏから１６までの異なる数値のう
ちの任怠の１数値として入力端子Ｖｉの大きさを表わす
１６ビツトのサーモメータコードとなる。
アナログ／サーモメータコード変換回路（１１）のサー
モメータコード出力は、エンコーダ（１６）の入力端に
おいて、一連のクロック（ＣＬＫ）信号に応じてラッチ
パイプライン（１８）にラッチされる。サーモメータコ
ードを、より簡潔かつ有用な５ビツト２進コードに変換
するエンコーダ（１６）は、−組のＡＮＤゲート（２０
）及び−組のＯＲゲート（２２）から成り、各ＡＮＤゲ
ート （２０）はサーモメータコードの各人カビソトに
対応し、各ＯＲゲート（２２）は２進コードの各出力ビ
ットに対応する。ランチバイブライン（１８）からのサ
ーモメータコードの各出力ビットは、対応するＡＮＤゲ
−１（２０）の非反転入力端に印加されると共に、ド位
隣りのサーモメータコードビットがあればこのビットに
対応するＡＮＤゲート（２０）の反転入力端にも印加さ
れる。サーモメータコードビットＴ１６を受けるＡＮＤ
ゲート（２０）の反転入力端は接地される。１６個のＡ
ＮＤゲー１− （２０）の出力端は、１つのＯＲゲー１
−（２２）の出力が変換回路入力端のサーモメータコー
ドに対応する２進コードの第１ （右端）ビットＢ１と
なり、他のＯＲゲート（２２）の出力が夫々２進コード
の第２乃至第５ビツト８１〜Ｂ５となるように、ＯＲゲ
ート （２２）の入力端に接続される。更に具体的には
、ＡＮＤゲート（２０）とＯＲゲート（２２）とは、サ
ーモメータコードと２進コードのビット間に次のような
プール代数関係が成り立つように相互接続される。
モメータコード出力は、エンコーダ（１６）の入力端に
おいて、一連のクロック（ＣＬＫ）信号に応じてラッチ
パイプライン（１８）にラッチされる。サーモメータコ
ードを、より簡潔かつ有用な５ビツト２進コードに変換
するエンコーダ（１６）は、−組のＡＮＤゲート（２０
）及び−組のＯＲゲート（２２）から成り、各ＡＮＤゲ
ート （２０）はサーモメータコードの各人カビソトに
対応し、各ＯＲゲート（２２）は２進コードの各出力ビ
ットに対応する。ランチバイブライン（１８）からのサ
ーモメータコードの各出力ビットは、対応するＡＮＤゲ
−１（２０）の非反転入力端に印加されると共に、ド位
隣りのサーモメータコードビットがあればこのビットに
対応するＡＮＤゲート（２０）の反転入力端にも印加さ
れる。サーモメータコードビットＴ１６を受けるＡＮＤ
ゲート（２０）の反転入力端は接地される。１６個のＡ
ＮＤゲー１− （２０）の出力端は、１つのＯＲゲー１
−（２２）の出力が変換回路入力端のサーモメータコー
ドに対応する２進コードの第１ （右端）ビットＢ１と
なり、他のＯＲゲート（２２）の出力が夫々２進コード
の第２乃至第５ビツト８１〜Ｂ５となるように、ＯＲゲ
ート （２２）の入力端に接続される。更に具体的には
、ＡＮＤゲート（２０）とＯＲゲート（２２）とは、サ
ーモメータコードと２進コードのビット間に次のような
プール代数関係が成り立つように相互接続される。
式中“★”印はＡＮＤ演算を表わし、“＋”印はＯＲ演
算を表わし、更にビット参照文字前の“／”印はＮＯＴ
演算を表わす。
算を表わし、更にビット参照文字前の“／”印はＮＯＴ
演算を表わす。
Ｂ５＝Ｔ１６
任慈の比較器（１２）に印加される量子比較電圧に比ベ
アナログ入力端子Ｖｉが十分に大きくない、または十分
に小さくないとき、その比較器の出力は、無効レベル、
即ち、高でも低でもなく入力端子または比較電圧の微小
変動が比較器出力状態を高または低に振るような中間的
レベルとなる。また、アナログ入力電圧が、比較器の応
答時間より速い速度で複数の比較量子レベルをまたいで
変化すると、比較器出力がラッチパイプライン（１８）
内の第１のランチにラッチされるとき１個以上の比較器
出力が同時に中間的無効状態になり得る。
アナログ入力端子Ｖｉが十分に大きくない、または十分
に小さくないとき、その比較器の出力は、無効レベル、
即ち、高でも低でもなく入力端子または比較電圧の微小
変動が比較器出力状態を高または低に振るような中間的
レベルとなる。また、アナログ入力電圧が、比較器の応
答時間より速い速度で複数の比較量子レベルをまたいで
変化すると、比較器出力がラッチパイプライン（１８）
内の第１のランチにラッチされるとき１個以上の比較器
出力が同時に中間的無効状態になり得る。
ラッチパイプライン（１８）は、サーモメータコードの
無効ビットを、エンコーダ（１６）の論理ゲート部分に
印加する前に安定化させるためのものである。各ランチ
パイプライン（１８）のラッチは、入力端子がスレショ
ールド電圧よりわずかでも高ければ出力を高論理レベル
にまで変化させ、逆に入力電圧がスレショールド電圧よ
りわずかでも低ければ出力を低論理レベルにまで変化さ
せるような正帰還回路を有する型のものである。比較器
（１２）から発生したサーモメータコードビットが、パ
イプライン（１８）内の一連のラッチを通過した後、エ
ンコーダ（Ｉ６）の入力端に達したとき、Ｏｔたはｌ論
理レベルに安定化されている確率は極めて商い。
無効ビットを、エンコーダ（１６）の論理ゲート部分に
印加する前に安定化させるためのものである。各ランチ
パイプライン（１８）のラッチは、入力端子がスレショ
ールド電圧よりわずかでも高ければ出力を高論理レベル
にまで変化させ、逆に入力電圧がスレショールド電圧よ
りわずかでも低ければ出力を低論理レベルにまで変化さ
せるような正帰還回路を有する型のものである。比較器
（１２）から発生したサーモメータコードビットが、パ
イプライン（１８）内の一連のラッチを通過した後、エ
ンコーダ（Ｉ６）の入力端に達したとき、Ｏｔたはｌ論
理レベルに安定化されている確率は極めて商い。
ランチパイプライン（１８）は、変換回路（１１）の個
々の出力ビットの安定化は行うが、エンコーダ（１６）
に入力されるサーモメータコード内の無秩序エラーを防
止することはしない。無秩序エラーでは、サーモメータ
コードの１ （１１＋＋以上の下位ピントが０状態にあ
り、且つ１１１１１Ｉ以上の上位ビットが１状態にある
。例えば、８ビツトのサーモメータコート００１００１
１１は無秩序エラーを含んでいる。即ち、右端から６番
口の位置にある上位ビットはＩ状態にあるのに、右端か
ら４番目及び５番目の２個の十位ピントはＯ状態にある
。このようなエラーは、アナログ／サーモメータコード
変換回路（工１）において、アナログ入力信号Ｖｉの周
波数が高い場合及び比較器（１２）のスイッチング速度
やラッチ（１８）のスレショールドが適切に揃っていな
い場合に生じ得る。入力信号Ｖｉが商い値から低い値へ
急峻に変化するとき、下位の比較器（１２）の動作が比
較的速ければ、その出力が対応するラッチパイプライン
（１８）の最初のランチのスレショールドより低くなっ
た後に、比較的動作の遅い上位の比較器の出力がその対
応するパイプライン（１８）の最初のラッチのスレショ
ールドより低くなる。下位側の比較器（１２）の出力が
その対応するラッチ（１８）のスレショールドより低く
なった後、且つ上位側の比較器（１２）の出力がその対
応するラッチ（１８）のスレショールドより低くなる前
の時点で、ＣＬＫ信号がランチ（１８）を駆動すると、
無秩序エラーが生じる。また、無秩序エラーは入力信号
Ｖｉが急峻に増加するときにも発生する。
々の出力ビットの安定化は行うが、エンコーダ（１６）
に入力されるサーモメータコード内の無秩序エラーを防
止することはしない。無秩序エラーでは、サーモメータ
コードの１ （１１＋＋以上の下位ピントが０状態にあ
り、且つ１１１１１Ｉ以上の上位ビットが１状態にある
。例えば、８ビツトのサーモメータコート００１００１
１１は無秩序エラーを含んでいる。即ち、右端から６番
口の位置にある上位ビットはＩ状態にあるのに、右端か
ら４番目及び５番目の２個の十位ピントはＯ状態にある
。このようなエラーは、アナログ／サーモメータコード
変換回路（工１）において、アナログ入力信号Ｖｉの周
波数が高い場合及び比較器（１２）のスイッチング速度
やラッチ（１８）のスレショールドが適切に揃っていな
い場合に生じ得る。入力信号Ｖｉが商い値から低い値へ
急峻に変化するとき、下位の比較器（１２）の動作が比
較的速ければ、その出力が対応するラッチパイプライン
（１８）の最初のランチのスレショールドより低くなっ
た後に、比較的動作の遅い上位の比較器の出力がその対
応するパイプライン（１８）の最初のラッチのスレショ
ールドより低くなる。下位側の比較器（１２）の出力が
その対応するラッチ（１８）のスレショールドより低く
なった後、且つ上位側の比較器（１２）の出力がその対
応するラッチ（１８）のスレショールドより低くなる前
の時点で、ＣＬＫ信号がランチ（１８）を駆動すると、
無秩序エラーが生じる。また、無秩序エラーは入力信号
Ｖｉが急峻に増加するときにも発生する。
無秩序エラーを含むサーモメータコードがサーモメータ
２進エンコーダ（１６）の入力端へ伝達されると、発生
する２進コード出力はサンプリング時の実際のサンプル
電圧Ｖｉの大きさと殆んど関連性のないものになる。電
圧Ｖｔの実際の大きさは、■状態にある最も上位の非無
秩序ビットによる値と、■状態にある最も上位の無秩序
ビットによる値との間の値である可能性が高い。例えば
、無秩序サーモメータコードｏｏｏｏ ｏｏｏ。
２進エンコーダ（１６）の入力端へ伝達されると、発生
する２進コード出力はサンプリング時の実際のサンプル
電圧Ｖｉの大きさと殆んど関連性のないものになる。電
圧Ｖｔの実際の大きさは、■状態にある最も上位の非無
秩序ビットによる値と、■状態にある最も上位の無秩序
ビットによる値との間の値である可能性が高い。例えば
、無秩序サーモメータコードｏｏｏｏ ｏｏｏ。
１０００ １１１１を発生した電圧Ｖｉの大きさは、４
乃至８である可能性が高い。第２図に示した型の多くの
Ａ／Ｄ変ＪＡ器においては、上述のように無秩序エラー
を引き起ごずサンプル電圧の特定の大きさを理想的に近
似するには、単に無秩序サーモメータコード内の１状態
にあるビットを計数すればよい。この理想的近似によれ
ば、」二側の無秩序サーモメータコードを発生する電圧
Ｖｉの大きさは、コード内に５個の１状態ビツトがある
から、５である「＋Ｊ能性が高い。しかし、このような
無秩序サーモメータコードが第２図のサーモメータ／２
進エンコーダ（１６）に印加されると、発生ずる５ビツ
ト２進コード出力は０１１００（１０進数で１２）とな
り、理想的な近似値からの偏差は７になる。
乃至８である可能性が高い。第２図に示した型の多くの
Ａ／Ｄ変ＪＡ器においては、上述のように無秩序エラー
を引き起ごずサンプル電圧の特定の大きさを理想的に近
似するには、単に無秩序サーモメータコード内の１状態
にあるビットを計数すればよい。この理想的近似によれ
ば、」二側の無秩序サーモメータコードを発生する電圧
Ｖｉの大きさは、コード内に５個の１状態ビツトがある
から、５である「＋Ｊ能性が高い。しかし、このような
無秩序サーモメータコードが第２図のサーモメータ／２
進エンコーダ（１６）に印加されると、発生ずる５ビツ
ト２進コード出力は０１１００（１０進数で１２）とな
り、理想的な近似値からの偏差は７になる。
第２図のエンコーダ（１６）の出力の理想的近似値から
の偏差は、常に止であり、更に大きい値であり得る。例
えば、無秩序サーモメータコードが１０１１ １１１１
１１１１ １１１１であった場合、その理想２進出力
コードは０１１１（１０進で１５）であるが実際の２進
コード出力は１１１１０（１０進で３０）であり、その
偏差は１５になる。
の偏差は、常に止であり、更に大きい値であり得る。例
えば、無秩序サーモメータコードが１０１１ １１１１
１１１１ １１１１であった場合、その理想２進出力
コードは０１１１（１０進で１５）であるが実際の２進
コード出力は１１１１０（１０進で３０）であり、その
偏差は１５になる。
従来技術の範囲内にサーモメータ２進エンコーダ（１６
）を改良するには、ＡＮＤゲート（２０）の出力端及び
ＯＲゲート（２２）の入力端の接続関係を変えてＯＲア
ゲ−−（２２）の出力がサーモメータコード入力と等価
なグレイコードとなるようにする方法がある。このエン
コーダ出力を次にグレイ／２進エンコーダを通せばサー
モメータ／２進変換が完γする。このようなサーモメー
タ／グレイエンコーダ及びグレイ／２進エンコーダは周
知であり、本発明の優先権の基礎となる第１国出願と同
日（１９８５年１０月 ４日）出願の米国特許出願部７
８４．４１４号「サーモメータ・ツー・アジエイスント
・バイナリ−・エンコーダ」にも開示されている。この
ようなサーモメータ／グレイ／２′ｍエンコーダを用い
れば、無秩序サーモメータコード入力から生じる符号化
エラーを除去はできないものの軽減することができる。
）を改良するには、ＡＮＤゲート（２０）の出力端及び
ＯＲゲート（２２）の入力端の接続関係を変えてＯＲア
ゲ−−（２２）の出力がサーモメータコード入力と等価
なグレイコードとなるようにする方法がある。このエン
コーダ出力を次にグレイ／２進エンコーダを通せばサー
モメータ／２進変換が完γする。このようなサーモメー
タ／グレイエンコーダ及びグレイ／２進エンコーダは周
知であり、本発明の優先権の基礎となる第１国出願と同
日（１９８５年１０月 ４日）出願の米国特許出願部７
８４．４１４号「サーモメータ・ツー・アジエイスント
・バイナリ−・エンコーダ」にも開示されている。この
ようなサーモメータ／グレイ／２′ｍエンコーダを用い
れば、無秩序サーモメータコード入力から生じる符号化
エラーを除去はできないものの軽減することができる。
サーモメータ／グレイ／２進エンコーダの出力と理１世
的近似値との間の誤差はランダム（ｔｉｌｌち、止及び
負の両方）であり、且つ、サーモメータコード入力内の
無秩序エラーのスパンの３ ｆｆｌより小さく制限され
る。
的近似値との間の誤差はランダム（ｔｉｌｌち、止及び
負の両方）であり、且つ、サーモメータコード入力内の
無秩序エラーのスパンの３ ｆｆｌより小さく制限され
る。
数値は、サーモメータコードで表わすことができる。サ
ーモメータコードとは、１データワードの隣り合う各ビ
ットに順次漸増する値が割当てられたコードで゛あり、
全ビットは、論理偽状態（例えば低論理レベル）の値よ
り大きく論理真状態（例えば高論理レベル）の値以下の
割当値を有する。典型的なアナログ−デジタル（Ａ／Ｄ
）変換器においては、基準魔王を１組の漸増する比較電
圧量子レベルに分圧し、この各量子レベルに対応した比
較器によって、その電圧量子レベルをアナログ入力端子
と比較し、入力電圧が電圧量子レベルより大きければ真
状態を出力するようにしている。この全比較器の出力を
、各比較器の比較電圧量子レベルの大きさの順に並べた
ものが、入力電圧の大きさを表わすサーモメータコード
に他ならない。
ーモメータコードとは、１データワードの隣り合う各ビ
ットに順次漸増する値が割当てられたコードで゛あり、
全ビットは、論理偽状態（例えば低論理レベル）の値よ
り大きく論理真状態（例えば高論理レベル）の値以下の
割当値を有する。典型的なアナログ−デジタル（Ａ／Ｄ
）変換器においては、基準魔王を１組の漸増する比較電
圧量子レベルに分圧し、この各量子レベルに対応した比
較器によって、その電圧量子レベルをアナログ入力端子
と比較し、入力電圧が電圧量子レベルより大きければ真
状態を出力するようにしている。この全比較器の出力を
、各比較器の比較電圧量子レベルの大きさの順に並べた
ものが、入力電圧の大きさを表わすサーモメータコード
に他ならない。
サーモメータコードは、他の大抵の慣用コードに比べて
、必要なビット数の点で、効率的に数値を表わすものと
はいえない。例えば、８ビツトのサーモメータコードは
９個の異なる数値（Ｏを含む）を表わすことができるが
、典型的な８ピツ２ト２進コードは２５６個もの異なる
数値を表わせる。
、必要なビット数の点で、効率的に数値を表わすものと
はいえない。例えば、８ビツトのサーモメータコードは
９個の異なる数値（Ｏを含む）を表わすことができるが
、典型的な８ピツ２ト２進コードは２５６個もの異なる
数値を表わせる。
したがって、Ａ／Ｄ変換器のサーモメータコード出力は
、通常、データとして外部回路へ転送される前にエンコ
ーダによって、より簡潔で有用な２進コードに変換され
る。
、通常、データとして外部回路へ転送される前にエンコ
ーダによって、より簡潔で有用な２進コードに変換され
る。
サーモメータコードのビットが無秩序（ｏｕｔ−ｏｆ−
ｓｅｑｕｅｎｃｅ ）状態、即ち、コード内の論理真ピ
ッ］へが１ （＋１ｉ１以上の論理偽ビットによって中
間を分断されている場合に問題が生じる。このような状
態は、サーモメータコードがＡ／Ｄ変換器によって発生
される場合に、高周波信号のサンプリング時や、Ａ／Ｄ
変換器の個々の比較器のすべてが等しい速ざでは切替わ
らないようなときにしばしば生じ得る。例えば、サンプ
リングと同時に入力端子が降下する場合、比較的速度の
速い下位ビットの比較器は、上記ビットの比較器より速
く低出力状態に切替わる可能性がある。典型的なサーモ
メータ／２進エンコーダ回路に無秩序サーモメータコー
ドが入力されると、その出力は実際のサンプル電圧の大
きさを正確に表わさない。多くのＡ／Ｄ変換器において
、成る無秩序サーモメータコードを最も発生しやすいサ
ンプル電圧の特定の大きさを近似するには、無秩序サー
モメータコード内の論理真ビットの数を数えればよいこ
とが経験的に判っている。サーモメータ／２進エンコー
ダ回路が無秩序サーモメータコードに対しζ、この“理
想的”な近伯値にできるだけ近接した２進コード出力を
発生すれば好都合である。論理真ビットを計数するこの
技法は、非無秩序サーモメータコード入力を正しくエン
コードする働きもする。
ｓｅｑｕｅｎｃｅ ）状態、即ち、コード内の論理真ピ
ッ］へが１ （＋１ｉ１以上の論理偽ビットによって中
間を分断されている場合に問題が生じる。このような状
態は、サーモメータコードがＡ／Ｄ変換器によって発生
される場合に、高周波信号のサンプリング時や、Ａ／Ｄ
変換器の個々の比較器のすべてが等しい速ざでは切替わ
らないようなときにしばしば生じ得る。例えば、サンプ
リングと同時に入力端子が降下する場合、比較的速度の
速い下位ビットの比較器は、上記ビットの比較器より速
く低出力状態に切替わる可能性がある。典型的なサーモ
メータ／２進エンコーダ回路に無秩序サーモメータコー
ドが入力されると、その出力は実際のサンプル電圧の大
きさを正確に表わさない。多くのＡ／Ｄ変換器において
、成る無秩序サーモメータコードを最も発生しやすいサ
ンプル電圧の特定の大きさを近似するには、無秩序サー
モメータコード内の論理真ビットの数を数えればよいこ
とが経験的に判っている。サーモメータ／２進エンコー
ダ回路が無秩序サーモメータコードに対しζ、この“理
想的”な近伯値にできるだけ近接した２進コード出力を
発生すれば好都合である。論理真ビットを計数するこの
技法は、非無秩序サーモメータコード入力を正しくエン
コードする働きもする。
したがって、本発明の目的はサーモメータコード入力の
無秩序エラーから得られる理想的近似値からの、２進コ
ード出力の偏差を最小にするコード変換回路を提供する
ことである。
無秩序エラーから得られる理想的近似値からの、２進コ
ード出力の偏差を最小にするコード変換回路を提供する
ことである。
本発明のサーモメータ／２進エンコーダによれば、複数
のにビットサーモメータ／２進エンコーダ段によって、
■ビットのサーモメータコードが５個の２進コードに変
換される。但し、Ｊ＝Ｉ／Ｋ。
のにビットサーモメータ／２進エンコーダ段によって、
■ビットのサーモメータコードが５個の２進コードに変
換される。但し、Ｊ＝Ｉ／Ｋ。
各エンコーダがＩビットサーモメータコードの５番目毎
のビットから成るにビットサーモメータコードを受ける
ように、■ビットのサーモメータコートのＮ番目のビッ
トは、（ＮモジュロＪ）番目のエン：１−ダに入力され
る。エンコーダ段により先住された２進コードは加算さ
れ、■ピットサーモメータコードと等価な２進コードに
なる。例えば、６４ビツトのサーモメータコードは、４
組の１６ビツトサーモメータコードに分割される。第１
の１６ビツトサーモメータコードは、６４ビツトコード
の第１．第５．第９．・・・ビットから成り、第２の１
６ビツトサーモメータコードは６４ビツトサーモメータ
コードの第２．第６．第１０．・・・ビットから成り、
第３の１６ビツトサーモメータコードは６４ビツトコー
ドの第３．第７．第１Ｌ ・・・ビットから成り、更
に第４の１６ビツトサーモメータコードは６４ビツトコ
ードの第４．第８．第１２．・・・ビットから成る。こ
れらの４つの１６ビントサーモメータコードは、夫々４
（固の１６ビツトサーモメータ／２進エンコーダ段へ人
力される。これらのエンコーダ段から発生する４つの５
ビツト２進コードは加算されて６４ビツトサーモメータ
コード入力の表わす数値に対応する単一の７ビソｈ ２
進コードになる。６４ビツトのサーモメータコードは６
５（ｔｌｉ＋の異なる数値を表わすことができるので、
これらの数値をエンコードするには７ビツトの２進コー
ドが必要である。
のビットから成るにビットサーモメータコードを受ける
ように、■ビットのサーモメータコートのＮ番目のビッ
トは、（ＮモジュロＪ）番目のエン：１−ダに入力され
る。エンコーダ段により先住された２進コードは加算さ
れ、■ピットサーモメータコードと等価な２進コードに
なる。例えば、６４ビツトのサーモメータコードは、４
組の１６ビツトサーモメータコードに分割される。第１
の１６ビツトサーモメータコードは、６４ビツトコード
の第１．第５．第９．・・・ビットから成り、第２の１
６ビツトサーモメータコードは６４ビツトサーモメータ
コードの第２．第６．第１０．・・・ビットから成り、
第３の１６ビツトサーモメータコードは６４ビツトコー
ドの第３．第７．第１Ｌ ・・・ビットから成り、更
に第４の１６ビツトサーモメータコードは６４ビツトコ
ードの第４．第８．第１２．・・・ビットから成る。こ
れらの４つの１６ビントサーモメータコードは、夫々４
（固の１６ビツトサーモメータ／２進エンコーダ段へ人
力される。これらのエンコーダ段から発生する４つの５
ビツト２進コードは加算されて６４ビツトサーモメータ
コード入力の表わす数値に対応する単一の７ビソｈ ２
進コードになる。６４ビツトのサーモメータコードは６
５（ｔｌｉ＋の異なる数値を表わすことができるので、
これらの数値をエンコードするには７ビツトの２進コー
ドが必要である。
サーモメータコード内の無秩序エラーの“スパン”とは
最も高位の具ビットと非無秩序の最も高位の真ビットと
の間に挾まれた仲介ビットの数である。非無秩序真ビッ
トとは、そのビットより下位のビットがすべて具である
ビットをいう。サーモメータコード内の無秩序エラーの
スパンがＪより小さい場合、本発明のサーモメータ／２
進エンコーダの２進コード出力はそのサーモメータコー
ド内の真状態のピントの個数（これは理想的近似値と一
致する）を表わす。無秩序エラーのスパンが１以上の場
合には、その２進コード出力の理想的近似値からの偏差
は、従来のサーモメータ／２進エンコーダによる出力の
理想的近似値からの偏差に比べてかなり小さい。
最も高位の具ビットと非無秩序の最も高位の真ビットと
の間に挾まれた仲介ビットの数である。非無秩序真ビッ
トとは、そのビットより下位のビットがすべて具である
ビットをいう。サーモメータコード内の無秩序エラーの
スパンがＪより小さい場合、本発明のサーモメータ／２
進エンコーダの２進コード出力はそのサーモメータコー
ド内の真状態のピントの個数（これは理想的近似値と一
致する）を表わす。無秩序エラーのスパンが１以上の場
合には、その２進コード出力の理想的近似値からの偏差
は、従来のサーモメータ／２進エンコーダによる出力の
理想的近似値からの偏差に比べてかなり小さい。
第１図は、■ビットサーモメータコードを表わす第１組
の１個のデジタル信号を、対応する２進コードを表わす
第２組のデジタル信号に変換するエンコーダ回路（３０
）のブロック図である。この出力２進コードは、入力サ
ーモメータコードが無秩序エラーを含んでいる場合、理
想的近似値からの偏差が最小で済む。第１図の例では、
サーモメータコードのビット数■は６４であり、これら
のビットにはその大きさの小さい順にＴｌからＴｅ３の
符号が付しである。サーモメータコード信号は、各々に
ビットを有する。１組のグループに分割され、各グルー
プはＪ （＋＆１のサーモメータ／２進エンコーダＩＲ
（３２）に別々に入力される。サーモメータ２進エンコ
ーダ段（３２）の各々は、サーモメータ２進エンコーダ
または上述したようなサーモメータグレイ２進エンコー
ダのいずれかから成る。第１図の例では、整数Ｊは４、
整数には１６であり、各々１６ビツトのサーモメータコ
ードを５ビツトの２進コードに変換する４個のエンコー
ダ段（３２）を有する。６４ビツトサーモメータコード
の最）位ビットＴ１は、第１エンコーダ段（３４）の１
６ビツトナーモメータコード入力の最下位ピントとして
印加される。同様に、６４ビツトサーモメータコートの
最下位ビットに続く３つの下位ビット（ビットＴ２．Ｔ
３．Ｔ４）は、夫々第２乃至第４エンコーダ段（３６）
、 （３８） 、 （４０）のその最下位ビット
人力として入力される。６４ビツトサーモメータコード
の更に続＜４（１１ｉ１の下位ビット （ビットＴ５〜
１゛８）は、夫々第１乃至第４エンコーダＩ’ｆｆｉ（
３２）に対して各々の１６ビツトサーモメータコード入
力の第２下位ビットとして入力される。６４ビ・ノトサ
ーＥ−メータコードの残りの高位ビットも逐次的にグル
ープ化されエンコーダ段（３２）の順次高位の入力ビッ
トとして入力される。即ち、Ｎ番目〔Ｎは１からＪ（例
えば４）までの整数〕のエンコーダ段は、■ビット（例
えば６４ビツト）のサーモメータコードの第Ｎ下位ビッ
ト及びこのビットから昇順に５番目（４番目）毎のビッ
トを含むにビット（１６ビツト）サーモメータコードを
入力とじて受ける。
の１個のデジタル信号を、対応する２進コードを表わす
第２組のデジタル信号に変換するエンコーダ回路（３０
）のブロック図である。この出力２進コードは、入力サ
ーモメータコードが無秩序エラーを含んでいる場合、理
想的近似値からの偏差が最小で済む。第１図の例では、
サーモメータコードのビット数■は６４であり、これら
のビットにはその大きさの小さい順にＴｌからＴｅ３の
符号が付しである。サーモメータコード信号は、各々に
ビットを有する。１組のグループに分割され、各グルー
プはＪ （＋＆１のサーモメータ／２進エンコーダＩＲ
（３２）に別々に入力される。サーモメータ２進エンコ
ーダ段（３２）の各々は、サーモメータ２進エンコーダ
または上述したようなサーモメータグレイ２進エンコー
ダのいずれかから成る。第１図の例では、整数Ｊは４、
整数には１６であり、各々１６ビツトのサーモメータコ
ードを５ビツトの２進コードに変換する４個のエンコー
ダ段（３２）を有する。６４ビツトサーモメータコード
の最）位ビットＴ１は、第１エンコーダ段（３４）の１
６ビツトナーモメータコード入力の最下位ピントとして
印加される。同様に、６４ビツトサーモメータコートの
最下位ビットに続く３つの下位ビット（ビットＴ２．Ｔ
３．Ｔ４）は、夫々第２乃至第４エンコーダ段（３６）
、 （３８） 、 （４０）のその最下位ビット
人力として入力される。６４ビツトサーモメータコード
の更に続＜４（１１ｉ１の下位ビット （ビットＴ５〜
１゛８）は、夫々第１乃至第４エンコーダＩ’ｆｆｉ（
３２）に対して各々の１６ビツトサーモメータコード入
力の第２下位ビットとして入力される。６４ビ・ノトサ
ーＥ−メータコードの残りの高位ビットも逐次的にグル
ープ化されエンコーダ段（３２）の順次高位の入力ビッ
トとして入力される。即ち、Ｎ番目〔Ｎは１からＪ（例
えば４）までの整数〕のエンコーダ段は、■ビット（例
えば６４ビツト）のサーモメータコードの第Ｎ下位ビッ
ト及びこのビットから昇順に５番目（４番目）毎のビッ
トを含むにビット（１６ビツト）サーモメータコードを
入力とじて受ける。
１′８１図にボした本発明の一実施例では、各エンコー
ダ段（３２）は上記表■と同様の５ビツト２進出力コー
ドを有する。各エンコーダ段（３２）の５ビツト２進コ
ード出力は加算器（４２）に入力される。加！Ｅ器（４
２）は、エンコーダ段（３２）の２進コード出力の和で
ある７ビツトの２進コードを出力する。この和はＯから
６４の値をとり得る。加算器（４２）の機能を達成し得
る回路は周知なのでここでは詳述しない。
ダ段（３２）は上記表■と同様の５ビツト２進出力コー
ドを有する。各エンコーダ段（３２）の５ビツト２進コ
ード出力は加算器（４２）に入力される。加！Ｅ器（４
２）は、エンコーダ段（３２）の２進コード出力の和で
ある７ビツトの２進コードを出力する。この和はＯから
６４の値をとり得る。加算器（４２）の機能を達成し得
る回路は周知なのでここでは詳述しない。
例えば、エンコーダ回路（３０）への６４ビツトサ一モ
メータコード人力を１０進値で２１とすると、このコー
ドの第２１下位ビットは高であり、これより品位の４３
ビツトは低となる。よって、第１エンコーダ１１（３４
）へのサーモメータコード入力は００００ ００００
００１１ ｆｉｌｌ （１０進で６）となり、
第２乃至第４エンコーダ段（３６） 。
メータコード人力を１０進値で２１とすると、このコー
ドの第２１下位ビットは高であり、これより品位の４３
ビツトは低となる。よって、第１エンコーダ１１（３４
）へのサーモメータコード入力は００００ ００００
００１１ ｆｉｌｌ （１０進で６）となり、
第２乃至第４エンコーダ段（３６） 。
（３８） 、 （４０）へのサーモメータコード人力
はすべて００００ ００００ ０００１ １１１１（１
０進で５）となる。そこで、第１エンコーダ段（３４）
は、そのサーモメータコード入力を変換してＩＯ進値６
に対応する２進コードを出力し、他のエンコーダ段は、
自身のサーモメータコード入力を変換して１０進値５に
対応する２進コードを出力する。加算器（４２）は、こ
れらの４（ｌ１１１のエンコーダ段（３２）の出力を加
算して１０進値（２１）に対応する７ビツト２進値００
１０１０１を発生ずる。
はすべて００００ ００００ ０００１ １１１１（１
０進で５）となる。そこで、第１エンコーダ段（３４）
は、そのサーモメータコード入力を変換してＩＯ進値６
に対応する２進コードを出力し、他のエンコーダ段は、
自身のサーモメータコード入力を変換して１０進値５に
対応する２進コードを出力する。加算器（４２）は、こ
れらの４（ｌ１１１のエンコーダ段（３２）の出力を加
算して１０進値（２１）に対応する７ビツト２進値００
１０１０１を発生ずる。
上述のように、■ビットの号−モメータコードを複数の
グループに分割し、各グループを別個にエンコードして
各エンコーダ段（３２）の２進コード出力を加算するこ
とにより、無秩序サーモメータコードの理想的近似値か
らの加算値の偏差は、単一段の６４ビツトサーモメータ
／グレイ／２進またはサーモメータ／２進コード変換回
路によつζ生じる偏差より小さくなる。例えば、６４ビ
ツトサーでメータコード入力がＯＯ・・・・ｏｏ ｔ
ｏｏ。
グループに分割し、各グループを別個にエンコードして
各エンコーダ段（３２）の２進コード出力を加算するこ
とにより、無秩序サーモメータコードの理想的近似値か
らの加算値の偏差は、単一段の６４ビツトサーモメータ
／グレイ／２進またはサーモメータ／２進コード変換回
路によつζ生じる偏差より小さくなる。例えば、６４ビ
ツトサーでメータコード入力がＯＯ・・・・ｏｏ ｔ
ｏｏ。
１１１１ １１１１ １１１１のとき、第１乃至第３エ
ンコーダ段（３４） 、 （３６） 、 （３Ｂ）
へのサーモメータコード入力はすべて００・・・・０
０１１１（１０進で３）となり、第４エンコーダ段（４
０）へのサーモメータコード入力は００・・・・００１
１１１（１０進で４）になる。これらのサーモメータコ
ードの各グループはいずれも無秩序エラーを含んでいな
いことが判る。この例の６４ビツトの無秩序サーモメー
タコード内には１３（ｌｌｌｌの論理ルベルが存在する
ので、この理想的近似値は１０進値で１３であるが、加
算器（４２）の出力はこのｌＯ進値１３と等価な２進コ
ードになっている。若し、この無秩序サーモメータコー
ドが単一段の６４ビツトサーモメータ／２進エンコーダ
（第２図のエンコーダと同様構成であるが人力数が１６
ではなく６４のもの）に入力されたとすると、このエン
コーダ出力は００１１１０００（１０進で２８）となり
、理想的近似値からの偏差は１５になる。
ンコーダ段（３４） 、 （３６） 、 （３Ｂ）
へのサーモメータコード入力はすべて００・・・・０
０１１１（１０進で３）となり、第４エンコーダ段（４
０）へのサーモメータコード入力は００・・・・００１
１１１（１０進で４）になる。これらのサーモメータコ
ードの各グループはいずれも無秩序エラーを含んでいな
いことが判る。この例の６４ビツトの無秩序サーモメー
タコード内には１３（ｌｌｌｌの論理ルベルが存在する
ので、この理想的近似値は１０進値で１３であるが、加
算器（４２）の出力はこのｌＯ進値１３と等価な２進コ
ードになっている。若し、この無秩序サーモメータコー
ドが単一段の６４ビツトサーモメータ／２進エンコーダ
（第２図のエンコーダと同様構成であるが人力数が１６
ではなく６４のもの）に入力されたとすると、このエン
コーダ出力は００１１１０００（１０進で２８）となり
、理想的近似値からの偏差は１５になる。
同様に、無秩序サーモメータコードが６４ビツトサーモ
メータ／グレイ／２進エンコーダに入力したとすると、
このエンコーダの出力は００１００１１（１０進で１９
）となり理想的近似値からの偏差は６になる。
メータ／グレイ／２進エンコーダに入力したとすると、
このエンコーダの出力は００１００１１（１０進で１９
）となり理想的近似値からの偏差は６になる。
サーモメータコードＯＯ・・・・００ １０００１１１
１ １１１１ １１１１内の無秩序エラーのスパン、即
ぢ、最上位の論理１ビツトと非無秩序の最上位の論理１
ビツトとに挟まれた「１１間ビットの数は３である。無
秩序エラーのスパンがエンコーダ段（３２）の数（Ｊ）
より小さい場合には、各エンコーダ段（３２）への入力
は必ず無秩序エラーが消滅し、加算器（４２）の出力は
常に無秩序サーモメータコード入力の理想的近似値と等
しくなる。これとは対照的に、従来の単一段のエンコー
ダ回路の出力は常に理想的近似値と異なり、上述のよう
にかなりの大きさの偏差が生じることもしばしばある。
１ １１１１ １１１１内の無秩序エラーのスパン、即
ぢ、最上位の論理１ビツトと非無秩序の最上位の論理１
ビツトとに挟まれた「１１間ビットの数は３である。無
秩序エラーのスパンがエンコーダ段（３２）の数（Ｊ）
より小さい場合には、各エンコーダ段（３２）への入力
は必ず無秩序エラーが消滅し、加算器（４２）の出力は
常に無秩序サーモメータコード入力の理想的近似値と等
しくなる。これとは対照的に、従来の単一段のエンコー
ダ回路の出力は常に理想的近似値と異なり、上述のよう
にかなりの大きさの偏差が生じることもしばしばある。
無秩序エラーのスパンが、３以上であるとき、エンコー
ダ段（３２）への１以上のサーモメータコード入力も無
秩序エラーを含むことになる。しかし、いずれのエンコ
ーダ段（３２）へのにビットサーモメータコード入力内
の無秩序エラーのスパンは、Ｉビットサーモメータコー
ド内の無秩序エラーのスパンより小さい。実際、Ｋビッ
トサーモメータコード内の無秩序エラーのスパンは、大
きくとも、■ピットサーモメータコード内の無秩序エラ
ーのスパンをＪで割った値である。
ダ段（３２）への１以上のサーモメータコード入力も無
秩序エラーを含むことになる。しかし、いずれのエンコ
ーダ段（３２）へのにビットサーモメータコード入力内
の無秩序エラーのスパンは、Ｉビットサーモメータコー
ド内の無秩序エラーのスパンより小さい。実際、Ｋビッ
トサーモメータコード内の無秩序エラーのスパンは、大
きくとも、■ピットサーモメータコード内の無秩序エラ
ーのスパンをＪで割った値である。
第１図のエンコーダ（３２）としては、直接サーモメー
タ／２進エンコーダを用いるよりサーモメータ／グレイ
／２進エンコーダを用いた方が有利である。無秩序人力
サーモメータコードから生じるサーモメータ／グレイ／
２進エンコーダの出力中のエラーはランダムに分散しが
ちなので、これらのエラーは、エンコーダ段の出力が加
算されると互いに相殺し合う。無秩序サーモメータコー
ドの理想的近似値と加算器（４２）の出力との差は平均
して、従来の単一段のエンコーダ回路の実際の出力と理
想的近似値との差をｆ丁で割った値である。即ち、Ｊを
４、無秩序スパンを４以−ヒとすると、第１図の回路に
サーモメータ／グレイ／２進エンコーダを用いれば、そ
の出力は、平均して、６４ビット単一般サーモメータ／
２進エンコーダの出力が理想的近似値から則れる大きさ
の略半分の大きさだけ理想的近似値から離れる。
タ／２進エンコーダを用いるよりサーモメータ／グレイ
／２進エンコーダを用いた方が有利である。無秩序人力
サーモメータコードから生じるサーモメータ／グレイ／
２進エンコーダの出力中のエラーはランダムに分散しが
ちなので、これらのエラーは、エンコーダ段の出力が加
算されると互いに相殺し合う。無秩序サーモメータコー
ドの理想的近似値と加算器（４２）の出力との差は平均
して、従来の単一段のエンコーダ回路の実際の出力と理
想的近似値との差をｆ丁で割った値である。即ち、Ｊを
４、無秩序スパンを４以−ヒとすると、第１図の回路に
サーモメータ／グレイ／２進エンコーダを用いれば、そ
の出力は、平均して、６４ビット単一般サーモメータ／
２進エンコーダの出力が理想的近似値から則れる大きさ
の略半分の大きさだけ理想的近似値から離れる。
以上、本発明の好適実施例について説明したが、本発明
の要旨を逸脱することなく種々の変形・変更が行えるこ
とは当業者には明らかであろう。例えば、第１図の実施
例では６４ビツトのサーモメータコードを４（固のエン
コーダ１９（３２）を用いて２進コードへ変換したが、
他のサーモメータコードのビット数（１）及び／または
他のエンコーダ段数（Ｊ）を本発明と同様の手法で採用
することができる。また、エンコーダ段（３２）をサー
モメータ／グレイ／２進エンコーダまたは第２図の型の
サーモメータ／２進エンコーダとしたが、他のサ−’Ｅ
：）−タ／２進エンコーダを用い“ζもよい。特に、無
秩序出力エラーが制限され且つ互いに相殺し合えば有利
である。例えば、エンコーダ（３２）の半分を第２図の
ようなサーモメータ／２進エンコーダを用い、他の半分
に同様構成ではあるが反転ロジックのものを用いれば、
一方の半分からのエラーが常に正、他方の半分からのエ
ラーが負となり、エラーが相殺しがちになる。
の要旨を逸脱することなく種々の変形・変更が行えるこ
とは当業者には明らかであろう。例えば、第１図の実施
例では６４ビツトのサーモメータコードを４（固のエン
コーダ１９（３２）を用いて２進コードへ変換したが、
他のサーモメータコードのビット数（１）及び／または
他のエンコーダ段数（Ｊ）を本発明と同様の手法で採用
することができる。また、エンコーダ段（３２）をサー
モメータ／グレイ／２進エンコーダまたは第２図の型の
サーモメータ／２進エンコーダとしたが、他のサ−’Ｅ
：）−タ／２進エンコーダを用い“ζもよい。特に、無
秩序出力エラーが制限され且つ互いに相殺し合えば有利
である。例えば、エンコーダ（３２）の半分を第２図の
ようなサーモメータ／２進エンコーダを用い、他の半分
に同様構成ではあるが反転ロジックのものを用いれば、
一方の半分からのエラーが常に正、他方の半分からのエ
ラーが負となり、エラーが相殺しがちになる。
本発明のコード変換回路は、入力サーモメータコートを
複数のグループに分割し、このグループ毎にサーモメー
タ／２進コード変換を行った後、これらの２進コードを
加算するようにしたものであり、入力サーモメータコー
ドに無秩序エラーが生じても、その出力２進コードへの
影響を除去または軽減できるという実用上の顕著な作用
効果を有する。
複数のグループに分割し、このグループ毎にサーモメー
タ／２進コード変換を行った後、これらの２進コードを
加算するようにしたものであり、入力サーモメータコー
ドに無秩序エラーが生じても、その出力２進コードへの
影響を除去または軽減できるという実用上の顕著な作用
効果を有する。
第１図は本発明によるサーモメータ／２進エンコーダの
ブロック図、第２図は従来のアナログ／２進エンコーダ
回路の回路図である。 図中、（３４） 、 （３６） 、 （３８） 、
（４０）はサーモメータ２進エンコーダ、（４２）
は加算手段を示す。
ブロック図、第２図は従来のアナログ／２進エンコーダ
回路の回路図である。 図中、（３４） 、 （３６） 、 （３８） 、
（４０）はサーモメータ２進エンコーダ、（４２）
は加算手段を示す。
Claims (1)
- Ｉビットのサーモメータコードを２進コードに変換する
コード変換回路であって、上記サーモメータコードをＪ
（Ｊ≧２）個のグループに分け、その際、第Ｎ（１≦Ｎ
≦Ｊ）番目のグループは、上記サーモメータコードのＮ
番目のビット及びそのビットからＪ番目毎のビットを含
むようにし、各グループのサーモメータコードを２進コ
ードに変換するＪ個のグループの各々に対して設けたＪ
個のエンコーダと、このＪ個の２進コードを加算する加
算手段とを設け、この加算手段の出力を目的の２進コー
ドとすることを特徴とするコード変換回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US784415 | 1985-10-04 | ||
| US06/784,415 US4586025A (en) | 1985-10-04 | 1985-10-04 | Error tolerant thermometer-to-binary encoder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6286919A true JPS6286919A (ja) | 1987-04-21 |
| JPH0253974B2 JPH0253974B2 (ja) | 1990-11-20 |
Family
ID=25132401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61233115A Granted JPS6286919A (ja) | 1985-10-04 | 1986-09-30 | コ−ド変換回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4586025A (ja) |
| EP (1) | EP0221238B1 (ja) |
| JP (1) | JPS6286919A (ja) |
| DE (1) | DE3686697T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0795091A (ja) * | 1993-07-08 | 1995-04-07 | Tektronix Inc | サーモメータ・コード処理方法及び装置 |
| JPH07193509A (ja) * | 1993-11-04 | 1995-07-28 | Tektronix Inc | サーモメータ・バイナリ・エンコード方法 |
| JP2011155601A (ja) * | 2010-01-28 | 2011-08-11 | Renesas Electronics Corp | Ａｄｐｌｌ、半導体装置及び携帯電話機 |
| US9103095B2 (en) | 2010-12-28 | 2015-08-11 | Caterpillar Sarl | Hydraulic circuit control device and work machine |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6188619A (ja) * | 1984-09-28 | 1986-05-06 | シーメンス、アクチエンゲゼルシヤフト | Ｄ‐ａ変換器 |
| US4712087A (en) * | 1987-02-09 | 1987-12-08 | Tektronix, Inc. | Analog-to-digital converter error correction circuit |
| US4774498A (en) * | 1987-03-09 | 1988-09-27 | Tektronix, Inc. | Analog-to-digital converter with error checking and correction circuits |
| JPS6468130A (en) * | 1987-09-09 | 1989-03-14 | Mitsubishi Electric Corp | Semiconductor integrated circuit |
| NL8702903A (nl) * | 1987-12-03 | 1989-07-03 | Philips Nv | Werkwijze en inrichting voor het optekenen van informatie op een registratiedrager, alsmede een inrichting voor het uitlezen van de opgetekende informatie. |
| US4870417A (en) * | 1988-02-12 | 1989-09-26 | North American Philips Corporation, Signetics Division | Error correction circuit suitable for thermometer or circular code |
| US4884075A (en) * | 1988-05-19 | 1989-11-28 | Analog Devices, Inc. | Decoding circuit for flash-type analog-to-digital converter |
| US4897657A (en) * | 1988-06-13 | 1990-01-30 | Integrated Device Technology, Inc. | Analog-to-digital converter having error detection and correction |
| FR2638037B1 (fr) * | 1988-10-14 | 1994-04-08 | Thomson Hybrides Microondes | Convertisseur analogique-numerique parallele, a circuit de correction d'erreur |
| US5155489A (en) * | 1989-01-31 | 1992-10-13 | Zdzislaw Gulczynski | Segmented encoder and digital memory particularly for flash analog-to-digital converters |
| US5012246A (en) * | 1990-01-31 | 1991-04-30 | International Business Machines Corporation | BiCMOS analog-to-digital converter with minimized metastability |
| DE69212093T2 (de) * | 1991-09-20 | 1997-01-16 | Philips Electronics Nv | Datenumkodierungsverfahren für thermometrischen Kode, Dekodierer und Umkodierungseinrichtung zur Anwendung dieses Verfahrens |
| US5243348A (en) * | 1992-04-27 | 1993-09-07 | Motorola, Inc. | Partitioned digital encoder and method for encoding bit groups in parallel |
| US5459466A (en) * | 1995-02-23 | 1995-10-17 | Tektronix, Inc. | Method and apparatus for converting a thermometer code to a gray code |
| JPH10173529A (ja) * | 1996-12-13 | 1998-06-26 | Sony Corp | アナログ／ディジタル変換回路 |
| WO1999032962A1 (en) | 1997-12-19 | 1999-07-01 | British Aerospace Public Limited Company | Weightless binary n-tuple thresholding hierarchies |
| DE69808798T2 (de) | 1997-12-19 | 2003-09-18 | Bae Systems Plc Farnborough | Digitales signalfilter unter verwendung von ungewichteten neuralen techniken |
| WO1999033019A1 (en) | 1997-12-19 | 1999-07-01 | Bae Systems Plc | Neural networks and neural memory |
| WO1999032961A1 (en) | 1997-12-19 | 1999-07-01 | Bae Systems Plc | Hamming value comparison for unweighted bit arrays |
| JP3339566B2 (ja) * | 1998-10-21 | 2002-10-28 | 日本電気株式会社 | サーモメトリック−バイナリコード変換方法および回路、それに使用されるエンコーダ素子回路 |
| US6188347B1 (en) * | 1999-07-12 | 2001-02-13 | National Instruments Corporation | Analog-to-digital conversion system and method with reduced sparkle codes |
| KR100677079B1 (ko) * | 1999-12-08 | 2007-02-01 | 삼성전자주식회사 | 조건 선택 인코더 및 그 인코딩 방법 |
| US6542104B1 (en) * | 2001-10-22 | 2003-04-01 | Santel Networks, Inc. | Method and apparatus for low power thermometer to binary coder |
| DE10200503A1 (de) * | 2002-01-09 | 2003-07-24 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Umwandeln von Thermometer-Code in Binär-Code und Analog-/Digital-Wandler |
| DE10304872B3 (de) | 2003-02-06 | 2004-09-16 | Infineon Technologies Ag | Konvertieranordnung, Verfahren zum Konvertieren eines Thermometercodes und Analog-Digital-Wandler |
| EP1610465A4 (en) * | 2003-03-25 | 2006-04-05 | Fujitsu Ltd | CODING SWITCHING AND A / D SWITCHING |
| KR100787078B1 (ko) | 2005-03-09 | 2007-12-21 | 후지쯔 가부시끼가이샤 | 인코더 회로 및 ａ/ｄ 변환 회로 |
| US7541961B1 (en) * | 2008-04-01 | 2009-06-02 | Broadcom Corporation | High speed, low power all CMOS thermometer-to-binary demultiplexer |
| US7675440B1 (en) | 2008-04-28 | 2010-03-09 | Altera Corporation | Thermometer-code-to-binary encoders |
| US8031011B2 (en) * | 2008-06-27 | 2011-10-04 | Altera Corporation | Digitally controlled oscillators |
| US9412433B2 (en) * | 2014-01-22 | 2016-08-09 | Nanya Technology Corp. | Counter based design for temperature controlled refresh |
| JP6572290B2 (ja) * | 2017-11-22 | 2019-09-04 | ファナック株式会社 | 電子機器の異常検出装置 |
| CN109238315A (zh) * | 2018-07-04 | 2019-01-18 | 西安电子科技大学 | 一种温度计码编码器及电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60146528A (ja) * | 1984-01-11 | 1985-08-02 | Nec Corp | Ａ／ｄ変換回路 |
| JPS60177729A (ja) * | 1984-02-23 | 1985-09-11 | Matsushita Electric Ind Co Ltd | 並列形アナログ・デイジタル変換器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3806915A (en) * | 1972-09-05 | 1974-04-23 | Us Navy | Multithreshold analog to digital converter |
| US4069479A (en) * | 1976-03-03 | 1978-01-17 | The United States Of America As Represented By The Secretary Of Commerce | High speed, wide dynamic range analog-to-digital conversion |
| DE2652484A1 (de) * | 1976-11-18 | 1978-05-24 | Fouad Moustafa Dipl Ing Fahmy | Verfahren zur durchfuehrung einer analog-digital-umsetzung elektrischer groessen |
| US4498177A (en) * | 1982-08-30 | 1985-02-05 | Sperry Corporation | M Out of N code checker circuit |
-
1985
- 1985-10-04 US US06/784,415 patent/US4586025A/en not_active Expired - Lifetime
-
1986
- 1986-07-03 DE DE8686109119T patent/DE3686697T2/de not_active Expired - Fee Related
- 1986-07-03 EP EP86109119A patent/EP0221238B1/en not_active Expired - Lifetime
- 1986-09-30 JP JP61233115A patent/JPS6286919A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60146528A (ja) * | 1984-01-11 | 1985-08-02 | Nec Corp | Ａ／ｄ変換回路 |
| JPS60177729A (ja) * | 1984-02-23 | 1985-09-11 | Matsushita Electric Ind Co Ltd | 並列形アナログ・デイジタル変換器 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0795091A (ja) * | 1993-07-08 | 1995-04-07 | Tektronix Inc | サーモメータ・コード処理方法及び装置 |
| JPH07193509A (ja) * | 1993-11-04 | 1995-07-28 | Tektronix Inc | サーモメータ・バイナリ・エンコード方法 |
| JP2011155601A (ja) * | 2010-01-28 | 2011-08-11 | Renesas Electronics Corp | Ａｄｐｌｌ、半導体装置及び携帯電話機 |
| US9103095B2 (en) | 2010-12-28 | 2015-08-11 | Caterpillar Sarl | Hydraulic circuit control device and work machine |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0221238B1 (en) | 1992-09-09 |
| JPH0253974B2 (ja) | 1990-11-20 |
| EP0221238A3 (en) | 1989-05-10 |
| EP0221238A2 (en) | 1987-05-13 |
| DE3686697T2 (de) | 1993-04-08 |
| US4586025A (en) | 1986-04-29 |
| DE3686697D1 (de) | 1992-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6286919A (ja) | コ−ド変換回路 | |
| US5382955A (en) | Error tolerant thermometer-to-binary encoder | |
| US4733220A (en) | Thermometer-to-adjacent bindary encoder | |
| US10560112B2 (en) | Capacitor order determination in an analog-to-digital converter | |
| EP1741190B1 (en) | Method to improve error reduction in a digital-to-analog converter and digital-to-analog converter in which this method is applied | |
| US3995264A (en) | Apparatus for encoding and decoding binary data in a modified zero modulation data code | |
| KR850005919A (ko) | 정보 전달 방법 및 엔코딩 디코딩 장치 | |
| JPS62135045A (ja) | デ−タ伝送装置 | |
| JPH01256251A (ja) | コード化方法 | |
| US6433725B1 (en) | High speed analog-to-digital converter | |
| JPH02203476A (ja) | コード変換器、記録媒体、及びデータ変換方法 | |
| US4591825A (en) | Analog-to-digital-converter and related encoding technique | |
| EP0217009A2 (en) | Thermometer-to-adjacent binary encoder | |
| US3373421A (en) | Conversion from gray code to binary code | |
| US5107265A (en) | Analog to digital converter | |
| US4032913A (en) | Coding equipment providing compressed code | |
| Leon-Salas et al. | An analog-to-digital converter with Golomb-Rice output codes | |
| US6816098B2 (en) | High-speed oversampling modulator device | |
| Henry | High speed digital-to-analog and analog-to-digital techniques | |
| JPS5899028A (ja) | 符号変換装置 | |
| JPH01221918A (ja) | 可変長符号変換装置 | |
| JP2600148B2 (ja) | コード変換方法 | |
| JP2638002B2 (ja) | 並列型ａ／ｄ変換器 | |
| RU2004941C1 (ru) | Комбинаторно-каскадный аналого-цифровой преобразователь | |
| JP2697729B2 (ja) | デコード装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |