DE10200503A1

DE10200503A1 - Vorrichtung und Verfahren zum Umwandeln von Thermometer-Code in Binär-Code und Analog-/Digital-Wandler

Info

Publication number: DE10200503A1
Application number: DE2002100503
Authority: DE
Inventors: Nikolaus Bruels; Hans-Martin Bluethgen
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2002-01-09
Filing date: 2002-01-09
Publication date: 2003-07-24
Also published as: WO2003058819A1

Abstract

Die Erfindung betrifft eine Vorrichtung und ein Verfahren zum Umwandeln von Thermometer-Code in Binär-Code und einen Analog-/Digital-Wandler. Die Vorrichtung zum Umwandeln von Thermometer-Code in Binär-Code hat eine Eingangs-Stufe mit einer Vielzahl von Eingängen, an welche ein Thermometer-Code anlegbar ist, wobei die Eingangs-Stufe in eine Mehrzahl von Teil-Eingangs-Stufen gruppiert ist. Jeder der Teil-Eingangs-Stufen weist eine Mehrzahl der Eingänge der Eingangs-Stufe auf, eine Mehrzahl erster Ausgänge auf, wobei jeder erste Ausgang jeweils einem Eingang zugeordnet ist und mit diesem gekoppelt ist, einen zweiten Ausgang auf und ist derart eingerichtet, dass an dem zweiten Ausgang ein Signal bereitgestellt werden kann, mit dem angegeben wird, ob der an sämtlichen Eingängen der Teil-Eingangs-Stufe anliegende Abschnitt des Thermometer-Codes einen vorgegebenen Wert aufweist. Die Vorrichtung hat ferner einen ersten Addierer, der mit den ersten Ausgängen zumindest der beiden Teil-Eingangs-Stufen vor der ersten Teil-Eingangs-Stufe, deren sämtliche Eingänge den vorgegebenen Wert aufweisen, gekoppelt ist, und der derart eingerichtet ist, dass er die Anzahl aller Eingänge dieser beiden Teil-Eingangs-Stufen ermittelt, die den vorgegebenen Wert aufweisen. Ferner hat die Vorrichtung eine mit den zweiten Ausgängen und mit dem ersten Addierer gekoppelte Ausgangs-Stufe zum Ermitteln des Binär-Codes unter Verwendung der von dem ersten Addierer ermittelten Anzahl von Eingängen und der ...

Description

Die Erfindung betrifft eine Vorrichtung und ein Verfahren zum Umwandeln von Thermometer-Code in Binär-Code und einen Analog-/Digital-Wandler.

Ein Analog-/Digital-Wandler ist eine elektronische Schaltung bzw. ein elektronischer Baustein, der ein analoges Signal in ein digitales Äquivalent umwandelt. Analog-/ Digital-Wandler werden für viele Anwendungen in der Schaltungstechnik benötigt.

Ein Analog-/Digital-Wandler (ADC = "Analog Digital Converter") wird häufig als integrierte Schaltung unter Verwendung von Metalloxid-Halbleiterstrukturen und/oder Bipolar- Halbleiterstrukturen auf einem Halbleiter-Substrat hergestellt. Bei hohen Anforderungen an die Signalverarbeitungsgeschwindigkeit wird häufig auf sogenannte Flash-ADCs zurückgegriffen.

In Fig. 1 ist ein Flash-ADC gemäß dem Stand der Technik gezeigt.

Der Analog-/Digital-Wandler 101 weist als Referenznetzwerk eine Widerstandskaskade mit mehreren in Reihe geschalteten Widerständen 102 sowie mehreren Komparatoren 103 auf, wobei die Komparatoren 103 mit einem ersten Eingang 104 zwischen jeweils zwei benachbarte Widerstände 102 geschaltet sind. Eine Referenzspannung U_ref wird derart an die Widerstandskaskade zwischen den Kaskadeneingang 105 und den Masseanschluss 106 angelegt, dass die Referenzspannung U_ref in äquidistanten Teilspannungen zwischen den Widerständen 102 abfällt. Diese Teilspannungen werden von jeweils einem der Komparatoren 103 ausgewertet.

Ein zu wandelndes Analogsignal, d. h. eine analoge Spannung U_a wird über einen Analogsignaleingang 107 parallel an einen zweiten Eingang 108 von jedem der Komparatoren 103 angelegt. Die Komparatoren 103 vergleichen die am zweiten Eingang 108 anliegende analoge Spannung U_a mit der jeweils an dem ersten Eingang 104 anliegenden Teilspannung. Ist die an einem der Komparatoren 103 anliegende Analogspannung U_a größer als die anliegende Teilspannung, so ist der Komparator 103 aktiviert und gibt an einem Ausgang 109 ein Bitsignal aus, welches einen logischen Wert "1" aufweist, andernfalls weist das Bitsignal einen logischen Wert "0" auf. Die Darstellungsweise der Signale, wie sie an den Ausgängen 109 der Komparatoren 103 bereitgestellt sind, und die Interpretation dieser Signale wird als Thermometer-Code bezeichnet.

Eine digitale Auswerte-Einheit 110 erzeugt entsprechend dem mit der höchsten Teilspannung aktiviertem Komparator 103 ein digitales Ausgangssignal D, beispielsweise einen Binär-Code, und gibt dieses digitale Ausgangssignal D an einen Digitalsignalausgang 111 aus.

In Fig. 1 ist jedem der Komparatoren 103 ein Diagramm 112 zugeordnet, in dem eine Wahrscheinlichkeitsdichte dW gegen eine Spannungsdifferenz ALT aufgetragen ist. "dW" bezeichnet die Wahrscheinlichkeitsdichte, dass bei der angegebenen Eingangsdifferenzspannung ΔU am Ausgang 109 des jeweiligen Komparators 103 ein Übergang von einem logischen Wert "1", zu einem logischen Wert "0" oder umgekehrt stattfindet. Ein ideal funktionierender Komparator weist eine infinitesimal schmale Wahrscheinlichkeitsdichte dW auf, d. h. der Übergang von einem logischen Wert "1" dem logischen Wert "0" findet exakt bei der Eingangsdifferenzspannung ΔU = 0 statt. Aufgrund statistischer Effekt weisen reale Komparatoren jedoch eine verbreitete Wahrscheinlichkeitsdichte dW auf. Dies führt beispielsweise dazu, dass der Komparator 103 aktiviert wird, obwohl eine Ausgangsspannung U_a anliegt, welche kleiner als die anliegende Teilspannung ist. Dies kann auch dazu führen, dass ein Komparator 103 nicht aktiviert wird, obwohl eine Analogspannung U_a anliegt, welche größer ist als die anliegende Teilspannung. Die in dem Diagramm 112 aufgetragene Spannungsdifferenz ΔU ist die Differenz zwischen der anliegenden Teilspannung der Referenzspannung U_ref und der anliegenden Analogspannung U_a.

Bei Analog-/Digital-Wandlern gemäß dem Stand der Technik werden häufig Widerstände zur Erzeugung der Referenzwerte verwendet, welche auf einem Halbleitersubstrat aus einem Halbleitermaterial gefertigt sind. Aufgrund von Prozessschwankungen beim Ausbilden der Widerstände bzw. aufgrund von Prozessschwankungen beim Ausbilden der Komparatoren, welche ebenfalls häufig als integrierte Schaltkreiselemente ausgebildet werden, ist ein Bereich des Thermometer-Codes üblicherweise fehlerhaft. Bezugnehmend auf Fig. 1 weist der Thermometer-Code bei den Ausgängen der oberen Komparatoren logische Werte "0" auf, wohingegen an den Ausgängen 109 der weiter unten angeordneten Komparatoren logische Werte "1" anliegen. In einem Übergangsbereich zwischen dem Bereich der Komparatorausgänge 109 mit einem logischen Wert "0" und den Komparatorausgängen 109 mit dem logischen Wert "1" befindet sich ein Fehlerbereich des Thermometer-Codes, in dem eine Abfolge fehlerhaft ermittelter logischer Werte "1" bzw. "0" vorliegt. Die Breite dieses Fehlerbereichs umfasst bei typischen Analog-/Digital-Wandlern ungefähr 4 bis 6 Bits. Es ist allerdings festzustellen, dass das Fehlerfenster durchaus verwertbare Informationen enthält, da die Anzahl der Code-Elemente in dem Fehlerfenster mit einem logischen Wert "1" in guter Näherung ein Maß für die Anzahl der bei fehlerfreier Darstellung in dem Fehlerfenster befindlichen Werte "1" ist, da die Wahrscheinlichkeit für eine Darstellung eines tatsächlich vorliegenden logischen Wertes "1" als logischer Wert "0" und die Wahrscheinlichkeit für eine Darstellung eines tatsächlichen logischen Wertes "0" als logischer Wert "1" in der Regel gleich ist. Daher ist der im Rahmen dieser Anmeldung als Fehlerfenster bezeichnete Bereich des Thermometer-Codes eine Quelle wertvoller Informationen.

Allgemein lässt sich feststellen, dass für einen Analog-/ Digital-Wandler mit n Bit Auflösung 2 ^n-1 Komparatoren benötigt werden, an deren ersten Eingängen 104 2^n-1 äquidistant abgestufte Referenzspannungen anliegen, und deren zweite Eingänge 108 mit dem zu wandelnden analogen Eingangssignal U_a gekoppelt sind. An den 2^n-1 Komparatorausgängen 109 stellt sich ein Thermometer-Code ein, der dem Wert des Analogsignals mit der Genauigkeit von n Bits entspricht, mit anderen Worten ist die Breite des Fehlerfensters n Bits.

Die Funktionalität der digitalen Auswerte-Einheit 110 besteht darin, den Thermometer-Code in ein digitales Signal zu wandeln, d. h. anschaulich die Anzahl der Ausgänge 109, an denen ein logischer Wert "1" anliegt, zu summieren. Allerdings ist das direkte Aufsummieren aller logischen Werte an den Ausgängen 109 in einer digitalen Auswerte-Einheit 110 numerisch sehr aufwändig. Ein hoher Durchsatz, d. h. anschaulich eine numerisch wenig aufwändige und daher ausreichend schnelle Auswertung des Thermometer-Codes, ist eine wichtige Anforderung an einen Analog-/Digital-Wandler. Dies ist mit einem direkten, sukzessiven Aufsummieren der Ausgänge 109, die einen logischen Wert "1" aufweisen, nicht erreichbar.

Aus [1] ist ein Algorithmus zum Auswerten von fehlerbehaftetem Thermometer-Code bekannt. Gemäß diesem Verfahren wird die Tatsache verwendet, dass der Bereich fehlerhafteten Thermometer-Codes in einem Fenster endlicher Breite um den Übergang zwischen Code-Elementen des Thermometer-Codes mit einem logischen Wert "1" und Code- Elementen mit einem logischen Wert "0" herum auftritt. Bei dem aus [1] bekannten Konzept werden die Code-Elemente des Thermometer-Codes gemäß einem vorgegebenen Schema gruppiert.

Mathematische Überlegungen zeigen, dass es zum Bilden eines Binärsignals aus dem Thermometer-Code ausreichend ist, für nur eine einzige der Gruppen den Thermometer-Code in ein binäres Signal umzuwandeln, und für jede der Gruppen zusätzlich die Anzahl der "least significant bits" (LSB) zu bestimmen. Mit anderen Worten muss die Anzahl der logischen Werte "1" bzw. "0" des Thermometer-Codes innerhalb nur einer Gruppe direkt aufsummiert werden. Das binäre Endergebnis, d. h. anschaulich die Anzahl aller Code-Elemente des Thermometer-Codes mit einem logischen Wert "1", lässt sich dann aus der Summe der LSB-Werte für jede der Gruppen und aus dem Ergebnis der einzigen vollständig ausgewerteten Gruppe von Code-Elementen ermitteln.

Allerdings ist das aus [1] beschriebene Verfahren mathematisch kompliziert und weist bei relativ kleinen Fehlerfenstern eine verbesserungsbedürftige Auswerte-Rate auf.

Der Erfindung liegt das Problem zugrunde, das Umwandeln von Thermometer-Code in Binär-Code mit geringerem Aufwand und einer höheren Verarbeitungsgeschwindigkeit zu realisieren.

Das Problem wird gelöst durch eine Vorrichtung und ein Verfahren zum Umwandeln von Thermometer-Code in Binär-Code und durch einen Analog-/Digital-Wandler mit den Merkmalen gemäß den unabhängigen Patentansprüchen.

Erfindungsgemäß ist eine Vorrichtung zum Umwandeln von Thermometer-Code in Binär-Code geschaffen mit einer Eingangsstufe mit einer Vielzahl von Eingängen, an welche ein Thermometer-Code anlegbar ist, wobei die Eingangsstufe in eine Mehrzahl von Teil-Eingangsstufen gruppiert ist. Jede der Teil-Eingangsstufen weist eine Mehrzahl der Eingänge der Eingangsstufe auf, sowie eine Mehrzahl erster Ausgänge, wobei jeder erste Ausgang jeweils einem ersten Eingang zugeordnet ist und mit diesem gekoppelt ist, und einen zweiten Ausgang.

Jede der Teil-Eingangsstufen ist derart eingerichtet, dass an dem zweiten Ausgang ein Signal bereitgestellt werden kann, mit dem angegeben wird, ob der an sämtlichen Eingängen der Teil-Eingangsstufe anliegende Abschnitt des Thermometer-Codes einen vorgegebenen Wert aufweist. Ferner weist die Vorrichtung zum Umwandeln von Thermometer-Code in Binär-Code einen ersten Addierer auf, der mit den ersten Ausgängen zumindest der beiden Teil-Eingangsstufen vor der ersten Teil- Eingangsstufe, deren sämtliche Eingänge den vorgegebenen Wert aufweisen, gekoppelt ist, und der derart eingerichtet ist, dass er die Anzahl aller Eingänge dieser beiden Teil- Eingangsstufen ermittelt, die den vorgegebenen Wert aufweisen. Ferner weist die Vorrichtung eine mit den zweiten Ausgängen und mit dem ersten Addierer gekoppelte Ausgangsstufe zum Ermitteln des Binär-Codes unter Verwendung der von dem ersten Addierer ermittelten Anzahl von Eingängen und der Anzahl von Teil-Eingangsstufen, deren sämtliche Eingänge den vorgegebenen Wert aufweisen, auf.

Ferner ist erfindungsgemäß ein Analog-/Digital-Wandler mit mehreren Komparatoren und einem Referenznetzwerk geschaffen, welches Referenznetzwerk mehrere Referenzelemente aufweist. Bei dem erfindungsgemäßen Analog-/Digital-Wandler ist zwischen jedem Referenzelement in dem Referenznetzwerk mindestens ein Eingang mindestens eines Komparators angeschlossen und es ist an den Ausgängen der Komparatoren ein Thermometer-Code bereitgestellt, der an die Eingänge der Eingangsstufe der erfindungsgemäßen Vorrichtung zum Umwandeln von Thermometer-Code in Binär-Code mit den oben genannten Merkmalen als digitale Auswerte-Einheit des Analog-/Digital- Wandlers anlegbar ist.

Mit anderen Worten kann die erfindungsgemäße Vorrichtung beispielsweise als digitale Auswerte-Einheit 110 in dem Analog-/Digital-Wandler 101 eingesetzt werden.

Bei dem erfindungsgemäßen Verfahren zum Umwandeln von Thermometer-Code in Binär-Code werden Code-Elemente von Thermometer-Code in eine Vielzahl von Gruppen derart gruppiert, dass bei mindestens einer ersten Gruppe sämtliche Code-Elemente einen vorgegebenen Wert aufweisen, und dass bei mindestens einer zweiten Gruppe ein Teil der Code-Elemente den vorgegebenen Wert und ein anderer Teil der Code-Elemente den dazu komplementären Wert aufweist. Für jede Gruppe wird ermittelt, ob alle Code-Elemente der jeweiligen Gruppe den vorgegebenen Wert aufweisen. Für die mindestens eine zweite Gruppe wird ermittelt, wie viele Code-Elemente der mindestens einen zweiten Gruppe den vorgegebenen Wert aufweisen. Der Binär-Code wird unter Verwendung der Anzahl der den vorgegebenen Wert aufweisenden Code-Elementen der mindestens einen zweiten Gruppe und der Anzahl von ersten Gruppen ermittelt.

Bei der erfindungsgemäßen Vorrichtung zum Umwandeln von Thermometer-Code in Binär-Code, bei dem erfindungsgemäßen Analog-/Digital-Wandler und bei dem erfindungsgemäßen Verfahren zum Umwandeln von Thermometer-Code in Binär-Code wird anschaulich verwendet, dass bei fehlerbehaftetem Thermometer-Code die fehlerhaften Code-Elemente allesamt in einem begrenzten Fehlerfenster und somit in einer begrenzten Anzahl von Code-Elementen zwischen demjenigen Bereich, in dem alle Code-Elemente den logischen Wert "1" aufweisen und demjenigen Wert, in dem alle Code-Elemente den logischen Wert "0" aufweisen, angeordnet sind. Daher genügt es, eine Summation der Code-Elemente mit einem logischen Wert "1" in diesem Fehlerfenster (Unsicherheitsbereich) durchzuführen und das Ergebnis zu der Länge der ununterbrochenen Folge von Code-Elementen mit einem logischen Wert "1" an einem End- Abschnitt des Thermometer-Codes zu addieren.

Um den Aufwand zum Auswerten des fehlerbehafteten Thermometer-Codes erfindungsgemäß zu reduzieren, wird der Thermometer-Code zu M Gruppen der Größe von ungefähr F zusammengefasst. Die Anzahl F entspricht der Größe des Fehlerfensters des Thermometer-Codes. Die Anzahl F der Code- Elemente jeder Gruppe wird basierend auf Erfahrungswerten (typische Werte für die Größe des Fehlerfensters liegen zwischen ungefähr 4Bits und 6Bits) oder basierend auf einem zuvor durchgeführten Test-Verfahren zum Ermitteln der Größe des Fehlerfensters F ermittelt. Für jede der M Gruppen von Code-Elementen wird ermittelt, ob alle Code-Elemente der jeweiligen Gruppe einen vorgegebenen logischen Wert, beispielsweise den logischen Wert "1", aufweisen. Mittels dieser Informationen kann eine grobe Bestimmung der Länge der fortlaufenden Sequenz von Code-Elementen mit einem logischen Wert "1" durchgeführt werden. Diese Länge ist ein Maß für den fehlerfreien Teil des Thermometer-Codes mit einem logischen Wert "1". Mit m wird die Anzahl von Gruppen bezeichnet, deren sämtliche Code-Elemente den logischen Wert "1" aufweisen. Daher stellt F.m die Länge der fortlaufenden Sequenz von Code-Elementen dar, die alle den logischen Wert "1" aufweisen.

Ein Binär-Code, der den Thermometer-Code korrekt wiedergibt, ergibt sich aus der Länge der fortlaufenden Sequenz von Code- Elementen mit einem logischen Wert "1" und aus der Anzahl der Code-Elemente in dem Fehlerfenster der Breite F. Da sich die Position des Fehlerfensters der Größe F nicht an den Grenzen einer Gruppe orientiert, sind in der Regel zwei Gruppen mit fehlerbehaftetem Thermometer-Code vorliegend. Diese sind zwischen der fortlaufenden Sequenz von Code-Elementen mit einem logischen Wert "0" und der fortlaufenden Sequenz von Code-Elementen mit einem logischen Wert "1" angeordnet. In der Regel ist die Gruppe, welche als erste ein Code-Element mit einem logischen Wert "1" enthält, wie auch die darauffolgende Gruppe zur Bestimmung der Code-Elemente mit einem logischen Wert "1" im 2F-breiten Unsicherheitsbereich heranzuziehen. Mit anderen Worten weisen diejenigen beiden Gruppen fehlerbehafteten Thermometer-Code auf, die vor der ersten Gruppe, deren sämtliche Code-Elemente den logischen Wert "1" aufweisen, angeordnet sind, bzw. die hinter der letzten Gruppe, deren sämtliche Code-Elemente den logischen Wert "0" aufweisen, angeordnet sind. Die Funktionalität des Ermittelns der Anzahl von Code-Elementen mit einem logischen Wert "1" in den beiden fehlerbehafteten Fenstern wird von dem ersten Addierer erfüllt, der mit den ersten Ausgängen zumindest der beiden Eingangsstufen vor der ersten Teil- Eingangsstufe, deren sämtliche Eingänge den vorgegebenen Wert aufweisen, gekoppelt ist, und der derart eingerichtet ist, dass er die Anzahl aller Eingänge dieser beiden Teil- Eingangsstufen ermittelt, die den vorgegebenen Wert aufweisen. Mit anderen Worten wird innerhalb dieses 2F- breiten Unsicherheitsbereichs eine Addition der Code-Elemente mit einem logischen Wert "1" durchgeführt. Vorzugsweise kann für die Addition verwendet werden, dass in beiden Fenstern der Größe F jeweils maximal F - 1 Bits den vorgegebenen logischen Wert aufweisen. D. h., dass die Summe der Code- Elemente mit einem logischen Wert "1" in diesem Unsicherheitsbereich maximal 2F - 2 ist.

Der den Thermometer-Code reflektierende Binär-Code ergibt sich mittels Addierens der Länge der fortlaufenden Anzahl von Code-Elementen mit dem vorgegebenen Wert und der Anzahl der Code-Elemente innerhalb des 2F-breiten Fehlerfensters, die den vorgegebenen Wert aufweisen.

Die erfindungsgemäße Vorrichtung bzw. das erfindungsgemäße Verfahren zum Umwandeln von Thermometer-Code in Binär-Code weist den Vorteil auf, dass das numerisch aufwändige Aufsummieren der Code-Elemente mit dem vorgegebenen Wert infolge des geschickten Gruppierens von Code-Elemente auf Gruppen einer Größe F auf einen Bereich 2F begrenzt ist. Dadurch ist der Aufwand zum Ausbilden insbesondere des ersten Addierers erfindungsgemäß gering gehalten, was zu einer ausreichend hohen Verarbeitungsgeschwindigkeit von Thermometer-Code führt. Dadurch kann der erwünschte hohe Durchsatz (10 Giga-Samples pro Sekunde) erreicht werden.

Ferner weist das erfindungsgemäße Konzept eine hohe Fehlerrobustheit bzw. eine hohe Fehlertoleranz bei fehlerbehaftetem Thermometer-Code auf.

Insbesondere ist der Implementierungsaufwand hinsichtlich der Teil-Eingangsstufen gering, da in diesen vorzugsweise im Wesentlichen eine F-fache UND-Verknüpfung der zugehörigen Code-Elemente durchführt wird, was mit einem geringen Aufwand realisierbar ist. Ein numerisch aufwändiges sukzessives Aufsummieren einer großen Anzahl aus einer großen Menge von Code-Elementen, die einen vorgegebenen Wert aufweisen, ist damit auf einen im Vergleich zu der Gesamtgröße des Thermometer-Codes kleinen Bereich 2F reduziert.

Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.

Vorzugsweise weisen bei der erfindungsgemäßen Vorrichtung alle Teil-Eingangsstufen dieselbe Anzahl von Eingängen auf.

Ferner kann die Ausgangsstufe der Vorrichtung eine mit den zweiten Ausgängen gekoppelte Ermittlungs-Einheit aufweisen, die derart eingerichtet ist, dass sie aus den Signalen an den zweiten Ausgängen die Anzahl einer Teil-Eingangsstufe ermittelt, an deren sämtlichen Eingängen der vorgegebene Wert anliegt.

Gemäß einer Weiterbildung der Erfindung weist die Ausgangsstufe der Vorrichtung einen mit der Ermittlungs- Einheit gekoppelten Multiplizierer auf, der derart eingerichtet ist, dass er die Anzahl aller Eingänge aller Teil-Eingangsstufen ermittelt, an deren sämtlichen Eingängen der vorgegebene Wert anliegt.

Darüber hinaus kann die Ausgangsstufe der Vorrichtung einen mit dem ersten Addierer und mit dem Multiplizierer gekoppelten zweiten Addierer aufweisen, der derart eingerichtet ist, dass er aus den Signalen des ersten Addierers und des Multiplizierers die Anzahl von Eingängen ermittelt, an denen der vorgegebene Wert anliegt.

Vorzugsweise ist jede Teil-Eingangsstufe der Vorrichtung derart eingerichtet, dass an ihren ersten Ausgängen der Wert des zugehörigen Eingangs bereitgestellt werden kann, falls nicht alle Eingänge der jeweiligen Teil-Eingangsstufe den vorgegebenen Wert aufweisen, und dass an ihren ersten Ausgängen der zu dem vorgegebenen Wert jeweils komplementäre (d. h. inverse) Wert bereitgestellt werden kann, falls alle Eingänge der jeweiligen Teil-Eingangsstufe den vorgegebenen Wert aufweisen.

Mit anderen Worten wird gemäß der beschriebenen Weiterbildung der an den Eingängen der Teil-Eingangsstufen anliegende Thermometer-Code dahingehend modifiziert, dass die Werte an den Eingängen von denjenigen Teil-Eingangsstufen, an deren sämtlichen Eingängen der zu dem vorgegebenen Wert komplementäre Wert anliegt, und von den beiden Eingangs- Stufen mit fehlerbehaftetem Thermometer-Code, an die jeweiligen ersten Ausgänge unverändert übermittelt werden. Dagegen werden an denjenigen Teil-Eingangsstufen, an deren sämtlichen Eingängen die Code-Elemente den vorgegebenen Wert aufweisen, diese in den dazu komplementären Wert umgewandelt (beispielsweise wird ein Code-Element mit einem logischen Wert "1" in einen logischen Wert "0" umgewandelt). Dadurch ist erreicht, dass an den ersten Ausgängen der Teil- Eingangsstufen nur noch in dem 2F-breiten Unsicherheitsbereich Ausgänge mit dem vorgegebenen Wert auftreten.

Der erste Addierer kann derart eingerichtet sein, dass er mit allen ersten Ausgängen aller Teil-Eingangsstufen gekoppelt ist.

Der erste Addierer der Vorrichtung kann N Gruppen von ODER- Gattern aufweisen, wobei N die Anzahl der Teil-Eingangsstufen ist, an deren Eingängen zum Teil der vorgegebene Wert und zu einem anderen Teil der zu dem vorgegebenen Wert komplementäre Wert bereitgestellt ist. Die Anzahl F der ODER-Gatter einer Gruppe ist jeweils gleich der Anzahl der Eingänge einer Teil- Eingangsstufe. Jedes ODER-Gatter weist M/N Eingänge auf, wobei M die Anzahl von Teil-Eingangsstufen ist. Für jeden Wert j zwischen 1 und F und für jeden Wert i zwischen 1 und N sind die Eingänge des j-ten ODER-Gatters der i-ten Gruppe mit den j-ten ersten Ausgängen der i-ten, (i + N)-ten, (i + 2N)-ten, . . ., (i + M - N)-ten Teil-Eingangsstufen gekoppelt.

Mit anderen Worten wird mittels Durchführens von N Gruppen von ODER-Verknüpfungen unter Verwendung von ODER-Gattern mit jeweils M/N Eingängen, an denen die gemäß dem obigen Schema modifizierten Werte der Code-Elemente des Thermometer-Codes anliegen, die Position des 2F breiten Unsicherheitsbereichs ermittelt.

Die beschriebene Weiterbildung ist für den allgemeinen Fall von N Fehlerfenstern formuliert. Häufig wird die Anzahl von Fehlerfenstern zwei sein, was sich für den Spezialfall, dass die Grenzen des Fehlerfensters (zufällig) mit den Grenzen einer Teil-Eingangsstufe zusammenfallen, auf ein einziges Fehlerfenster reduziert. Die Erfindung ist auf diese beiden Fälle allerdings nicht beschränkt, sondern ist ganz allgemein für eine Anzahl N von Teil-Eingangsstufen mit fehlerbehaftetem Thermometer-Code anwendbar. Eine besonders günstige numerische Konfiguration ergibt sich, wenn die Anzahl der Gruppen mit fehlerbehaftetem Thermemeter-Code zwei ist. In diesem Falle vereinfacht sich die beschriebene Situation folgendermaßen:
Dann weist der erste Addierer der Vorrichtung eine erste und eine zweite Gruppe von ODER-Gattern auf, deren Anzahl F jeweils gleich der Anzahl der Eingänge einer Teil- Eingangsstufe ist, und wobei die Anzahl F der ODER-Gatter einer Gruppe gleich der Anzahl der Eingänge einer Teil- Eingangsstufe ist, wobei jedes ODER-Gatter jeweils M/2 Eingänge aufweist, wobei M die Anzahl von Teil-Eingangsstufen ist. Für jeden Wert j zwischen 1 und F sind die Eingänge des j-ten ODER-Gatters der ersten Gruppe mit den j-ten ersten Ausgängen der ungeradzahligen Teil-Eingangsstufen gekoppelt. Für jeden Wert F zwischen 1 und F sind ferner die Eingänge des j-ten ODER-Gatters der zweiten Gruppe mit den j-ten ersten Ausgängen der geradzahligen Teil-Eingangsstufen gekoppelt.

Anschaulich ergibt sich dadurch eine weitere wesentliche Reduzierung des Implementierungsaufwands der Vorrichtung zum Umwandeln von Thermometer-Code in Binär-Code. Beispielsweise werden zunächst die Code-Elemente jeder Teil-Eingangsstufe folgendermaßen aufbereitet: Weisen nicht alle Code-Elemente einer Gruppe den vorgegebenen Wert (beispielsweise den logischen Wert "1") auf, werden die F Code-Elemente unverändert von dem Eingang einer Teil-Eingangsstufe an den zugehörigen ersten Ausgang übermittelt, ansonsten wird jeder erste Ausgang der jeweiligen Teil-Eingangsstufe auf den zu dem vorgegebenen Wert komplementären Wert gesetzt (beispielsweise auf den logischen Wert "0"). Dies hat zur Folge, dass maximal zwei Teil-Eingangsstufen erste Ausgänge mit dem vorgegebenen Wert aufweisen. Diese beiden Teil- Eingangsstufen sind aufeinanderfolgend. Allerdings kann die Anzahl der Gruppen, die an den ersten Ausgängen den vorgegebenen Wert aufweisen, größer als zwei sein, etwa wenn die Anzahl der Eingänge einer Teil-Eingangsstufe kleiner als die Breite des Fehlerfensters ist.

In einem Szenario, in dem zwei Gruppen an den ersten Ausgängen den vorgegebenen Wert aufweisen, weist der erste Addierer zwei Gruppen von ODER-Gattern auf, wovon mittels der einen Gruppe Teil-Eingangsstufen mit geradzahligem Index miteinander verknüpft werden, wohingegen mittels der anderen Gruppe von ODER-Gattern die ersten Ausgänge der Teil- Eingangsstufen mit ungeradzahligem Index miteinander verknüpft werden. Anschaulich werden im Abstand 2F erste Ausgänge der Teil-Eingangsstufen abgegriffen, und mit den zugehörigen Eingängen eines jeweiligen ODER-Gatters gekoppelt. Mit anderen Worten weist jedes der ODER-Gatter M/2 Eingänge auf. Infolge des Abgreifens der ersten Ausgänge der Teil-Eingangsstufen in einem Abstand 2F ist gewährleistet, dass an maximal einem Eingang der M/2 Eingänge jedes ODER- Gatters der vorgegebene Wert anliegt. Der logische Wert der ODER-Verknüpfung an jedem der 2F ODER-Gatter gibt daher die Anzahl der Code-Elemente an den Eingängen des jeweiligen ODER-Gatters mit dem vorgegebenen Wert an (eins oder null). Die Anzahl der ODER-Gatter mit einem Ausgang mit dem logischen Wert "1" ist daher gleich der Anzahl der Eingänge mit einem logischen Wert "1" in dem 2F breiten Fehlerfenster. Dadurch ist mittels der ODER-Gatter, bzw. mittels der an den Ausgängen der ODER-Gatter bereitgestellten Signale die Position des 2F breiten Fehlerfensters determinierbar. Der erste Addierer selektiert daher ohne eine separate Steuerlogik das relevante Fenster.

Anschaulich sind infolge der Realisierung des ersten Addierers unter Verwendung einer Anordnung einfacher ODER- Gatter der Implementierungsaufwand erheblich reduziert und eine separate Logiksteuerung eingespart.

Infolge der Gruppierung der Code-Elemente des Thermometer- Codes und infolge der geschickten Realisierung des ersten Addierers wird bei der erfindungsgemäßen Vorrichtung ein geringerer Implementierungsaufwand als bei aus dem Stand der Technik bekannten Konzepten benötigt. Ein numerischer Vorteil ergibt sich besonders bei kleinen Fehlerfenstern mit einer geringen Anzahl F. Dies ist anschaulich verständlich, da der Hauptimplementierungsaufwand in den Teil-Eingangsstufen (in denen eine F-fache UND-Verknüpfung durchgeführt wird) und in dem Summieren der Code-Elemente mit dem vorgegebenen Wert in dem ersten Addierer liegt. Die mit der Verkleinerung von F einhergehende Vergrößerung von M ist unkritisch, weil dadurch lediglich die Ermittlungs-Einheit zum Ermitteln der Länge der am Ende des Thermometer-Codes vorliegenden fortlaufenden Sequenz von Code-Elementen mit dem vorgegebenen Wert und der Multiplizierer zum Ermitteln der Anzahl aller Eingänge aller Teil-Eingangsstufen, an deren sämtlichen Eingängen der vorgegebene Wert anliegt, in der Implementierung etwas aufwändiger wird.

Im Weiteren werden Weiterbildungen des oben beschriebenen Verfahrens zum Umwandeln von Thermometer-Code in Binär-Code beschrieben.

Vorzugsweise wird bei dem Verfahren derart gruppiert, dass alle Gruppen dieselbe Anzahl von Code-Elementen aufweisen.

Die Anzahl der den vorgegebenen Wert aufweisenden Code- Elemente aller ersten Gruppen wird vorzugsweise verfahrensgemäß ermittelt. Mit anderen Worten wird die Länge der fehlerfreien Sequenz von Code-Elementen mit dem vorgegebenen Wert, beispielsweise einem logischen Wert "1", ermittelt.

Insbesondere können die Werte der Code-Elemente gemäß dem Verfahren umgerechnet werden, indem der Wert eines Code- Elements beibehalten wird, falls nicht alle Code-Elemente der zugehörigen Gruppe den vorgegebenen Wert aufweisen, bzw. indem der Wert eines Code-Elements in den dazu komplementären Wert umgewandelt wird, falls alle Code-Elemente der jeweiligen Gruppe den vorgegebenen Wert aufweisen.

Insbesondere können bei dem Verfahren N Sätze von ODER- Verknüpfungen durchgeführt werden, wobei N die Anzahl der zweiten Gruppen ist. Die Anzahl F der ODER-Verknüpfungen eines Satzes ist jeweils gleich der Anzahl der Code-Elemente einer Gruppe. Bei jeder ODER-Verknüpfung werden jeweils M/N Code-Elemente logisch miteinander verknüpft, wobei M die Anzahl von Gruppen ist. Für jeden Wert j zwischen 1 und F und für jeden Wert i zwischen 1 und N werden bei der j-ten ODER- Verknüpfung des 1-ten Satzes die j-ten Code-Elemente der 1- ten (i + N)-ten, (i + 2N)-ten, . . ., (i + M - N)-ten Gruppe logisch miteinander verknüpft.

Numerisch besonders vorteilhaft ist eine Konstellation, in der zwei Sätze von ODER-Verknüpfungen auftreten, d. h. bei der zwei Gruppen von Code-Elementen fehlerbehafteten Thermometer- Code aufweisen. In diesem Fall ist die Anzahl F von ODER- Verknüpfungen eines Satzes gleich der Anzahl der Code- Elemente einer Gruppe, und es werden jeweils M/2 Code- Elemente logisch miteinander verknüpft, wobei M die Anzahl von Gruppen ist. Für jeden Wert j zwischen 1 und F werden als Eingangssignale der j-ten ODER-Verknüpfung des ersten Satzes die j-ten umgerechneten Werte der Code-Elemente der ungeradzahligen Gruppen verwendet. Ferner werden als Eingangssignale der j-ten ODER-Verknüpfung des zweiten Satzes die j-ten umgerechneten Werte der Code-Elemente der geradzahligen Gruppen verwendet.

Das erfindungsgemäße Verfahren weist die gleichen Vorteile auf wie die erfindungsgemäße Vorrichtung. Insbesondere ist die Durchführung des Verfahrens aber nicht auf die körperlichen Merkmale des erfindungsgemäßen Vorrichtung beschränkt. So ist das erfindungsgemäße Verfahren insbesondere unter Verwendung einer Datenverarbeitungsanlage mit einem Prozessor durchführbar, welcher derart eingerichtet ist, dass mittels des Prozessors die erfindungsgemäßen Verfahrensschritte durchgeführt werden können.

Anschaulich sind Grundideen der Erfindung das Gruppieren von Code-Elementen von Thermometer-Code, die Bestimmung der fortlaufenden Sequenz von Code-Elementen mit dem vorgegebenen Wert und das Ermitteln der Anzahl von Code-Elementen mit dem vorgegebenen Wert in einem im Verhältnis zu dem gesamten Thermometer-Code kleinen Unsicherheitsfenster. Dadurch ist der Aufwand zum Implementieren des ersten Addierers verringert. Die starke Vereinfachung des ersten Addierers, der als Multiplexer ausgebildet sein kann, bewirkt, dass eine Steuerung des ersten Addierers entbehrlich ist.

Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Weiteren näher erläutert.
Es zeigen:
Fig. 1 einen Analog-/Digital-Wandler gemäß dem Stand der Technik,
Fig. 2 eine Vorrichtung zum Umwandeln von Thermometer-Code in Binär-Code gemäß einem bevorzugten Ausführungsbeispiel der Erfindung,
Fig. 3 eine schematische Darstellung, die ein Verfahren zum Umwandeln von Thermometer-Code in Binär-Code gemäß einem bevorzugten Ausführungsbeispiel der Erfindung zeigt,
Fig. 4 eine Vorrichtung zum Umwandeln von Thermometer-Code in Binär-Code gemäß einem anderen Ausführungsbeispiel der Erfindung,
Fig. 5A eine Teil-Eingangsstufe einer Vorrichtung zum Umwandeln von Thermometer-Code in Binär-Code gemäß einem bevorzugten Ausführungsbeispiel der Erfindung,
Fig. 5B eine Ermittlungs-Einheit einer Vorrichtung zum Umwandeln von Thermometer-Code in Binär-Code gemäß einem bevorzugten Ausführungsbeispiel der Erfindung,
Fig. 5C eine Auswerte-Einheit eines ersten Addierers einer Vorrichtung zum Umwandeln von Thermometer-Code in Binär-Code gemäß einem bevorzugten Ausführungsbeispiel der Erfindung.
Im Weiteren wird bezugnehmend auf Fig. 2 ein bevorzugtes Ausführungsbeispiel der erfindungsgemäßen Vorrichtung zum Umwandeln von Thermometer-Code in Binär-Code beschrieben.
Die in Fig. 2 gezeigte Vorrichtung 200 zum Umwandeln von Thermometer-Code in Binär-Code weist eine Eingangsstufe 201 mit fünfzehn Eingängen 202, an welche ein Thermometer-Code 203 anlegbar ist, auf, wobei die Eingangsstufe 201 in fünf Teil-Eingangsstufen 204a, 204b, 204c, 204d, 204e gruppiert ist, von denen jede drei der Eingänge 202 der Eingangsstufe 201 aufweist, wobei angenommen wird, dass jede Teil- Eingangsstufe drei erste Ausgänge 205 aufweist, wobei jeder erste Ausgang 205 jeweils einem Eingang 202 zugeordnet ist und mit diesem gekoppelt ist, von denen jede einen zweiten Ausgang 206 aufweist, und von denen jede derart eingerichtet ist, dass an dem zweiten Ausgang 206 ein Signal bereitgestellt werden kann, mit dem angegeben wird, ob der an sämtlichen Eingängen 203 der Teil-Eingangsstufe 204a bis 204e anliegende Abschnitt des Thermometer-Codes 203 den vorgegebenen logischen Wert "1" aufweist. Ferner weist die Vorrichtung 200 einen ersten Addierer 207 auf, der mit den ersten Ausgängen 205 der beiden Teil-Eingangsstufen 204b, 204c vor der ersten Teil-Eingangsstufe 204d, deren sämtliche Eingänge 202 den vorgegebenen logischen Wert "1" aufweisen, gekoppelt ist, und der derart eingerichtet ist, dass er die Anzahl aller Eingänge 202 dieser beiden Teil-Eingangsstufen 204b, 204c ermittelt, die den vorgegebenen logischen Wert "1" aufweisen. Die Vorrichtung 200 hat ferner eine mit den zweiten Ausgängen 206 und mit dem ersten Addierer 207 gekoppelte Ausgangsstufe 208 zum Ermitteln des Binär-Codes 209 unter Verwendung der von dem ersten Addierer 207 ermittelten Anzahl von Eingängen und der Anzahl von Teil- Eingangsstufen 204d, 204e, deren sämtliche Eingänge 202 den vorgegebenen logischen Wert "1" aufweisen. Alle Teil- Eingangsstufen 204a bis 204e weisen dieselbe Anzahl (nämlich drei) von Eingängen 202 auf. Gemäß dem beschriebenen Ausführungsbeispiel weist die Ausgangsstufe 208 der Vorrichtung 200 ferner eine mit den zweiten Ausgängen 206 gekoppelte Ermittlungs-Einheit 210 auf, die derart eingerichtet ist, dass sie aus den Signalen an den zweiten Ausgängen 206 die Anzahl (nämlich zwei) aller Teil- Eingangsstufen 204d, 204e ermittelt, an deren sämtlichen Eingängen 202 der vorgegebene logische Wert "1" anliegt. Darüber hinaus weist die Ausgangsstufe 208 einen mit der Ermittlungs-Einheit 210 gekoppelten Multiplizierer 211 auf, der derart eingerichtet ist, dass er die Anzahl aller Eingänge 202 aller Teil-Eingangsstufen 204d, 204e ermittelt, an deren sämtlichen Eingängen 202 der vorgegebene logische Wert "1" anliegt. Ferner weist die Ausgangsstufe 208 der Vorrichtung 200 einen mit dem ersten Addierer 207 und mit dem Multiplizierer 211 gekoppelten zweiten Addierer 212 auf, der derart eingerichtet ist, dass er aus den Signalen des ersten Addierers 207 und des Multiplizierers 211 die Anzahl von Eingängen 202 ermittelt, an denen der vorgegebene logische Wert "1" anliegt.
Anschaulich wird der Thermometer-Code 203 in aufeinanderfolgenden Gruppen an die Eingänge der Teil- Eingangsstufen 204a bis 204e angelegt. Mittels der Eingangsstufen 204a bis 204e wird einerseits ermittelt, ob an ihren jeweiligen sämtlichen Eingängen 202 der logische Wert "1" anliegt oder nicht. Liegt an allen Eingängen 202 einer Teil-Eingangsstufe der logische Wert "1", so liegt an den zweiten Ausgängen 206 der jeweiligen Teil-Eingangsstufe gemäß dem beschriebenen Ausführungsbeispiel der logische Wert "1". Gemäß dem beschriebenen Ausführungsbeispiel ist dies der Fall bei der vierten Teil-Eingangsstufe 204d und bei der fünften Teil-Eingangsstufe 204e. Bei der ersten Teil-Eingangsstufe 204a liegt an allen Eingängen 202 der zu dem vorgegebenen logischen Wert "1" komplementäre logische Wert "0", weshalb an dem zweiten Ausgang 206 der ersten Teil-Eingangsstufe 204a ein logischer Wert "0" anliegt. Die zweiten Ausgänge der zweiten und dritten Teil-Eingangsstufen 204b, 204c, an deren jeweiligen Eingängen 202 zu jeweils einem Teil der logische Wert "1" und zu jeweils einem anderen Teil der logische Wert "0" anliegt, weisen jeweils einen logischen Wert "0" auf.
Die an den zweiten Ausgängen 206 der Teil-Eingangsstufen 204a bis 204e anliegenden logischen Werte werden, wie in Fig. 2 gezeigt, der Ermittlungs-Einheit 210 bereitgestellt. Die Ermittlungs-Einheit 210 addiert die Anzahl der Teil- Eingangsstufen 204a bis 204e, an deren sämtlichen Eingängen 202 der vorgegebene logische Wert "1" anliegt. Da dies gemäß dem beschriebenen Ausführungsbeispiel nur für die beiden Teil-Eingangsstufen 204d, 204e der Fall ist, erzeugt die Ermittlungs-Einheit 210 einen binären Wert Z = 10, was einem Dezimalwert von zwei entspricht. Dieser Wert wird von der Ermittlungs-Einheit 210 dem Multiplizierer 211 bereitgestellt, der aus dem Wert Z und der Anzahl von Eingängen 202 jeder Teil-Eingangsstufe 204a bis 204e (nämlich drei) eine Summe Σ₂ = 110 als Binärwert (dies entspricht einer Dezimalzahl sechs) ermittelt, welche der Anzahl der Eingänge 202 von denjenigen Teil-Eingangsstufen 204d, 204e entspricht, an deren sämtlichen Eingängen 202 der logische Wert "1" anliegt. Ferner sind die ersten Ausgänge 205 der zweiten und der dritten Teil-Eingangsstufe 204d, 204c mit dem ersten Addierer 207 gekoppelt, der die Anzahl der Eingänge 202 dieser beiden Teil-Eingangsstufen 204d, 204c mit einem logischen Wert "1" ermittelt. Daher ist an dem Ausgang des ersten Addierers 207 der Binärwert Σ₁ = 11 bereitgestellt, was einem Dezimalwert drei entspricht. Der zweite Addierer 212 der Ausgangsstufe 208 berechnet aus Σ₁ und Σ₂ den Binärwert Σ = 1001, welcher der Anzahl von Eingängen 202 mit dem vorgegebenen logischen Wert "1" und daher der Anzahl von Code-Elementen des Thermometer-Codes 203 mit einem logischen Wert "1" entspricht. Der an dem Ausgang des zweiten Addierers 212 der Ausgangsstufe 208 bereitgestellte Binär-Code 209 (Binärwert 1001, dies entspricht einem Dezimalwert von neun) ist daher der in einen Binär-Code umgewandelte Thermometer- Code.
Im Weiteren wird bezugnehmend auf Fig. 3 ein bevorzugtes Ausführungsbeispiel des Verfahrens zum Umwandeln von Thermometer-Code in Binär-Code beschrieben.
Bezugnehmend auf das Schema 300 werden bei dem Verfahren Code-Elemente 301 von Thermometer-Code 302 in vier Gruppen gruppiert, so dass bei einer ersten Gruppe G1 sämtliche Code- Elemente 301 einen vorgegebenen Wert "1" aufweisen und dass bei zwei zweiten Gruppen G2a, G2b ein Teil der Code-Elemente 301 den vorgegebenen logischen Wert "1" und ein anderer Teil der Code-Elemente 301 den dazu komplementären logischen Wert "0" aufweist. Ferner ist in Fig. 3 eine dritte Gruppe G3 gezeigt, bei der sämtliche Code-Elemente 301 den zu dem vorgegebenen logischen Wert "1" komplementären logischen Wert "0" aufweisen. Für jede Gruppe G1, G2a, G2b, G3 wird ermittelt, ob alle Code-Elemente 301 der jeweiligen Gruppe G1, G2a, G2b, G3 den vorgegebenen logischen Wert "1" aufweist. Für die beiden zweiten Gruppen G2a, G2b wird ermittelt, wie viele Code-Elemente 301 der beiden zweiten Gruppen G2a, G2b den vorgegebenen logischen Wert "1" aufweisen. Der Binär-Code 303 wird unter Verwendung der Anzahl von dem vorgegebenen logischen Wert "1" aufweisenden Code-Elementen 301 der zwei zweiten Gruppen G2a, G2b (nämlich drei) und der Anzahl von ersten Gruppen G1 (nämlich eins) ermittelt. Die Gruppen werden derart gruppiert, dass alle Gruppen G1, G2a, G2b, G3 dieselbe Anzahl von Code-Elementen 301 (nämlich drei) aufweisen. Ferner wird die Anzahl der den vorgegebenen logischen Wert "1" aufweisenden Code-Elemente 301 aller ersten Gruppen, im beschriebenen Ausführungsbeispiel der einen ersten Gruppe G1, ermittelt.
Anschaulich wird der Thermometer-Code 302 mit den zwölf Code- Elementen 301 in vier Gruppen G1, G2a, G2b, G3 aufgeteilt, die jeweils drei Code-Elemente 301 aufweisen. Bei der ersten Gruppe G1 weisen alle Code-Elemente den vorgegebenen logischen Wert "1" auf, bei der dritten Gruppe G3 weisen alle Code-Elemente 301 den zu dem vorgegebenen logischen Wert "1" komplementären logischen Wert "0" auf, bei den zwischen der ersten Gruppe G1 und der dritten Gruppe G3 angeordneten beiden zweiten Gruppen G2a, G2b weist jeweils ein Teil der Code-Elemente 301 den logischen Wert "1", und ein anderer Teil den logischen Wert "0" auf, dieser Bereich entspricht dem Unsicherheitsbereich des fehlerbehafteten Thermometer- Codes 302. Beim Ermitteln von denjenigen Gruppen, bei denen alle Code-Elemente 301 den vorgegebenen logischen Wert "1" aufweisen, ergibt sich als Ergebnis jeweils ein logischer Wert "0" für die zweiten und dritten Gruppen G2a, G2b, G3 bzw. ein logischer Wert "1" für die erste Gruppe G1. Dieses erste Ermittlungsergebnis 304 ist in Fig. 3 gezeigt. Ferner wird für die zweiten Gruppen G2a, G2b ermittelt, wie viele von deren Code-Elementen 301 den logischen Wert "1" aufweisen. Dieses zweite Ermittlungsergebnis 305 ist in Binärschreibweise in Fig. 3 gezeigt. Ferner wird gemäß dem beschriebenen Ausführungsbeispiel aus dem ersten Ermittlungsergebnis 304 unter Verwendung der Anzahl von Code- Elementen jeder Gruppe ein drittes Ermittlungsergebnis 306 gebildet, das in Binärschreibweise die Anzahl der Code- Elemente 301 der ersten Gruppen G1 darstellt. Aus dem zweiten Ermittlungsergebnis 305 und dem dritten Ermittlungsergebnis 306 wird der Binär-Code 303 ermittelt, der in Binärschreibweise die Anzahl von Code-Elementen 301 mit dem vorgegebenen logischen Wert "1" darstellt.
Das bezugnehmend auf Fig. 3 beschriebene Verfahren wird unter Verwendung einer Vorrichtung (beispielsweise einer Datenverarbeitungsanlage, nicht gezeigt in Fig. 3) durchgeführt, die derart eingerichtet ist, dass damit die genannten Verfahrensschritte (insbesondere unter Verwendung eines entsprechend eingerichteten Prozessors) durchgeführt werden können.
Im Weiteren wird bezugnehmend auf Fig. 4 eine Vorrichtung 400 zum Umwandeln von Thermometer-Code in Binär-Code gemäß einem anderen Ausführungsbeispiel der Erfindung beschrieben.
Die Vorrichtung 400 weist eine Eingangsstufe 401 mit einer Vielzahl von Eingängen 402 auf, an welche ein Thermometer- Code 403 anlegbar ist. Die Eingangsstufe 401 ist in eine Mehrzahl von Teil-Eingangsstufen 404, 404a, 404b, 404c gruppiert, von denen jede eine Mehrzahl der Eingänge 402 der Eingangsstufe 401 aufweist, von denen jede eine Mehrzahl erster Ausgänge 405 aufweist, wobei jeder erste Ausgang 405 jeweils einem Eingang 402 zugeordnet ist und mit diesem gekoppelt ist, von denen jede einen zweiten Ausgang 406 aufweist, und von denen jede derart eingerichtet ist, dass an dem zweiten Ausgang 406 ein Nicht-UND-Signal 407 bereitgestellt werden kann, mit dem angegeben wird, ob der an sämtlichen Eingängen 402 der jeweiligen Teil-Eingangsstufe anliegende Abschnitt des Thermometer-Codes 403 einen vorgegebenen logischen Wert "1" aufweist. Ferner weist die Vorrichtung 400 einen ersten Addierer 408 auf, der mit den ersten Ausgängen 405 aller Teil-Eingangsstufen 404, 404a, 404b, 404c gekoppelt ist und der derart eingerichtet ist, dass er die Anzahl aller Eingänge 402 der beiden Teil- Eingangsstufen 404a, 404b ermittelt, die vor der ersten Teil- Eingangsstufe 404c, deren sämtliche Eingänge 402 den vorgegebenen logischen Wert "1" aufweisen, angeordnet sind. Ferner weist die Vorrichtung eine mit den zweiten Ausgängen 406 und mit dem ersten Addierer 408 gekoppelte Ausgangsstufe 409 zum Ermitteln des Binär-Codes 410 unter Verwendung der von dem ersten Addierer 408 ermittelten Anzahl von Eingängen 402 und der Anzahl von Teil-Eingangsstufen 404c, deren sämtliche Eingänge 402 den vorgegebenen logischen Wert "1" aufweisen.
Es können daher drei Arten von Teil-Eingangs-Stufen unterschieden werden: eine Mehrzahl erster Teil- Eingangsstufen 404, an deren sämtlichen Eingängen 402 der zu dem vorgegebenen logischen Wert "1" komplementäre Wert "0" anliegt, eine erste und eine zweite zweite Teil-Eingangsstufe 404a, 404b, an deren Eingängen 402 zum Teil der vorgegebene logischen Wert "1" und zu einem anderen Teil der dazu komplementäre Wert "0" anliegt und eine dritte Teil- Eingangsstufe 404c, an deren sämtlichen Eingängen 402 der vorgegebene logische Wert "1" anliegt. Alle Teil- Eingangsstufen 404, 404a, 404b, 404c weisen dieselbe Anzahl von Eingängen 402 auf.
Die Ausgangsstufe 409 weist eine mit den zweiten Ausgängen 406 gekoppelte Ermittlungs-Einheit 411 auf, die derart eingerichtet ist, dass sie aus den Signalen an den zweiten Ausgängen 406 die Anzahl aller Teil-Eingangsstufen 404c ermittelt, an deren sämtlichen Eingängen der vorgegebene logische Wert "1" anliegt.
Ferner weist gemäß dem beschriebenen Ausführungsbeispiel der erfindungsgemäßen Vorrichtung 400 diese an deren Ausgangsstufe 409 einen mit der Ermittlungs-Einheit 411 gekoppelten Multiplizierer 412 auf, der derart eingerichtet ist, dass er die Anzahl aller Eingänge 402 aller Teil- Eingangsstufen 404c ermittelt, an deren sämtlichen Eingängen 402 der vorgegebene logische Wert "1" anliegt.
Darüber hinaus weist die Ausgangsstufe 409 einen mit dem ersten Addierer 408 und mit dem Multiplizierer 412 gekoppelten zweiten Addierer 413 auf, der derart eingerichtet ist, dass er aus den Signalen des ersten Addierers 408 und des Multiplizierers 412 die Anzahl von Eingängen 402 ermittelt, an denen der vorgegebene logische Wert "1" anliegt.
Insbesondere sind alle Teil-Eingangsstufen derart eingerichtet, dass an ihren ersten Ausgängen 405 der Wert des zugehörigen Eingangs 402 bereitgestellt werden kann, falls nicht alle Eingänge 402 der jeweiligen Teil-Eingangsstufe den vorgegebenen logischen Wert "1" aufweisen. Dagegen kann an ihren ersten Ausgängen 405 der zu dem vorgegebenen Wert "1" komplementäre logische Wert "0" bereitgestellt werden, falls alle Eingänge 402 der jeweiligen Teil-Eingangsstufe 404c den vorgegebenen logischen Wert "1" aufweisen. Die Ergebnisse dieser Konvertierungs-Funktion sind in Fig. 4 an den ersten Ausgängen 405 veranschaulicht.
Wie in Fig. 4 gezeigt, ist der erste Addierer 408 derart eingerichtet, dass er mit allen ersten Ausgängen aller Teil- Eingangsstufen 404, 404a, 404b, 404c gekoppelt ist.
Der erste Addierer 408 weist eine erste Gruppe von ODER- Gattern 414 und eine zweite Gruppe von ODER-Gattern 415 auf, deren Anzahl F jeweils gleich der Anzahl der Eingänge 402 einer Teil-Eingangsstufe 404, 404a, 404b, 404c ist, wobei die Anzahl der Eingänge jedes ODER-Gatters M/2 ist, wobei M die Anzahl von Teil-Eingangsstufen 404, 40a, 40b, 404c ist, wobei für jeden Wert j zwischen 1 und F die Eingänge des j-ten ODER-Gatters der ersten Gruppe von ODER-Gattern 414 mit den j-ten ersten Ausgängen der ungeradzahligen Teil- Eingangsstufen 404 gekoppelt sind, und wobei für jeden Wert j zwischen 1 und F die Eingänge des j-ten ODER-Gatters der zweiten Gruppe von ODER-Gattern 415 mit den j-ten ersten Ausgängen 405 der geradzahligen Teil-Eingangsstufen 404 gekoppelt sind.
Im Weiteren wird die Funktionalität der in Fig. 4 gezeigten Vorrichtung 400 näher beschrieben.
An jeden Eingang 402 ist jeweils ein Code-Element des Thermometer-Codes 403 angelegt. Die ersten Teil- Eingangsstufen 404, die gemäß Fig. 4 im oberen Bereich angeordnet sind, und an deren sämtlichen Eingängen 402 Code- Elemente mit einem logischen Wert "0" angelegt sind, sind von der dritten Teil-Eingangsstufe 404c im gemäß Fig. 4 unteren Bereich getrennt, an deren sämtlichen Eingängen 402 Code- Elemente des Thermometer-Codes 403 mit einem logischen Wert "1" angelegt sind. Dazwischen befinden sich die beiden zweiten Teil-Eingangsstufen 404a, 404b, an deren Eingängen 402 zum Teil Code-Elemente mit einem logischen Wert "0" und zu einem anderen Teil Code-Elemente mit einem logischen Wert "1" angelegt sind. Gemäß dem beschriebenen Ausführungsbeispiel wird die Größe jeder Teil-Eingangsstufe F derart gewählt, dass die Größe F der Größe des Bereichs innerhalb des Thermometer-Codes 403 entspricht, in dem der Thermometer-Code 403 fehlerbehaftet ist. Die Größe dieses Fehlerfensters wird in der Praxis auf der Basis von empirischen Werten vorgegeben. Mit anderen Worten ist es aus der Praxis bekannt, wie groß bei einer bestimmten Ausgestaltung eines Analog-Digital-Wandlers der Bereich mit fehlerbehafteten Thermometer-Codes größenordnungsmäßig ist.
Mittels einer Nicht-UND-Verknüpfung in jeder der Teil- Eingangsstufen 404, 404a, 404b, 404c wird ermittelt, ob sämtliche Eingängen 402 der jeweiligen Teil-Eingangsstufe Code-Elemente mit einem logischen Wert "1" aufweisen. Ist dies der Fall, so weist das Nicht-UND-Signal 407 an jedem zweiten Ausgang 406 der Teil-Eingangsstufe einen logischen Wert "0" auf, wohingegen an den zweiten Ausgängen 406 der Teil-Eingangsstufen ein logischer Wert "1" anliegt, wenn nicht alle Eingänge 402 der jeweiligen Teil-Eingangsstufe den logische Wert "1" aufweisen. Demzufolge ist gemäß Fig. 4 an dem zweiten Ausgang 406 der Teil-Eingangsstufe 404c, an deren sämtlichen Eingängen ein logischer Wert "1" anliegt, ein Nicht-UND-Signal 407 mit einem logischen Wert "0" bereitgestellt, wohingegen an allen anderen in Fig. 4 explizit gezeigten Teil-Eingangsstufen an deren zweiten Ausgängen 406 jeweils ein logischer Wert "1" bereitgestellt ist. Die Nicht- UND-Signale 407 aller Teil-Eingangsstufen werden der Ermittlungs-Einheit 411 bereitgestellt, welche die Anzahl der Teil-Eingangsstufen 404, 404a, 404b, 404c ermittelt, an deren zweiten Ausgängen 406 ein logischer Wert "0" anliegt. Die Anzahl dieser Teil-Eingangsstufen wird von der Ermittlungs- Einheit 411 dem Multiplizierer 412 bereitgestellt. Dieser ermittelt aus der Anzahl der Teil-Eingangsstufen, an deren sämtlichen Eingängen 402 ein logischer Wert "1" anliegt, und aus der Anzahl F von Eingängen 402 jeder Teil-Eingangsstufe, die Länge der Sequenz von Code-Elementen mit dem logischen Wert "1" am Ende des Thermometer-Codes 403. Dieses Ergebnis wird von dem Multiplizierer 412 dem zweiten Addierer 413 bereitgestellt.
Darüber hinaus sind die Teil-Eingangsstufen 404, 404a, 404b, 404c derart eingerichtet, dass an deren ersten Ausgängen 405, die den jeweiligen Eingängen 402 zugeordnet sind, gemäß einer vorgegebenen Rechenvorschrift logische Werte bereitgestellt sind. Die an den Eingängen 402 von denjenigen Teil- Eingangsstufen 404, 404a, 404b, deren Eingänge 402 nicht alle den logischen Wert "1" aufweisen, anliegenden Code-Elemente des Thermometer-Codes 403 werden an die entsprechenden ersten Ausgänge 405 unverändert übermittelt. Dagegen werden die logischen Werte in der Teil-Eingangsstufe 404c, an deren sämtlichen Eingängen 402 der vorgegebene logische Wert "1" anliegt, derart umgewandelt, dass an allen ihren ersten Ausgängen 405 jeweils ein logischer Wert "0" anliegt.
Die an den ersten Ausgängen 405 anliegenden logischen Werte der Teil-Eingangsstufen werden im Weiteren in der in Fig. 4 gezeigten Weise in den ODER-Gattern der ersten Gruppe von ODER-Gattern 414 bzw. der zweiten Gruppe von ODER-Gattern 415 logisch miteinander verknüpft. Betrachtet man beispielsweise das erste ODER-Gatter der ersten Gruppe 414a, so weist dieses M/2 Eingänge auf, wobei M die Anzahl von Teil-Eingangsstufen ist. Die Eingänge des ersten ODER-Gatters der ersten Gruppe 414a sind mit dem ersten der ersten Ausgänge der obersten in Fig. 4 gezeigten Teil-Eingangsstufe 404 gekoppelt und sind ferner mit den ersten der ersten Ausgänge 405 der gemäß Fig. 4 dritten, fünften, siebten, . . ., (M - 1)-ten Teil-Eingangsstufen gekoppelt. Die (M - 1)-te Teil-Eingangsstufe ist die in Fig. 4 gezeigte Teil-Eingangsstufe 404b. Mit anderen Worten sind die M/2 Eingänge des ersten ODER-Gatters der ersten Gruppe 414a mit den ersten der ersten Ausgänge der Teil-Eingangsstufen mit ungeradzahligen Indizes gekoppelt. Analog sind (nicht gezeigt in Fig. 4) die M/2 Eingänge des zweiten ODER-Gatters der ersten Gruppe von ODER-Gattern 414 mit dem zweiten der ersten Eingänge der Teil-Eingangsstufen mit ungeradzahligen Indizes gekoppelt. Schließlich ist das F-te ODER-Gatter der ersten Gruppe 414b mit den letzten, d. h. mit den F-ten ersten Ausgängen 405 der Teil-Eingangsstufen mit ungeradzahligen Indizes gekoppelt. Das erste ODER-Gatter der zweiten Gruppe 415a weist ebenfalls M/2 Eingänge auf, von denen der erste mit dem ersten der ersten Ausgänge 405 der gemäß Fig. 2 zweiten Teil-Eingangsstufe 404 von oben gekoppelt ist. Ferner sind die weiteren Eingänge des ersten ODER-Gatters der zweiten Gruppe 415a mit den ersten der ersten Ausgänge 405 aller Teil-Eingangsstufen mit geradzahligen Indizes, d. h. der zweiten, vierten., . . ., M-ten Teil-Eingangsstufe gekoppelt. Entsprechend sind die Eingänge der weiteren ODER-Gatter der zweiten Gruppe von ODER-Gattern 415 gekoppelt. Das letzte, d. h. das F-te ODER-Gatter der zweiten Gruppe 415b ist jeweils mit den letzten, d. h. den F-ten ersten Ausgängen 405 der Teil-Eingangsstufen mit geradzahligen Indizes gekoppelt.
Dadurch werden anschaulich im Abstand 2F voneinander angeordnete erste Ausgänge der Teil-Eingangsstufen 404, 404a, 404b, 404c miteinander M/2-fach ODER-verknüpft, wodurch sichergestellt ist, dass an höchstens einem der M/2 Eingänge eines ODER-Gatters ein logischer Wert "1" anliegt. Das heißt, dass entweder an M/2 Eingängen eines jeden ODER-Gatters oder an M/2-1 Eingängen eines jeden ODER-Gatters logische Werte "0" anliegen. An den 2F Ausgängen der ODER-Gatter liegt daher eine Anzahl von logischen Werten "1" an, die der Anzahl von Code-Elementen mit einem logischen Wert "1" in den beiden zweiten Teil-Eingangsstufen 404a und 404b entspricht. Die Ausgangssignale der ODER-Gatter der ersten und zweiten Gruppe von ODER-Gattern 414, 415 werden einer Auswerte-Einheit 416 bereitgestellt, die derart eingerichtet ist, dass sie aus ihren 2F Eingangswerten einen Binärwert ermittelt, welcher der Anzahl von Code-Elementen mit einem logischen Wert "1" in den beiden Teil-Eingangsstufen 404a, 404b entspricht, und dass sie diesen Binärwert dem zweiten Addierer 413 der Ausgangsstufe 409 bereitstellt. Mittels des zweiten Addierers 413 werden die Binärwerte der Auswerte-Einheit 416 und des Multiplizierers 412 addiert und an seinem Ausgang als Binärwert 410 bereitgestellt.
Bezugnehmend auf Fig. 5A wird im Weiteren ein Ausführungsbeispiel einer erfindungsgemäßen Teil- Eingangsstufe erläutert.
Die in Fig. 5A gezeigte Teil-Eingangsstufe 404c ist mit denjenigen Bezugszeichen versehen, welche die entsprechende Teil-Eingangsstufe in der in Fig. 4 gezeigten Vorrichtung 400 aufweist. Die übrigen in Fig. 4 gezeigten Teil-Eingangsstufen 404, 404a, 404b sind in gleicher Weise ausgestaltet wie die in Fig. 5 gezeigte Teil-Eingangsstufe 404c. An sämtlichen Eingängen 402 der Teil-Eingangsstufe 404c liegt ein logischer Wert "1". Jeder Eingang 402 ist mit einem ersten Eingang jeweils eines UND-Gatters 501 gekoppelt. Ferner ist jeder Eingang 402 mit einem der F Eingänge eines Nicht-UND-Gatters 502 gekoppelt. In dem Nicht-UND-Gatter 502 mit F Eingängen können die F an den Eingängen 402 der Teil-Eingangsstufe 404c anliegenden logischen Werte von Thermometer-Code miteinander gemäß der Nicht-UND-Logik verknüpft werden. Dies bedeutet, dass an dem Ausgang des Nicht-UND-Gatters 502 genau dann ein logischer Wert "0" anliegt, wenn alle Eingänge 402 (wie in Fig. 5A gezeigt) einen logischen Wert "1" aufweisen, wohingegen an dem Ausgang des Nicht-UND-Gatters 502 ein logischer Wert "1" anliegt, wenn auch nur einer der Eingänge 402 der Teil-Eingangsstufe 402c einen logischen Wert "0" aufweist. Gemäß dem gezeigten Beispiel, bei dem alle Eingänge 402 einen logischen Wert "1" aufweisen, liegt an dem Ausgang des Nicht-UND-Gatters 502 ein logischer Wert 0. Der Ausgang des Nicht-UND-Gatters 502 ist an jeweils einen weiteren Eingang der UND-Gatter 501 angelegt, und der an dem Ausgang des Nicht-UND-Gatters 502 anliegende logische Wert ist an dem zweiten Ausgang 406 der Teil-Eingangsstufe 404c bereitgestellt. Mittels der UND-Gatter 501, die jeweils die beiden beschriebenen Eingänge aufweisen, wird eine UND- Verknüpfung des an dem jeweiligen Eingang 402 anliegenden logischen Werts und des an dem Ausgang des Nicht-UND-Gatters 502 erzeugten logischen Wert durchgeführt. Gemäß dem beschriebenen Ausführungsbeispiel wird dadurch an dem Ausgang jedes UND-Gatters 501, der jeweils einem der ersten Ausgänge 405 der Teil-Eingangsstufe 404c entspricht, ein logischer Wert "0" bereitgestellt. Daher ist die oben bezugnehmend auf Fig. 4 erläuterte Umwandlung der an den Eingängen 402 anliegenden Signale in Signale an den ersten Ausgängen 405 der Teil-Eingangsstufen 404, 404a, 404b, 404c realisiert. An dem zweiten Ausgang 406 der Teil-Eingangsstufe 404c ist ein Signal bereitgestellt, in dem die Information enthalten ist, ob an sämtlichen Eingängen 402 der Teil-Eingangsstufe 404c der logische Wert "1" anliegt. Ist dies der Fall (wie in dem Fig. 5A gezeigten Szenario), so liegt an dem zweiten Ausgang 406 ein logischer Wert "0", wohingegen an dem zweiten Ausgang 406 ein logischer Wert "1" immer dann anliegt, wenn an mindestens einem Eingang 402 ein logischer Wert "0" anliegt.
Im Weiteren wird bezugnehmend auf Fig. 5B ein bevorzugtes Ausführungsbeispiel einer Ermittlungs-Einheit einer Ausgangsstufe der erfindungsgemäßen Vorrichtung beschrieben.
Die in Fig. 5B gezeigte Ermittlungs-Einheit entspricht der Ermittlungs-Einheit 411 aus Fig. 4 für den Spezialfall von sieben (M = 7) Teil-Eingangsstufen. Die an den zweiten Ausgängen 406 der Teil-Eingangsstufen 404, 404a, 404b, 404c anliegenden Signale gemäß dem in Fig. 5B gezeigten Szenario weichen von dem in Fig. 4 gezeigten Szenario ab. Insbesondere basiert die in Fig. 5B gezeigte Realisierung der Ermittlungs- Einheit 411 auf dem Bereitstellen von nicht-invertierten Signalen an den zweiten Ausgängen 406 einer vorgeschalteten Eingangsstufe 401, d. h., dass an einem zweiten Ausgang 406 einer Teil-Eingangsstufe 404 genau dann ein Signal mit einem logischen Wert "1" anliegen soll, falls an allen Eingängen 402 der zugehörigen Teil-Eingangsstufe 404 jeweils ein Signal mit einem logischen Wert "1" anliegt. Gemäß der in Fig. 5A gezeigten Realisierung einer Teil-Eingangsstufe (dritte Teil- Eingangsstufe 404c) wird jedoch an dem zweiten Ausgang 406 genau dann ein Signal mit einem logischen Wert "0" bereitgestellt, falls an allen Eingängen 402 der dritten Teil-Eingangsstufe 404c jeweils ein Signal mit einem logischen Wert "1" anliegt. Um die in Fig. 5A gezeigte dritte Teil-Eingangsstufe 404c gemeinsam mit der in Fig. 5B dargestellten Realisierung einer Ermittlungs-Einheit 411 zu betreiben, müsste ein Inverter-Element zwischen beide Komponenten geschaltet werden, welches die Funktionalität aufweist, einen logischen Wert "1" in einen logischen Wert "0" umzuwandeln und umgekehrt. Alternativ könnte die in Fig. 5B gezeigte Ermittlungs-Einheit mit Teil-Eingangsstufen gekoppelt werden, die derart eingerichtet sind, dass an deren zweiten Ausgängen genau dann ein Signal mit einem logischen Wert "1" anliegt, falls an allen ihren Eingängen ein Signal mit einem logischen Wert "1" anliegt.
Die zweiten Ausgänge 406 der Teil-Eingangsstufen 404, 404a, 404b, 404c sind mit den sieben Eingängen 510a bis 510g der Ermittlungs-Einheit 411 gekoppelt. Der erste Eingang 510a ist mit einem Eingang eines ersten UND-Gatters 511 und mit jeweils einem Eingang eines ersten, eines zweiten und eines dritten ODER-Gatters 517, 518, 519 gekoppelt. Der zweite Eingang 510b ist mit einem anderen Eingang des ersten UND- Gatters 511 und ist mit einem Eingang eines zweiten UND- Gatters 512 gekoppelt. Der dritte Eingang 510c ist mit einem anderen Eingang des zweiten UND-Gatters 512 und mit einem Eingang eines dritten UND-Gatters 513 gekoppelt. Der vierte Eingang 510d ist mit einem anderen Eingang des dritten UND- Gatters 513 und ist mit einem Eingang eines vierten UND- Gatters 514 gekoppelt. Der fünfte Eingang 510e ist mit einem anderen Eingang des vierten UND-Gatters 514 und mit einem Eingang eines fünften UND-Gatters 515 gekoppelt. Der sechste Eingang 510f ist mit einem anderen Eingang des fünften UND- Gatters 515 und mit einem Eingang eines sechsten UND-Gatters 516 gekoppelt. Der siebte Eingang 510g ist mit einem anderen Eingang des sechsten UND-Gatters 516 gekoppelt. Der Ausgang des ersten UND-Gatters 511 ist mit jeweils einem Eingang des ersten und des zweiten ODER-Gatters 517, 518 gekoppelt. Der Ausgang des zweiten UND-Gatters 512 ist mit jeweils einem Ausgang des ersten und des dritten ODER-Gatters 517, 519 gekoppelt. Der Ausgang des dritten UND-Gatters 513 ist mit einem Eingang des ersten ODER-Gatters 517 gekoppelt. Der Ausgang des vierten UND-Gatters 514 ist mit jeweils einem Ausgang des zweiten und des dritten ODER-Gatters 518, 519 gekoppelt. Der Ausgang des fünften UND-Gatters 515 ist mit einem Eingang des zweiten ODER-Gatters 518 gekoppelt und der Ausgang des sechsten UND-Gatters 516 ist mit einem Eingang des dritten ODER-Gatters 519 gekoppelt. Wie eine einfache Logikbetrachtung anhand der beispielhaft an den Eingängen 510a bis 510g bereitgestellten logischen Signalen zeigt, werden an den Ausgängen der ODER-Gatter 517, 518, 519 Ausgangssignale bereitgestellt, in denen ein Binärsignal 520 entsprechend der an den Eingängen 510a bis 510g bereitgestellten Signalen erzeugt wird. Es ist zu betonen, dass die jeweiligen Eingänge der UND-Gatter 511 bis 516, die mit einem Kreis gekennzeichnet sind, invertierte Eingänge sind. Das heißt, dass wenn an einem solchen invertierten Eingang ein Signal mit einem logischen Wert "0" angelegt wird, in das UND-Gatter an dem entsprechenden Eingang ein logischer Wert "1" eingekoppelt wird, wohingegen an einem invertierenden Eingang eines UND-Gatters, an dem ein logischer Wert "1" angelegt wird, in das entsprechende UND- Gatter ein Signal mit einem logischen Wert "0" eingekoppelt wird.
In Fig. 5B ist ein konkretes Beispiel von logischen Werten gezeigt, die an die zweiten Eingänge 406 angelegt werden. An den Ausgängen der UND-Gatter 511 bis 516 weist genau ein Ausgang einen logischen Wert "1" auf, der gemäß der Kopplung mit den ODER-Gattern 517 bis 519 an den Ausgängen der ODER- Gatter einen Binär-Code bereitstellt, der die Anzahl von zweiten Ausgängen 406 mit einem logischen Wert "1" angibt. Gemäß dem in Fig. 5B gezeigten Beispiel wird ein Binärsignal 520 "011" erhalten, was einem Dezimalwert von "drei" entspricht. Dieser Dezimalwert entspricht der Anzahl von zweiten Ausgängen 406, die einen logischen Wert "1" aufweisen. Mit anderen Worten stellt der Ausgang des dritten ODER-Gatters 519 die hinterste Binärstelle des Binärsignals 520 dar, der Ausgang des zweiten ODER-Gatters 518 stellt die mittlere Stelle des Binärsignals 520 dar und der Ausgang des ersten ODER-Gatters 517 stellt die vorderste Binärstelle des Binärsignals 520 dar. Dies ist in Fig. 5B mit gestrichelten Linien gekennzeichnet.
In Fig. 5C ist ein bevorzugtes Ausführungsbeispiel einer Auswerte-Einheit 416 des ersten Addierers 408 der Vorrichtung 400 gezeigt.
Die Auswerte-Einheit 416 ist derart eingerichtet, dass sie aus den Ausgangssignalen der ersten und zweiten Gruppe von ODER-Gattern 414, 415 an ihrem Ausgang ein Binärsignal erzeugt und dem zweiten Addierer 413 bereitstellt, der die Anzahl der Code-Elemente mit einem logischen Wert "1" in dem 2F breiten Unsicherheitsbereich des Thermometer-Codes 403 darstellt.
Das in Fig. 5C gezeigte Ausführungsbeispiel der Auswerte- Einheit 416 stellt den Fall dar, dass jede der Teil- Eingangsstufen 404, 404a, 404b, 404c jeweils F = 8 Eingänge aufweist. Folglich weisen die erste und zweite Gruppe von ODER-Gattern 414, 415 insgesamt 2F = 16 Ausgänge auf, wobei die Auswerte-Einheit 416 derart eingerichtet ist, dass sie aus den sechzehn Ausgängen der ODER-Gatter die Anzahl der an diesen Ausgängen anliegenden logischen Werte "1" bestimmt.
Das in Fig. 5C gezeigte Ausführungsbeispiel der Auswerte- Einheit 416 zeigt in einem linken Bereich sechzehn Eingänge, die von den jeweils acht ODER-Gattern der ersten und der zweiten Gruppe von ODER-Gattern 414, 415 stammen. An jedem dieser Eingänge liegt entweder ein logischer Wert "1" oder ein logischer Wert "0".
Die Auswerte-Einheit 416 weist eine Vielzahl von Halbaddierern 530 auf. Die Funktionsweise eines Halbaddierers wird im Weiteren anhand eines speziellen Halbaddierers 530a beschrieben. Der Halbaddierer 530a weist wie jeder andere der Halbaddierer 530 der Auswerte-Einheit 416 einen ersten Eingang 531 und einen zweiten Eingang 532 auf. Ferner weist der Halbaddierer 530a wie jeder andere der in Fig. 5C gezeigten Halbaddierer 530 einen ersten Ausgang S 533 und einen zweiten Ausgang C 534 auf. Aufgrund seiner Funktionalität ist der Halbaddierer 530a derart ausgebildet, dass an dessen ersten Ausgang S 533 ein solcher logischer Wert anliegt, wie er sich auf einer Exklusiv-ODER-Verknüpfung der beiden an dem ersten und an dem zweiten Eingang 531, 532 bereitgestellten Signalen ergibt. An dem zweiten Ausgang C 534 wird ein logisches Signal bereitgestellt, wie es sich aus einer UND-Verknüpfung der beiden an den Eingängen 531, 532 bereitgestellten Signale ergibt. Anschaulich wird an dem ersten Ausgang S 533 der binäre Summenanteil in der selben Stelle der Eingangssignale codiert, wohingegen an dem zweiten Ausgang C 534 der Übertrag in die nächsthöhere Binärstelle enthalten ist. Daher fungiert der Halbaddierer 530a als eine Schaltung, welche die beiden an den Eingängen 531, 532 bereitgestellten Binärzahlen addiert. Infolge der in Fig. 5C gezeigten Kopplung der Halbaddierer 530 miteinander bzw. mit den Ausgängen der beiden Gruppen von ODER-Gattern 514, 515 ergibt sich an den Summenausgängen 535, 536, 537, 538 jeweils ein logischer Wert "1" oder "0", der die jeweilige Stelle der resultierenden Binärzahl 539 angibt. Die Binärzahl 539 weist vier Stellen auf, welche die Anzahl der Eingänge der Auswerte-Einheit 516 mit einem logischen Wert "1" kodieren. Die hinterste Stelle der Binärzahl 539 ist mit dem ersten Summenausgang 535 gekoppelt. Die vorletzte Stelle der Binärzahl 539 ist mit dem zweiten Summenausgang 536 gekoppelt. Die drittletzte Stelle der Binärzahl 539 ist mit dem dritten Summenausgang 537 gekoppelt und die vorderste Stelle der Binärzahl 539 ist mit dem vierten Summenausgang 538 gekoppelt. Die Binärzahl 539 wird bezugnehmend auf Fig. 4 dem zweiten Addierer 413 der Ausgangsstufe 409 zur Weiterverarbeitung bereitgestellt.
In Fig. 5C ist ein Beispiel gezeigt, in dem von den sechzehn Ausgängen der ODER-Gatter der ersten und zweiten Gruppe von ODER-Gattern 414, 415 drei Ausgänge einen logischen Wert "1" aufweisen, wohingegen alle anderen Ausgänge der ODER-Gatter einen logischen Wert "0" aufweisen. Der Übersichtlichkeit halber sind in Fig. 5C nur diejenigen logischen Werte an den Ausgängen der ersten und zweiten Gruppen von ODER-Gattern 414, 415 gezeigt, die einen logischen Wert "1" aufweisen. Alle anderen Ausgänge weisen einen logischen Wert "0" auf. Gemäß der oben beschriebenen Logik eines Halbaddierers 530 werden die Signale in den unterschiedlichen Stufen miteinander verknüpft, wobei die Ergebnisse dieser Verknüpfungen nur dann in Fig. 5C eingezeichnet sind, wenn diese Verknüpfung einen logischen Wert "1" liefert. In allen anderen Fällen liefern die Verknüpfungen einen logischen Wert "0". Die Verknüpfungen der Halbaddierer 530 sind erart gewählt, dass an den ersten bis vierten Summenausgängen 535 bis 538 jeweils ein logischer Wert "1" oder "0" anliegt, so dass die Binärzahl 539, die sich aus den logischen Werten an den Summenausgängen 535 bis 538 zusammensetzt, die Anzahl der logischen Werte "1" an den Ausgängen der ersten und zweiten Gruppe von ODER-Gattern 414, 415 darstellt. Gemäß dem gezeigten Beispiel, bei der an drei Ausgängen der ersten und zweiten Gruppen von ODER-Gattern 414, 415 ein logischer Wert "1" anliegt, liefert dies eine Binärzahl 539 "0011", was einer Dezimalzahl von "drei" entspricht.
Es ist zu betonen, dass die an den Eingängen der Auswerte- Einheit 416 anliegenden Signale nicht mit den Signalen übereinstimmen, wie sie in dem in Fig. 4 gezeigten Szenario an die Eingänge 402 angelegt sind. Mit anderen Worten repräsentieren die Szenarios von Fig. 4 und von Fig. 5C unterschiedlichen Thermometer-Code.
In diesem Dokument ist die folgende Veröffentlichung zitiert:
[1] US-Patent 5,382,955. Bezugszeichenliste 101 Analog-Digital-Wandler
102 Widerstand
103 Komparator
104 erster Eingang
105 Kaskadeneingang
106 Masseanschluss
107 Analogsignaleingang
108 zweiter Eingang
109 Ausgang
110 digitale Auswerteeinheit
111 Digitalsignalausgang
112 Diagramm der Fehlerwahrscheinlichkeit
200 Vorrichtung
201 Eingangs-Stufe
202 Eingänge
203 Thermometer-Code
204a erste Teil-Eingangs-Stufe
204b zweite Teil-Eingangs-Stufe
204c dritte Teil-Eingangs-Stufe
204d vierte Teil-Eingangs-Stufe
204e fünfte Teil-Eingangs-Stufe
205 erste Ausgänge
206 zweiter Ausgang
207 erster Addierer
208 Ausgangs-Stufe
209 Binär-Code
210 Ermittlungs-Einheit
211 Multiplizierer
212 zweiter Addierer
300 Schema
301 Code-Elemente
302 Thermometer-Code
303 Binär-Code
304 erstes Ermittlungsergebnis
305 zweites Ermittlungsergebnis
306 drittes Ermittlungsergebnis
400 Vorrichtung
401 Eingangs-Stufe
402 Eingänge
403 Thermometer-Code
404 erste Teil-Eingangs-Stufen
404a erste der zweiten Teil-Eingangs-Stufen
404b zweite der zweiten Teil-Eingangs-Stufen
404c dritte Teil-Eingangs-Stufe
405 erste Ausgänge
406 zweiter Ausgang
407 Nicht-UND-Signal
408 erster Addierer
409 Ausgangs-Stufe
410 Binär-Code
411 Ermittlungs-Einheit
412 Multiplizierer
413 zweiter Addierer
414 erste Gruppe von ODER-Gattern
414a erstes ODER-Gatter der ersten Gruppe
414b F-tes ODER-Gatter der ersten Gruppe
415 zweite Gruppe von ODER-Gattern
415a erstes ODER-Gatter der zweiten Gruppe
415b F-tes ODER-Gatter der zweiten Gruppe
416 Auswerte-Einheit
501 UND-Gatter
502 Nicht-UND-Gatter
510a erster Eingang
510b zweiter Eingang
510c dritter Eingang
510d vierter Eingang
510e fünfter Eingang
510f sechster Eingang
510g siebter Eingang
511 erstes UND-Gatter
512 zweites UND-Gatter
513 drittes UND-Gatter
514 viertes UND-Gatter
515 fünftes UND-Gatter
516 sechstes UND-Gatter
517 erstes ODER-Gatter
518 zweites ODER-Gatter
519 drittes ODER-Gatter
520 Binär-Signal
530 Halbaddierer
530a Halbaddierer
531 erster Eingang
532 zweiter Eingang
533 erster Ausgang S
534 zweiter Ausgang C
535 erster Summenausgang
536 zweiter Summenausgang
537 dritter Summenausgang
538 vierter Summenausgang
539 Binär-Zahl

Claims

1. Vorrichtung zum Umwandeln von Thermometer-Code in Binär- Code
mit einer Eingangs-Stufe mit einer Vielzahl von Eingängen, an welche ein Thermometer-Code anlegbar ist, wobei die Eingangs-Stufe in eine Mehrzahl von Teil- Eingangs-Stufen gruppiert ist, von denen jede
eine Mehrzahl der Eingänge der Eingangs-Stufe aufweist;
eine Mehrzahl erster Ausgänge aufweist, wobei jeder erste Ausgang jeweils einem Eingang zugeordnet ist und mit diesem gekoppelt ist;
einen zweiten Ausgang aufweist;
derart eingerichtet ist, dass an dem zweiten Ausgang ein Signal bereitgestellt werden kann, mit dem angegeben wird, ob der an sämtlichen Eingängen der Teil-Eingangs-Stufe anliegende Abschnitt des Thermometer-Codes einen vorgegebenen Wert aufweist;
mit einem ersten Addierer, der mit den ersten Ausgängen zumindest der beiden Teil-Eingangs-Stufen vor der ersten Teil-Eingangs-Stufe, deren sämtliche Eingänge den vorgegebenen Wert aufweisen, gekoppelt ist, und der derart eingerichtet ist, dass er die Anzahl aller Eingänge dieser beiden Teil-Eingangs-Stufen ermittelt, die den vorgegebenen Wert aufweisen;
mit einer mit den zweiten Ausgängen und mit dem ersten Addierer gekoppelten Ausgangs-Stufe zum Ermitteln des Binär-Codes unter Verwendung der von dem ersten Addierer ermittelten Anzahl von Eingängen und der Anzahl von Teil-Eingangs-Stufen, deren sämtliche Eingänge den vorgegebenen Wert aufweisen.

2. Vorrichtung nach Anspruch 1, bei der alle Teil-Eingangs-Stufen dieselbe Anzahl von Eingängen aufweisen.

3. Vorrichtung nach Anspruch 1 oder 2, bei der die Ausgangs-Stufe eine mit den zweiten Ausgängen gekoppelte Ermittlungs-Einheit aufweist, die derart eingerichtet ist, dass sie aus den Signalen an den zweiten Ausgängen die Anzahl aller Teil-Eingangs-Stufen ermittelt, an deren sämtlichen Eingängen der vorgegebene Wert anliegt.

4. Vorrichtung nach Anspruch 3, bei dem die Ausgangs-Stufe ferner einen mit der Ermittlungs- Einheit gekoppelten Multiplizierer aufweist, der derart eingerichtet ist, dass er die Anzahl aller Eingänge aller Teil-Eingangs-Stufen ermittelt, an deren sämtlichen Eingängen der vorgegebene Wert anliegt.

5. Vorrichtung nach Anspruch 4, bei dem die Ausgangs-Stufe einen mit dem ersten Addierer und mit dem Multiplizierer gekoppelten zweiten Addierer aufweist, der derart eingerichtet ist, dass er aus Signalen des ersten Addierers und des Multiplizierers die Anzahl von Eingängen ermittelt, an denen der vorgegebene Wert anliegt.

6. Vorrichtung nach einem der Ansprüche 1 bis 5, bei dem jede Teil-Eingangs-Stufe derart eingerichtet ist, dass an ihren ersten Ausgängen
der Wert des zugehörigen Eingangs bereitgestellt werden kann, falls nicht alle Eingänge der jeweiligen Teil- Eingangs-Stufe den vorgegebenen Wert aufweisen;
der zu dem vorgegebenen Wert komplementäre Wert bereitgestellt werden kann, falls alle Eingänge der jeweiligen Teil-Eingangs-Stufe den vorgegebenen Wert aufweisen.

7. Vorrichtung nach einem der Ansprüche 1 bis 6, bei welcher der erste Addierer derart eingerichtet ist, dass er mit allen ersten Ausgängen aller Teil-Eingangs-Stufen gekoppelt ist.

8. Vorrichtung nach Anspruch 7, bei welcher der erste Addierer N Gruppen von ODER-Gattern aufweist,
wobei N die Anzahl der Teil-Eingangs-Stufen ist, an deren Eingängen zum Teil der vorgegebene Wert und zu einem anderen Teil der zu dem vorgegebenen Wert komplementäre Wert bereitgestellt ist;
wobei die Anzahl F der ODER-Gatter einer Gruppe jeweils gleich der Anzahl der Eingänge einer Teil-Eingangs-Stufe ist;
wobei jedes ODER-Gatter jeweils M/N Eingänge aufweist, wobei M die Anzahl von Teil-Eingangs-Stufen ist,
wobei für jeden Wert j zwischen eins und F und für jeden Wert i zwischen eins und N die Eingänge des j-ten ODER- Gatters der i-ten Gruppe mit den j-ten ersten Ausgängen der i-ten, (i + N)-ten, (i + 2N)-ten, . . ., (i + M - N)-ten Teil- Eingangs-Stufen gekoppelt sind.

9. Vorrichtung nach Anspruch 7 oder 8, bei welcher der erste Addierer eine erste und eine zweite Gruppe von ODER-Gattern aufweist, deren Anzahl F jeweils gleich der Anzahl der Eingänge einer Teil-Eingangs-Stufe ist, und die jeweils M/2 Eingänge aufweisen, wobei M die Anzahl von Teil-Eingangs-Stufen ist, wobei für jeden Wert j zwischen eins und F
die Eingänge des j-ten ODER-Gatters der ersten Gruppe mit den j-ten ersten Ausgängen der ungeradzahligen Teil- Eingangs-Stufen gekoppelt sind;
die Eingänge des j-ten ODER-Gatters der zweiten Gruppe mit den j-ten ersten Ausgängen der geradzahligen Teil- Eingangs-Stufen gekoppelt sind.

10. Analog-/Digital-Wandler mit mehreren Komparatoren und einem Referenznetzwerk, das mehrere Referenzelemente aufweist
bei dem zwischen jedem Referenzelement in dem Referenznetzwerk mindestens ein Eingang mindestens eines Komparators angeschlossen ist; und
bei dem an den Ausgängen der Komparatoren Thermometer- Code bereitgestellt ist, der an die Eingänge der Eingangs-Stufe der Vorrichtung nach einem der Ansprüche 1 bis 9 als digitale Auswerte-Einheit des Analog-/ Digital-Wandlers anlegbar ist.

11. Verfahren zum Umwandeln von Thermometer-Code in Binär- Code, bei dem
Code-Elemente von Thermometer-Code in eine Vielzahl von Gruppen derart gruppiert werden, dass bei mindestens einer ersten Gruppe sämtliche Code-Elemente einen vorgegebenen Wert aufweisen, und dass bei mindestens einer zweiten Gruppe ein Teil der Code-Elemente den vorgegebenen Wert und ein anderer Teil der Code-Elemente den dazu komplementären Wert aufweist;
für jede Gruppe ermittelt wird, ob alle Code-Elemente der jeweiligen Gruppe den vorgegebenen Wert aufweisen;
für die mindestens eine zweite Gruppe ermittelt wird, wie viele Code-Elemente der mindestens einen zweiten Gruppe den vorgegebenen Wert aufweisen;
der Binär-Code unter Verwendung der Anzahl von den vorgegebenen Wert aufweisenden Code-Elementen der mindestens einen zweiten Gruppe und der Anzahl von ersten Gruppen ermittelt wird.

12. Verfahren nach Anspruch 11, bei dem derart gruppiert wird, dass alle Gruppen dieselbe Anzahl von Code-Elementen aufweisen.

13. Verfahren nach Anspruch 11 oder 12, bei der die Anzahl der den vorgegebenen Wert aufweisenden Code-Elemente aller ersten Gruppen ermittelt wird.

14. Verfahren nach einem der Ansprüche 11 bis 13, bei dem die Werte der Code-Elemente umgerechnet werden, indem
der Wert eines Code-Elements beibehalten wird, falls nicht alle Code-Elemente der zugehörigen Gruppe den vorgegebenen Wert aufweisen;
der Wert eines Code-Elements in den dazu komplementären Wert umgewandelt wird, falls alle Code-Elemente der jeweiligen Gruppe den vorgegebenen Wert aufweisen.

15. Verfahren nach Anspruch 14, bei dem N Sätze von ODER-Verknüpfungen durchgeführt werden,
wobei N die Anzahl der zweiten Gruppen ist;
wobei die Anzahl F der ODER-Verknüpfungen eines Satzes jeweils gleich der Anzahl der Code-Elemente einer Gruppe ist;
wobei bei jeder ODER-Verknüpfung jeweils M/N Code- Elemente logisch verknüpft werden, wobei M die Anzahl von Gruppen ist,
wobei für jeden Wert j zwischen eins und F und für jeden Wert i zwischen eins und N bei der j-ten ODER- Verknüpfung des i-ten Satzes die j-ten Code-Elemente der i-ten, (i + N)-ten, (i + 2N)-ten, . . ., (i + M - N)-ten Gruppe logisch verknüpft werden.

16. Verfahren nach Anspruch 14, bei dem ein erster und eine zweiter Satz von ODER- Verknüpfungen durchgeführt wird, deren Anzahl F jeweils gleich der Anzahl der Code-Elemente einer Gruppe ist, und bei denen jeweils M/2 Code-Elemente logisch verknüpft werden, wobei M die Anzahl von Gruppen ist, wobei für jeden Wert j zwischen eins und F
als Eingangssignale der j-ten ODER-Verknüpfung des ersten Satzes die j-ten umgerechneten Werte der Code- Elemente der ungeradzahligen Gruppen verwendet werden;
als Eingangssignale der j-ten ODER-Verknüpfung des zweiten Satzes die j-ten umgerechneten Werte der Code- Elemente der geradzahligen Gruppen verwendet werden.