DE2300505B2 - Vorrichtung zur bewerteten Rückkopplungsdecodlerung von binären Informationen - Google Patents

Description

1 —ρ den Infonnationsbits Redundanz- oder Paritätsbits

F = log₂ - _l3 übertragen werden, die Module-2-Summen von Infor-

mationsbits sind, deren Ordnungszahlen (Nummern)

ist und daß die quantisierten Werte der logarith- durch die Ordnungszahl (Nummer) des betreffenden

mischen Wahrscheinlichkeit gajizzahlige Werte Paritätsbits bestimmt sind,

sind. Man kann nämlich mehrere Folgen von Paritätsbits

7. Vorrichtung nach einem der Ansprüche 2 bis 6, so verwenden, in denen die Bits mit der gleichen Ordnungsdadurch gekennzeichnet, daß die Rechenanordnung zahl in den verschiedenen Paritätsbitfolgen verschiedurch Matrizen gebildet ist. dene Modulo-2-Summen sind.

8. Vorrichtung nach einem der Ansprüche 2 bis 6, Eine Codierung eignet sich für eine Schwellwertdadurch gekennzeichnet, daß die Rechenanordnung decodierung, wenn es möglich ist, jedem empfangenen für die Berechnung der logarithmischen Wahr- 25 Informationsbit eine Gruppe von q verschiedenen scheinlichkeit F₁₁₂... _n einer komplexen Replik, Modulo-2-Summen empfangener Bits zuzuordnen, woaus jeweils quantisierten Wahrscheinlichkeitswer- bei jede dieser Summen das betreffende Informationsten F₁, F₂ ... V_n den kleinsten der Werte F₁, bit und wenigstens ein Paritätsbit enthält und kein wei-F₂ ... V_n liefert. teres Bit als das betreffende Informationsbit in mehr als

30 einer der q Modulo-2-Summen auftritt, die diesem Informationsbit zugeordnet sind; diese Modulo-

2-Summen werden als »Syndrome« bezeichnet. Die

Paritäts- und Informationsbits, die jede dieser Modulo-2-Summen bilden, werden so gewählt, daß die Modulo-

Die Erfindung bezieht sich auf eine Vorrichtung 35 2-Summe den Wert Null hat, wenn keines der darin zur bewerteten Rückkopplungsdecodierung von binä- enthaltenen Bits mit einem Fehler behaftet ist.
ren Informationen, die in einem systematischen rekur- Es ist auch bekannt, die von den Syndromen gebilde-

siven Code übertragen werden, der es ermöglicht, ten partiellen Kriterien durch partielle Kriterien zu jedem empfangenen Informationsbit eine Gruppe ersetzen, die hier als »komplexe Repliken« des dem von Syndromen zuzuordnen, welche jeweils durch 40 Prüfbit entsprechenden Sendebits bezeichnet werden, eine Modulo-2-Summe empfangener Bits gebildet sind, wobei jede dieser komplexen Repliken aus der Modulovon denen jede das betreffende Informationsbit und we- 2-Summe des Prüf bits und eines der diesem Bit zugenigstens ein Paritätsbit enthält und die der Bedingung ordneten Syndrome besteht; das Prüfbit kann dabei als genügen, daß in der einem Informationsbit zugeordne- eine »einfache Replik« des entsprechenden gesendeten ten Gruppe von Syndromen kein Bit außer diesem 45 Bits angesehen werden.

Informationsbit in mehr als einer Modulo-2-Summe Die »Repliken« können bei einer bewerteten Schwellvorkommt und die Modulo-2-Summe den Wert 0 hat, wertdecodierung verwendet werden, d. h. bei einer wenn keines der darin enthaltenen Bits mit einem Decodierung, bei der die verschiedenen Repliken für Fehler behaftet ist, wobei die Decodiervorrichtung mit die Entscheidung mit einer Bewertung (Gewicht) verjedem Eingangsbit ein Wahrscheinlichkeitssignal emp- 50 sehen werden, die von der Wahrscheinlichkeit ihrer fängt, das die logarithmische Wahrscheinlichkeit eines Richtigkeit abhängt.

Binärwertes ausdrückt, die als eine dem Ausdruck Schließlich wird eine bewertete Decodierung als

, I-P .. 1 ,-. »n j « · . · * η »Rückkopplungsdecodierung« bezeichnet, wenn man

log™ -j;- proportionale Große definiert ist, worin P _{die νοΛ}£ζ,_6η Entscheidungen für die Auswertung der

die Fehlerwahrscheinlichkeit des Binärwertes und m 55 sich auf ein gegebenes Informationsbit beziehenden

eine beliebige positive Zahl sind, mit Einrichtungen, die Syndrome oder Repliken berücksichtigt,

für jedes empfangene Informationsbit, das als einfache Aus der US-PS 3 303 333 ist eine Vorrichtung zur

Replik des entsprechenden gesendeten Bits bezeichnet bewerteten Rückkopplungsdecodierung von binären

wird, q' (q' = positive ganze Zahl) unabhängige Informationsmitteln solcher Repliken bekannt. Bei

komplexe Repliken dieses gesendeten Bits erzeugen, 60 dieser Decodiervorrichtung verwendet man als Be-

welche jeweils eine der Modulo-2-Summen sind, die Wertung (Gewicht) für die verschiedenen Repliken

sich daraus ergeben, daß in q' das empfangene Infor- eine Größe, die positiv oder Null ist, und dem Wert

mationsbit enthaltenden Syndromen dieses Informa- _{ P _{tional ist wobei P die Feh}ler-

tionsbit eliminiert wird und fur diejenigen m dem Syn- l — P

drom enthaltenen Informationsbits, die bereits Gegen- 65 Wahrscheinlichkeit der betrachteten Replik ist; diese

stand einer früheren Korrektur waren, der empfangene Größe soll hier als »logarithmische Wahrscheinlichkeit«

Wert durch den korrigierten Wert ersetzt wird, mit bezeichnet werden. Dieser Decodierer, der analoge

einer Rechenanordnung, die für jede der komplexen Wahrscheinlichkeitsschaltungen aufweist, arbeitet mit

23 OO 505 \

5 ^ 6

einem veränderbaren Schwellwert, der gleich der Halb- liefert, und daß die Rechenanordnung als Ein

summe S/2 der Bewertungen (Gewichte) der verschie- gangssignale für die Berechnung der logarithmischer

denen Repliken ist. Mit diesem Schwellwert wird die Wahrscheinlichkeit einer komplexen Replik, die eir

Summe S₁ der verschiedenen Repliken verglichen und oder mehrere Bits enthält, über die bereits eine Ent der Decodierer liefert für das Prüfbit den Binärwert 5 scheidung getroffen worden ist, auch die von der Ent·

1 oder OJe nachdem, ob S₁ den Wert S/2 überschreitet Scheidungsschaltung für diese Bits gelieferten Wahr-

oder nicht. scheinlichkeitssignale empfängt.

Die logarithmische Wahrscheinlichkeit, die für die Die Wirkung der erfindungsgemäßen Vorrichtung

binäre Ausgangsgröße durch den Absolutwert der beruht darauf, daß die Entscheidungsschaltung bei

Differenz S₁ - f dargestellt ist, wird weder verwendet ¹⁰ &i"^tS _T ^ch _f ^ei^dUnf ■ ^Üb" ^den ?!ⁿf™^{ert dne} _A ^{s emp}" ¹ 2 ° fangenen Informationsbits zusätzlich eine Aussage

noch überhaupt gebildet, und in der Berechnung der über die Wahrscheinlichkeit der Richtigkeit dieses logarithmischen Wahrscheinlichkeiten der Repliken Binärwertes liefert, und daß diese Wahrscheinlichkeil setzt man die Informationsbits, über die bereits eine bei späteren Entscheidungen über den Binärwert ande-Entscheidung getroffen wurde, sicheren Werten gleich. 15 rer Informationsbits, bei denen das betreffende In-Dies stellt offensichtlich einen Nachteil dar, weil eine formationsbit verwendet wird, berücksichtigt wird. Je fehlerhafte Entscheidung all ein sicherer Wert betrach- geringer also die Wahrscheinlichkeit der Richtigkeit tet wird, selbst wenn seine Wahrscheinlichkeit gering einer früheren Entscheidung ist, umso weniger wird ist, und weil diese fehlerhafte Entscheidung noch weit diese Entscheidung bei späteren Entscheidungen bemehr die Gefahr mit sich bringt, weitere fehlerhafte 20 rücksichtigt. Dementsprechend wird auch die Gefahr Entscheidungen zu verursachen, als wenn ihre Wahr- verringert, daß sich fehlerhafte Entscheidungen nach scheinlichkeit berücksichtigt worden wäre. Art einer Kettenreaktion in späteren Entscheidungen

Aus dem Buch »Redundancy Techniques for Com- auswirken.

puting Systems« von WiI co χ und Mann, Die Bildung der Aussage über die Wahrscheinlich-

Verlag Spartan Books, Washington 1962, Kapitel 25 keit der Richtigkeit einer Entscheidung geschieht bei »Adaptive vote-takers improve the use of redundancy« der erfindungsgemäßen Vorrichtung auf eine Weise, von W. H. P i ρ r c e, S. 229 bis 250, ist es bekannt, die sich besonders gut für eine Durchführung mit digidurch eine algebraische Addierschaltung die Summe von talen Schaltungen eignet: Jedes Wahrscheinlichkeitslogarithmischen Wahrscheinlichkeiten signal stellt eine algebraische Größe dar, deren Vor-

30 zeichen den Binärwert und dessen Absolutwert die zu-

a = Ioe —^ ^{vor definierte} »logarithmische« Wahrscheinlichkeit der

¹ ^₁ Richtigkeit dieses Binärwerts ausdrückt. Die von der

Entscheidungsschaltung durchgeführte algebraische

mehrere Schätzwerte des gleichen Bits zu bilden, denen Addition ergibt dann wieder eine algebraische Größe, je nach dem Binärwert des betreffenden Bits das Vor- 35 deren Vorzeichen als Ausgangsbinärwert verwendet zeichen + oder das Vorzeichen — zugeordnet wird, wird und deren Absolutwert die Aussage über die sowie der (als bekannt unterstellten) logarithmischen Wahrscheinlichkeit der Richtigkeit dieses Ausgangs- »A priori «-Wahrscheinlichkeit a₀ des Binärwertes 1 die- binärwerles liefert. Diese Ausgangssignale können ses Bits, und man trifft auf Grund des Vorzeichens die- dann unmittelbar wieder bei weiteren Entscheidungen ser Summe eine Entscheidung über den diesem Bit 4° verwendet werden.

zuzuteilenden Wert. Der Absolutwert dieser Summe, Die Erfindung wird nachstehend an Hand der in der

der die logarithmische Wahrscheinlichkeit des deco- Zeichnung dargestellten Ausführungsbeispiele erläudierten Wertes darstellt, wird dabei jedoch nicht ver- tert. In der Zeichnung zeigt wendet. F i g. 1 das Schema eines bekannten Codierers, der

Der Erfindung liegt die Aufgabe zugrunde, eine 45 eine Codierung ermöglicht, die sich für eine Schwell-Vorrichtung zur bewerteten Rückkopplungsdecodie- wertdecodierung eignet,

rung der eingangs angegebenen Art zu schaffen, bei F i g. 2 das detallierte Schaltbild einer Vorrichtung

welcher die Gefahr fehlerhafter Entscheidungen über zur bewerteten Rückkopplungsdecodierung gemäß der den Binärwert eines empfangenen Informationsbits Erfindung, die mit einer weiteren Decodiervorrichinfolge der Auswirkung früherer fehlerhafter Ent- 50 tung gleicher Art zur Durchführung einer iterativen Scheidungen wesentlich verringert ist. Decodierung in Kaskade geschaltet ist,

Nach der Erfindung wird diese Aufgabe dadurch ge- F i g. 3 das detallierte Schema eines Bestandteils des

löst, daß die Entscheidungsschaltung in an sich be- Decodierers von F i g. 2, und

kannter Weise eine Addierschaltung ist, welche die F i g. 4 das Schema einer Abwandlung der Vorrich-

algebraische Summe der logarithmischen Wahrschein- 55 tung von F i g. 2.

lichkeiten von mehreren Schätzwerten eines gleichen Zur besseren Darstellung betrachtet man in der fol-

Bits bildet, nachdem diese zuvor je nach dem Binär- genden Beschreibung Bits als gleichzeitig, die nur um wert des betreffenden Bits mit dem Vorzeichen -f einen winzigen Bruchteil der Taktperiode gegeneinan- oder — versehen worden sind, und welche als decodier- der verschoben sind, nämlich um den Bruchteil, der ten Binärwert des betreffenden Bits den Binärwert lie- 60 der Zeit entspricht, die für die Durchführung logischer feit, welcher dem Vorzeichen der algebraischen Summe Operationen, wie einer Modulo-2-Addition notwendig entspricht, daß die algebraische Addierschaltung diese ist.

Operation jedoch für die q" Repliken und ihre loga- Derartige Verzögerungen sind ohne Bedeutung, rithmischen Wahrscheinlichkeiten durchführt und da- wenn die Ausgangsimpulse der beschriebenen Geräte für den entsprechenden decodierten Binärwert liefert, 65 dann in der üblichen Weise in einer Vorrichtung wieder daß die algebraische Addierschaltung ferner an einem formiert werden, die einen zentralen Teil der Dauer Ausgang den Absolutwert der Summe als Wahrschein- des Bits zum Lesen seines Wertes verwendet. Andern· lichkeitssigna! für den decodierten Binärwert falls können stets HilfsverzöBpnin«rcvr.rr^M..»~-.

23 OO 505

Sicherstellung einer exakten Synchronisierung ver- Es ist unmittelbar erkennbar, daß das Bit b_n auch

wendet werden. ein Glied einer jeden der folgenden M-Summen bildet

Dagegen werden bei der Darstellung bestimmte Ver- ? ·,» , li , _h , , . ₍ , >

zogcrungsvornchtungen berücksichtigt, die fur die c. _ ,< < u ' \ u _l η _lO

Arbeitsweise der Geräte unerläßlich sind. 5 c"^+l I ί ¹I⁺? ΐ> t v"~²1 v"'⁰1

F i g. 1 zeigt als Beispiel eine bekannte Codiervor- ^Sn ~ ^{K + b} "~^{3 + b n}~* ^{+ b} -· ⁺

richtung. und daß kein anderes Bit mehr als einmal in diesen vier

Sie weist ein Schieberegister 15 mit zehn Stufen auf, Ausdrücken auftritt.

die durch Kästchen symbolisiert sind, die durch ge- Es läßt sich leicht nachprüfen, daß dies darauf zu

strichelte Linien getrennt und ausgehend von der letz- io rückzuführen ist, daß die »Paritätsstufen« (9, 6, 4, 0

ten Stufe des Registers von 0 bis 9 numeriert sind. Der des Registers 15 der F i g. 1 derart gewählt wurden.

Eingang 11 des Registers speist also direkt das Käst- daß die sechs Zahlen Nuj, welche die Anzahl der Takt

chen 9. Durch einen Eingang 12 ist symbolisch der Ein- impulse ausdrücken, die notwendig sind, damit ein

gang des Registers dargestellt, der die Taktimpulse / gleiches Bit von der Paritätsstufe ι zu der Paritätsstufe/

erhält, die von einem Taktgeber mit der Periode Γ ge- 15 geht, wobei j < i ist, alle verschieden sind,

liefert werden. S_n +9, S_n+_s, S_n +3, S_n bilden daher eine Gruppe von

Die Stufen 0, 4, 6 und 9 des Registers sind mit Aus- vier dem Bit b_n zugeordneten Syndromen.

gangen versehen, die jeweils mit einem der vier Ein- Jedes Syndrom

gänge eines Modulo-2-Addierers 16 verbunden sind, c. l / , «,» , _h> , _h> < „ >

j j-T t>-4. a Jj- l * i_i j- · -er 1 j ύη = On + O n-3 + Hj-s + t n-9 + Pn

der aus drei 2-Bit-Addierern besteht, die in Kaskade ge- ao

schaltet sind. gehört ferner vier Gruppen an, die jeweils einem der

Die Codiervorrichtung weist zwei parallele Ausgänge folgenden Bits zugeordnet sind:

auf, nämlich den Ausgang 14, der mit dem Ausgang der b ' b' - b' und b'

Stufe 9 des Registers verbunden ist, und den Ausgang "' "~³' "⁵ *"*'

13, der mit dem Ausgang des Addierers 16 verbunden 25 Man ordnet in dem Decodierer jedem Bit b_n' vie

ist. Summen tu, die Bewertungen bilden, die als »Repliken

Die InfOiTnationsbi'.s werden auf den Eingang 11 des Bits b_n bezeichnet werden und durch Modulo-2-

des Registers im Takt der Taktimpulse / gegeben. Substraktion (oder was zum gleichen Ergebnis führt

Zur Vereinfachung der Formeln und zur Abkürzung durch Modulo-2-Addition) des Bits b_n' von den züge

der Ausdrucksweise wird eine Modulo-2-Summe wie 30 hörigen Syndromen erhalten werden. Man hat somi

eine gewöhnliche Summe geschrieben, der jedoch die für das Bit b_n die vier Repliken:

Kennzeichnung d(M)o folgt. Ferner wird eine Modulo- _p _ ς. λ ' _ c _i_ /,

ic j u jία j 1 w o 1- · 1. Ann — Jn — OfI — O_n T "

2-Summe durch den Ausdruck »M-Summe« bezeichnet.

Man bezeichnet mit b_n das Informationsbit, das zu ^" _ ς _£'_£ A- b ' (M)

nem Bezugszeitpunkt I die Stufe 0 des Registers 15 35 "."+s " + 5 " ^{n + s} "

einem Bezugszeitpunkt t_n die Stufe O des Registers 15 35 » _ c a ' _ c λ. W einnimmt, wobei die dem Bit b_n folgenden una vorhergehenden Bits jeweils mit b_n + 1, fen+« bzw. Der erste Index von R entspricht dem Bit, dem die

fc„-„ bn-s .-· bezeichnet werden. Replik zugeordnet ist, während der zweite Index dem

Man erhält somit im Zeitpunkt /_? das Bit b_t am Syndrom entspricht, das zur Bildung der Replik diente.

Ausgang 14 und am Ausgang 213 ein Redundanzbit 40 Die obigen Ausdrücke zeigen, daß eine zu einem Bii

oder Paritätsbit, das mit p_t bezeichnet wird und das gehörige Replik gleich dem wahren Wert dieses Bit!

ausgedrückt wird durch: ist, wenn keines der vier Bits, die in ihrer Zusammen

Setzung auftreten, fehlerhaft ist. Man sieht, daß b

P» = ^o + *4 + *e + b_a (M) aus dem Ausdruck aller vier Repliken A_n von b_n ver-

45 schwunden ist. Sie sind daher hiervon und außerdeir

Diese beiden Bits werden z. B. parallel über zwei untereinander unabhängig,

verschiedene Wege zum anderen Ende der Verbindung Man kann daher davon ausgehen, daß jede der vie

übertragen. Repliken R_n, die dem Bit b_n' zugeordnet sind, ein

Allgemein überträgt man zum Zeitpunkt Schätzung des wahren Wertes des Bits b_n bildet, wäh

tn = t₀ + "Τ, wobei T die Periode der Taktimpulse 50 rend das Bit b_n' die fünfte Schätzung darstellt, die all

ist, die Bits »einfache Replik« bezeichnet wird. Die anderen werdet

von nun an als »komplexe Repliken« bezeichnet, so dal

und man von fünf Repliken sprechen kann.

1 = b_n + fcn+4 + b_n+t + bn+t Der Decodierer gemäß der Erfindung arbeitet in dei

55 Rückkopplungsdecodierweise, d, h., daß die verwende

Vor der Beschreibung des Decodierers der F i g. 2 ten komplexen Repliken in Abhängigkeit von dei

werden verschiedene Begriffe erläutert. Korrekturen korrigiert werden, die an den Informa

Man bezeichnet mit c' ein empfangenes Bit, das tionsbits durchgeführt werden, die in ihrer Zusammen

einem gesendeten Bit c entspricht. Setzung auftreten.

Man bezeichnet mit S_n +9 die M-Summe: 60 Es wird gezeigt, daß die Vorteile der Rückkopplungs

decodierung bei weitem die Nachteile überwiegen, di

Sn+» = b'n+9 + b'n + t + b'_n+_t + b'_n + p'n+» (M) sie zeigt (da sie die Ausbreitung von Fehlern begünstigt)

Es ist also davon auszugehen, daß die Ausdruck Man sieht, das S_n +« Null ist, wenn keines der fünf »Syndrom« und Replik« sich von nun an auf Summe Bits, das in diesem Ausdruck auftritt, mit einem Fehler 65 beziehen, bei denen an bestimmten Bits, die in ihren

behaftet ist. Dagegen ist S_n +9 gleich 1 oder 0 je nach- Ausdruck auftreten, Korrekturen durchgeführt wurdet

dem, ob die Anzahl der Fehler ungerade oder gerade Wenn mit bt" das Bit bezeichnet wird, das als Ergeh

ist nis einer vorherigen Entscheidung über den want

ίο

öSutlTc^^t A- ^bt "St^{611 Wil}? ^{Und gldCh} oder ungleich dem Bit b, ist, erhalt man dann:

A„,„ _ ,5 „_3

"■"⁺⁵

^n+s

„₊₉

ο „_, + 6 „_„ + _Pn ^(M) ö _n-₂ + 6 „__e +p „ + j

A' j_ A' , ' , ,^ ο „_+e + b _n+i + ρ _n+8 (M)

scheinlichkeit P und seine Exaktheitswahrscheinlich ^keP?^d

^A"ß"dem erfordert der Decodierer gemäß der Erfindung die Bestimmung der logarithmischen Wahrschemhchkeit der komplexen Repliken, d.h. der

Modulo-2-Summe mehrerer zufälliger Bits. _{Wenn dies erfo)gt ist> bi},_{det man jn dm Decodierer}

^{gemäß der Erfindun}8 die algebraische Summe der logarithmischen Wahrscheinlichkeiten wenigstens be^stimmter Repliken eines gleichen Informationsbits, welche zuvor mit dem Vorzeichen -f oder dem Vor-

SSSS ir r~

spricht ^{hen der al}g^eb™^n Summe ent-

rch eine Funktion Kcharakterisieren, die hier als »logarithmische Wahrscheinhch-

keit« bezeichnet wird und durch V = log_m —-± dedurchfuhren, ohne daß eine sogar beträchtliche Be-

C is. erne mit der Exak.tatewahrscheinlichkeit Q = 1 — ^ ansteigende Funktion, die sich von minus Unendlich nach plus Unendlich ändert, wenn Q _ma Wnte.gtnndd.e.ar, _ Q . _V, durch den L, 0 B₁Is ₂u_e«o«l-

„. f a- a j-, , ^Au^^{rucke der}

und eine

^Binärwerteschaltung

Wenn zunächst der Wert 0 einer binären Größe λ- F ΐ 2 ^d"^l°&^nül™*:ten Wahrscheinlichkt .en.

eine logarithmische Wahrscheinlichkeit V (_x = 0) rer tL·^I \Ϊ * f^veistuhS^en Bewertung-Decodie-

Wenn man andrerseits η unabhängige »A priori«- '^h^f^!^{1 St}" Bewertungen einer binären Größe .v betrachtet, von denen /,den Binärwert 0 mit den logarithmischen »A pnoru-Wahrscheinlichkeiten V₁'. V' . V_h' er- «

geben und von denen A den Binärwort 1 mit den W rithmischen »A priori «-Wahrscheinlichkeiten V/' V," ... FV' ergeben, dann ist die logarithmische »A posteriori«-Wahrscheinlichkeit (d.h. das Ergebnis der Gesamtheit der Daten, über die man verfüg fQ den Binärwert 0:

I/ir - m
V(x - 0) =

+ V₂

v_h ) _

und die logarithmische »A posteriorio-Wahrscheinhchkeit für den Binänvert 1: ⁵

F_Ä)

In der Praxis hält man als logarithm.sche Wahr- ₅o die scheinlichkeit nur diejenigen fest, die positiv sind tZ (P < >/,). da man stets zu d,esem Fall zurückgelangen kann, indem man den durch die betreffende Abschätzung erhaltenen Binärwert invertiert

Unter d,esen Bedingungen kann man bestimmen, daß einer zufälligen binären Veränderlichen eine alge^ braische Größe zugeordnet wird, deren Vorzeichen lhren Binärwert kennzeichnet, z. B. das Vorzeichen für den Binärwert 0 und das Vorzeichen - für den Biärt lid d b

». i^{g hat},-^{ZWCi Ein}g^änß^{e24 und M}· ? i ^{e BltS;7 erhalten}< ^{die am}

F i 1^§ 1 Lfirein' "* ^™* " ^{dCS C}°^d'^{ererS V0}"

^ Registers 15 der F ι g. 1 gleich ist. Seine Stufen ^Sin l^{m0 VOn 9 bis} ° ^zeichnet, ausgehend von seinem Eingang, der dem Eingang 24 des Decodierers entspricht.

aufriß ^-, "^⁵* ΐ™" ^{dnen Forischalteauf}> der mit einem Eingang 20 verbunden ist,

at ^PK^{U e 7 erhäIt}' ^die ^^m Weiterschalten des Reesters bestimmt sind. Diese Impulse /' s.nd mit den ^e"?P^fan8^enen Bits phasensynchronisiert; dies ge-

y; g

^{dcr Übhchcn v}°nichtungen, Z ^ ^m.^{allen b}'^{närcn Vb}enTa_Bxmgs-

π T V ^Paritalsbils >« ein Register 45 \^{das dci}" Register 25 gleich ist; es wird vom

/' «f^^{8 ö} ^^{speist und crhält die Takt}"

iWwi/Jι Z α ί'/espeist wird, wie später gehrtV« r Ί "' ^{die Stufe} °^des Registcrs25

lTjTLV £ü ^Se'^{ncm Aus}S^ang das entsprechende ΤΙ^ ^{i i &hib}

ti,

d deren Absolut
mischen Wahrscheinlichkeit ist.

Die »A posteriorif-Bewertung, die sich aus η unabhängigen Bewertungen eines gleichen Bits- mit den algebraischen Weiten β,. «„...«, ergibt," ist dann durch das Vorzeichen der algebraischen Summe 6, bis S

VSt ·· ^{Λ On gCgeben}· ^{Und dlc} '^nthm,- " sehe Wahrscheinlichkeit dieser Bewertung ist durch

den Absolutwert dieser Summe gegeben

das Vorzeichen für den AulTjnTLV £ü Sg p

Binärwert lind deren Absolutwert gleich der logarith- 6o «",„£? _m'. „„,ΤΙ^^Γ^{8 s}'^{cist cin &hiebere}mischen Wahrscheinlichkeit ist ί ^η· ^{die aus}ß^ehend von seiner

V⁰" ' ^{bls 9} numeriert sind. Dieses

, kV«. ' ^{bls 9} numeriert sind. Dieses , ^auBerdem die Taktimpulse an seinem

chcrd

«l«-2-Addierer 36

^{Repllken cnlspre}" derer \ w- angegebenen I ormdn liefen und

rV' α 11 ^{sich auv dicscn} Ärmeln ergeben:

^{Dcr Ad}J'"er 36 ,st m.t scmen vier F,n*5n«4 mit

23 OO 505

11 12

den Ausgängen der Stufen —3, —5 und —9 des Stufen der gleichen Ordnung in der Einheit 225 gebil-

Registers 55 und der Stufe 0 des Registers 45 verbun- det wird.

den und liefert R_n,n- Die Wahrscheinlichkeitsschaltung weist zwei wei-

Der Addierer 37 ist mit seinen vier Eingängen mit den tere Gruppen 245 und 255 von r parallelen Registern

Ausgängen der Stufe 3 des Registers 25, der Stufen 5 auf, die in der gleichen Weise den Registern 45 und 55

— 2 und —6 des Registers 55 und der Stufe 3 des Regi- der Binärwerteschaltung entsprechen.

sters 45 verbunden und liefert /?„_„ _{4 s}. Jede der drei Registergruppen weist einen Fort-

Der Addierer 38 ist mit seinen Eingängen mit den schalleeingang auf, der mit dem Eingang 20 verbunden

Ausgängen der Stufen —4 des Registers 55, der Stu- ist. der die Taktimpulse empfängt,

fen 2 und 5 des Registers 25 und der Stufe 5 des Regi- io Den vier Modulo-2-Addierern 36 bis 39 der Binär-

sters 45 verbunden und liefert Λ,,,, _{+ 1}. werteschaltung entsprechen vier Rechenwerke 236

Der Addierer 39 ist mit seinen vier Eingängen mit bis 239, die von den Registergruppen 225, 245 und 255

den Ausgängen der Stufen 9, 6 und 4 des Registers 25 in der gleichen Weise wie die Addierer 35 bis 39 von

und der Stufe 9 des Registers 45 verbunden und liefert den Registern 25,45 und 55 gespeist werden, jedoch mit

R_{n n+e}. 15 dem Unterschied, daß die einer einfachen Verbindung

Die ^vusgänge der vier Addierer 36 bis 39 und der der Binärwerteschahunp entsprechende Verbindung Ausgang der Stufe 0 des Registers 25 speisen die fünf eine Mehrfachverbind!,n; -!. die einen Mehrfachaus-Eingänge der Eingangsgruppe 61 des Addierers 60. gang einer Registergruppe mit einem Mehrfacheingang

Jedem Eingangsbit der Binärwertschaltung ent- des Rechenwerks verbindet.

spricht eine logarithmische Wahrscheinlichkeit. Diese 20 Jedes dieser Rechenwerke berechnet mit einer Nähekann z. B. fest sein, wenn man nur die allgemeine rung, die später genauer erläutert wird, die logarith-Fehlerwahrscheinlichkeit in der Verbindung für die mische Wahrscheinlichkeit der Replik, die im gleichen betreffende Betriebsperiode berücksichtigt. Zeitpunkt von demjenigen Addierer der Binärwerte-

Es kann sich auch um eine logarithmische Wahr- schaltung geliefert wird, der das entsprechende EIe-

scheinlichkeit handeln, die in Abhängigkeit von einer 25 ment bildet, und die 7ahlen von r Ziffern, die die

Fehlerwahrscheinlichkeit geschätzt ist, welche die Wahrscheinlichkeiten der Repliken ausdrücken, wer-

Qualität des das Eingangsbit darstellenden empfan- den auf die fünf Eingänge der zweiten Eingangsgruppe

genen Signals berücksichtigt. In jedem anderen Fall 62 des algebraischen Addierers 60 gegeben; die fünf

kann diese logarithmische Wahrscheinlichkeit quanti- Eingänge sind hier Mehrfacheingänge,

siert und durch eine Anzahl von r parallelen Bits dar- 30 Der algebraische Addierer 60 ist ein üblicher digita-

gestellt werden Man nimmt z. B. r = 4 an. Der ler Addierer, der die algebraische Summe der fünf

klareren Ausdrucksweise wegen wird der Ausdruck Zahlen bildet, deren Absolutwerte ihm über seine fünf

»Ziffer« zur Bezeichnung der Bits verwendet, die zur Mehrfacheingänge 62 und deren Vorzeichen ihm über

Darstellung einer logarithmischen Wahrscheinlichkeit die fünf einfachen Eingänge 61 zugeführt werden, wo-

im binären Zahlensystem dienen. 35 bei ein Bit 0 den Vorzeichen + und ein Bit 1 dem Vor-

Die Wahrschcinlichkeitsschaltung, die nun beschrie- zeichen — entspricht, wie zuvor angegeben wurde,
ben wird, arbeilet für die verschiedenen eine loga- Der Addierer 60 liefen an seinem einfachen Ausrithmische Wanrscheinlichkeit darstellenden Ziffern gang 71 den gegebenenfalls korrigierten Wert des Prüfparallel, bits. Dieser Wert ist 1, wenn das Ergebnis der alge-

Zur Vereinfachung der Darstellung sind die Mehr- 40 braischen Addition negativ ist, und 0, wenn dieses Er-

facheingänge, -ausgänge und -verbindungen, die gebnis positiv ist.

parallele Elemente aufweisen, die jeweils den Ziffern Er liefert außerdem zugleich an seinem Ausgang 72, der gleichen Zahl zugeordnet sind, jeweils durch einen der die Registergruppe 255 speist, die logarithmische einzigen Ausgang, einen einzigen Eingang bzw. eine Wahrscheinlichkeit des Bits, das er an seinem Ausgang einzige Verbindung dargestellt, die mit einer dickeren 45 71 liefert. Diese Wahrscheinlichkeit ist, wie bereits Linie als die einfachen Eingänge, Ausgänge oder Ver- zuvor angegeben wurde, der Absolutwert des Ergebbindungen gezeichnet sind. nisses der algebraischen Addition.

Die Wahrscheinlichkeitsschaltung besteht aus EIe- Diese Vorrichtung eignet sich leicht für eine Itera-

tnenten, die denjenigen der Binärwerteschahung ent- tion.

sprechen, wobei jedoch die einander entsprechenden 50 Es wird daran erinnert, daß eine iterative Decodie·

Elemente nicht gleich sind, ein Element der Wahr- rung darin besteht, die Decodieroperation zu wieder-

scheinlichkeitsschaltung ist mit einer um 200 größeren holen, indem man bei den Eingangssignalen Entschei

Zahl als das entsprechende Element der Binärwerte- düngen berücksichtigt, die bei der von der vorangehen'

schaltung bezeichnet. den Vorrichtung durchgeführten Decodierang ge·

Die Wahrscheinlichkeitsschaltung weist somit zwei 55 troffen wurden.

Mehrfacheingänge 224 und 223 auf, die der Wahr- Die ietrative Decodierung wurde für eine Majori

scheinlichkeit der Eingangsinformationsbits bzw. der tätsdecodierung, d. h. eine nicht bewertete Decodie

Wahrscheinlichkeit der Eingangsparitätsbits zugeord- rung unter Verwendung der Syndrome in der franzo

net sind. sischen Patentschrift 2 062 884 vorgeschlagen.

Der Mehrfacheingang 224 speist eine Gruppe 225 60 F i g. 2 zeigt eine zweite Stufe 100, die dem seobei

von τ parallelen Registern, von denen jedes Re- beschriebenen Decodierer gleich ist und Eingänge 24

gister25 gleich ist. Der Block ist in zehn Kastchen 23, 224 und 223 aufweist, die mit den Ausgängen 71

unterteilt, die wie das Register 25 numerier: s.nd. Je- 123 ι \uspang der Stufe 0 des Registers 45), 72 bzw

doch symbolosiert jedes Kästchen der Zeichnung r 323 1 Ausgang der Stufe 0 des Registers 245> der erstei

Stufen der gleichen Ordnung der r Register: die Gruppe 65 E>ecodierstufe verbunden sind, wobei der Eingang 21

von r Stufen wird als tMehrfachstufe« bezeichnet, und heilten Stufen gemeinsam im

der mit jedem Kästchen verbundene Ausgang ist Fs sind auch die vier Ausgänge 71. 72, 123 und 31

ein Mehrfachausgang, der von den Ausgängen der der zweiten Decodierstufe dargestellt, wobei die bciuei

letzten nur für die Speisung eines Modulo-2-Addierers und eines Wahrscheinlicnkeitsrechenwerks dieser Stufe verwendet werden, wenn keine dritte Stufe vorhanden ist

Das Register 55 einer Decodierstufe kann mit dem Register 25 der folgenden Stufe zusammenfallen, und ebenso kann die Registergruppe 255 einer Stufe mit der Registergruppe 225 der folgenden Stufe zusammenfallen.

Mit Ausnahme der Rechenwerke 235 bis 239, die untereinander gleich sind, sind die Elemente des Decodierers der F i g. 2 durchwegs herkömmliche Schaltungen.

Es werden nun verschiedene praktische Maßnahmen zur Verwirklichung dieser Rechenwerke angegeben.

Die Rechnung zeigt, daß die logarithmische Wahrscheinlichkeit V_iAt ... „der Af-Summe von « Bits der jeweiligen Wahrscheinlichkeiten V₁, V₂, V_n durch folgenden Ausdruck gegeben ist:

ν_ιΛ. ...» =

mit /(F) =

■ f(VJ ... /(V_n)]

m"-l

/-¹ bezeichnet hierbei die inverse Funktion von /, d. h. /-ι U(x)] = x.

Man kann eine ausreichende Genauigkeit beibehalten, wenn man sich auf die ganzzahligen Werte der Wahrscheinlichkeiten V beschränkt, unter der Bedingung, daß die Basis m des in dem Ausdruck von V verwendeten Logarithmus ausreichend niedrig gewählt wird.

Wenn P gegen 0 strebt, strebt V gegen log_TO ψ =

— log_m P und P strebt gegen m~V, wobei das Verhältnis zwischen zwei Fehlerwahrscheinlichkeiten, die zwei aufeinanderfolgenden ganzzahligen Weiten von

F entsprechen, daher gegen — strebt.

/71

Für die konkrete Ausführung des Rechenwerks ist es auch erforderlich, die Wahrscheinlichkeiten, die praktisch verwendet werden, auf einen Höchstwert A zu beschränken.

Es wird nun eine Funktion g(V) als der ganzzahlige Rest von

- -y- löge U(V)]

definiert.

Der Koeffizient des Neperschen Logarithmus wurde derart gewählt, daß das Minimum von g(V), das für V = A erreicht wird, gleich 1 ist.

Man erhält daher

Vi., = g-¹ Ig(V₁) + g(V₂)]
woraus sich ergibt, daß:

g(Vi.*) =-g(VJ + g(V₂)

und daher, daß die Modulo-2-Summe einer beliebigen Zahl ρ von Wahrscheinlichkeitsgliedern Vi (i = 1,2 ... p) eine Wahrscheinlichkeit V₁₂ ... ρ hat, für die gilt:

Annäherung durch 2¹⁵~^K wiedergegeben werden kann wenn die Wahrscheinlichkeit nicht zu gering ist.

Tabelle

V	g (V)	21S-P
0	—•unendlich
1	18 000	16 384
2	8 369	8192
3	4118	4 096
4	2 051	2 048
5	1024	1024
6	512	512
7	256	256
8	128	128
9	64	64
10	32	32
11	16	16
12	8	8
13	4	4
14	2	2
15	1	1

Zum Beispiel gibt für m = 2, A = 15 die folgende Tabelle die Werte von Fund g(V) sowie die Werte von 2¹⁶~^v an. Daraus folgt, daß g(V) mit einer sehr guten a5 Unter diesen Voraussetzungen weist dann gemäl F i g. 3 beispielsweise das Rechenwerk 239 vier Mehr facheingänge 81, 82, 83_t 84 mit jeweils vier Leiten auf, welche die Wahrscheinlichkeiten F_{n + 9}, K_{n + 6} F_n+4 bzw. F'_n+_e darstellenden Binärzahlen empfan

gen, die von den Stufen 9, 6 bzw. 4 des Mehrfach registers 225 bzw. von der Stufe 9 des Registers 245 ge liefert werden; der Indexstrich gibt dabei an, daß e: sich um die Wahrscheinlichkeit eines Paritätsbits han delt. Die vier Leiter des Mehrfacheingangs 81 sind mi den vier Eingängen eines »Binär-Positions-Dccodie rers« 91 verbunden, der 15 Ausgänge hat, die jeweil: einem der 15 ganzzahligen Werte 1 bis 15 entsprechen die von V_n +_e angenommen werden können. Der Deco dierer gibt an seinemj-ten Ausgang ein Signal ab, went seinen Eingängen die Zahl j zugeführt wird. Die 15 Aus gänge des Decodierers 91 sind mit den 15 Eingang« eines »Binär-Positions-Codierers« 101 mit 16Ausgän gen verbunden, der im binären Zahlensystem di< Zahl g(j) der zweiten Spalte der vorherigen Tabelli liefert.

Die anderen Mehrfacheingänge des Rechenwerk; speisen gleichartige Schaltungen, welche die Decodie rer 92, 93, 94 und die Codierer 102, 103 und 104 um fassen. Die Mehrfachausgänge der vier Codierer sine jeweils mit den Eingängen eines binären Addierers 1Oi für vier Zahlen verbunden, der die Summe G der Funk tioneng der vier Eingangswahrscheinlichkeiten lie fert.

Nimmt man auf die Tabelle der Werte von g(V Bezug und berücksichtigt man, daß F sich nur zwischei 1 und 15 ändern kann, so sieht man, daß G Wert« zwischen 4 und 72 000 annehmen kann.

Man bezeichnet mit £/* den auf den nächsten ganz zahligen Wert gebrachten Wert von g( V) für V = k + V (jfc = 1,2 ... 13) und ordnet der betreffenden Replil den Wert V = k₀ zu, wenn G zwischen Uk₀-I unc i'jfco (^o > ²) liegt, und den Wert F=I, wenn G grö ßer als U₁ ist.

Hierzu sind die Ausgänge des Addierers mit eine Vergleichsschaltung 106 verbunden, die G mit diesel 13 Werten von Uk vergleicht und die entsprechend« Wahrscheinlichkeit in Form einer vierstelligen Binär zahl liefert.

A>

23 OO 505

15 16

Es ist ersichtlich, daß das Schema der F i g. 3 we~ darauf aufmerksam gemacht, daß dann, wenn q + 1

ientlich vereinfacht wird, wenn man die Annäherung (mit q wenigstens gleich 3) Repliken vorhanden sind,

g(V) = 2"-^ wählt. die jedem Informationsbit zugeordnet sind, für eine

In diesen Fällen hat jeder »Binär-Positions-Codierer« Entscheidung über dieses Bit nur eine kleinere Anzahl nur noch 15 Ausgänge (da mit V = 1,2 ... 15 der 5 davon verwendet werden kann. Das Prinzip dieser Aus-Höchstwert von g(V) — 2¹⁴ ist), und er veranlaßt nur führungsform besteht darin, für die Entscheidung nur das Auftreten der Ziffer 1 an seinem (lb-y)ten Ausgang q — 1 Repliken von den dem Prüfinfon. -?^;onsbit zuwenn sein j-ter Eingang erregt wird (wobei j der Wert geordneten Repliken zu verwenden, hrend die der Eingangswahrscheinlichkeit ist). Bits der beiden restlichen Repliken, die anders kombi-

Die von dem Addierer 105 gelieferte Summe beträgt ι ο niert werden, eine analoge bewertete Entscheidung

minimal 4 und maximal 2". über das Paritätsbit mit der gleichen Ordnungszahl v/ie

Man kann ebenso für die Schwerllwertgrößen die das Prüfinformationsbit ermöglichen, indem man

Annäherung U_k = 3 · 2¹³-* für k = 1,2 ... 13 an- daraus zwei unabhängige Repliken bildet.

Behmen. Die beiden für die Entscheidung über das Informa-

Man stellt dann fest, daß der Vergleich von G mit 15 tionsbit nicht verwendeten Repliken sind das emp-

V₁, U_s ... U₁₃auf die Bestimmung des Stellenwerts 2^W fangene Informationsbit selbst, also b„" und die

der Ziffer 1 mit dem höchsten Stellenwert in aer den Replik R_n-„, deren Ausdruck bereits angegeben wurde,

Wert G darstellenden Binärzahl und die Bestimmung nämlich
des Wertes D der Ziffer mit dem nächstniedrigeren

Stellenwert zurückgeführt ist. 20

Für W gleich oder größer als 14 wird die Wahrschein- ^Rn-ⁿ ~ ^b " ~* + ^{b n} -» + Pⁿ ^^M>

lichkeit der Replik gleich 1L gewählt _Man kann leicht beweisen, daß

Fur W kleiner als 14 wird die Wahrscheinlichkeit der

Replik gleich 15 -W- D gewählt. A,.» = &"«-, +ft"«-,+ *"»-, +V (M)

Man stellt fest, daß die für die Werte von V vorge- 25
schlagene Quantisierung es ermöglicht, eine einfachere

Berechnung von V_U2 ...„ mittels Festwertspeicher eine Replik des Paritätsbits p_n ist; p_n' ist offensichtlich

oder Matrizen durchzuführen. eine weitere Replik des Paritätsbits.

Zum Beispiel liefert eine erste Matrix, die die deco- Die Bits, die zu ihrer Bildung verwendet werden,

dierten Werte von V₁ und F₂ erhält, den decodierten 30 sind die gleichen wie die der beiden nicht verwendeten

Wert von Ki₂, wobei eine zweite Matrix der Be- Repliken von b_n.

rechnung von V_1-23 aus V₁₂ und V₃ zugeordnet ist Eine Schätzung des Paritätsbits p_n erhält man daher

usw. Alle Matrizen sind einander gleich und auf Grund durch Addition der algebraischen Werte von p_n'

einer Anfangsberechnung verdrahtet, die sich nur auf und D_n.„, d. h. dadurch, daß p_n' in R_n,n ersetzt wird.

(1 + 2 + ... +15 4-16) = 136 Fälle bezieht. Es ist 35 Das in F i g. 4 gezeigte Schema der entsprechenden

dann leicht, den Wert von K_li2i ... „ zu codieren. Vorrichtung ergibt sich direkt aus diesem Prinzip.

Schließlich beruht eine größere Vereinfachung der Die in F i g. 2 und in F i g. 4 mit den gleichen BeSchaltungen auf der experimentellen Feststellung, die zugszahlen bezeichneten Bauelemente sind einander durch theoretische Überlegungen bestätigt wird, daß gleich. Wie in F i g. 2 ist ein Bewertungs-Decodierer man auch mit Vorteil den Begriff der logarithmischen 40 mit zwei Stufen gezeigt, bei dem nur die erste Stufe im Wahrscheinlichkeit dann verwenden kann, wenn man einzelnen dargestellt ist; die zweite Stufe, die durch den sich mit der sehr einfachen Annäherung zufrieden gibt, Block 101 dargestellt ist, ist dieser gleich,
die darin besteht, daß man für K_{1 >2} ... _n den kleinsten Wie in der F i g. 2 unterscheidet man zwei Schaltunder Werte V₁, V₂ ... V_n wählt. Dieser Vorgang kann gen, nämlich eine Binärwerteschaltung und eine Wahrleicht durch übliche digitale Berechnungen durchge- 45 scheinlichkeitsschaltung.

führt werden, insbesondere durch Vergleich von V₁ und Die Anordnung von F i g. 4 enthält zwei algebraische

V₂, dann des kleineren Wertes dieser beiden mit V₃ usw. Addierer 160 und 260, die den Addierer 60 von F i g. 2

Wenn alle F< untereinander gleich sind oder mehrere ersetzen und von denen jeder zwei Gruppen von Ein- Vi den gleichen Kleinstwert haben, nimmt man diesen gangen 161, 162 bzw. 261, 262 hat, die jeweils mit der gleichen Wert für V_1At ... „ an. Dennoch ist zu be- 50 Binärwerteschaltung bzw. mit der Wahrscheinlichmerken, daß die vorgeschlagene Vereinfachung in die- keitsschaltung verbunden sind,
sem Fall weniger günstig ist. Der Addierer 160 erhält an seiner Eingangsgruppe

Andererseits ist ersichtlich, daß die Paritätsbits und 161 die Ausgangssignale der Modulo-2-Addierer 37, die Wahrscheinlichkeiten, die ihnen zugeordnet sind, 38 und 39 und an seiner Eingangsgruppe 162 die beim Durchgang durch die aufeinanderfolgenden 55 Ausgangssignale der Rechenwerke 237, 238 und 239. Stufen des Decodieren ungeändert bleiben. Da ein Diese Bauelemente sind den entsprechenden der Paritätsbit in dem Ausdruck einer jeden Replik vor- F i g. 2 gleich und ebenso geschaltet,
kommt, folgt daraus, daß in jeder Stufe die Wahrschein- Der Addierer 260 erhält an seiner Eingangsgruppe lichkeit der Repliken durch die Anfangswahrschein- 261 die Ausgangssignale des Modulo-2-Addierers 136 lichkeit der Paritätsbits nach oben begrenzt ist. Des- 60 und der Stufe 0 des Registers 45, und an seiner Einhalb verursachen die zum Glück seltenen Fehler- gangsgruppe 262 die Ausgangssignale des Rechenkonfigurationen, die sich wenigstens auf die Mehrheit werks 336 und der Mehrfachstufe 0 der Registergrupp; der Paritätsbits beziehen, die in den Ausdrücken für die 245.

einem gleichen Informationsbit zugeordneten Repliken Der Modulo-2-Addierer 136 und das Rechenwerk

vorhanden sind, eine fehlerhafte Entscheidung, die 65 336 sind ihren entsprechenden Bauelementen 36 und

durch die Iteration nicht berichtigt werden kann. 236 der F i g. 2 gleich, jedoch in der nun angegebenen

Dieser Nachteil wird bei einer Ausführungsform ver- Weise (entsprechend dem bereits erwähnten Prinzip]

mieden, die nun beschrieben wird. Es wird zunächst geschaltet:

23 OO

Die Eingänge des Addierers 136 sind mit der Stufe 0 des Registers 25 und mit den Stufen —3,-5 und —9 des Registers 55 verbunden. Die Eingänge des Rechenwerks 336 sind mit der Mehrfachstufe 0 der Registergmppe 225 und mit den Mehrfachstufen —3, —5 und —9 der Registergruppe 255 verbunden.

Die Ausgänge 71 und 72 des Addierers 160 ebenso wie die Ausgänge 123 und 323 des Addierers 260 spielen die die gleiche Rolle wie die Ausgänge, die die gleiche Bezugszahl wie in F i g. 2 haben und sind in der gleichen Weise mit der folgenden Stufe verbunden.

Folgendes ist ersichtlich: Wenn die Eingangswahrscheinlichkeiten einer gleichen, allgemeinen Fehlerwahrscheinlichkeit entsprechen, beschränkt sich in den Decodierern von F i g. 2 und 4 die Ausätbeitung der entsprechenden Eingangssignale auf die Ausarbeitung eines festen digitalen Signals. In dem entgegengesetzten Fall unter der Annahme, daß P die bekannte Fehlerwahrscheinlichkeit in digitaler Form ist, können leicht die diskreten Werte P₀, Pj ... Pa-_x ein für allemal derart festgelegt werden, daß gilt: V =j für P zwischen P^₁ undP, und V = A für P kleiner als Pa-i·

Es ist zu bemerken, daß es vorkommen kann, daß der Addierer 60 des Decodieren von F i g. 2 und die Addierer 160 und 260 des Decodieren von F i g. 4 ein Ergebnis Null liefern. Diese Addierer können z. B. ohne weiteres so ausgeführt sein, daß sie dann willkürlich das Signal 0 am Binärwerteausgang und die kleinste verwendete quantisierte Wahrscheinlichkeit (d. h. 1 bei den beschriebenen Ausführungsbeispielen) an dem Wahrscheinlichkeitsausgang liefern.

Hierzu 3 Blatt Zeichnungen

Claims (6)

1. Patentansprüche:

   1, Vorrichtung zur bewerteten Rückkopplungsdecodierung von binären Informationen, die in einem systematischen rekursiven Code übertragen werden, der es ermöglicht, jedem empfangenen Informationsbit eine Gruppe vou Syndromen zuzuordnen, welche jeweils durch eine Modulo-2-Summe empfangener Bits gebildet sind, von denen jede das betreffende Informationsbit und wenigstens ein Paritätsbit enthält und die der Bedingung genügen, daß in der einem Informationsbit zugeordneten Gruppe von Syndromen kein Bit außer diesem Informationsbit in mehr als einer Modulo-2-Summe vorkommt und die Modulo-2-Summe den Wert 0 hat, wenn keines der darin enthaltenen Bits mit einem Fehler behaftet ist, wobei die Decodiervorrichtung mit jedem Eingangsbit e^;.n Wahrscheinlichkeitssignal empfängt, das die loga- so rithmische Wahrscheinlichkeit eines Binärwertes

   1 — P ausdrückt, die als eine dem Ausdruck log _m —y-

   proportionale Größe definiert ist, worin P die Fehlerwahrscheinlichkeit des Binärwertes und m eine beliebige positive Zahl ist, mit Einrichtungen, die für jedes empfangene Informationsbit, das als einfache Replik des entsprechenden gesendeten Bits bezeichnet wird, q' {q' = positive ganze Zahl) unabhängige komplexe Repliken dieses gesendeten Bits erzeugen, welche jev/eils eine der Modulo-2-Summen sind, die sich daraus ergeben, daß in q' das empfangene Informationsbit enthaltenden Syndromen dieses Informationsbit eliminiert wird und für diejenigen in dtm S)üdrcm enthaltenen Informationsbits, die bereits Gegenstand einer früheren Korrektur waren, der empfangene Wert durch den korrigierten Wert ersetzt wird, mit einer Rechenanordnung, die für jede der komplexen Repliken wenigstens näherungsweise ihre logarithmische Wahrscheinlichkeit berechnet und zu diesem Zweck die Wahrscheinlichkeitssignale der in der betreffenden komplexen Replik vorkommenden Informationsbits, über die noch keine Entscheidung getroffen worden ist, empfängt, und mit einer Entscheidungsschaltung, welche für jedes Informationsbit q" (q" > 1) Repliken dieses Bits sowie die zugehörigen Wahrscheinlichkeitssignale empfängt und die Ausgangsbinärwerte der Informationsbits liefert, dadurch gekennzeichnet, daß die Entscheidungsschaltung in an sich bekannter Weise eine Addierschaltung (60; 160) ist, weiche die algebraische Summe der logarithmischen Wahrscheinlichkeiten von mehreren Schätzwerten eines gleichen Bits bildet, nachdem diese zuvor je nach dem Binärwert des betreffenden Bits mit dem Vorzeichen + oder — versehen worden sind, und welche als decodierten Binärwert des betreffenden Bits den Binärwert liefert, welcher dem Vorzeichen der algebraischen Summe entspricht, daß die algebraische Addierschaltung (60; 160) diese Operation jedoch für die q" Repliken und ihre logarithmischen Wahrscheinlichkeiten durchführt und dafür den entsprechenden decodierten Binärwert liefert, daß die algebraische Addierschaltung (60; 160) ferner an einem Ausgang den Absolutwert der Summe als Wahrscheinlichkeitssignal für den decodierten Binärwert liefert und daß die Rechenanordnung (225, 245, 255, 236,237 238, 239) als Eingangssignale für die Berechnung der logarithmischen Wahrscheinlichkeit einer komplexen Replik, die ein oder mehrere Bits enthält, über die bereits eine Entscheidung getroifen worden ist, auch die von der Entscheidungsschaltung (60; 160) für diese Bits gelieferten Wahrscheinlichkeitssignale empfängt.
2. 2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Addierschaltung (60; 160J eine digitale Addierschaltung ist und daß die dei Rechenanordnung (225, 245, 255, 236, 237, 238, 239) und der Addierschaltung zugeführten Signale digitale Signale sind, die einen quantisierten Wert der logarithmischen Wahrscheinlichkeit darstellen, der zwischen einem nicht negativen unteren Grenzwert α und einem positiven oberen Grenzwert A liegt.
3. 3. Vorrichtung nach Anspruch 2, für den Fall, daß die Anzahl der Paritätsbits gleich der Anzahl der Informationsbits in dem Code ist, daß die maximale Anzahl? von unabhängigen komplexen Repliken, die für ein Informationsbit gebildet werden können, wenigstens gleich 3 ist und daß diejenige dieser q Repliken, die das Paritätsbit mit der niedrigsten Ordnungszahl enthält, kein weiteres Paritätsbit enthält, dadurch gekennzeichnet, daß die für die Entscheidung über ein Informationsbit verwendeten q" Repliken die (q— 1) übrigen komplexen Repliken dieses Bits sind, daß eine Anordnung (136) zur Bildung einer komplexen Replik jedes Paritätsbits vorgesehen ist, die durch die Modulo-2-Summe gebildet ist, die sich daraus ergibt, daß in der komplexen Replik eines Informationsbits, YVckhe das betreffende Paritätsbit enthält und nicht •ei den für dieses Informationsbit verwendeten komplexen Repliken gehört, das Paritätsbit durch dieses Informaiionsbit ersetzt wird, daß Einrichtungen (336) zur Bildung von digitalen Signalen vorgesehen sind, die wenigstens näherungsweise die logarithmische Wahrscheinlichkeit der komplexen Repliken der Paritätsbits darstellen, und daß eine zweite Entscheidungsschaltung (260) vorgesehen ist, die durch eine digitale Addierschaltung gebildet ist, die für jedes Paritätsbit dessen durch das entsprechende empfangene Bit gebildete einfache Replik und seine komplexe Replik sowie die Wahrscheinlichkeitssignale dieser beiden Repliken in gleicher Weise verarbeitet wie die die erste Entscheidungsschaltung bildende Addierschaltung (160) die q" Repliken jedes Informationsbits und deren Wahrscheinlichkeitssignale verarbeitet.
4. 4. Vorrichtung zur iterativen Decodierung von binären Informationen, gekennzeichnet durch eine Kaskadenschaltung von η [ti > I) einfachen Decodiervorrichtungen nach Anspruch 2 oder 3, von denen die (p -f 1 )-te einfache Decodiervorrichtung (100; 101) als Eingangs-Informationsbits und als zugehörige Wahrscheinlichkeitssignale die von der Entscheidungsschaltung (60; 160) der p-ten einfachen Decodiervorrichtung gelieferten Ausgangsbinärwerte und zugehörigen Wahrscheinlichkeitssignale und als Eingangs-Paritätsbits und als zugehörige Wahrscheinlichkeitssignale die gleichen Binärwerte und Wahrscheinlichkeitssignale wie die p-te einfache Decodiervorrichtung mit entsprechender Verzögerung empfängt.
5. 5. Vorrichtung zur iterativen Decodierung von

   23 OO 505

   binären Informationen, gekennzeichnet durch eine Repliken wenigstens näherungsweise ihre logarith-

   Kaskadenschaltung von η (η > 1) einfachen Deco- mische Wahrscheinlichkeit berechnet und zu diesem

   diervorrichtungen nach Anspruch 3, von denen die Zweck die Wahrscheinlichkeitssignale der in der

   (p + l)-te einfache Decodiervorrichtung als Ein- betreffenden komplexen Replik vorkommenden Inforgangs-Informationsbits und r.ls zugehörige Wahr- 5 mationsbits, über die noch keine Entscheidung getrof-

   scheinlichkeitssignale die von den beiden Ent- fen worden ist, empfängt, und mit einer Entschei-

   scheidungsschaltungen (160, 260) der p-ten ein- dungsschaltung, welche für jedes Informationsbit

   fachen Decodiervorrichtung gelieferten Ausgangs- q" (q" > 1) Repliken dieses BiLs sowie die zugehörigen

   binärwerte und zugehörigen Wahrscheinlichkeits- Wahrscheinlichkeitssignale empfängt und die Aussignaie empfängt. io gangsbinärwerte der Informationsbits liefert.
6. 6. Vorrichtung nach einem der Ansprüche 2 Ein Binärcode wird als systematisch bezeichnet, wenn bis 5, dadurch gekennzeichnet, daß die logarith- die Informationsbits so wie sie sind übertragen werden, mische Wahrscheinlichkeit und er wird als rekursiv bezeichnet, wenn zusätzlich zu